JPH03101251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03101251A JPH03101251A JP23723889A JP23723889A JPH03101251A JP H03101251 A JPH03101251 A JP H03101251A JP 23723889 A JP23723889 A JP 23723889A JP 23723889 A JP23723889 A JP 23723889A JP H03101251 A JPH03101251 A JP H03101251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- diffusion layer
- impurity diffusion
- isolation region
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 150000004767 nitrides Chemical class 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＬＯＧＯ３酸化工程により素子分離領域を形成
する半導体装置の製造方法に関するものである。
する半導体装置の製造方法に関するものである。
（従来の技術）
近年、半導体装置の高集積化・高密度化に伴い、回路素
子間の分離がますます重要となってきている。
子間の分離がますます重要となってきている。
従来、ＭＯＳトランジスタ素子間の分離領域を酸化膜分
離法（ＬＯＧＯ８）により形成する際、ナイトライド及
びフォトレジストをマスクとして、ボロンを選択的に分
離領域全体にイオン注入することにより、素子間の分離
を高める方法が知られている。
離法（ＬＯＧＯ８）により形成する際、ナイトライド及
びフォトレジストをマスクとして、ボロンを選択的に分
離領域全体にイオン注入することにより、素子間の分離
を高める方法が知られている。
以下、従来の半導体装置の製造方法について説明する。
第２図は従来の半導体装置の主要工程段階での素子分離
領域の断面図であり、１はＰ型シリコンで構成された半
導体基板、２は半導体基板１の表面に形成された酸化膜
、３は酸化膜２の表面に選択的に形成されたナイトライ
ド膜、４はナイトライド膜３の表面に選択的に形成され
たフォトレジスト膜、５はＰ型不純物拡散層、６はＬＯ
ＧＯ８酸化膜、７は半導体基板１の表面に選択的に形成
されたＮ型不純物拡散層を示す。
領域の断面図であり、１はＰ型シリコンで構成された半
導体基板、２は半導体基板１の表面に形成された酸化膜
、３は酸化膜２の表面に選択的に形成されたナイトライ
ド膜、４はナイトライド膜３の表面に選択的に形成され
たフォトレジスト膜、５はＰ型不純物拡散層、６はＬＯ
ＧＯ８酸化膜、７は半導体基板１の表面に選択的に形成
されたＮ型不純物拡散層を示す。
すなわち、従来の半導体装置の製造方法では第２図（ａ
）に示すように、半導体基板１の表面に酸化膜２を形成
し、その上にナイトライド膜３及びフォトレジスト膜４
を形成する。次に、フォトリソグラフィ及びエツチング
により、フォトレジスト膜４及びナイトライド膜３に選
択的に開孔部８を形成した後、ボロンイオンを注入し、
Ｐ型不純物拡散層５を形成する６次に、第２図（ｂ）に
示すように、フォトレジスト膜４を除去し酸化すること
によりＬＯＧＯ８酸化膜６を形成した後、ソース・ドレ
イン領域となるＮ型不純物拡散層７を選択的に形成して
いた。
）に示すように、半導体基板１の表面に酸化膜２を形成
し、その上にナイトライド膜３及びフォトレジスト膜４
を形成する。次に、フォトリソグラフィ及びエツチング
により、フォトレジスト膜４及びナイトライド膜３に選
択的に開孔部８を形成した後、ボロンイオンを注入し、
Ｐ型不純物拡散層５を形成する６次に、第２図（ｂ）に
示すように、フォトレジスト膜４を除去し酸化すること
によりＬＯＧＯ８酸化膜６を形成した後、ソース・ドレ
イン領域となるＮ型不純物拡散層７を選択的に形成して
いた。
（発明が解決しようとする課題）
しかしながら、上記の方法では半導体装置の高集積化・
高密度化に伴い、短い分離幅の領域に高い濃度のＰ型不
純物拡散層５を必要とし、このため素子の耐圧が低くな
るという問題があった。
高密度化に伴い、短い分離幅の領域に高い濃度のＰ型不
純物拡散層５を必要とし、このため素子の耐圧が低くな
るという問題があった。
（発明の目的）
本発明は上記従来の問題点を解決するもので。
高い耐圧を持つ素子分離領域の形成を可能とする半導体
装置の製造方法を提供することを目的とする。
装置の製造方法を提供することを目的とする。
（課題を解決するための手段）
この目的を達成するために本発明の半導体装置の製造方
法は、素子分離領域の半導体基板の中央付近のみに選択
的にＰ型不純物拡散層を形成する工程を行なう。
法は、素子分離領域の半導体基板の中央付近のみに選択
的にＰ型不純物拡散層を形成する工程を行なう。
（作 用）
本発明における素子分離領域の形成方法では、素子分離
領域の半導体基板の中央付近のみ選択的にイオン注入す
ることにより、形成される高い濃度のＰ型不純物拡散層
が素子のＮ型不純物拡散層まで広がらないため、高い耐
圧を持つ素子分離領域を形成することができる。
領域の半導体基板の中央付近のみ選択的にイオン注入す
ることにより、形成される高い濃度のＰ型不純物拡散層
が素子のＮ型不純物拡散層まで広がらないため、高い耐
圧を持つ素子分離領域を形成することができる。
（実施例）
以下１本発明の実施例について、図面を参照しながら説
明する。
明する。
第１図（ａ）〜（Ｃ）は、本発明の一実施例の主要工程
段階での素子分離領域の断面図を示すものである。第１
図Ｃａ）において、１はＰ型シリコンで構成された半導
体基板、２は半導体基板１の表面に形成された酸化膜、
３は酸化膜２の表面に選択的に形成されたナイトライド
膜、４はナイトライド膜３の表面に選択的に形成された
フォトレジスト膜を示す。
段階での素子分離領域の断面図を示すものである。第１
図Ｃａ）において、１はＰ型シリコンで構成された半導
体基板、２は半導体基板１の表面に形成された酸化膜、
３は酸化膜２の表面に選択的に形成されたナイトライド
膜、４はナイトライド膜３の表面に選択的に形成された
フォトレジスト膜を示す。
第１図（ｂ）において４′はフォトレジスト膜４をベー
ク処理した後のフォトレジスト膜、５はフォトレジスト
膜４′をマスクとして選択的に形成されたＰ型不純物拡
散層を示す。
ク処理した後のフォトレジスト膜、５はフォトレジスト
膜４′をマスクとして選択的に形成されたＰ型不純物拡
散層を示す。
第１図（ｃ）において６はＬＯＣ：Ｏ８酸化膜、７は半
導体基板１の表面に選択的に形成されたＮ型不純物拡散
層を示す。
導体基板１の表面に選択的に形成されたＮ型不純物拡散
層を示す。
まず、第１図（ａ）において示すように、半導体基板１
の表面に酸化膜２を形成し、その上にナイトライド膜３
及びフォトレジスト膜４を形成する。
の表面に酸化膜２を形成し、その上にナイトライド膜３
及びフォトレジスト膜４を形成する。
次に、フォトリソグラフィ及びエツチングにより、フォ
トレジスト膜４及びナイトライド膜３に選択的に開孔部
８を形成する６次に、第１図（ｂ）に示すようにフォト
レジスト膜４を１８０℃程度の温度でベーク処理するこ
とにより、ナイトライド膜３の端より０．３ミクロン程
度入り込んだフォトレジスト膜４′を形成した後、フォ
トレジスト膜４′をマスクとしてボロン注入することに
より、半導体基板１の表面に選択的にＰ型不純物拡散層
５を形成する。これにより、素子分離領域のＰ型半導体
基板１の中央付近のみに高い濃度のＰ型不純物拡散層５
を形成しているため、ＰＮ接合がＮ型不純物拡散層とＰ
型半導体基板１とで作られる。従って、高い濃度のＰ型
不純物拡散層とでＰＮ接合が作られる従来例よりも、Ｐ
Ｎ接合からのびる空乏層内の電界が緩和され、高い耐圧
を持つ素子分離領域を形成することができる。
トレジスト膜４及びナイトライド膜３に選択的に開孔部
８を形成する６次に、第１図（ｂ）に示すようにフォト
レジスト膜４を１８０℃程度の温度でベーク処理するこ
とにより、ナイトライド膜３の端より０．３ミクロン程
度入り込んだフォトレジスト膜４′を形成した後、フォ
トレジスト膜４′をマスクとしてボロン注入することに
より、半導体基板１の表面に選択的にＰ型不純物拡散層
５を形成する。これにより、素子分離領域のＰ型半導体
基板１の中央付近のみに高い濃度のＰ型不純物拡散層５
を形成しているため、ＰＮ接合がＮ型不純物拡散層とＰ
型半導体基板１とで作られる。従って、高い濃度のＰ型
不純物拡散層とでＰＮ接合が作られる従来例よりも、Ｐ
Ｎ接合からのびる空乏層内の電界が緩和され、高い耐圧
を持つ素子分離領域を形成することができる。
（発明の効果）
以上説明したように本発明は、素子分離領域の半導体基
板の中央付近のみに選択的にＰ型不純物拡散層を形成す
ることにより、高い耐圧を持つ素子分離領域が形成され
る優れた半導体装置の製造方法を実現できるものである
。
板の中央付近のみに選択的にＰ型不純物拡散層を形成す
ることにより、高い耐圧を持つ素子分離領域が形成され
る優れた半導体装置の製造方法を実現できるものである
。
第１図は本発明の一実施例における半導体装置の製造方
法の主要工程段階の半導体装置の断面図、第２図は従来
の半導体装置の製造方法の主要工程段階の半導体装置の
断面図である。 １ ・・・Ｐ型シリコン半導体基板、 ２・・・酸化膜
、 ３ ・・・ナイトライド膜、 ４゜４′ ・・・
フォトレジスト膜、 ５ ・・・ Ｐ型不純物拡散層、
６・・・ＬＯＧＯ８酸化膜、７・・・Ｎ型不純物拡散
層、 ８ ・・・開孔部。
法の主要工程段階の半導体装置の断面図、第２図は従来
の半導体装置の製造方法の主要工程段階の半導体装置の
断面図である。 １ ・・・Ｐ型シリコン半導体基板、 ２・・・酸化膜
、 ３ ・・・ナイトライド膜、 ４゜４′ ・・・
フォトレジスト膜、 ５ ・・・ Ｐ型不純物拡散層、
６・・・ＬＯＧＯ８酸化膜、７・・・Ｎ型不純物拡散
層、 ８ ・・・開孔部。
Claims (1)
- 半導体表面にＬＯＣＯＳ酸化工程により素子分離領域を
形成するに際して、素子分離領域の半導体基板の中央付
近のみに選択的にＰ型不純物拡散層を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23723889A JPH03101251A (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23723889A JPH03101251A (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03101251A true JPH03101251A (ja) | 1991-04-26 |
Family
ID=17012436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23723889A Pending JPH03101251A (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03101251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685896B1 (ko) * | 2005-07-07 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 변형 실리콘 트랜지스터의 제조방법 |
| US9061540B2 (en) | 2011-09-07 | 2015-06-23 | 3M Innovative Properties Company | Paperclip tab |
-
1989
- 1989-09-14 JP JP23723889A patent/JPH03101251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685896B1 (ko) * | 2005-07-07 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 변형 실리콘 트랜지스터의 제조방법 |
| US9061540B2 (en) | 2011-09-07 | 2015-06-23 | 3M Innovative Properties Company | Paperclip tab |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347383A (ja) | 集積回路の製法 | |
| USRE31652E (en) | Method of producing a semiconductor device | |
| JPH10214907A (ja) | 半導体装置およびその製造方法 | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| JPH04348053A (ja) | 半導体装置の製造方法 | |
| JPH03101251A (ja) | 半導体装置の製造方法 | |
| US5474944A (en) | Process for manufacturing integrated circuit with power field effect transistors | |
| US5631177A (en) | Process for manufacturing integrated circuit with power field effect transistors | |
| JPH09172062A (ja) | 半導体装置及びその製造方法 | |
| JP2000299457A (ja) | 半導体装置およびその製造方法 | |
| US4469535A (en) | Method of fabricating semiconductor integrated circuit devices | |
| JPH03262154A (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JPS6143858B2 (ja) | ||
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2770576B2 (ja) | 半導体装置の製造方法 | |
| KR20000014374A (ko) | 모스 트랜지스터의 게이트 산화막 제조 방법 | |
| JPH0389562A (ja) | 半導体装置 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH0766400A (ja) | 半導体装置及びその製造方法 | |
| JPH03245565A (ja) | インテリジェントパワー半導体装置の製造方法 | |
| JPS62226666A (ja) | 半導体装置の製造方法 | |
| JPS62111461A (ja) | 半導体装置の製造方法 | |
| JPS62269352A (ja) | 半導体装置の製造方法 | |
| JPH01228160A (ja) | 半導体集積回路の製造方法 |