JP2560378Y2 - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JP2560378Y2 JP2560378Y2 JP6055091U JP6055091U JP2560378Y2 JP 2560378 Y2 JP2560378 Y2 JP 2560378Y2 JP 6055091 U JP6055091 U JP 6055091U JP 6055091 U JP6055091 U JP 6055091U JP 2560378 Y2 JP2560378 Y2 JP 2560378Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- adhesive
- support plate
- permeable member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
- Electroplating Methods And Accessories (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【産業上の利用分野】本考案は半導体製造装置に関する
ものであり、詳細には、硬くて脆く割れ易い材質の半導
体ウェーハ、例えば、ガリウム・ヒ素化合物からなる半
導体ウェーハから収率良く半導体素子を製造するための
ダイシング手段およびマスキングシートへの接着手段に
関するものである。
ものであり、詳細には、硬くて脆く割れ易い材質の半導
体ウェーハ、例えば、ガリウム・ヒ素化合物からなる半
導体ウェーハから収率良く半導体素子を製造するための
ダイシング手段およびマスキングシートへの接着手段に
関するものである。
【０００２】
【従来の技術】高周波・高出力の半導体素子の製造に際
して、熱抵抗およびリードインダクタンスの低減を目的
として、半導体ウェーハ（１）の裏面側にAu等の厚いメ
ッキ膜（２）を形成するＰＨＳ製造法やVia-Hole製法が
用いられている。
して、熱抵抗およびリードインダクタンスの低減を目的
として、半導体ウェーハ（１）の裏面側にAu等の厚いメ
ッキ膜（２）を形成するＰＨＳ製造法やVia-Hole製法が
用いられている。
【０００３】先ず、半導体ウェーハ（１）を接着材
（７）を利用してガラス製の補強板（３）に貼付け、Au
メッキ膜（２）を形成した後、スルーカット方式で半導
体ウェーハ（１）にダイシング加工を施こす。次いで、
図２に示すように上記半導体ウェーハ（１）を補強板
（３）ごと網状のケージ（４）内に懸垂支持し、ケージ
（４）を溶剤（５）の貯槽（６）内に浸漬することによ
って接着材（７）を溶解除去し、半導体素子（1a）を補
強板（３）から剥離させる。溶剤（５）内を自重沈下し
ケージ（４）の底部に留まった半導体素子（1a）を、ピ
ンセットで摘んでケージ（４）外に取出し、図示しない
マスキングシート上に整列配置状態で貼着して後工程に
供給する。
（７）を利用してガラス製の補強板（３）に貼付け、Au
メッキ膜（２）を形成した後、スルーカット方式で半導
体ウェーハ（１）にダイシング加工を施こす。次いで、
図２に示すように上記半導体ウェーハ（１）を補強板
（３）ごと網状のケージ（４）内に懸垂支持し、ケージ
（４）を溶剤（５）の貯槽（６）内に浸漬することによ
って接着材（７）を溶解除去し、半導体素子（1a）を補
強板（３）から剥離させる。溶剤（５）内を自重沈下し
ケージ（４）の底部に留まった半導体素子（1a）を、ピ
ンセットで摘んでケージ（４）外に取出し、図示しない
マスキングシート上に整列配置状態で貼着して後工程に
供給する。
【０００４】
【考案が解決しようとする課題】上記高周波・高出力の
半導体素子（1a）は、一般に、ガリウム・ヒ素化合物等
の硬くて脆い材料からなる半導体ウェーハ（１）から製
造される。このため、ケージ（４）の底部に沈積してい
る半導体素子（1a）をピンセットで摘むとき、僅かな外
力が作用することによっても半導体素子（1a）に割れが
発生してしまう。このため、作業性が悪くなるだけでな
く、良品、不良品の選別に時間と手間が掛かり、半導体
素子（1a）の収率が悪くなる。
半導体素子（1a）は、一般に、ガリウム・ヒ素化合物等
の硬くて脆い材料からなる半導体ウェーハ（１）から製
造される。このため、ケージ（４）の底部に沈積してい
る半導体素子（1a）をピンセットで摘むとき、僅かな外
力が作用することによっても半導体素子（1a）に割れが
発生してしまう。このため、作業性が悪くなるだけでな
く、良品、不良品の選別に時間と手間が掛かり、半導体
素子（1a）の収率が悪くなる。
【０００５】
【課題を解決するための手段】上記課題の解決手段とし
て本考案は、半導体ウェーハがその周縁部のみで接着材
により固定され、その周縁部より内側と対応する部位に
多孔質のエア透過部材を設けた半導体ウェーハの接着支
持板と、この接着支持板の下方に上記多孔質のエア透過
部材とエア流路を連通させて配置された高圧エアの噴射
装置とで構成したことを特徴とする。
て本考案は、半導体ウェーハがその周縁部のみで接着材
により固定され、その周縁部より内側と対応する部位に
多孔質のエア透過部材を設けた半導体ウェーハの接着支
持板と、この接着支持板の下方に上記多孔質のエア透過
部材とエア流路を連通させて配置された高圧エアの噴射
装置とで構成したことを特徴とする。
【０００６】
【作用】接着支持板の上面に接着材を利用して裏面を上
向きにした半導体ウェーハの外周縁部のみを接着固定す
る。ＰＨＳ法等のメッキ膜形成手段を利用して上記半導
体ウェーハの裏面にAuメッキ加工を施こした後、裏面側
からハーフカット方式で半導体ウェーハに切目を入れ
る。半導体ウェーハの裏面、即ち、Auメッキ面にマスキ
ングシートを当接し、上記接着支持板の厚み方向に設け
られた多孔質のエア透過部材を通して半導体ウェーハの
下面に高圧エアを噴射する。高圧エアの噴射によって、
ハーフカット状態にある半導体ウェーハはスルーカット
され、所定個数の半導体素子に分離される。半導体ウェ
ーハから分離された個々の半導体素子は、上記高圧エア
の噴射によって上向きに押圧され、マスキングシートの
下面に整列状態のまま貼着される。
向きにした半導体ウェーハの外周縁部のみを接着固定す
る。ＰＨＳ法等のメッキ膜形成手段を利用して上記半導
体ウェーハの裏面にAuメッキ加工を施こした後、裏面側
からハーフカット方式で半導体ウェーハに切目を入れ
る。半導体ウェーハの裏面、即ち、Auメッキ面にマスキ
ングシートを当接し、上記接着支持板の厚み方向に設け
られた多孔質のエア透過部材を通して半導体ウェーハの
下面に高圧エアを噴射する。高圧エアの噴射によって、
ハーフカット状態にある半導体ウェーハはスルーカット
され、所定個数の半導体素子に分離される。半導体ウェ
ーハから分離された個々の半導体素子は、上記高圧エア
の噴射によって上向きに押圧され、マスキングシートの
下面に整列状態のまま貼着される。
【０００７】
【実施例】図１は本考案装置の一実施例とその作動順序
を説明する一部分を断面にした正面図である。尚、以下
の記述において、従来技術を示す図２と同一の構成部材
は同一の番号で表示し、重複する事項に関しては説明を
省略する。
を説明する一部分を断面にした正面図である。尚、以下
の記述において、従来技術を示す図２と同一の構成部材
は同一の番号で表示し、重複する事項に関しては説明を
省略する。
【０００８】接着支持板（10）は、その外周部分が平滑
な、離型性の高い金属あるいはガラス等から成形されて
おり、その内側には、セラミックス等の多孔質材料から
成形されたエア透過部材（９）が嵌装固着されている。
接着支持板（10）の下方には、上記多孔質のエア透過部
材（９）とエア流路（9a）を連通させて高圧エアの噴射
装置（11）が配置されている。
な、離型性の高い金属あるいはガラス等から成形されて
おり、その内側には、セラミックス等の多孔質材料から
成形されたエア透過部材（９）が嵌装固着されている。
接着支持板（10）の下方には、上記多孔質のエア透過部
材（９）とエア流路（9a）を連通させて高圧エアの噴射
装置（11）が配置されている。
【０００９】以下、本考案装置の作動順序と使用方法を
説明する。先ず、図１（Ａ）に示すように接着支持板
（10）の上面に接着材（７）を利用して半導体ウェーハ
（１）の外周縁部（1b）のみを接着固定する。
説明する。先ず、図１（Ａ）に示すように接着支持板
（10）の上面に接着材（７）を利用して半導体ウェーハ
（１）の外周縁部（1b）のみを接着固定する。
【００１０】次に、図１（Ｂ）に示すようにＰＨＳ法等
のメッキ膜形成手段を利用して半導体ウェーハ（１）の
裏面のAuメッキ膜（２）を被着形成する。
のメッキ膜形成手段を利用して半導体ウェーハ（１）の
裏面のAuメッキ膜（２）を被着形成する。
【００１１】この後、図１（Ｃ）に示すように上記Auメ
ッキ膜（２）側からハーフカット方式で半導体ウェーハ
（１）に切目（1c）を入れる。
ッキ膜（２）側からハーフカット方式で半導体ウェーハ
（１）に切目（1c）を入れる。
【００１２】この状態で、図１（Ｄ）に示すように半導
体ウェーハ（１）のAuメッキ膜（２）にマスキングシー
ト（12）を押し当てて当接し、高圧エアの噴射装置（1
1）を起動することによって、エア流路（9a）および多
孔質のエア透過部材（９）を通して半導体ウェーハ
（１）に高圧エアを噴射する。高圧エアの噴射によっ
て、ハーフカット状態にある半導体ウェーハ（１）は、
接着材（７）によって固着されている外周縁部（1b）を
除いてスルーカットされ、所定個数の半導体素子（1a）
に分離される。
体ウェーハ（１）のAuメッキ膜（２）にマスキングシー
ト（12）を押し当てて当接し、高圧エアの噴射装置（1
1）を起動することによって、エア流路（9a）および多
孔質のエア透過部材（９）を通して半導体ウェーハ
（１）に高圧エアを噴射する。高圧エアの噴射によっ
て、ハーフカット状態にある半導体ウェーハ（１）は、
接着材（７）によって固着されている外周縁部（1b）を
除いてスルーカットされ、所定個数の半導体素子（1a）
に分離される。
【００１３】分離された個々の半導体素子（1a）は、高
圧エアの噴射によって、今度は、上向きに押圧され、図
１（Ｅ）に示すようにマスキングシート（12）の下面に
整列状態のまま貼着される。
圧エアの噴射によって、今度は、上向きに押圧され、図
１（Ｅ）に示すようにマスキングシート（12）の下面に
整列状態のまま貼着される。
【００１４】
【考案の効果】本考案によれば、半導体素子をピンセッ
トで摘んで溶剤の貯槽内から取出す必要がないため、ガ
リウム・ヒ素化合物等の脆い材料から形成された半導体
素子の破損防止に対して大きな効果が発揮され製品歩留
まりが良くなる。また、マスキングシートへの半導体素
子の貼着が所定個数単位で同時に行われるため、従来方
式に比較して作業インデックスが大幅に向上する。
トで摘んで溶剤の貯槽内から取出す必要がないため、ガ
リウム・ヒ素化合物等の脆い材料から形成された半導体
素子の破損防止に対して大きな効果が発揮され製品歩留
まりが良くなる。また、マスキングシートへの半導体素
子の貼着が所定個数単位で同時に行われるため、従来方
式に比較して作業インデックスが大幅に向上する。
【図１】（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）は本考案装置
の断面視正面図
の断面視正面図
【図２】従来装置の断面視正面図
１ 半導体ウェーハ 1a 半導体素子 ２ Auメッキ膜 ７ 接着材 ８ 円環状段部 ９ 多孔質のエア透過部材 10 接着支持板 11 高圧エア噴射装置 12 マスキングシート
Claims (2)
- 【請求項１】 半導体ウェーハがその外周縁部のみで接
着材により固定され、その外周縁部より内側と対応する
部位に多孔質のエア透過部材を設けた半導体ウェーハの
接着支持板と、この接着支持板の下方に上記多孔質のエ
ア透過部材とエア流路を連通させて配置された高圧エア
の噴射装置とで構成したことを特徴とする半導体製造装
置。 - 【請求項２】 請求項１記載の半導体製造装置におい
て、上記多孔質のエア透過部材を多孔質セラミックスと
したことを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6055091U JP2560378Y2 (ja) | 1991-07-31 | 1991-07-31 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6055091U JP2560378Y2 (ja) | 1991-07-31 | 1991-07-31 | 半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0515436U JPH0515436U (ja) | 1993-02-26 |
| JP2560378Y2 true JP2560378Y2 (ja) | 1998-01-21 |
Family
ID=13145512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6055091U Expired - Lifetime JP2560378Y2 (ja) | 1991-07-31 | 1991-07-31 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560378Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273941A (ja) * | 2006-03-07 | 2007-10-18 | Sanyo Semiconductor Co Ltd | 半導体装置の製造方法 |
-
1991
- 1991-07-31 JP JP6055091U patent/JP2560378Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0515436U (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1323431C (zh) | 半导体制造设备和半导体器件的制造方法 | |
| KR100480628B1 (ko) | 에어 블로잉을 이용한 칩 픽업 방법 및 장치 | |
| TWI257651B (en) | Peeling device for chip detachment | |
| KR100436188B1 (ko) | 칩 픽업 장치 및 반도체 장치의 제조 방법 | |
| JP5196838B2 (ja) | 接着剤付きチップの製造方法 | |
| JP4288392B2 (ja) | エキスパンド方法 | |
| JP2001035817A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| US6777310B2 (en) | Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps | |
| JP2000164534A (ja) | ウェ―ハの分離装置及び方法 | |
| JP2002280330A (ja) | チップ状部品のピックアップ方法 | |
| KR100817049B1 (ko) | 패키징을 위한 웨이퍼 칩의 제조 방법 | |
| JP2560378Y2 (ja) | 半導体製造装置 | |
| JP2007036074A (ja) | 半導体装置の製造方法 | |
| US20100038031A1 (en) | Pick-up apparatus for semiconductor chips and pick-up method for semiconductor chips using the same | |
| JP2002353296A (ja) | ウェハの保護テープ剥離装置およびウェハのマウント装置 | |
| JPH0376139A (ja) | 半導体素子突上げ方法 | |
| JP2003086540A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPS62210635A (ja) | 物体の分離方法及び装置 | |
| US7985662B2 (en) | Method for manufacturing dies formed with a dielectric layer | |
| JP7109844B1 (ja) | 転写装置 | |
| JPH0855824A (ja) | 半導体ウエハのテープ貼付け方法 | |
| KR200363934Y1 (ko) | 다이 본더의 백업 홀더 구조 | |
| JPH05144939A (ja) | 半導体保持装置及びダイシング方法 | |
| JP5227554B2 (ja) | 基板処理装置および基板処理方法 | |
| JP4564138B2 (ja) | 半導体素子の製造方法 |