JP2000164534A - ウェ―ハの分離装置及び方法 - Google Patents

ウェ―ハの分離装置及び方法

Info

Publication number
JP2000164534A
JP2000164534A JP11325929A JP32592999A JP2000164534A JP 2000164534 A JP2000164534 A JP 2000164534A JP 11325929 A JP11325929 A JP 11325929A JP 32592999 A JP32592999 A JP 32592999A JP 2000164534 A JP2000164534 A JP 2000164534A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
stage
vacuum
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11325929A
Other languages
English (en)
Inventor
Ho Tae Jin
鎬泰 陳
In Pyo Hong
仁杓 洪
Heiban Kin
炳晩 金
Seiko Ho
正浩 方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000164534A publication Critical patent/JP2000164534A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の汚染及び半導体パッケージの損
傷を防止するウェーハの分離装置及び方法を提供する。 【解決手段】 ウェーハの分離方法は、半導体ウェーハ
にスクライブ線に沿って溝218を形成する段階と、ス
テージ310上に半導体ウェーハを載置する段階であっ
て、半導体素子215各々が対応するホールに整列され
る段階と、真空を利用して半導体ウェーハをステージ3
10に固定させる段階と、半導体ウェーハに機械的な力
を加えて、スクライブ線に沿って半導体ウェーハを切断
する段階とを備える。ウェーハの分離装置は、弾性構造
物にウェーハを搭載するための上部面は、ウェーハを固
定するために真空が印加される複数のホールを含み、少
なくとも一つのホールがウェーハに形成された各々の半
導体素子215の下部に整列される弾性構造物と、ウェ
ーハを押圧する半導体素子間の溝218に沿ってウェー
ハを切断する押圧手段とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウェーハ上に形成
されている複数の半導体素子を分離するための装置及び
方法に関し、より詳しくは、ウェーハソーイングテープ
を用いることなく、ウェーハを個別半導体素子に分離す
る装置及び方法に関する。
【0002】
【従来の技術】半導体ウェーハに集積回路を形成するウ
ェーハ製作工程の後、ソーイング工程では、パッケージ
のため、前記半導体ウェーハを個別半導体集積回路素子
に分離する。
【0003】図1は、従来の半導体パッケージング工程
10を示す流れ図である。半導体パッケージング工程1
0は、ウェーハを個別半導体素子又はチップに分離する
ため、半導体ウェーハをソーイングする段階から始ま
る。一般的に、ソーイング段階の前には、ウェーハソー
イングテープを前記ウェーハの裏面に接着する。ウェー
ハソーイングテープは、ソーイング段階の後、チップを
固定する役割をする。ソーイング段階の後、各チップ
は、前記テープから除去され、リードフレームのダイパ
ッドに接着する。次いで、ワイヤボンディング段階で
は、チップのボンディングパッドとリードフレームの各
内部リードとを金又はアルミニウムの金属ワイヤにより
接続する。最後に、エポキシ成形コンパウンドなどの成
形樹脂で半導体素子、ワイヤ及び内部リードを封止し
て、外部環境から半導体素子を保護する。
【0004】図2〜図4は、ウェーハのソーイング過程
を示す。特に、図2は、ウェーハテープ11に接着され
た半導体ウェーハ12を示し、図3及び図4は、図2の
III−III線に沿う断面図であって、ソーイングする前後
の状態を示す。テープマウント段階では、半導体ウェー
ハ12の裏面(集積回路パターンが形成されていない
面)にウェーハテープ11を取り付け、半導体ウェーハ
12と同一側のウェーハテープ11にウェーハリング1
3を取り付ける。ウェーハリング13はウェーハ12の
操作を容易にする。ウェーハテープ11は、一般的に、
厚さが約80μm〜120μmのPVC(Polyvinyl Ch
loride)、または紫外線感応テープであり、ウェーハリ
ング13の内径は、ウェーハ12の直径より大きい。テ
ープマウント段階後、ウェーハ12は、テープ11上に
マウントされ、ウェーハリング13により支持された状
態で、ウェーハソーイング(又は切断)設備に移送され
る。
【0005】ウェーハ12をソーイングする際、半導体
素子の間のスクライブ線14に沿って、回転するダイヤ
モンド刃が動く。前記ダイヤモンド刃は、ウェーハ12
の厚さの90〜100%を切断する。100%を切断す
る場合、ウェーハテープ11を部分的に切断することが
できる。ウェーハ12をソーイングした後、図4にしめ
すように個別半導体素子16をテープ11に取り付け
る。ダイ接着設備では、ウェーハテープ11から半導体
素子16をピックアップして、該半導体素子16をリー
ドフレームに接着する。
【0006】
【発明が解決しようとする課題】ところで、ウェーハテ
ープ11を用いる場合、ダイ接着工程において、ウェー
ハテープ11から半導体素子16を分離した後、半導体
素子16の裏面にウェーハテープ11の接着剤の破片が
存在するおそれがある。特に、LOC(Lead-On-Chip)
パッケージの場合、残存の接着剤は、半導体素子のパッ
ケージング段階において、不良を招く。例えば、接着剤
の破片は、半導体素子16の裏面と成形樹脂間の層間剥
離(delimitation)を引き起こすことがある。層間剥離
はプラスチックパッケージにおける最も深刻な問題の一
つであるパッケージクラックを引き起こす。
【0007】そこで、本発明の目的は、ウェーハテープ
を用いることなくウェーハ分離工程を行うことにより、
ウェーハテープの使用による半導体素子の汚染及び半導
体パッケージの損傷を防止することにある。
【0008】
【課題を解決するための手段】このような目的を達する
ため、本発明に係る半導体ウェーハの分離方法は、複数
の半導体素子が形成されている半導体ウェーハに、スク
ライブ線に沿って溝を形成する段階と、真空が印加され
るホールが形成されているステージ上に、半導体ウェー
ハを載置する段階であって、半導体素子各々が、対応す
るホールに整列される段階と、ステージのホールを介し
て印加される真空を利用して、半導体ウェーハをステー
ジに固定させる段階と、半導体ウェーハに機械的な力を
加えて、スクライブ線に沿って半導体ウェーハを切断す
る段階とを含む。一般的に、溝の形成工程では、ウェー
ハの厚さの40〜60%を切断する。
【0009】本発明に係る半導体ウェーハの分離装置
は、ウェーハを搭載するための上部面を有する弾性構造
物であって、上部面は、ウェーハを固定するために真空
が印加される複数のホールを含み、ホールは、少なくと
も一つのホールが、ウェーハに形成された各々の半導体
素子の下部に整列される弾性構造物と、ウェーハを押圧
し、ウェーハに形成された半導体素子間の溝に沿ってウ
ェーハを切断する押圧手段とを含む。ここで、押圧手段
はロールである。機械的な力は、スクライブ線に形成さ
れた溝に沿って半導体ウェーハを切断する。
【0010】
【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施例を詳しく説明する。図面において、同一符号
は、同一構成要素を示す。
【0011】図5は、図6の本発明の一実施例によるウ
ェーハ切断工程102を含む半導体パッケージング工程
100を示す。前記ウェーハ切断工程102は、ウェー
ハテープ又はウェーハリングを必要としない利点があ
る。その代わり、ウェーハ切断工程102では、半導体
ウェーハのスクライブ線に沿って溝を形成する。前記溝
は、スクライブ線に沿ってウェーハを弱化させるが、半
導体ウェーハの厚さの全部を切り込むことはない。前記
溝の形成工程は、従来のウェーハソーイング装置を用い
てウェーハの厚さの一部分だけをソーイングすることに
より行うことができる。又は、ウェーハのスクライブ線
に沿ってスクラッチするか、脆弱な部分を形成すること
ができる。溝の形成工程後、ウェーハをウェーハ切断ス
テージ上に載置し、固定する。ウェーハ切断ステージ
は、その上面に弾性層を有する。次いで、ロールのよう
な押圧手段を用いてウェーハに機械的な力を加え、ウェ
ーハをスクライブ線に沿って切断して個別半導体素子を
得る。
【0012】図7及び図8は、本発明の一実施例による
半導体ウェーハ212の溝の形成工程を示す。ウェーハ
に溝を形成するため、コンベヤーベルト213やウェー
ハピックアップ手段216のような移送手段により、従
来のウェーハカセット211からウェーハ切断テーブル
217までウェーハ212を運搬する。ウェーハピック
アップ手段216が、真空によりウェーハ212を吸着
し、コンベヤーベルト213からウェーハ212をピッ
クアップし、切断テーブル217上に該ウェーハ212
を載置する。
【0013】ウェーハ212を切断テーブル217上に
載置した後、切断テーブル217からの真空吸着力によ
り、ウェーハ212を切断テーブル217上に固定す
る。次いで、回転ダイヤモンド刃220が、半導体素子
215の間に形成されたスクライブ線214に沿って、
ウェーハ212の所定の深さに、図8に示すような溝2
18を形成する。溝218の深さは、ウェーハ212の
厚さの約40〜60%であることが好ましい。しかしな
がら、ウェーハの厚さに対する溝の深さの比率は、ウェ
ーハのサイズやウェーハの操作設備のような工程の条件
によって変わる。ここで、ダイヤモンド刃220の代わ
りにレーザーを利用して、ウェーハ212に溝を形成す
ることもできる。溝218の形成は、ウェーハ212を
個別半導体素子215に切断することを容易にする。ウ
ェーハに溝を形成する際に発生する不純物は、ダイ接着
工程の前に除去しなければならない。
【0014】ウェーハの溝の形成工程が完了すると、切
断テーブル217の真空を遮断し、ウェーハ移送手段
(図示せず)によりウェーハ212を切断テーブル21
7から洗浄部(図示せず)に運搬する。洗浄部では、ウ
ェーハ212を脱イオン水(Deionized water)で洗浄
し、該ウェーハ212を乾燥する。次いで、ウェーハ2
12は、ウェーハ運搬システムにより、洗浄部からウェ
ーハカセット211に運搬され、ウェーハカセット21
1はウェーハ切断装置に運搬される。ウェーハ切断装置
は、ダイ接着装置の隣りにあるか、ダイ接着装置と統合
することが便利である。
【0015】図9〜図12は、本発明の一実施例による
ウェーハ切断システム及び工程を示す。図9に示すよう
に、ウェーハ切断ステージ310の弾性構造物312上
にスクライブ線214を有するウェーハ212を載置す
る。弾性構造物312は、シリコンゴム、ウレタンゴム
などの弾性材質からなり、ウェーハ212が載置される
平らな上面を有する。各々の吸着口316は、対応する
半導体素子215に各々整列される。吸着口316は、
半導体素子215より小さいサイズを有し、好ましく
は、直径0.3〜1.0mmである。真空管318は、吸
着口316と真空ポンプ(図示せず)を連結する。
【0016】図10に示すように、吸着口316は、弾
性構造物312の上面から側面に延設するが、その他の
形状も可能である。電磁弁319は真空管318に連結
され、吸着口316がウェーハの裏面に印加する真空ま
たは圧力を制御する。ウェーハ切断ステージ310を容
易に取り扱うため、タングステンリング314で弾性構
造物312を取り囲む。
【0017】図11に示すように、整列ステージでは、
ウェーハ切断ステージ310上にウェーハ212を載置
するため、真空吸着口316とウェーハ212の半導体
素子215とを整列する。対応する各半導体素子215
の下部に真空吸着口316が整列されるように、ウェー
ハ212がウェーハ切断ステージ310上に載置される
と、電磁弁319を開弁状態とし、真空吸着口316を
通じて真空を印加し、ウェーハ212を固定する。
【0018】次いで、図12に示すように、円筒状のロ
ールバー320のような押圧手段がウェーハ212に機
械的な力を加え、溝218に沿ってウェーハ212を切
断することにより、半導体素子215が分離される。機
械的な力は、ウェーハ212の上面に対して垂直に切断
面219を形成するように、調整することが好ましい。
ロールバー320の外側面は、ロールバー320がウェ
ーハ212の上面を転動する際、半導体素子215に物
理的損失を与えることを防止するため、ゴム等の弾性材
料で形成することができる。ロールバー320は、半導
体素子215に形成された電気回路部分(図示せず)を
保護するため、静電気を防止するための処理をしなけれ
ばならない。図12の矢印Aはロールバー320の移動
方向を示し、矢印Bはロールバー320の転動方向を示
す。ウェーハを切断した後、後続するダイ接着工程ま
で、分離された半導体素子をそのまま固定するため、ウ
ェーハ切断ステージ310は真空を保持する。
【0019】図13は、本発明の一実施例によるダイ接
着工程のためのダイ接着設備400を示す斜視図であ
り、図14は、ダイ接着工程のためのダイピックアップ
を示す斜視図である。図13に示すように、ダイ接着工
程では、分離された半導体素子215をリードフレーム
412に接着する。ダイ接着設備400の整列テーブル
414上にウェーハ切断ステージ310を載置し、上述
したように分離された半導体素子を固定する。ウェーハ
212は、ウェーハテープやウェーハリングを用いない
ので、別途の保管箱を使用することなく、ウェーハカセ
ット211に搭載され、ウェーハソーイング設備からダ
イ接着設備400に運搬される。ダイ接着設備400に
ウェーハカセット211が装着されると、コンベヤーベ
ルト413により、ウェーハカセット211から一枚ず
つウェーハ212を移送する。ウェーハピックアップ手
段418が、真空を利用してウェーハ212を吸着し、
該ウェーハ212を、整列テーブル414に装着された
ウェーハ切断ステージ310上に載置する。次いで、ウ
ェーハ切断ステージ310は、真空を利用してウェーハ
212を固定し、圧力を加えて、ウェーハ212を個別
半導体素子に分離する。
【0020】チップ移送部420は、真空を利用して半
導体素子215をピックアップするコレット421と、
該コレット421の移動のための移動路423とからな
る。コレット421が真空を利用して半導体素子215
をピックアップする場合、半導体素子215に対応する
電磁弁319は閉状態になって、半導体素子215を分
離することができ、他の電磁弁319は開状態になっ
て、切断ステージ310上に他の半導体素子を固定す
る。移送路423は、切断ステージ310からダイボン
ディング装置422までのコレット421の移動をガイ
ドする。
【0021】チップ移送部420が半導体素子215を
ボンディングステージ422に移送すると、位置修正カ
メラ428をもって、半導体素子215とリードフレー
ム412の位置を正確に合わせる。ボンドヘッド424
が一定の圧力及び温度を加えて、半導体素子215とリ
ードフレーム412を接着する。
【0022】典型的に、リードフレーム412は接着テ
ープ(図示せず)を有する。該接着テープは、半導体素
子215とリードフレーム412の接合媒介物であり、
従来のLOC(Lead-On-Chip)パッケージングのダイ接
着装置で使用されるリードフレームの操作手段により運
搬される。
【0023】ウェーハ212の周縁部に位置するエッジ
部を除いた全ての半導体素子215に対するダイ接着工
程が完了すると、エッジ部を固定したままウェーハ切断
ステージ310を廃棄箱416に移動して、エッジ部を
廃棄箱416に捨てる。この際、吸着口316を通じて
ウェーハ切断ステージ310の外部に空気を吹き付ける
と、ウェーハ212の切断工程で発生した不純物を除去
することができる。
【0024】尚、発明の実施の形態の頃においてなした
具体的な実施形態または実施例は、あくまでも、本発明
の技術内容を明らかにするものであって、そのような具
体例にのみ限定して狭義に解釈されるべきものではな
く、本発明の思想と前記記載した特許請求の範囲内で、
いろいろと変更して実施することができるものである。
【0025】
【発明の効果】以上、前述したように、本発明による
と、ウェーハテープを用いずに半導体ウェーハを操作す
ることができるため、ウェーハテープによる半導体素子
の汚染に起因する半導体パッケージの層間剥離を防止す
ることができる。
【図面の簡単な説明】
【図1】従来の半導体パッケージング工程の流れ図であ
る。
【図2】ウェーハテープにマウントされた半導体ウェー
ハを示す平面図である。
【図3】図2のIII−III線に沿う断面図であって、ソー
イングする前の状態を示す。
【図4】図2のIII−III線に沿う断面図であって、ソー
イングした後の状態を示す。
【図5】本発明の一実施例による半導体パッケージング
工程の流れ図である。
【図6】本発明の一実施例によるウェーハ切断工程の流
れ図である。
【図7】本発明の一実施例による半導体ウェーハの溝の
形成工程を示す概略図である。
【図8】本発明の一実施例による半導体ウェーハの溝の
形成工程を完了した後の半導体ウェーハを示す断面図で
ある。
【図9】本発明の一実施例によるウェーハ切断ステージ
を示す平面図である。
【図10】図9のX−X線に沿う断面図である。
【図11】ウェーハ切断ステージ上の半導体ウェーハを
整列した態様を示す断面図である。
【図12】ウェーハ切断工程を示す断面図である。
【図13】本発明の一実施例によるダイ接着工程を示す
概略図である。
【図14】本発明の一実施例によるウェーハ切断ステー
ジ上の半導体ウェーハ及びダイピックアップを示す概略
図である。
【符号の説明】
10、100 半導体パッケージング工程 11 ウェーハテープ 12、212 半導体ウェーハ 13 ウェーハリング 14、214 スクライブ線 102 ウェーハ切断工程 211 ウェーハカセット 213 コンベヤーベルト 215 半導体素子 216、418 ウェーハピックアップ手段 217 ウェーハ切断テーブル 218 溝 219 切断面 220 ダイヤモンド刃 310 ウェーハ切断ステージ 312 弾性構造物 314 タングステンリング 316 吸着口 318 真空管 319 電磁弁 320 ロールバー 400 ダイ接着設備 412 リードフレーム 414 整列テーブル 416 廃棄箱 420 チップ移送部 421 コレット 422 ボンディングステージ 423 移動路 428 位置修正カメラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 炳晩 大韓民国忠清南道天安市雙龍洞雙龍モラン アパート2棟602号 (72)発明者 方 正浩 大韓民国忠清南道天安市新富洞大林アパー ト207棟401号

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 (a)複数の半導体素子が形成されてい
    る半導体ウェーハに、スクライブ線に沿って溝を形成す
    る段階と、 (b)真空が印加されるホールが形成されているステー
    ジ上に、前記半導体ウェーハを載置する段階であって、
    前記半導体素子各々が、対応する前記ホールに整列され
    る段階と、 (c)前記ステージの前記ホールを介して印加される真
    空を利用して、前記半導体ウェーハを前記ステージに固
    定させる段階と、 (d)前記半導体ウェーハに機械的な力を加えて、前記
    スクライブ線に沿って前記半導体ウェーハを切断する段
    階とを備えることを特徴とする半導体ウェーハの分離方
    法。
  2. 【請求項2】 前記半導体ウェーハに溝を形成する段階
    は、前記スクライブ線に沿って溝を形成し、前記溝の深
    さは前記半導体ウェーハの厚さの約40〜60%である
    ことを特徴とする請求項1に記載のウェーハの分離方
    法。
  3. 【請求項3】 回転するダイヤモンド刃を用いて前記溝
    を形成することを特徴とする請求項2に記載のウェーハ
    の分離方法。
  4. 【請求項4】 レーザーを用いて前記溝を形成すること
    を特徴とする請求項2に記載のウェーハの分離方法。
  5. 【請求項5】 前記ホールは、前記ステージを貫通して
    前記ステージの上部面から前記ステージの側面まで延設
    されることを特徴とする請求項1に記載のウェーハの分
    離方法。
  6. 【請求項6】 前記ホール各々は弁に連結されることを
    特徴とする請求項1に記載のウェーハの分離方法。
  7. 【請求項7】 前記ステージの上部面は弾性材質からな
    ることを特徴とする請求項1に記載のウェーハの分離方
    法。
  8. 【請求項8】 前記弾性材質は、シリコンゴム及びウレ
    タンゴムよりなる群から選ばれることを特徴とする請求
    項7に記載のウェーハの分離方法。
  9. 【請求項9】 前記半導体ウェーハを切断する段階は、
    前記半導体ウェーハをロールで押圧することにより行わ
    れることを特徴とする請求項1に記載のウェーハの分離
    方法。
  10. 【請求項10】 前記ロールの外部面は弾性材質よりな
    ることを特徴とする請求項9に記載のウェーハの分離方
    法。
  11. 【請求項11】 前記ステージ上に前記半導体ウェーハ
    を載置する段階前に、溝が形成された前記半導体ウェー
    ハを洗浄する段階をさらに含むことを特徴とする請求項
    1に記載のウェーハの分離方法。
  12. 【請求項12】 前記半導体ウェーハを切断する段階後
    に、分離された第1半導体素子に加わる真空吸着力を除
    去すると同時に、分離された前記第1半導体素子をピッ
    クアップすることを特徴とする請求項1に記載の記載の
    ウェーハの分離方法。
  13. 【請求項13】 分離された前記第1半導体素子をピッ
    クアップする間、分離された残りの半導体素子は、真空
    吸着力により前記ステージに固定されることを特徴とす
    る請求項12に記載のウェーハの分離方法。
  14. 【請求項14】 ウェーハ上に形成された複数の半導体
    素子を分離する装置であって、 ウェーハを搭載するための上部面を有する弾性構造物で
    あって、前記上部面は、前記ウェーハを固定するために
    真空が印加される複数のホールを含み、前記ホールは、
    少なくとも一つのホールが、前記ウェーハに形成された
    各々の半導体素子の下部に整列される弾性構造物と、 前記ウェーハを押圧し、前記ウェーハに形成された半導
    体素子間の溝に沿って前記ウェーハを切断する押圧手段
    とを含むことを特徴とするウェーハの分離装置。
  15. 【請求項15】 前記ホールに連結される複数の真空管
    をさらに含み、前記各真空管の一端は対応するホールに
    連結され、他端は前記弾性構造物の外部に延設されるこ
    とを特徴とする請求項14に記載のウェーハの分離装
    置。
  16. 【請求項16】 前記真空管に連結される弁と、 前記弁に連結される真空ポンプとをさらに含むことを特
    徴とする請求項15に記載のウェーハの分離装置。
  17. 【請求項17】 前記弾性構造物は、シリコンゴム及び
    ウレタンゴムよりなる群から選ばれる材質からなること
    を特徴とする請求項14に記載のウェーハの分離装置。
  18. 【請求項18】 前記弾性構造物の側面は支持部により
    取り囲まれることを特徴とする請求項14に記載のウェ
    ーハの分離装置。
  19. 【請求項19】 前記押圧手段はロールを含み、前記ロ
    ールは前記ウェーハの表面を横切って転動しつつ、前記
    ウェーハを押圧するために設けられることを特徴とする
    請求項14に記載のウェーハの分離装置。
  20. 【請求項20】 前記ロールは、円筒状の弾性材質から
    なることを特徴とする請求項19に記載のウェーハの分
    離装置。
JP11325929A 1998-11-30 1999-11-16 ウェ―ハの分離装置及び方法 Pending JP2000164534A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998P52003 1998-11-30
KR1019980052003A KR100338983B1 (ko) 1998-11-30 1998-11-30 웨이퍼분리도구및이를이용하는웨이퍼분리방법

Publications (1)

Publication Number Publication Date
JP2000164534A true JP2000164534A (ja) 2000-06-16

Family

ID=19560585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11325929A Pending JP2000164534A (ja) 1998-11-30 1999-11-16 ウェ―ハの分離装置及び方法

Country Status (4)

Country Link
US (1) US6121118A (ja)
JP (1) JP2000164534A (ja)
KR (1) KR100338983B1 (ja)
TW (1) TW415036B (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE521415C2 (sv) * 1998-02-17 2003-10-28 Hans Goeran Evald Martin Metod för att framställa en gassensortillhörig detektor, samt en detektor framställd enligt metoden
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
DE10101737A1 (de) 2001-01-16 2002-07-25 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Wafern in Chips
US6830990B1 (en) * 2001-07-06 2004-12-14 Lightconnect, Inc. Method and apparatus for dicing released MEMS wafers
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
KR100749972B1 (ko) 2002-03-12 2007-08-16 하마마츠 포토닉스 가부시키가이샤 가공 대상물 절단 방법
EP3252806B1 (en) 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrate dividing method
JP4198601B2 (ja) * 2002-04-01 2008-12-17 三星ダイヤモンド工業株式会社 脆性材料基板の分断方法及びその方法を用いた分断装置
US6960813B2 (en) 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6806544B2 (en) * 2002-11-05 2004-10-19 New Wave Research Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
KR100476591B1 (ko) * 2002-08-26 2005-03-18 삼성전자주식회사 웨이퍼 테이블과, 이를 이용한 웨이퍼 쏘잉/소자 접착장치와, 웨이퍼 쏘잉/소자 분류 장치
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
TWI248244B (en) * 2003-02-19 2006-01-21 J P Sercel Associates Inc System and method for cutting using a variable astigmatic focal beam spot
FR2852250B1 (fr) 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
AU2003220847A1 (en) 2003-03-12 2004-09-30 Hamamatsu Photonics K.K. Laser beam machining method
US6993818B2 (en) * 2003-03-17 2006-02-07 Memx, Inc. Multi-fixture assembly of cutting tools
US20040181950A1 (en) 2003-03-17 2004-09-23 Rodgers Murray Steven Alignment of microkeratome blade to blade handle
US20040186493A1 (en) * 2003-03-17 2004-09-23 Mcwhorter Paul Jackson Microkeratome cutting head assembly with single bevel cutting blade
JP4123141B2 (ja) * 2003-03-28 2008-07-23 株式会社村田製作所 チップ型電子部品の取扱い装置およびチップ型電子部品の取扱い方法
TW200504809A (en) * 2003-06-12 2005-02-01 Matrics Inc Method and system for high volume transfer of dies to substrates
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US6933212B1 (en) * 2004-01-13 2005-08-23 National Semiconductor Corporation Apparatus and method for dicing semiconductor wafers
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
JP2006173428A (ja) * 2004-12-17 2006-06-29 Seiko Epson Corp 基板加工方法及び素子製造方法
US7364983B2 (en) * 2005-05-04 2008-04-29 Avery Dennison Corporation Method and apparatus for creating RFID devices
US20060264006A1 (en) * 2005-05-19 2006-11-23 Avery Dennison Corporation Method and apparatus for RFID device assembly
US7626138B2 (en) 2005-09-08 2009-12-01 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
US9138913B2 (en) * 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
NL1030004C2 (nl) * 2005-09-21 2007-03-22 Fico Singulation B V Inrichting en werkwijze voor het separeren van elektronische componenten.
US7961817B2 (en) * 2006-09-08 2011-06-14 Lsi Corporation AC coupling circuit integrated with receiver with hybrid stable common-mode voltage generation and baseline wander compensation
KR100904496B1 (ko) * 2007-02-09 2009-06-24 한미반도체 주식회사 반도체 패키지 가공시스템 및 반도체 패키지 가공방법
US7651925B2 (en) * 2007-03-01 2010-01-26 Delphi Technologies, Inc. Vacuum expansion of integrated circuits at sort
KR100941834B1 (ko) * 2008-05-07 2010-02-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 모기판 및 그 에이징 방법
US20130256286A1 (en) * 2009-12-07 2013-10-03 Ipg Microsystems Llc Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths
TW201306104A (zh) * 2011-07-27 2013-02-01 Lextar Electronics Croportion 晶粒分離製程及其裝置
JP6043149B2 (ja) * 2012-10-29 2016-12-14 三星ダイヤモンド工業株式会社 脆性材料基板のブレイク装置および脆性材料基板のブレイク方法
US8679947B1 (en) 2012-11-07 2014-03-25 International Business Machines Corporation Self-formation of high-density defect-free and aligned nanostructures
US9308714B2 (en) 2013-03-05 2016-04-12 International Business Machines Corporation Method for improving surface quality of spalled substrates
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
JP6365056B2 (ja) * 2014-07-22 2018-08-01 三星ダイヤモンド工業株式会社 貼り合わせ基板の分断方法およびブレーク刃
US9646744B2 (en) * 2014-10-14 2017-05-09 Littelfuse, Inc. Method for manufacturing a surface mount device
US9659690B2 (en) 2014-10-14 2017-05-23 Littelfuse, Inc. Method for manufacturing a surface mount device
US10050012B2 (en) 2015-11-25 2018-08-14 International Business Machines Corporation Method for semiconductor die removal rework
KR102083351B1 (ko) * 2019-01-29 2020-03-02 제너셈(주) 비전 테이블 모듈 및 비전 테이블 장치
WO2021016384A1 (en) * 2019-07-22 2021-01-28 Massachusetts Institute Of Technology Flexing semiconductor structures and related techniques

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5803797A (en) * 1996-11-26 1998-09-08 Micron Technology, Inc. Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck
US5933351A (en) * 1997-11-12 1999-08-03 Texas Instruments Incorporated System and method for locating dies cut from a silicon wafer on a wafer table

Also Published As

Publication number Publication date
TW415036B (en) 2000-12-11
US6121118A (en) 2000-09-19
KR100338983B1 (ko) 2002-07-18
KR20000034632A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
JP2000164534A (ja) ウェ―ハの分離装置及び方法
US6979593B2 (en) Method of manufacturing a semiconductor device
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
KR100468748B1 (ko) 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
USRE38789E1 (en) Semiconductor wafer having a bottom surface protective coating
US6184109B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US5888883A (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP4818187B2 (ja) 半導体装置の製造方法
US20050260829A1 (en) Manufacturing method of a semiconductor device
JP4848153B2 (ja) 半導体装置の製造方法
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
US20050095100A1 (en) Method and apparatus for picking up a semiconductor chip, method and apparatus for removing a semiconductor chip from a dicing tape, and a method of forming a perforated dicing tape
TW200426954A (en) Manufacturing method of semiconductor device
JP2002026039A (ja) 半導体装置の製造方法
WO1997008745A1 (fr) Procede et appareil de decollage de la bande de protection adhesive d'une tranche de semi-conducteurs
JP4040819B2 (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2008290170A (ja) 半導体装置の製造方法
JPH09213662A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
US20020086137A1 (en) Method of reducing wafer stress by laser ablation of streets
JP2007048876A (ja) 半導体装置の製造方法
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP2011181951A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802