JP2522373B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2522373B2 JP2522373B2 JP63326821A JP32682188A JP2522373B2 JP 2522373 B2 JP2522373 B2 JP 2522373B2 JP 63326821 A JP63326821 A JP 63326821A JP 32682188 A JP32682188 A JP 32682188A JP 2522373 B2 JP2522373 B2 JP 2522373B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- metal
- bump
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体基板の製造方法に関するものであり、
詳しくは半導体基板上への金属バンプの製造方法に関す
るものである。
詳しくは半導体基板上への金属バンプの製造方法に関す
るものである。
（従来の技術） 金属バンプの製造方法として、従来電解メッキ法によ
る方法が広く知られている（たとえば、特開昭58-19785
7号公報）。第３図は該電解メッキ法による金属バンプ
の製造方法を概説するための工程断面図である。なお、
ここでは説明を簡略にするため、半導体基板へのMOSFET
等からなるデバイス形成工程の説明は省略する。第３図
において、41はシリコン基板であり、42はこのシリコン
基板41表面に形成されたデバイス層である。43はパッシ
ベーション膜であり、44は配線層であり、45はデバイス
層42と配線層44との間に形成された第１のコンタクトホ
ールである。46は電解メッキ用の電極層であり、47は電
極層46上に形成されたレジストである。48はレジスト47
に形成されたスルーホールであり、49は電解メッキ法に
より形成された埋込み金属であり、50は金属バンプであ
る。51は配線層44上に形成されたSiO2膜であり、52は前
記SiO2膜に形成された第２のコンタクトホールである。
まず、通常のLSI製造プロセスにより半導体基板41にデ
バイス層42を形成する。（第３図（ａ））。この後デバ
イス層42上をパッシベーション膜43で覆い、コンタクト
ホール45を形成した後配線層44を形成し、さらにSiO2膜
51を成膜した後、前記SiO2膜51に第２のコンタクトホー
ル52を形成する（第３図（ｂ））。しかる後、電解メッ
キ用の電極金属46、たとえば、Cu等の蒸着法又はスパッ
タリング法により基板全面に成膜した後、レジスト47を
塗布し、さらにスルーホール48を形成する（第３図
（ｃ））。その後、基板全体をメッキ液中に浸し前記メ
ッキ用電極46を陰極として電解メッキを行ないスルーホ
ール48に金属49たとえば、Ni等を埋め込む（第３図
（ｄ））。次にO2プラズマ処理等により、レジスト48を
除去し、さらにメッキ用電極46を選択的にエッチングす
る溶液を用いて除去することにより、金属バンプ50が形
成される（第３図（ｅ））。
る方法が広く知られている（たとえば、特開昭58-19785
7号公報）。第３図は該電解メッキ法による金属バンプ
の製造方法を概説するための工程断面図である。なお、
ここでは説明を簡略にするため、半導体基板へのMOSFET
等からなるデバイス形成工程の説明は省略する。第３図
において、41はシリコン基板であり、42はこのシリコン
基板41表面に形成されたデバイス層である。43はパッシ
ベーション膜であり、44は配線層であり、45はデバイス
層42と配線層44との間に形成された第１のコンタクトホ
ールである。46は電解メッキ用の電極層であり、47は電
極層46上に形成されたレジストである。48はレジスト47
に形成されたスルーホールであり、49は電解メッキ法に
より形成された埋込み金属であり、50は金属バンプであ
る。51は配線層44上に形成されたSiO2膜であり、52は前
記SiO2膜に形成された第２のコンタクトホールである。
まず、通常のLSI製造プロセスにより半導体基板41にデ
バイス層42を形成する。（第３図（ａ））。この後デバ
イス層42上をパッシベーション膜43で覆い、コンタクト
ホール45を形成した後配線層44を形成し、さらにSiO2膜
51を成膜した後、前記SiO2膜51に第２のコンタクトホー
ル52を形成する（第３図（ｂ））。しかる後、電解メッ
キ用の電極金属46、たとえば、Cu等の蒸着法又はスパッ
タリング法により基板全面に成膜した後、レジスト47を
塗布し、さらにスルーホール48を形成する（第３図
（ｃ））。その後、基板全体をメッキ液中に浸し前記メ
ッキ用電極46を陰極として電解メッキを行ないスルーホ
ール48に金属49たとえば、Ni等を埋め込む（第３図
（ｄ））。次にO2プラズマ処理等により、レジスト48を
除去し、さらにメッキ用電極46を選択的にエッチングす
る溶液を用いて除去することにより、金属バンプ50が形
成される（第３図（ｅ））。
（発明が解決しようとする課題） しかしながら、上述した電解メッキ法を利用する金属
バンプの製造方法においては、（１）メッキ液に半導体
基板が浸される工程を含むことにより、メッキ液中に含
まれるNa+、K+のアルカリ金属イオンやSO4 2-等の陰イオ
ンにより半導体基板が汚染される、（２）電解メッキを
行なうためのメッキ用電極の形成工程およびメッキ後の
メッキ用電極の除去工程を必要とするため工程数が多
い、といった欠点があった。
バンプの製造方法においては、（１）メッキ液に半導体
基板が浸される工程を含むことにより、メッキ液中に含
まれるNa+、K+のアルカリ金属イオンやSO4 2-等の陰イオ
ンにより半導体基板が汚染される、（２）電解メッキを
行なうためのメッキ用電極の形成工程およびメッキ後の
メッキ用電極の除去工程を必要とするため工程数が多
い、といった欠点があった。
（課題を解決するための手段） 本発明は以上の点に鑑みてなされたもので、半導体基
板上に形成されたデバイスの配線層上または拡散層上に
絶縁膜を形成する第１の工程と、前記第１の工程の後に
該絶縁膜に前記配線層または前記拡散層表面へ至るスル
ホールを形成する第２の工程と、前記第２の工程の後に
該スルーホールにメタルCVD法により選択的に金属を埋
め込む第３の工程と、前記第３の工程の後に前記絶縁膜
を選択的にエッチングして前記配線層上または前記拡散
層上に基板上の他の部分より高い金属バンプを形成する
第４の工程とからなることを特徴とする。
板上に形成されたデバイスの配線層上または拡散層上に
絶縁膜を形成する第１の工程と、前記第１の工程の後に
該絶縁膜に前記配線層または前記拡散層表面へ至るスル
ホールを形成する第２の工程と、前記第２の工程の後に
該スルーホールにメタルCVD法により選択的に金属を埋
め込む第３の工程と、前記第３の工程の後に前記絶縁膜
を選択的にエッチングして前記配線層上または前記拡散
層上に基板上の他の部分より高い金属バンプを形成する
第４の工程とからなることを特徴とする。
（作用） 上述した本発明による金属バンプの製造方法は電解メ
ッキプロセスを含んでいないため、従来問題となってい
たメッキ液中に存在する金属イオン等により半導体基板
が汚染される心配はない。さらに、メッキ用電極形成工
程およびメッキ終了後の電極除去工程とを含まないから
金属バンプ形成に要する製造工程数をも低減することが
可能となる。
ッキプロセスを含んでいないため、従来問題となってい
たメッキ液中に存在する金属イオン等により半導体基板
が汚染される心配はない。さらに、メッキ用電極形成工
程およびメッキ終了後の電極除去工程とを含まないから
金属バンプ形成に要する製造工程数をも低減することが
可能となる。
（実施例） 以下に本発明の実施例を図に基いて詳細に説明する。
（実施例１） 第１図（ａ）〜（ｄ）は本発明に係る製造方法の一実
施例を説明するための工程断面図であり、ここではアル
ミ配線層上にタングステンバンプを形成する場合を示
す。第１図において、11はシリコン基板、12はデバイス
層、13はパッシベーション膜である。14はアルミ配線層
であり、15はデバイス層12とアルミ配線層14とを電機的
に接続するためのコンタクトホールである。16はSiO2膜
であるが、他の絶縁膜たとえば、Si3N4でもかまわな
い。17は前記SiO2膜に形成されたスルーホールであり18
は該スルーホールに埋め込まれたタングステンである。
19はアルミ配線層上に形成されたタングステンバンプで
ある。
施例を説明するための工程断面図であり、ここではアル
ミ配線層上にタングステンバンプを形成する場合を示
す。第１図において、11はシリコン基板、12はデバイス
層、13はパッシベーション膜である。14はアルミ配線層
であり、15はデバイス層12とアルミ配線層14とを電機的
に接続するためのコンタクトホールである。16はSiO2膜
であるが、他の絶縁膜たとえば、Si3N4でもかまわな
い。17は前記SiO2膜に形成されたスルーホールであり18
は該スルーホールに埋め込まれたタングステンである。
19はアルミ配線層上に形成されたタングステンバンプで
ある。
ここでかかる構造のタングステンバンプを形成する場
合について具体的に説明を加える。まず、シリコン基板
11上に通常のLSI製造プロセスによりMOSFET等からなる
デバイス層12を形成する。さらに、前記デバイス層12を
パッシベーション膜13で覆った後コンタクトホール15を
形成し、さらにAl配線層14を形成する（第１図
（ａ））。次に、前記Al配線層14上にCVD法又はスパタ
リング法によりSiO2膜16を形成した後通常のリソグラフ
およびそれに続くドライエッチングにより前記SiO2膜16
にスルーホール17を形成する（第１図（ｂ）。さらに六
フッ化タングステン（WF6）のシランガスによる還元反
応を利用した選択タングステンCVD法により前記スルー
ホール17にタングステン18を選択的に埋め込む（第１図
（ｃ））。しかる後、たとえば（CF4＋CHF3）等の混合
ガスの組成およびガス圧を制御してSiO2のエッチング速
度をタングステンよりも十分に大きくした反応ガス中で
ドライエッチングを行ない、SiO2膜16の一部又はすべて
を選択的に除去する（第１図（ｄ））。以上述べた一連
の工程によりアルミ配線上にタングステンバンプ19の形
成が可能となる。
合について具体的に説明を加える。まず、シリコン基板
11上に通常のLSI製造プロセスによりMOSFET等からなる
デバイス層12を形成する。さらに、前記デバイス層12を
パッシベーション膜13で覆った後コンタクトホール15を
形成し、さらにAl配線層14を形成する（第１図
（ａ））。次に、前記Al配線層14上にCVD法又はスパタ
リング法によりSiO2膜16を形成した後通常のリソグラフ
およびそれに続くドライエッチングにより前記SiO2膜16
にスルーホール17を形成する（第１図（ｂ）。さらに六
フッ化タングステン（WF6）のシランガスによる還元反
応を利用した選択タングステンCVD法により前記スルー
ホール17にタングステン18を選択的に埋め込む（第１図
（ｃ））。しかる後、たとえば（CF4＋CHF3）等の混合
ガスの組成およびガス圧を制御してSiO2のエッチング速
度をタングステンよりも十分に大きくした反応ガス中で
ドライエッチングを行ない、SiO2膜16の一部又はすべて
を選択的に除去する（第１図（ｄ））。以上述べた一連
の工程によりアルミ配線上にタングステンバンプ19の形
成が可能となる。
上述した実施例ではアルミ配線上にタングステンバン
プを形成した場合を示したが、配線層としてメタルCVD
法によりタングステンの選択成長が生じる材料、たとえ
ばタングステンやチタンナイトライド（池田浩一ら、第
49回応用物理学会学術講演会予稿集、4p-A-15,1988）や
ポリシリコン、さらにそれら材料より構成される多層
膜、たとえば、W/AlやTiN/Alを用いた場合においてもタ
ングステンバンプを形成し得ることは自明である。
プを形成した場合を示したが、配線層としてメタルCVD
法によりタングステンの選択成長が生じる材料、たとえ
ばタングステンやチタンナイトライド（池田浩一ら、第
49回応用物理学会学術講演会予稿集、4p-A-15,1988）や
ポリシリコン、さらにそれら材料より構成される多層
膜、たとえば、W/AlやTiN/Alを用いた場合においてもタ
ングステンバンプを形成し得ることは自明である。
さらに、上述した例ではタングステンバンプを形成す
る場合を示したが、スルーホール17にタングステン以外
の金属、たとえばAl等をメタルCVD法により選択的に埋
めこむことによりタングステン以外の金属バンプを形成
し得ることも自明である。
る場合を示したが、スルーホール17にタングステン以外
の金属、たとえばAl等をメタルCVD法により選択的に埋
めこむことによりタングステン以外の金属バンプを形成
し得ることも自明である。
（実施例２） 実施例１ではデバイス層上に形成された配線層上にタ
ングステンバンプを形成した場合を示したが、本発明で
はシリコン基板に形成した拡散層上に直接タングステン
バンプを形成することも可能である。第２図（ａ）〜
（ｄ）はｐ型シリコン半導体基板に形成されたn+拡散層
23上にタングステンバンプ52を形成する場合を説明する
ための工程断面図である。第２図（ａ）は通常のMOSFET
形成工程によりｐ型シリコン基板21に作られたｎチャネ
ルMOSFET28を示している。ここで、21はｐ型シリコン基
板、22はLOCOS酸化膜、23はn+拡散層（ソースおよびド
レイン）、24はゲート酸化膜、25はゲート、26はパッシ
ベーション膜、27はアルミ配線層である。第２図（ａ）
に示したn+拡散層23上にタングステンバンプを形成する
ために、まず、ｎチャネルMOSFET28上にCVD法によりSiO
2膜29を成膜し、さらに、リソグラフおよびドライエッ
チングにより前記SiO2膜29にスルーホール30膜を形成す
る（第２図（ｂ））。次に、メタルCVD法によりスルー
ホール30をタングステン31で埋め込む（第２図
（ｃ））。しかる後、前記SiO2膜29の一部又はすべてを
ドライエッチングにより除去することによりn+拡散層23
上にタングステンバンプ32を形成した。
ングステンバンプを形成した場合を示したが、本発明で
はシリコン基板に形成した拡散層上に直接タングステン
バンプを形成することも可能である。第２図（ａ）〜
（ｄ）はｐ型シリコン半導体基板に形成されたn+拡散層
23上にタングステンバンプ52を形成する場合を説明する
ための工程断面図である。第２図（ａ）は通常のMOSFET
形成工程によりｐ型シリコン基板21に作られたｎチャネ
ルMOSFET28を示している。ここで、21はｐ型シリコン基
板、22はLOCOS酸化膜、23はn+拡散層（ソースおよびド
レイン）、24はゲート酸化膜、25はゲート、26はパッシ
ベーション膜、27はアルミ配線層である。第２図（ａ）
に示したn+拡散層23上にタングステンバンプを形成する
ために、まず、ｎチャネルMOSFET28上にCVD法によりSiO
2膜29を成膜し、さらに、リソグラフおよびドライエッ
チングにより前記SiO2膜29にスルーホール30膜を形成す
る（第２図（ｂ））。次に、メタルCVD法によりスルー
ホール30をタングステン31で埋め込む（第２図
（ｃ））。しかる後、前記SiO2膜29の一部又はすべてを
ドライエッチングにより除去することによりn+拡散層23
上にタングステンバンプ32を形成した。
なお、ここでは、n+拡散層23上へのタングステンバン
プの形成を説明したが、p+拡散層上にもタングステンバ
ンプを形成しうることは自明である。
プの形成を説明したが、p+拡散層上にもタングステンバ
ンプを形成しうることは自明である。
（発明の効果） 以上詳述したように、本発明によれば、シリコン基板
上に形成され配線層上あるいはシリコン基板に形成され
た拡散層上に電解メッキ工程を含まずに金属バンプを形
成することが可能となる。このため、従来問題となって
いたメッキ液中に存在するアルカリ金属イオンによる半
導体基板の汚染の心配が全くない。さらに、本発明によ
る金属バンプの製造方法は電解メッキ用電極形成工程お
よび電解メッキ後のメッキ用電極の除去工程を必要とし
ないため、金属バンプ形成に必要とされる工程数の低減
化を計ることが可能となり、金属バンプの製造歩留りが
向上するといった効果もある。
上に形成され配線層上あるいはシリコン基板に形成され
た拡散層上に電解メッキ工程を含まずに金属バンプを形
成することが可能となる。このため、従来問題となって
いたメッキ液中に存在するアルカリ金属イオンによる半
導体基板の汚染の心配が全くない。さらに、本発明によ
る金属バンプの製造方法は電解メッキ用電極形成工程お
よび電解メッキ後のメッキ用電極の除去工程を必要とし
ないため、金属バンプ形成に必要とされる工程数の低減
化を計ることが可能となり、金属バンプの製造歩留りが
向上するといった効果もある。
第１図は本発明に係る製造方法の一実施例を説明するた
めの工程断面図であり、アルミ配線上にタングステンバ
ンプを形成する工程を示している。第２図は本発明に係
る製造方法を用いてシリコン基板に形成された拡散層上
にタングステンバンプを作る工程を示す断面図である。
第３図は従来例として電解メッキ法により金属バンプを
形成する工程を説明するための工程断面図である。 11,41……シリコン基板、12,42……デバイス層、13,43
……パッシベーション膜、14,27,44……アルミ配線、15
……コンタクトホール、16,29,51……SiO2膜、17,30,48
……スルーホール、18,31……タングステン、19,32……
タングステンバンプ、21……ｐ形シリコン基板、22……
LOCOS酸化膜、23……n+拡散層、24……ゲート酸化膜、2
5……ゲート電極、26……パッシベーション膜、28……
ｎチャネルMOSFET、45……第１のコンタクトホール、46
……メッキ用電極、47……レジスト、49……埋込み金属
（たとえばNi）、50……金属バンプ、52……第２のコン
タクトホール。
めの工程断面図であり、アルミ配線上にタングステンバ
ンプを形成する工程を示している。第２図は本発明に係
る製造方法を用いてシリコン基板に形成された拡散層上
にタングステンバンプを作る工程を示す断面図である。
第３図は従来例として電解メッキ法により金属バンプを
形成する工程を説明するための工程断面図である。 11,41……シリコン基板、12,42……デバイス層、13,43
……パッシベーション膜、14,27,44……アルミ配線、15
……コンタクトホール、16,29,51……SiO2膜、17,30,48
……スルーホール、18,31……タングステン、19,32……
タングステンバンプ、21……ｐ形シリコン基板、22……
LOCOS酸化膜、23……n+拡散層、24……ゲート酸化膜、2
5……ゲート電極、26……パッシベーション膜、28……
ｎチャネルMOSFET、45……第１のコンタクトホール、46
……メッキ用電極、47……レジスト、49……埋込み金属
（たとえばNi）、50……金属バンプ、52……第２のコン
タクトホール。
Claims (1)
- 【請求項１】半導体基板上に形成されたデバイスの配線
層上または拡散層上に絶縁膜を形成する第１の工程と、
前記第１の工程の後に該絶縁膜に前記配線層または前記
拡散層表面へ至るスルーホールを形成する第２の工程
と、前記第２の工程の後に該スルーホールにメタルCVD
法により選択的に金属を埋め込む第３の工程と、前記第
３の工程の後に前記絶縁膜を選択的にエッチングして前
記配線層上または前記拡散層上に基板上の他の部分より
高い金属バンプを形成する第４の工程とからなることを
特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326821A JP2522373B2 (ja) | 1988-12-23 | 1988-12-23 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326821A JP2522373B2 (ja) | 1988-12-23 | 1988-12-23 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02172221A JPH02172221A (ja) | 1990-07-03 |
| JP2522373B2 true JP2522373B2 (ja) | 1996-08-07 |
Family
ID=18192087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63326821A Expired - Lifetime JP2522373B2 (ja) | 1988-12-23 | 1988-12-23 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522373B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734347A (en) * | 1980-08-09 | 1982-02-24 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS62169350A (ja) * | 1986-01-21 | 1987-07-25 | Citizen Watch Co Ltd | 半導体装置とその製造方法 |
| JPH069200B2 (ja) * | 1987-03-31 | 1994-02-02 | 株式会社東芝 | 金属配線の形成方法 |
-
1988
- 1988-12-23 JP JP63326821A patent/JP2522373B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02172221A (ja) | 1990-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| US5783490A (en) | Photolithography alignment mark and manufacturing method | |
| KR900008387B1 (ko) | 반도체장치 제조방법 | |
| JP2001237311A (ja) | 半導体素子の配線形成方法 | |
| US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| US5366928A (en) | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body | |
| JPH0427702B2 (ja) | ||
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| JP2000252278A (ja) | 半導体装置およびその製造方法 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JP2522373B2 (ja) | 半導体基板の製造方法 | |
| JP2000091266A (ja) | タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| CN1450601A (zh) | 在绝缘体上硅材料基板上制作上接触插塞的方法 | |
| JP2002110967A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0653331A (ja) | 半導体装置及びその製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| KR920008842B1 (ko) | 반도체장치의 금속배선막 도포방법 | |
| WO1998037583A1 (fr) | Procede pour fabriquer un dispositif a semi-conducteurs | |
| JPH10163323A (ja) | 半導体装置の製造方法 | |
| JPH025412A (ja) | 集積回路基板上の装置をメタリゼーション層へ接続させる方法 | |
| JPH0380533A (ja) | 半導体装置の製造方法 | |
| KR0140640B1 (ko) | 반도체장치의 배선형성방법 | |
| JP2000307002A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |