JPH0380533A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0380533A
JPH0380533A JP21594689A JP21594689A JPH0380533A JP H0380533 A JPH0380533 A JP H0380533A JP 21594689 A JP21594689 A JP 21594689A JP 21594689 A JP21594689 A JP 21594689A JP H0380533 A JPH0380533 A JP H0380533A
Authority
JP
Japan
Prior art keywords
contact hole
layer
shallow
forming
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21594689A
Other languages
English (en)
Inventor
Koichi Hashimoto
浩一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21594689A priority Critical patent/JPH0380533A/ja
Publication of JPH0380533A publication Critical patent/JPH0380533A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の電極コンタクトホールに形成される電極・
配線のカバレージを良好にする改良、特に、深さの異な
るコンタクトホールに導電体層を選択的に埋め込む方法
の改良に関し、 素子の形成された半導体層上に形成された絶縁膜に形成
されたコンタクトホールの深さが相互に異なっていても
、コンタクトホールに接触して形成される配線のステッ
プカバレージが良好になるようにする半導体装置の製造
方法を提供することを目的とし、 この目的は、下記いずれかの手段をもって達成される。
第1の手段は、半導体基板の表面に被着形成され、中間
に導電層を含んでいる絶縁膜に、半導体基板を露出する
深いコンタクトホール、及び導電層を露出する浅いコン
タクトホールをそれぞれ開孔する工程と、この深いコン
タクトホールと浅いコンタクトホールとのうち、一方の
コンタクトホールをマスクして、他方のコンタクトホー
ル内に導電体層を形成して開孔端まで埋める工程と、こ
の一方のコンタクトホールのマスクを剥離し、他方のコ
ンタクトホールをマスクする工程と、この一方のコンタ
クトホール内に導電体層を形成して開孔端まで埋める工
程と、この導電体層表面から前記の絶縁膜表面に延在す
るように、配線層をパターニング形成する工程とを有す
る半導体装置の製造方法をもって構成される。第2の手
段は、半導体基板の表面に被着形成され、中間に導電層
を含んでいる絶縁膜に、半導体基板を露出する深いコン
タクト水−ル、及び導電層を露出する浅いコンタクトホ
ールをそれぞれ開孔する工程と、この深いコンタクトホ
ールと浅いコンタクトホールとの両方に、浅いコンタク
トホールが開孔端まで埋まるように、導電体層を形成す
る工程と、浅いコンタクトホールをマスクし、深いコン
タクトホール内に第2の導電体層を形成して開孔端まで
埋める工程と、浅いコンタクトホールのマスクを剥離す
る工程と、前記の導電体層及び前記の第2の導電体層表
面から前記の絶縁膜表面に延在するように、配線層をパ
ターニング形成する工程とを有する半導体装置の製造方
法をもって構成される。
第3の手段は、半導体基板の表面に被着形成され、中間
に導電層を含んでいる絶縁膜に、半導体基板を露出する
深いコンタクトホール、及び導電層を露出する浅いコン
タクトホールをそれぞれ開孔する工程と、この浅いコン
タクトホールをマスクし、深いコンタクトホール内に、
深いコンタクトホールと浅いコンタクトホールとの深さ
の差分の厚さだけ、導電体層を形成する工程と、浅いコ
ンタクトホールのマスクを剥離する工程と、浅いコンタ
クトホール内、及び前記の深いコンタクトホール内にそ
れぞれの開孔端まで埋まるように、第2の導電体層を形
成する工程と、前記の第2の導電体層表面から前記の絶
縁膜表面に延在するように、配線層をパターニング形成
する工程とを有する半導体装置の製造方法をもって構成
される。第4の手段は、半導体基板の表面に被着形成さ
れ、中間に導電層を含んでいる絶縁膜に、導電層を露出
する浅いコンタクトホールを開孔する工程と、この浅い
コンタクトホール内に、導電体層を開孔端まで埋まるよ
うに形成する工程と、この浅いコンタクトホールの開孔
端を含む前記の絶縁膜の全面にマスクを形成する工程と
、前記の半導体基板を露出するように、深いコンタクト
ホールを開孔する工程と、前記の浅いコンタクトホール
の表面にのみマスクを形成する工程と、前記の深いコン
タクトホール内に導電体層を開孔端まで埋まるように形
成する工程と、前記の導電体層表面から前記の絶縁膜表
面に延在するように、配線層をパターニング形成する工
程とを有する半導体装置の製造方法をもって構成される
。第5の手段は、半導体基板の表面に被着形成され、中
間に導電層を含んでいる絶縁膜に、半導体基板を露出す
る深いコンタクトホールを開孔する工程と、この深いコ
ンタクトホール内に、深いコンタクトホールと浅いコン
タクトホールとの深さの差分の厚さだけ、導電体層を形
成する工程と、前記の導tiを露出するように、マスク
を用いて浅いコンタクトホールを開孔する工程と、この
浅いコンタクトホール内、及び深いコンタクトホール内
に、第2の導電体層を開孔端まで埋まるように形成する
工程と、前記第2の導電体層表面から前記の絶縁膜表面
に延在するように、配線層をパターニング形成する工程
とを有する半導体装置の製造方法をもって構成される。
〔産業上の利用分野〕
本発明は、半導体装置の1f極コンタクトホールに形成
される電橋・配線のカバレージを良好にする改良、特に
、深さの異なるコンタクトホールに導電体層を選択的に
埋め込む方法の改良に関する。
〔従来の技術〕
半導体装置の集積度の向上にともない、コンタクトホー
ルのアスペクト比が大きくなり、スパッタリング法等を
使用してアルミニウム等の配線層を形成した時のコンタ
クトホールにおけるステンブカバレージが悪化し、半導
体装置の性能、信頼性、及び、製造歩留りを低下させる
原因となっている。そこで、この問題を解決するために
、コンタクトホール内に金属または金属珪化物を選択的
気相成長法を使用して埋め込み、この導電体層に接触し
て配線層を形成する方法が開発された。
深さの異なるコンタクトホールがある場合に、これらの
コンタクトホールに導電体層を埋め込み、その導電体層
に接触して配線を形成する場合の従来例について第7図
に沿って以下に説明する。具体的には、素子を構成する
要素の一部である半導体層に形成された不純物拡散層と
、絶縁膜を介して形成された導体層とに接触して配線を
形成する場合を例として説明する。
第7図(a)参照 第7図(a)において2は半導体層1に形成された不純
物拡散層であり、3は絶縁膜4を介して形成されたポリ
シリコン等の導体層である。当初、図において、点線を
もって示すように形成された絶縁膜40表面は、その上
に形成される配線層のパターニングを容易にし、また、
配線の信頼性を向上するため、メルトなどの方法を使用
して実線で示すように平坦化されている。
第7図(b)参照 第7図(b)に示すように、不純物拡散層2上と導体層
3上とに形成されている絶縁膜4にコンタクトホール6
・7を形成する。コンタクトホールの深さは図に示すよ
うに相互に異なっている。
第7図(c−1)参照 例えば、6フツ化タングステン(WF6)と水素(H8
)とシラン(S I H4)とを使用してなす選択的気
相成長法を使用してコンタクトホール6・7のみに選択
的にタングステン層16を埋め込んだ後、スパッタリン
グ法等を使用して全面にアルミニラ五等の配線層を形成
し、これをパターニングして配線17を形成する。
〔発明が解決しようとする課題〕
選択的気相成長においては、コンタクトホールの深さに
関係なく、その中に成長するタングステン層の成長速度
は同一である。
第7図(c−1)再参照 したがって、第7図(c−1)に示すように、深さの浅
いコンタクトホール7が、ちょうど埋め込まれた時に成
長を終了すると、深さの深いコンタクトホール6は未だ
完全に埋め込まれていない状態となる。この状態で配線
17を形成すると、深さの深いコンタクトホール6に形
成される配線のステップカバレージが悪くなる。
第7図(c−2)参照 逆に、深さの深いコンタクトホール6が完全に埋め込ま
れるまで成長を続けると、深さの浅いコンタクトホール
7においては第7図(c−2)に示すように、タングス
テン層16がコンタクトホール7からはみ出てしまい、
そこに形成される配線17のステップカバレージが同様
に悪くなる。
本発明の目的は、この欠点を解消することにあり、素子
の形成された半導体層上に形成された絶縁膜に形成され
たコンタクトホールの深さが相互に異なっていても、コ
ンタクトホールに接触して形成される配線のステップカ
バレージが良好になるようにする半導体装置の製造方法
を提供することにある。
〔課題を解決するための手段〕
上記の目的は、下記いずれの手段によっても達成される
。第1の手段は、半導体基@(1)の表面に被着形成さ
れ、中間に導電層(3)を含んでいる絶縁膜(4)に、
半導体基板(1)を露出する深いコンタクトホール(6
)、及び導電層(3)を露出する浅いコンタクトホール
(7)をそれぞれ開孔する工程と、この深いコンタクト
ホール(6)と浅いコンタクトホール(7)とのうち、
一方のコンタクトホールをマスクして、他方のコンタク
トホール内に導電体層(9)を形成して開孔端まで埋め
る工程と、この一方のコンタクトホールのマスクを剥離
し、他方のコンタクトホールをマスクする工程と、この
一方のコンタクトホール内に導電体層(11)を形成し
て開孔端まで埋める工程と、この導電体層(9)・ (
11)表面から前記の絶縁膜(4)表面に延在するよう
に、配線層(12)・ (13)をパターニング形成す
る工程とを有する半導体装置の製造方法である。第2の
手段は、半導体基板(1)の表面に被着形成され、中間
に導電層(3)を含んでいる絶縁膜(4)に、半導体基
板(1)を露出する深いコンタクトホール(6)、及び
導1ij!1(3)を露出する浅いコンタクトホール(
7)をそれぞれ開孔する工程と、この深いコンタクトホ
ール(6)と浅いコンタクトホール(7)との両方に、
浅いコンタクトホール(7)が開孔端まで埋まるように
、導電体層 (91)・ (11)を形成する工程と、
浅いコンタクトホール(7)をマスクし、深いコンタク
トホール(6)内に第2の導電体層(92)を形成して
開孔端まで埋める工程と、浅いコンタクトホール(7)
のマスクを剥離する工程と、前記の導電体層(11)及
び前記の第2の導電体層(92)表面から前記の絶縁膜
(4)表面に延在するように、配線層(12)・ (1
3)をパターニング形成する工程とを有する半導体装置
の製造方法である。第3の手段は、半導体基板(1)の
表面に被着形成され、中間に導電層(3)を含んでいる
絶縁11!!(4)に、半導体基板(1)を露出する深
いコンタクトホール(6)、及び導電層(3)を露出す
る浅いコンタクトホール(7)をそれぞれ開孔する工程
と、この浅いコンタクトホール(7)をマスクし、深い
コンタクトホール(6)内に、深いコンタクトホール(
6)と浅いコンタクトホール(7)との深さの差分の厚
さだけ、導電体層(91)を形成する工程と、浅いコン
タクトホール(7)のマスクを剥離する工程と、浅いコ
ンタクトホール(7)内、及び前記の深いコンタクトホ
ール(6)内にそれぞれの開孔端まで埋まるように、第
2の導電体層(11)・ (92)を形成する工程と、
前記の第2の導電体層(11)・ (92)表面から前
記の絶縁膜(4)表面に延在するように、配線層(12
)・(13)をパターニング形成する工程とを有する半
導体装置の製造方法である。第4の方法は、半導体基板
(1)の表面に被着形成され、中間に導電層(3)を含
んでいる絶縁膜(4)に、導電層(3)を露出する浅い
コンタクトホール(7)を開孔する工程と、この浅いコ
ンタクトホール(7)内に、導電体層(11)を開孔端
まで埋まるように形成する工程と、この浅いコンタクト
ホール(7)の開孔端を含む前記の絶縁膜(4)の全面
にマスクを形成する工程と、前記の半導体基板(1)を
露出するように、深いコンタクトホール(6)を開孔す
る工程と、前記の浅いコンタクトホール(7)の表面に
のみマスクを形成する工程と、前記の深いコンタクトホ
ール(6)内に導電体層(9)を開孔端まで埋まるよう
に形成する工程と、前記の導電体層(9)・ (11)
表面から前記の絶縁膜(4)表面に延在するように、配
線11 (12)・ (13)をパターニング形成する
工程とを有する半導体装置の製造方法である。第5の手
段は、半導体基板(1)の表面に被着形成され、中間に
導電層(3)を含んでいる絶縁膜(4)に、半導体基!
(1)を露出する深いコンタクトホール(6)を開孔す
る工程と、この深いコンタクトホール(6)内に、深い
コンタクトホール(6)と浅いコンタクトホール(7)
との深さの差分の厚さだけ、導電体層(91)を形成す
る工程と、前記の導電層(3)を露出するように、マス
クを用いて浅いコンタクトホール(7)を開孔する工程
と、この浅いコンタクトホール(7)内、及び深いコン
タクトホール(6)内に、第2の導電体Jig (11
)・ (92)を開孔端まで埋まるように形成する工程
と、前記の第2の導電体層(11)・ (92)表面か
ら前記のwA縁膜(4)表面に延在するように、配線層
(12)・ (13)をパターニング形成する工程とを
有する半導体装置の製造方法である。
〔作用〕
本発明では、先に示した第7図の従来技術のように深浅
のあるコンタクトホール群のすべてを同じ工程で、導電
体層を一様の厚さ形成することによってホールを埋めよ
うとはしない。
すなわち本発明では、導電体層を各コンタクトホールそ
れぞれの深さに応じた厚さ形成する構成であるから、浅
いコンタクトホールが丁度埋まる厚さだけ導電体層が形
成されても、深いコンタクトホールではまだ完全に埋ま
っていなかったり、一方深いコンタクトホールが丁度埋
まる厚さだけ導電体層が形成されても、浅いコンタクト
ホールでは導電体層がホールからはみ出すまで形成され
るという従来の欠点は一切解消できること\なる。
理解を容易にするため、深さの異なる2種類のコンタク
トホールの群が存在する場合についてその作用を以下に
説明する。
第1の手段(請求項1に対応)の作用は、浅いコンタク
トホールの群7を被覆して深いコンタクトホールの群6
に導電体層9を埋め込んだ後、深いコンタクトホールの
群6を被覆して浅いコンタクトホールの群7に導電体1
illを埋め込むことによって、すべてのコンタクトホ
ールに過不足なく導電体層を埋め込むことができ、導電
体層に接触して形成される配線のステップカバレージは
良好になる。
第2の手段(請求項2に対応)の作用は、浅いコンタク
トホールの群7を丁度埋め込む量の導電体層をすべての
コンタクトホールに埋め込んだ後、浅いコンタクトホー
ルの群7を被覆して深いコンタクトホールの群6に、不
足分の導電体層を埋め込むことによって、すべてのコン
タクトホールに過不足なく導電体層を埋め込むことがで
きる。
第3の手段(請求項3に対応)の作用は、浅いコンタク
トホールの群7を被覆して深いコンタクトホールの群6
に、浅いコンタクトホールの群7の深さに相当する厚さ
だけ残して導電体層91を埋め込んだ後、被覆を除去し
て両方のコンタクトホールの群に導電体層92・11を
同時に埋め込むことによって、すべてのコンタクトホー
ルに過不足なく導電体層を埋め込むことができる。
第4の手段(請求項4に対応)の作用は、浅いコンタク
トホールの群7を形成して導電体層11を埋め込んだ後
、深いコンタクトホールの群6を形成し、浅いコンタク
トホールの群7を被覆して深いコンタクトホールの群6
に導電体層9を埋め込むことによって、すべてのコンタ
クトホールに過不足なく導電体層を埋め込むことができ
る。なお、逆に深いコンタクトホールの群を先に形成し
てもよい。
第5の手段(請求項5に対応)の作用は、深いコンタク
トホールの群6を形成し、浅いコンタクトホールの群の
深さに対応する厚さだけ残して導電体層91を埋め込み
、次いで、浅いコンタクトホールの群7を形成し、両方
のコンタクトホールの群6・7に導電体層92・11を
同時に埋め込むことによって、すべてのコンタクトホー
ルに過不足なく導電体層を埋め込むことができる。
〔実施例〕
以下、凹面を参照しつり、本発明に係る五つの実施例に
ついて説明する。
第6図参照 本発明の理解を容易にするため、深さの異なる2つのコ
ンタクトホールに導電体層を埋め込み、その導電体層に
接触して配線を形成する場合について説明する。具体的
には、第6図に示すように、素子を構成する要素の一部
をなす半導体tillに不純物拡散層2を形成し、この
後、第6図の点線部まで絶縁膜4を例えばCVD法によ
って堆積し、このあと、導体層3を、この絶l1WAに
重ねて、例えばスパッタリング被着し、パターニングし
て形成し、さらに重ねて、絶縁1t!4を全面に堆積し
て、図示する基板は充放する。以下では、この不純物拡
散層2と導体層3とに接触して配線を形成する場合を五
つの実施例によって説明する。
114歿 第1図(a)参照 レジスト層を形成し、フォトリソグラフィー法を使用し
て、不純物拡散層2と導体層3との上に開口を有するレ
ジストマスク5を形成し、このレジストマスク5を使用
して絶縁膜4をエツチングし、不純物拡散層2と導体層
3との上にそれぞれコンタクトホール6・7を形成する
。この場合、不純物拡散層2上に形成されたコンタクト
ホール6の深さは導体層3上に形成されたコンタクトホ
ール7の深さより深い。
第1図(b)参照 レジストマスク5を除去し、ポリイミド等の樹脂層を形
威し、これをパターニングして一方のコンタクトホール
、例えばコンタクトホール7上に樹脂層8を形威し、W
F、とH2とS i H4とを使用してなす選択的気相
成長法を使用して他方のコンタクトホール6にタングス
テン層9を選択的に埋め込む。
第1図(c)参照 樹脂層8をアッシング除去し、前記と同様にしてコンタ
クトホール6上に樹脂層10を形威し、選択的気相成長
法を使用してコンタクトホール7にタングステン層11
を埋め込む。
第1図(d)参照 樹脂層10をアッシング除去し、スパッタ法等を使用し
てアルミニウム等の配線層を形成し、これをパターニン
グして配線12・13を形成する。
男」口姓 第2図(a)参照 レジスト層を形成し、フォトリソグラフィー法を使用し
て、不純物拡散層2と導体層3との上に開口を有するレ
ジストマスク5を形威し、このレジストマスク5を使用
して絶縁膜4をエツチングし、不純物拡散層2と導体層
3との上にそれぞれコンタクトホール6・7を形成する
。この場合、不純物拡散層2上に形威されたコンタクト
ホール6の深さは導体層3上に形威されたコンタクトホ
ール7の深さより深い。
第2図(b)参照 レジストマスク5を除去し、WF、とH!と5iHaと
を使用してなす選択的気相成長法を使用して、導体層3
上に形威された深さの浅いコンタクトホール7が丁度埋
まるまで選択成長をなし、コンタクトホール7にタング
ステン層11を形成し、コンタクトホール6にタングス
テン層91を形成する。
第2図(c)参照 ポリイごド等の樹脂層を形威し、これをパターニングし
て深さの浅いコンタクトホール7上に樹脂層8を形成し
、選択的気相成長法を使用して、深さの深いコンタクト
ホール6に形威されているタングステン層91上にタン
グステン層92を追加形成し、以下、第1例と同様に配
線を形成する。
第二l歿 第3図(a)参照 レジスト層を形威し、フォトリソグラフィー法を使用し
て、不純物拡散層2と導体層3との上に開口を有するレ
ジストマスク5を形威し、このレジストマスク5を使用
して絶縁ll!4をエツチングし、不純物拡散層2と導
体層3との上にそれぞれコンタクトホール6・7を形成
する。この場合、不純物拡散層2上に形威されたコンタ
クトホール6の深さは導体層3上に形威されたコンタク
トホール7の深さより深い。
第3図(b)参照 レジストマスク5を除去し、ポリイミド等の樹脂層を形
威し、これをパターニングして深さの浅いコンタクトホ
ール7上に樹脂層8を形威し、WF、とH2と5IH4
とを使用してなす選択的気相成長法を使用して、深さの
深いコンタクトホール6に、深さの浅いコンタクトホー
ル7の深さと同じ厚さを残してタングステン層91を形
成する。
第3図(c)参照 樹脂層8をアッシング除去する。
第3図(d)参照 選択的気相成長法を使用して、コンタクトホール6にタ
ングステン層92を形威し、コンタクトホール7にタン
グステン層11を形威し、以下、第1例と同様に配線を
形成する。
1し1社 第4図(a)参照 レジスト層を形威し、フォトリソグラフィー法を使用し
て、1例として導体層3上に開口を有するレジストマス
ク14を形威し、このレジストマスクI4を使用して絶
縁膜4をエツチングし、導体層3上に深さの浅いコンタ
クトホール7を形成する。
第4図(b)参照 レジストマスク14を除去し、WF、とH3とSiH,
とを使用してなす選択的気相成長法を使用して、コンタ
クトホール7にタングステン層11を選択的に埋め込む
第4図(c)参照 同様にして、不純物拡散層2上に開口を有するレジスト
マスク15を形成し、これを使用して絶縁膜4をエツチ
ングし、不純物拡散層2上に深さの深いコンタクトホー
ル6を形成する。
第4図(d)参照 レジストマスク15を除去し、ポリイミド等の樹脂層を
形成し、これをパターニングして深さの浅いコンタクト
ホール7上に樹脂層8を形成し、選択的気相成長法を使
用して、深さの深いコンタクトホール6にタングステン
層9を選択的に埋め込み、以下、第1例と同様に配線を
形成する。
なお、順序を逆にして最初に不純物拡散層2上に深さの
深いコンタクトホール6を形成して、タングステン層9
を埋め込んでもよいことは云うまでもない。
里工員 第5図(a)参照 レジスト層を形成し、フォトリソグラフィー法を使用し
て、これをパターニングし、不純物拡散層2上に開口を
有するレジストマスク15を形成し、このレジストマス
クを使用して、絶縁膜4をエツチングし、不純物拡散層
2上に深さの深いコンタクトホール6を形成する。
第5図(b)参照 レジストマスク15を除去し、WF、とH8と5IH4
とを使用してなす選択的気相成長法を使用して、コンタ
クトホール6に、導体層3上に形成されている絶a膜4
の厚さと同じ厚さを残してタングステン層91を形成す
る。
第5図(c)参照 同様に、導体層3上に開口を有するレジストマスク14
を形成し、これを使用して絶縁膜4をエツチングし、導
体層3上に深さの浅いコンタクトホール7を形成する。
第5図(d)参照 レジストマスク14を除去し、選択的気相tc長法を使
用して、コンタクトホール6のタングステン層91上に
タングステン層92を形成し、同時に、コンタクトホー
ル7にタングステン層11を形成し、以下、第1例と何
様に配線を形成する。
上記の実施例においては、深さの異なる2種類のコンタ
クトホールに導電体層を埋め込んで配線を形成する場合
について説明したが、深さの異なるコンタクトホールが
3種類以上存在する場合にも、上記の工程を順次実行す
ることによって、すべてのコンタクトホールに導電体層
を過不足なく埋め込むことができる。また、深さが同一
でなくても、相互に近似している深さを有するコンタク
トホールを1つの群として扱い、この群に属するコンタ
クトホールには同じ厚さに導電体層を形成するようにし
ても実用上問題はない。
また、タングステンを選択的気相成長をする場合に、W
F、を主原料ガスとして使用し、SimHi等の高次シ
ラン類を還元材として使用することもできる。この場合
には、成長温度を下げることができるので、樹脂層にポ
リイミド以外の材料を使用することができる。なお、タ
ングステン以外に、モリブデン、チタン、さらには、こ
れらの金属のシリサイドを選択成長することも可能であ
る。
〔発明の効果〕
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、深さの異なるコンタクトホール群に対し
て、それぞれの深さに応じた厚さに導電体層を埋め込ん
でいるので、深さの異なるすべてのコンタクトホールに
導電体層を過不足なく埋め込むことができ、この導電体
層に接触して形成される配線のステップカバレージは良
好となり、半導体装置の性能、信頼性、及び製造歩留り
を向上することができる。
なお、深さの異なるコンタクトホールの群ごとにコンタ
クトホールを形成する方法(請求項4または5に対応)
を使用する場合には、深いコンタクトホールを十分開口
しようとすると浅いコンタクトホールの下地が多量にオ
ーバーエッチされるという従来の欠点が解消され、下地
の膜減りに起因する半導体装置の不良や信頼性の低下が
抑制されるという付加的効果がある。
【図面の簡単な説明】
第1図は、本発明の第1の実施例の工程図である。 第2図は、本発明の第2の実施例の工程図である。 第3図は、本発明の第3の実施例の工程図である。 第4図は、本発明の第4の実施例の工程図である。 第5図は、本発明の第5の実施例の工程図である。 第6図は、絶&!膜中に導体層が埋め込まれている基板
の説明図である。 第7図は従来技術に係る配線形成の工程図である。 1・・・半導体層、 2・・・不純物拡散層、 3・・・導体層、 4・・・絶縁膜、 5.14.15・・・レジストマスク、6・・・深いコ
ンタクトホール、 7・・・浅いコンタクトホール、 8、lO・・・樹脂層、 9.9192.11.16・・・導電体層、12.13
.17・・・配線。

Claims (1)

  1. 【特許請求の範囲】 [1]半導体基板(1)の表面に被着形成され、中間に
    導電層(3)を含んでなる絶縁膜(4)に、該半導体基
    板(1)を露出する深いコンタクトホール(6)、及び
    該導電層(3)を露出する浅いコンタクトホール(7)
    をそれぞれ開孔する工程と、 該深いコンタクトホール(6)と該浅いコンタクトホー
    ル(7)とのうち、一方のコンタクトホールをマスクし
    て、他方のコンタクトホール内に導電体層(9)を形成
    して開孔端まで埋める工程と、 該一方のコンタクトホールのマスクを剥離し、該他方の
    コンタクトホールをマスクする工程と、該一方のコンタ
    クトホール内に導電体層(11)を形成して開孔端まで
    埋める工程と、 該導電体層(9)・(11)表面から前記絶縁膜(4)
    表面に延在するように、配線層(12)・(13)をパ
    ターニング形成する工程と を有する半導体装置の製造方法。 [2]半導体基板(1)の表面に被着形成され、中間に
    導電層(3)を含んでなる絶縁膜(4)に、該半導体基
    板(1)を露出する深いコンタクトホール(16)、及
    び該導電層(3)を露出する浅いコンタクトホール(7
    )をそれぞれ開孔する工程と、 該深いコンタクトホール(6)と該浅いコンタクトホー
    ル(7)との両方に、該浅いコンタクトホール(7)が
    開孔端まで埋まるように、導電体層(91)・(11)
    を形成する工程と、 該浅いコンタクトホール(7)をマスクし、該深いコン
    タクトホール(6)内に第2の導電体層(92)を形成
    して開孔端まで埋める工程と、該浅いコンタクトホール
    (7)のマスクを剥離する工程と、 前記導電体層(11)及び前記第2の導電体層(92)
    表面から前記絶縁膜(4)表面に延在するように、配線
    層(12)・(13)をパターニング形成する工程と を有する半導体装置の製造方法。 [3]半導体基板(1)の表面に被着形成され、中間に
    導電層(3)を含んでなる絶縁膜(4)に、該半導体基
    板(1)を露出する深いコンタクトホール(6)、及び
    該導電層(3)を露出する浅いコンタクトホール(7)
    をそれぞれ開孔する工程と、 該浅いコンタクトホール(7)をマスクし、該深いコン
    タクトホール(6)内に、該深いコンタクトホール(6
    )と該浅いコンタクトホール(7)との深さの差分の厚
    さだけ、導電体層(91)を形成する工程と、 該浅いコンタクトホール(7)のマスクを剥離する工程
    と、 該浅いコンタクトホール(7)内、及び前記深いコンタ
    クトホール(6)内にそれぞれの開孔端まで埋まるよう
    に、第2の導電体層(11)・(92)を形成する工程
    と、 前記第2の導電体層(11)・(92)表面から前記絶
    縁膜(4)表面に延在するように、配線層(12)・(
    13)をパターニング形成する工程とを有する半導体装
    置の製造方法。 [4]半導体基板(1)の表面に被着形成され、中間に
    導電層(3)を含んでなる絶縁膜(4)に、該導電層(
    3)を露出する浅いコンタクトホール(7)を開孔する
    工程と、 該浅いコンタクトホール(7)内に、導電体層(11)
    を開孔端まで埋まるように形成する工程と、該浅いコン
    タクトホール(7)の開孔端を含む前記絶縁膜(4)の
    全面にマスクを形成する工程と、 前記半導体基板(1)を露出するように、深いコンタク
    トホール(6)を開孔する工程と、前記浅いコンタクト
    ホール(7)の表面にのみマスクを形成する工程と、 前記深いコンタクトホール(6)内に導電体層(9)を
    開孔端まで埋まるように形成する工程と、前記導電体層
    (9)・(11)表面から前記絶縁膜(4)表面に延在
    するように、配線層(12)・(13)をパターニング
    形成する工程と を有する半導体装置の製造方法。 [5]半導体基板(1)の表面に被着形成され、中間に
    導電層(3)を含んでなる絶縁膜(4)に、半導体基板
    (1)を露出する深いコンタクトホール(6)を開孔す
    る工程と、 該深いコンタクトホール(6)内に、該深いコンタクト
    ホール(6)と該浅いコンタクトホール(7)との深さ
    の差分の厚さだけ、導電体層(91)を形成する工程と
    、 前記導電層(3)を露出するように、マスクを用いて浅
    いコンタクトホール(7)を開孔する工程と、 該浅いコンタクトホール(7)内、及び深いコンタクト
    ホール(6)内に、第2の導電体層(11)・(92)
    を開孔端まで埋まるように形成する工程と、 前記第2の導電体層(11)・(92)表面から前記絶
    縁膜(4)表面に延在するように、配線層(12)・(
    13)をパターニング形成する工程とを有する半導体装
    置の製造方法。
JP21594689A 1989-08-24 1989-08-24 半導体装置の製造方法 Pending JPH0380533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21594689A JPH0380533A (ja) 1989-08-24 1989-08-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21594689A JPH0380533A (ja) 1989-08-24 1989-08-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0380533A true JPH0380533A (ja) 1991-04-05

Family

ID=16680877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21594689A Pending JPH0380533A (ja) 1989-08-24 1989-08-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0380533A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382126A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0574955A (ja) * 1991-09-11 1993-03-26 Nec Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382126A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0574955A (ja) * 1991-09-11 1993-03-26 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR100215846B1 (ko) 반도체장치의 배선형성방법
US5677237A (en) Process for removing seams in tungsten plugs
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH04142061A (ja) タングステンプラグの形成方法
US5801096A (en) Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US5700726A (en) Multi-layered tungsten depositions for contact hole filling
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH06283613A (ja) 半導体素子の金属コンタクト形成方法
JPH04307934A (ja) タングステンプラグの形成方法
JPH11330431A (ja) 不揮発性半導体記憶装置の製造方法
KR100221656B1 (ko) 배선 형성 방법
JPS6390838A (ja) 電気的相互接続部の製造方法
JPH0380533A (ja) 半導体装置の製造方法
JPH0697288A (ja) 半導体装置の製造方法
KR940011732B1 (ko) 반도체장치의 제조방법
JP2864624B2 (ja) コンタクト埋め込み金属構造体およびその製造方法
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
KR100230032B1 (ko) 다층배선 구조체
JPH025412A (ja) 集積回路基板上の装置をメタリゼーション層へ接続させる方法
KR100235947B1 (ko) 반도체 소자의 제조방법
JPH03280545A (ja) 半導体装置の配線形成方法
JPH08293552A (ja) プラグの形成方法
JPH09306993A (ja) 半導体装置の配線形成方法
JP2000077417A (ja) 半導体素子の配線形成方法