JPS63257244A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、絶縁物によって素子分離を行っている半導
体装置およびその製造方法に係り、特に半導体基板に形
成された溝部に絶縁物を埋め込んだ素子分離領域を備え
た半導体装置およびその製造方法に関するものである。

〔従来の技術〕

第３図ｆａｔは、このような従来の半導体装置の構成を
示した断面図である。

図において、１はシリコン基板、２は素子領域Ａ、Ｂを
分離するためにシリコン基Ｆｉ、ｌ上に形成された溝部
、３はシリコン基板１の表面とほぼ同一面になるように
溝部２に埋め込まれた絶縁物である。絶縁物３としては
、例えばＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　
Ｄｅｐｏｓｉｔｉｏｎ）酸化膜が用いられる。

次に、上述した従来の半導体装置の製造方法を第４図に
従って説明する。

シリコン基板１上に素子領域Ａ、Ｂを分離するように溝
部２を形成する（第４図ｆａ）参照）。溝部２が形成さ
れたシリコン基板１上にＣＶＤ酸化膜３．　（このＣＶ
Ｄ酸化１１２３　、は最終的には第３図に示した絶縁物
３になる）を堆積し、このＣＶＤ酸化膜３．で溝部２を
埋め込む（第４図山）参照）。

ＣＶＤ酸化膜３．が堆積されたシリコン基板１上にフォ
トレジスト４を厚く塗布しく第４図（Ｃ）参照）、シリ
コン基板１０表面が露出するまでフォトレジスト４およ
びＣＶＤ酸化膜３．を平坦にエツチングする。このよう
にして第３図に示したような溝部２に絶縁物３が埋め込
まれた素子分離領域が形成される。なお、上述した製造
方法の説明では省略したが、ＣＶＤ酸化膜３１を埋め込
む前に、溝部２内ヘチヤネルカソト用のボロンを注入し
たり、熱酸化膜を形成したりする処理等が適宜に行われ
ている。

〔発明が解決しようとする問題点〕

しかしながら、従来の半導体装置は、溝部２に埋め込ま
れた絶縁物３がシリコン基板１の表面と略同−面上にあ
るから、素子骨ｉ％Ｉ　ｔｉＩ域が形成された後に行わ
れる素子形成過程において次のような問題点を生しる。

例えば、ゲートを形成する工程や酸化膜エツチング残程
などにおいて、希釈したフッ化水素やフン化アンモニウ
ムによるエツチング処理が行われるが、溝部２に埋め込
まれたＣＶＤ酸化膜３．は、素子形成過程でシリコン基
板１に形成される熱酸化膜（図示せず）よりも前記エツ
チング処理液に対してエツチング速度が速いために、第
３図ｆｂ）に示したように、ＣＶＤ酸化膜３Ｉがシリコ
ン基板１の表面よりも下に落ち込んでしまう、しかも、
このようにして生じた溝部２の段差は急峻なために、後
にゲート電極や配線を形成する際に、前記段差部に沿っ
てゲート電極材料や配線材料の残渣（エツチング残渣）
が生し易く、隣接配線間で短絡現象を引き起こすなどの
問題を生じる。

この発明は、このような問題点を解決するためになされ
たものであって、ゲート電極や配線を形成する際に、絶
縁物が埋め込まれる溝部とシリコシ基板表面との境目に
エツチング残渣が生じにく゛い半導体装置と、その製造
方法を提供することを目的としている。

〔問題点を解決するための手段〕

この発明に係る半導体装置は、半導体基板に形成された
素子分離用の溝部に埋め込んで素子分離領域を形成する
絶縁物を、前記半導体基板の表面よりも突出させたもの
である。

また、この発明に係る半導体装置の製造方法は、半導体
基板に第１の絶縁膜を堆積させて、前記第１の絶縁膜を
通して半導体基板に素子分離用の溝部を形成し、前記溝
部に前記第１の絶縁膜とは異種の第２の絶縁膜を埋め込
むように堆積させた後、第２の絶縁膜が堆積された半導
体基板表面が平坦になるように前記第２の絶縁膜をその
表面から次第に除去し、下層の第１の絶縁膜に達したと
ころで前記除去処理を停止した後、前記第１の絶縁膜を
除去して半導体基板表面を露出させるものである。

〔作用〕

この発明においては、溝部に埋め込まれた絶縁物を半導
体基板の表面よりも突出させて素子分離領域を形成して
いるから、後のエツチング処理によって絶縁物が多少エ
ツチングされても絶縁物が基板表面よりも落ち込むこと
がない。しかも、基板表面から突出した絶縁物の縁は前
記エツチング処理によって滑らかになり、ゲート電極や
配線形成工程においてエツチング残渣が生じにくくなる
。

〔実施例〕

以下、この発明の実施例を図に基づいて説明する。

第１図は、この発明の一実施例の構成を示した半導体装
置の構成の概略を示した断面図である。

同図において、第３図に示した従来例と同一符号は、同
一部分を示しているから、ここでの説明は省略する。

第１図において、５は溝部２に埋め込まれた絶縁物であ
る。この絶縁物５は、前述した従来例の場合と同様に例
えば、ＣＶＤ酸化膜によって形成されている。この絶縁
物５はシリコン基板１の表面よりも、例えば１０００〜
５０００人程度突出してい程度絶縁物５の突出高さは、
後の素子形成工程において施されるエツチング処理によ
って、絶縁物５がシリコン基板１の表面よりも下に落ち
込まない程度の高さに適宜に設定されるもであるから、
上記範囲内に限定されるものではない。

このように絶縁物５をシリコン基板１の表面よりも突出
させたから、後のエツチング処理によって絶縁物５が多
少エツチングされても、絶縁物５がシリコン基板１の表
面よりも落ち込むことはない。しかも、前記エツチング
処理によって絶縁物５の縁が滑らかになるから、ゲート
？ｉｔ極や配線形成工程におけるエツチング処理の際に
エツチング残渣が生じにくくなる。

次に上述した半導体装置の製造方法を第２図に従って説
明する。

Ｃａｌシリコン基板１上に、例えば数１００人程０の薄
い熱酸化膜６と、第１の絶縁膜としての例えば数１００
０人程度０比較的に厚い窒化膜７と、シリコン基板１を
エツチングする際のマスクとなる膜、例えばＣＶＤ酸化
膜８とをその順に形成する（第２図（ａｌ参照）。熱酸
化膜６は、後に窒化膜７を除去する際にシリコン基ｖｉ
、１の表面を保護するために設けられている。したがっ
て、窒化膜７を除去する際にシリコン基板１に与える損
傷が問題とならない場合には、熱酸化膜６を形成する必
要はない。

（ｂｌフォトリソグラフィーによって前記熱酸化膜６、
窒化膜？、ＣＶＤ酸化膜８をエツチングして、溝部を形
成する箇所に窓開けを行う（第２図（ｂ）参照）。

（ｃ）窓開けされたＣＶＤ酸化膜８をマスクとして、異
方性イオンエツチング（ＲＩ　Ｅ）によってシリコン基
板１に溝部２を形成する（第２図（Ｃ）参照）。

ｆｄｌ　ＣＶ　Ｄ酸化［８を除去した後、第２の絶縁膜
としての例えばＣＶＤ酸化膜５．　（このＣＶＤ酸化膜
５１は最終的に第１図に示した絶縁物５になる）を堆積
して、このＣＶＤ酸化膜５１によって溝部２を埋め込む
（第２図［ｄｌ参照）。

ｔｅｌ溝部２の窪みが表面にできるだけ現れないよう゛
にするために、ＣＶＤ酸化膜５．の上にフォトレジスト
９を厚く塗布する（第２図（８１参照）。

ｆｆｌこのフォトレジスト９とＣＶＤ酸化膜５１　とが
ほぼ同じ速度でエツチングされるように、フォトレジス
ト９とＣＶＤ酸化膜５１とを平坦にプラズマエツチング
して行き、窒化膜７に達したところでエツチング処理を
停止する（第２図（ｆｌ参照）。

ここで、ＣＶＤ酸化膜５．をエツチングするためのガス
に混合されるフォトレジストエツチング用の酸素ガスの
混合比を適宜に設定することによって、フォトレジスト
９とＣＶＤ酸化膜５．とのエツチング速度をほぼ同じに
することができる。また、エツチングが窒化膜７に達し
た場合に、窒化膜７が多少エツチングされて窒素ガスが
放出されるから、この窒素ガスを検出することによって
、前記エツチングが窒化膜７にまで達したことを知るこ
とができる。

［＋窒化膜７を熱燐酸あるいはフラズマエッチングなど
によって除去する（第２図（ａ参照）。

［ｈｌさらに、熱酸化膜６をエツチングしてシリコン基
板ｌの表面を露出させる（第２図（ｈｌ参照）。

これにより、同図に示したようにシリコン基板１の表面
から突出した絶縁物５を得ることができる。

ただし、窒化ＩＰＪ７の除去によって、絶縁物５をシリ
コン基板１の表面から突出させることができるから、こ
の熱酸化膜６の除去は必ずしも必要ではない。

以上のようにして素子分離領域を形成した後に、各素子
領域に素子を形成して行く。

なお、上述の実施例では、溝部２に埋め込まれたＣＶＤ
酸化膜５．のエッチバックを途中で止めるために窒化膜
７を用いたが、これはノンドープの多結晶シリコン膜な
どを用いてもよい。

また、上述の実施例では、フォトレジスト９とＣＶＤ酸
化膜５．とを同じ速度で平坦にエツチングする手段とし
てプラズマエツチングを用いたが、これは例えば研摩な
どによってフォトレジスト９とＣＶＤ酸化膜５．とを平
坦に除去するものであってもよい。

〔発明の効果〕

以上のように、この発明に係る半導体装置よれば、素子
分離用の溝部に埋め込まれる絶縁物を半導体基板表面よ
りも突出させたから、素子分’ｆ＝ＨｅＭ域が形成され
た後の素子形成過程において施されるエツチング処理に
おいて、前記絶縁物が多少エツチングされても、この絶
縁物が半導体基板表面よりも下に落ち込むことがない。

しかも、前記エンチング処理によって絶縁物の縁は滑ら
かになるから、ゲート電極や配線を形成するエツチング
の際に、前記ゲート電極材料や配線材料が絶縁物と半導
体基板表面との界面に残りにくくなり、これより半導体
装置の製造歩留りや信転性の向上を図ることができる。

また、この発明に係る半導体４Ａ置の製造方法によれば
、前述した半導体装置を容易に実現することができる。

【図面の簡単な説明】

第１０はこの発明に係る半導体装置の一実施例の構成の
概略を示した断面図、第２図はこの発明に係る半導体装
置の製造方法の一実施例の説明図、第３図は従来例の半
導体装置の構成の概略を示した断面図、第４図は従来例
の半導体装置の製造方法の説明図である。 図において、１はシリコン基七反、２番よ１８合ｂ、５
は絶縁物、５１はＣＶＤ酸化膜、７むよ窒イヒｌＩ豪で
ある。 なお、図中同一符号は同一または相当０５分を示す。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板に形成された素子分離用の溝部に絶縁
   物を埋め込んだ素子分離領域を備えた半導体装置におい
   て、前記絶縁物を前記半導体基板の表面よりも突出させ
   たことを特徴とする半導体装置。
2. （２）半導体基板に第１の絶縁膜を堆積させる工程と、 前記第１の絶縁膜を通して半導体基板に素子分離用の溝
   部を形成させる工程と、 前記溝部に前記第１の絶縁膜とは異種の第２の絶縁膜を
   埋め込むように堆積させる工程と、前記第２の絶縁膜が
   堆積された半導体基板表面が平坦になるように前記第２
   の絶縁膜をその表面から次第に除去し、下層の第１の絶
   縁膜に達したところで前記除去処理を停止する工程と、 前記第１の絶縁膜を除去する工程とを備えたことを特徴
   とする半導体装置の製造方法。