JP2500574B2 - フィルムキャリヤ―を用いた半導体装置の製造方法 - Google Patents

フィルムキャリヤ―を用いた半導体装置の製造方法

Info

Publication number
JP2500574B2
JP2500574B2 JP4294561A JP29456192A JP2500574B2 JP 2500574 B2 JP2500574 B2 JP 2500574B2 JP 4294561 A JP4294561 A JP 4294561A JP 29456192 A JP29456192 A JP 29456192A JP 2500574 B2 JP2500574 B2 JP 2500574B2
Authority
JP
Japan
Prior art keywords
film carrier
carrier tape
semiconductor device
pad
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4294561A
Other languages
English (en)
Other versions
JPH07176564A (ja
Inventor
光一 竹川
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4294561A priority Critical patent/JP2500574B2/ja
Publication of JPH07176564A publication Critical patent/JPH07176564A/ja
Application granted granted Critical
Publication of JP2500574B2 publication Critical patent/JP2500574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はフィルムキャリヤーを用
いた半導体装置の製造方法の改良に関する。
【0002】
【従来の技術】従来、半導体の製造方法におけるボンデ
イング方法としては、ワイヤーボンデイング法が最も一
般的である。この方法は半導体素子(例えばICチッ
プ)の電極と外部導出用リードとをワイヤーで1本ずつ
ボンデイングするため、作業性が十分でない等の問題点
があった。
【0003】このような問題を解決する方法として、フ
ィルムキャリヤー方式に代表されるギャングボンデイン
グ法が実用化されてきている。
【0004】従来のフィルムキャリヤー方式による半導
体装置の製造方法は、図7に示す如く、搬送及び位置決
めに使用するスプロケットホール1aと、半導体素子2
aが入る開孔部である半導体素子用孔3aを有するポリ
イミド等の絶縁フィルム上に銅等の金属箔を接着し、該
金属箔をエッチング等により所望の形状のリード4aと
電気選別のためのパッド5aとを形成したフィルムキャ
リヤーテープ6aと、あらかじめ電極端子上に金属突起
物7aを設けた半導体素子2aとを準備し、次に前記フ
ィルムキャリヤーテープのリード4aと半導体素子の金
属突起物7aとを熱圧着法又は共晶法等によりボンデイ
ングし、フィルムキャリヤーの状態でパッド5a上に接
触子と接触させて電気選別やバイアス試験を実施し、次
に前記リードを所望の長さに切断する。ついで、例えば
プリント基板上にリードをボンデイングするか、または
外部導出用リードを有するリードフレームにリードをボ
ンデイングし、エポキシ樹脂等で封止して完成するもの
である。
【0005】なお、フィルムキャリヤーテープのリード
4aとパッド5aには、ボンデイング性向上や接触子接
触時の接触抵抗低減のため金、錫等のメッキを通常施す
が、これらメッキを所望の厚さにするために電解メッキ
で実施する場合、フィルムキャリヤーテープのすべての
リードとパッドとを電気的に接続させておく必要があ
る。しかし、この場合は電気選別の実施が不可能となる
ため、従来は図7に示すようにパッド5aからメッキ配
線8aを引き出し、該メッキ配線を数個所に集中させた
後、電解メッキの電極取り付け用の配線9aに接続させ
ておき、この状態で電解メッキを実施後、メッキ配線の
集中部を切断除去し、各メッキ配線を分離し、各リード
及びパッドを電気的に絶縁させて電気選別を可能として
いた。
【0006】上記のようなフィルムキャリヤー方式によ
る半導体装置の製造方法は、ボンデイングがリードの数
と無関係に一度で可能であるためスピードが速いこと、
フィルムキャリヤーテープを使用するためボンデイング
等の組立と電気選別作業の自動化がはかれ、量産性が優
れている等の利点を有している。
【0007】
【発明が解決しようとする課題】しかしながら、上記製
造方法においては、最近のICチップの能力増加にとも
なう電極端子数や消費電力の増加により種々の問題が生
じている。
【0008】即ち、電極端子数の増加は、パッド5aの
数の増加をもたらすが、フィルムキャリヤーテープの限
られた面積に多くパッドを形成するためには、パッドの
面積を小さくする必要がある。しかしながら電気選別や
高温下で半導体素子に長時間電流を流すバイアス試験に
おいてパッド上に接触子を接触させる精度が極めて厳し
くなるという問題があった。特にバイアス試験は長時間
の試験のため、多数の半導体素子についてフィルムキャ
リヤーテープ状態で同時に実施する必要があるが、高温
下の試験のためフィルムキャリヤーテープが熱によって
延び、特に該フィルムキャリヤーテープの端のものにつ
いて、接触子がパッドからはずれ、さらに隣のパッドと
ショートするという問題があった。これを防ぐために
は、バイアス試験を少数の半導体素子毎に実施すれば良
いが、作業性は著しく低下することになる。
【0009】また、フィルムキャリヤーテープについて
は、パッド数の増加とともにリードとパッド間の配線及
びメッキ配線の数も増加し、これら配線の引き回しが困
難になり、特に電解メッキを実施するためにメッキ配線
を集中させるためのメッキ配線の引き回しが厳しくなる
という問題点があった。
【0010】さらに、消費電力の増加は電気選別やバイ
アス試験においてICチップの放熱が重要となるが、必
要な放熱を実施するための放熱板や放熱フインの取付け
をフィルムキャリヤーテープ状態で連続したICチップ
に行なうことは極めて困難であった。
【0011】本発明の目的は、上記欠点を除去し、多数
端子、高消費電力のICチップ品種に適合したフィルム
キャリヤーを用いた半導体装置の製造方法を提供するも
のである。
【0012】
【課題を解決するための手段】本発明の半導体装置の製
造方法に用いられるフィルムキャリヤーテープは、搬送
及び位置決め用のスプロケットホールとICチップ用孔
とを有する絶縁フィルム上に金属箔を接着し、該金属箔
を以て所望の形状のリードと、電気選別のためのパッド
と、メッキ用配線と、電極取り付け用配線とを形成した
フィルムキャリヤーテープにおいて、メッキ用配線の一
部又は全部を数ケ所に集中させることなく、電極取り付
け用配線のうちフィルムキャリヤーテープの長手方向に
対して垂直方向の配線に接続させることにより構成され
る。 また、本発明のフィルムキャリヤーを用いた半導
体装置の製造方法は、フィルムキャリヤーテープの固定
と位置決めと補強枠の固定用とを兼ねた凸部と孔、補強
枠の搬送と位置決め用の孔、フィルムキャリヤーテープ
のスプロケットホールの一部と電気線別用パッドの全部
とを露出させた窓部が設けられている補強枠に個片化し
たフィルムキャリヤーを用いた半導体装置を搭載したこ
とを特徴としている。
【0013】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図1〜図6は、本発明の実施例の説明のための図
で、図1〜図3はフィルムキャリヤーテープの平面図、
図4〜図6は製造途中工程における斜視図である。
【0014】図1及び図2に示すように、搬送及び位置
決め用スプロケット1bと、半導体素子が入る半導体素
子用孔3bとを有する絶縁フィルム上に銅等の金属箔を
接着し、金属箔をエッチング等により所望の形状のリー
ド4bと電気選別用のパッド5b及び電解メッキのため
のメッキ用配線8bと電気取り付け用配線9b、9b′
とを形成したフィルムキャリヤーテープ6bを準備す
る。
【0015】ここで、メッキ用配線8bの一部は電極取
り付け用配線のうちフィルムキャリヤーテープの長手方
向に垂直の方向に配線9b′に接続されている。これに
より従来メッキ用配線を数ケ所に集中させていたため
に、特に多数リードの場合においてメッキ用配線の引き
回しが困難であった問題が解決され、限られた面積に多
くの電気選別用パッドと配線とを形成する上で有利であ
る。
【0016】また、本実施例ではメッキ用配線の一部を
フィルムキャリヤーテープの長手方向に垂直の方向の電
極取り付け用配線9b′に接続したが、電気選別用パッ
ド8bの位置関係によっては図3に示す如くメッキ用配
線の全部を該電極取り付け用配線9b′に接続しても良
い。
【0017】次に、図2に示すようにフィルムキャリヤ
ーテープを切断して個片フィルムキャリヤーテープ10
bとする。ここで、切断の際はフィルムキャリヤーテー
プ6bの長手方向に垂直の方向の電極取り付け用配線9
b′を切断除去し、各電気選別用パッドを電気的に絶縁
させておくことが必要条件となる。
【0018】次に、半導体素子のボンデイングや電気選
別等を実施するが、一般にフィルムキャリヤーテープは
薄く取扱いが困難であるため、例えば図4、図5に示す
ような補強枠11b、12bにはさみこんで固定し強化
すると次工程での取扱いや自動設備使用上好都合であ
る。図4及び図5に示す如く、補強枠は補強上枠と補強
下枠12bとに分れ、さらに補強枠には個片フィルムキ
ャリヤーテープ10bの固定と位置決めと両補強枠の固
定用とを兼ねた凸部13bと該凸部が入る孔14b、さ
らに補強枠の搬送と位置決め用の孔15b及び窓部16
bが設けられている。窓部16bは組立作業や電気選別
作業を実施するため、個片フィルムキャリヤーテープ1
0bのスプロケットホール1bの一部と電気選別用パッ
ド5bの全部とを露出させた形状にしてある。
【0019】図5の切欠17bは、半導体素子をフィル
ムキャリヤーテープ下に平行挿入する場合の挿入口で必
要に応じて設ければよい。補強枠で固定された個片フィ
ルムキャリヤーテープ10bのリード4bと半導体素子
2bの金属突起物とを熱圧着法、共晶法等によりボンデ
イングし、ついでパッド5b上に接触探針子を接触させ
て電気選別、バイアス試験等を実施後、リード4bを所
望の長さに切断する。
【0020】ここで個片フィルムキャリヤーテープ10
bは、補強枠11b、12bにより固定及び補強され、
さらに補強枠には搬送及び位置決め用の孔15bが設け
られているので、ボンデイング等の組立及び電気選別工
程での自動化がはかれ、従来のフィルムキャリヤーテー
プでの量産性に優れている利点をそこなうことがなく、
またフィルムキャリヤーテープが個片となっていること
により、各工程での検査、特に抜取検査が容易であり、
また管理ロットの母体数の自由度が増す等の生産管理上
の利点がある上、電気選別やバイアス試験において従来
のフィルムキャリヤーテープで問題となっていた熱によ
ってテープが伸びて接触探針子が電気選別用パッドから
外れること及び放熱板や放熱フインを取り付けることが
困難であったこと等が解決される。
【0021】組立や電気選別工程における個片化された
フィルムキャリヤーテープの位置出しは、補強枠の位置
決め用の孔15bで粗に行なわれ、次に窓16bに露出
するスプロケットホール1bで密に行なわれる。しかる
後例えばプリント基板上に切断済みのリードをボンデイ
ングするか、または外部導出用リードを有するリードフ
レームに切断済みのリードをボンデイングし、エポキシ
樹脂等で封止して本実施例による半導体装置が完成す
る。
【0022】なお、上記実施例においては、個片フィル
ムキャリヤーテープを補強枠で固定した状態で組立、電
気選別作業を実施したが、図6に示すような搬送及び位
置決め用の孔18bと、補強枠固定用の凸部19bと窓
部20bとを備えた補強枠キャリヤー21bに補強枠を
搭載して実施するか、または補強枠キャリヤーに直接個
片フィルムキャリヤーテープを補強枠無しで搭載して実
施するか、フィルムキャリヤーテープを1個の個片とせ
ずに数個単位の短冊状フィルムキャリヤーテープとし
て、テープに適合した補強枠に固定して実施する等も可
能である。
【0023】また、上記実施例においては、ボンデイン
グ工程の前でフィルムキャリヤーテープを個片とした
が、ボンデイング作業を従来のフィルムキャリヤーテー
プで実施し、ボンデイング後に個片として実施してもよ
い。
【0024】
【発明の効果】以上説明したように、本発明によれば従
来のフィルムキャリヤー方式の量産性に優れているとい
う利点をそこなうことなく生産管理強化がはかれ、さら
に電気選別やバイアス試験における熱による精度上の問
題を解決し、また放熱板や放熱フイン等の取付が容易と
なる等の利点を有した多数電極端子、高消費電力のフィ
ルムキャリヤーを用いた半導体装置を製造することがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施例に用いるフィルムキャリヤー
テープの部分平面図。
【図2】図1のフィルムキャリヤーテープの個片の平面
図。
【図3】本発明の第2の実施例に用いるフィルムキャリ
ヤーテープの平面図。
【図4】図1の製造途中工程に於ける斜視図。
【図5】図1の製造途中工程に於ける他の斜視図。
【図6】本発明のさらに他の実施例の製造途中工程に於
ける斜視図。
【図7】従来例のフィルムキャリヤーテープの、製造途
中に於ける平面図。
【符号の説明】
1a,1b スプロケットホール 2a,2b 半導体素子 3a,3b 半導体素子用孔 4a,4b リード 5a,5b 電気選別用パッド 6a,6b フィルムキャリヤーテープ 7a 金属突起物 8a,8b メッキ用配線 9a,9b,9b′ 電極取付用配線 10b 個片フィルムキャリヤーテープ 11b 補強上枠 12b 補強下枠 13b 凸部(補強枠) 14b 孔(補強枠) 15b 搬送位置決め用孔(補強枠) 16b 窓部(補強枠) 17b 切欠(補強枠) 18b 搬送位置決め用孔(補強枠キャリヤー) 19b 凸部(補強枠キャリヤー) 20b 窓部(補強枠キャリヤー) 21b 補強枠キャリヤー(補強枠キャリヤー)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 搬送及び位置決め用のスプロケットホー
    ルと、半導体素子用孔と、リードと、電気選別用パッド
    とを有するフィルムキャリヤーテープを準備する工程
    と、あらかじめ電極端子上に金属突起物を設けた半導体
    素子を準備する工程と、前記フィルムキャリヤーテープ
    のリードと前記半導体素子の金属突起物とをボンディン
    グする工程と、前記フィルムキャリヤーテープの電気選
    別用パッドに接触子を接触させて電気選別する工程とを
    有するフィルムキャリヤーを用いた半導体装置の製造方
    法において、前記電気選別する工程以前の工程におい
    て、前記フィルムキャリヤーテープを切断して個片と
    し、かつ搬送と位置決め用の孔および前記フィルムキャ
    リヤーテープのスプロケットホールの一部と、前記電気
    選別用パッドの全部とを露出する窓部を有する補強枠に
    搭載したことを特徴とするフィルムキャリヤーを用いた
    半導体装置の製造方法。
JP4294561A 1992-11-02 1992-11-02 フィルムキャリヤ―を用いた半導体装置の製造方法 Expired - Fee Related JP2500574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4294561A JP2500574B2 (ja) 1992-11-02 1992-11-02 フィルムキャリヤ―を用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4294561A JP2500574B2 (ja) 1992-11-02 1992-11-02 フィルムキャリヤ―を用いた半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21210484A Division JPS6190453A (ja) 1984-10-09 1984-10-09 フイルムキャリヤーテープ

Publications (2)

Publication Number Publication Date
JPH07176564A JPH07176564A (ja) 1995-07-14
JP2500574B2 true JP2500574B2 (ja) 1996-05-29

Family

ID=17809385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4294561A Expired - Fee Related JP2500574B2 (ja) 1992-11-02 1992-11-02 フィルムキャリヤ―を用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2500574B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812303B2 (ja) * 1996-07-04 1998-10-22 日本電気株式会社 Tabテープ半導体装置

Also Published As

Publication number Publication date
JPH07176564A (ja) 1995-07-14

Similar Documents

Publication Publication Date Title
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
US4949158A (en) Semiconductor device
EP0213575A2 (en) Method of manufacturing a semiconductor device employing a film carrier tape
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
US3859718A (en) Method and apparatus for the assembly of semiconductor devices
JPH0380347B2 (ja)
JP3420706B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
JP2500574B2 (ja) フィルムキャリヤ―を用いた半導体装置の製造方法
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0558657B2 (ja)
JPS6246537A (ja) フィルムキャリヤ半導体装置の電気試験方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
EP0170022B1 (en) Semiconductor power device package for surface mounting
JP2665914B2 (ja) 半導体装置及びその製造方法
JPH02188939A (ja) 半導体装置の製造方法
JPS63185035A (ja) 半導体装置
JPS62147741A (ja) 半導体素子の選別用基板および半導体素子の選別方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
JPS614263A (ja) 自動ギヤングボンデイング用接続テ−プ
JPH0445986B2 (ja)
JPH0722469A (ja) Tab用テープキャリア
KR100244270B1 (ko) 반도체 패키지의 제조방법
JP3508683B2 (ja) 半導体装置及びその製造方法
JP3234042B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960123

LAPS Cancellation because of no payment of annual fees