JPH02188939A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02188939A JPH02188939A JP840489A JP840489A JPH02188939A JP H02188939 A JPH02188939 A JP H02188939A JP 840489 A JP840489 A JP 840489A JP 840489 A JP840489 A JP 840489A JP H02188939 A JPH02188939 A JP H02188939A
- Authority
- JP
- Japan
- Prior art keywords
- plated
- extraction wires
- lead
- carrier tape
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000012360 testing method Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 8
- 238000004080 punching Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 abstract 9
- 239000002184 metal Substances 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 3
- 239000012050 conventional carrier Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- FFNMBRCFFADNAO-UHFFFAOYSA-N pirenzepine hydrochloride Chemical compound [H+].[H+].[Cl-].[Cl-].C1CN(C)CCN1CC(=O)N1C2=NC=CC=C2NC(=O)C2=CC=CC=C21 FFNMBRCFFADNAO-UHFFFAOYSA-N 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000005028 tinplate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はTAB(Tabe Automated B
ondinf)方式におけるキャリアテープに関するも
のである。
ondinf)方式におけるキャリアテープに関するも
のである。
第3図は従来のキャリアテープを示す上面図で1図にお
いて、…はポリイミド系樹脂、ポリエステル、ガラスエ
ポキシ等より成るテープ基材、121qキヤリアテープ
を各工程において定ピッチ送り及び位置決めするための
スズロケットホール、・31ハ半導体素子(図示せず)
を収めるため及びインナーリードを突出させるためのセ
ンターデバイス孔、n1ijこの位置にてアクタ−リー
ドを切断しキャリアテープより半導体素子金取り出すた
めのアクタ−リード孔、+611jテープ基材Ill上
に形成されたリード配線、 r5a)は半纒体素子上の
突起11m(図示せず)と接着する九めのインナーリー
ド、rsb)は基板あるいはフレーム等と接着するため
のアクタ−リード、r5a)はテスト時に使用するテス
トパッド、 r5d)はリード配$+61全体を電気
めっきする時に用いるめっき引き出し線、 (!5e)
はめっきする時に1極として使用されかつ、各めっき引
き出し線を集中させるためのめつき集中電極、 (6f
)は各めっき集中電8kを電気的に接続するための共通
電極である。
いて、…はポリイミド系樹脂、ポリエステル、ガラスエ
ポキシ等より成るテープ基材、121qキヤリアテープ
を各工程において定ピッチ送り及び位置決めするための
スズロケットホール、・31ハ半導体素子(図示せず)
を収めるため及びインナーリードを突出させるためのセ
ンターデバイス孔、n1ijこの位置にてアクタ−リー
ドを切断しキャリアテープより半導体素子金取り出すた
めのアクタ−リード孔、+611jテープ基材Ill上
に形成されたリード配線、 r5a)は半纒体素子上の
突起11m(図示せず)と接着する九めのインナーリー
ド、rsb)は基板あるいはフレーム等と接着するため
のアクタ−リード、r5a)はテスト時に使用するテス
トパッド、 r5d)はリード配$+61全体を電気
めっきする時に用いるめっき引き出し線、 (!5e)
はめっきする時に1極として使用されかつ、各めっき引
き出し線を集中させるためのめつき集中電極、 (6f
)は各めっき集中電8kを電気的に接続するための共通
電極である。
次に動作につhて説明する。スプロケットホール+tl
及びセンターデバイス孔(3)、アクターリ−ド孔(4
1、カット孔161等が明けられたテープ基材111上
に接着材(図示せず)を接着、あるいけテープ基材:+
1上にめっき等でCU箔を形成する。
及びセンターデバイス孔(3)、アクターリ−ド孔(4
1、カット孔161等が明けられたテープ基材111上
に接着材(図示せず)を接着、あるいけテープ基材:+
1上にめっき等でCU箔を形成する。
但し、後者の場合、センターデバイス孔等は写真製版、
化学処理工程を経て形成される。
化学処理工程を経て形成される。
次VcOu箔全写真製版及びOuのエツチングにより所
定のパターンに形成される。次にCu より成るリード
配線、5i上に無電解Su めっき、あるいは、 N
i 、 Au、はんだ等が電気めっきされる。後者の電
気めっきの場合は1図に示すようにめっき引き出線(5
d)及びめっき電極(5e)が必要である。次に、半導
体素子をキャリアテープのインナーリード(5a)と接
着した後、良否判定のためのテストを行なうために第3
図の場合。
定のパターンに形成される。次にCu より成るリード
配線、5i上に無電解Su めっき、あるいは、 N
i 、 Au、はんだ等が電気めっきされる。後者の電
気めっきの場合は1図に示すようにめっき引き出線(5
d)及びめっき電極(5e)が必要である。次に、半導
体素子をキャリアテープのインナーリード(5a)と接
着した後、良否判定のためのテストを行なうために第3
図の場合。
めっき集中電極(5e)のまわりの点線の部分をテープ
基材Illとともに打ち抜くか、テープ基材からはく雌
することによって、全てめっき引き出し線(ad)及び
めっき集中’ll& (5θ)VCよって電気的につな
がってい之テスエバッド1lc)を独立させることによ
ってテスト可能とさせる。
基材Illとともに打ち抜くか、テープ基材からはく雌
することによって、全てめっき引き出し線(ad)及び
めっき集中’ll& (5θ)VCよって電気的につな
がってい之テスエバッド1lc)を独立させることによ
ってテスト可能とさせる。
従来のキャリアテープは以上の様に構成されていたので
、めっき用引き出し線を何ケ所かに集中させなければな
らず、そのための配線の弓き回しか必要となり、特に多
ビンの工/6線を持つ場合は引き回しのために不要なテ
ープ部を占付しテープからの取れ数を少くシ、又、長い
平行導体の引き回しは導体間の電気的干渉を引き起し、
ノイズ源とな夛電気的テスト’5−困mVCする等の問
題点があった。
、めっき用引き出し線を何ケ所かに集中させなければな
らず、そのための配線の弓き回しか必要となり、特に多
ビンの工/6線を持つ場合は引き回しのために不要なテ
ープ部を占付しテープからの取れ数を少くシ、又、長い
平行導体の引き回しは導体間の電気的干渉を引き起し、
ノイズ源とな夛電気的テスト’5−困mVCする等の問
題点があった。
この発明は上記のような問題点を解消するためになきれ
たもので、電気めっきの引き出し線を集中させずにテー
プに貫通孔を明けるこ七によりめっき引き出し線ヲカッ
トし電気的テストを長尺状のまま行なうことの出来るキ
ャリアテープを得ることを目的とする。
たもので、電気めっきの引き出し線を集中させずにテー
プに貫通孔を明けるこ七によりめっき引き出し線ヲカッ
トし電気的テストを長尺状のまま行なうことの出来るキ
ャリアテープを得ることを目的とする。
この発明に係る半導体装置の製造方法はTABテープ上
のパターンのめつき引き出し線を数カ所に集中したその
部分ではなく、その手前iCおいてテープに貫通孔をあ
けることによりめっき引き出し線を切断するようにした
ものである。
のパターンのめつき引き出し線を数カ所に集中したその
部分ではなく、その手前iCおいてテープに貫通孔をあ
けることによりめっき引き出し線を切断するようにした
ものである。
この発明におけるテープ貫通穴はめっき引出し線ヲ集中
させる必要がなくなることにより。
させる必要がなくなることにより。
めっき引き出し緑の引き回しが簡単になる。
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例であるキャリアテープを示
す上面図%窟2図はこの発明のキャリアテープの主要部
の拡大図である。第1図において、111はポリイミド
系樹脂、ポリエステル。
す上面図%窟2図はこの発明のキャリアテープの主要部
の拡大図である。第1図において、111はポリイミド
系樹脂、ポリエステル。
ガラスエポキシ等より成るテープ基材、121はキャリ
アテープを各工8において定ピッチ送り及び位置決めす
るためのスプロケットホール、(3Iは半導体素子(図
示せず)倉収めるため及びインナーリードを突出させる
ためのセンターデバイス孔、 +41 riこの位置に
てアクタ−リードを切断しキャリアテープより半導体素
子を取り出すためのアクタ−リード孔、151はテープ
基材III上に形成されたリード配線%(5a)は半導
体素子上の突起電極(図示せず)と接着するためのイン
ナーリード、(5a)は基板 あるいはフレーム等と接
続するためのアクタ−リード% (5e)はテスト時だ
使用するテストパッド、〔5d)はリード配@151全
体を電気めっきする時に用いるめっき引き出し線、(5
f)はめっきする時に1&として使用されか−Aつき引
き出し線を1本VC集めるための共通’II極、 16
1はテストするためにめっき引き出し線をカットするた
めにテープ上に開けるべき貫通孔のくる位置を破線で示
したものである。
アテープを各工8において定ピッチ送り及び位置決めす
るためのスプロケットホール、(3Iは半導体素子(図
示せず)倉収めるため及びインナーリードを突出させる
ためのセンターデバイス孔、 +41 riこの位置に
てアクタ−リードを切断しキャリアテープより半導体素
子を取り出すためのアクタ−リード孔、151はテープ
基材III上に形成されたリード配線%(5a)は半導
体素子上の突起電極(図示せず)と接着するためのイン
ナーリード、(5a)は基板 あるいはフレーム等と接
続するためのアクタ−リード% (5e)はテスト時だ
使用するテストパッド、〔5d)はリード配@151全
体を電気めっきする時に用いるめっき引き出し線、(5
f)はめっきする時に1&として使用されか−Aつき引
き出し線を1本VC集めるための共通’II極、 16
1はテストするためにめっき引き出し線をカットするた
めにテープ上に開けるべき貫通孔のくる位置を破線で示
したものである。
第2図は本キャリアテープの主要部を示す上面図で1図
において%L71に第1図で示した破線部1[11′I
k金型等により打ち抜いた後のテープ上の貫通孔である
。(8)は半導体素子で、インナーリード(6a)で接
続されている。
において%L71に第1図で示した破線部1[11′I
k金型等により打ち抜いた後のテープ上の貫通孔である
。(8)は半導体素子で、インナーリード(6a)で接
続されている。
次に動作について説明する。
半導体素子(8)上に形成された突起電極(内示せず)
とテープ上のインナーリード(5a)を位置合せし、熱
源により熱圧着する。この後、半導体素子(8)上に捌
脂コート(図示せず)シ派獲する。この後、テストパッ
ド(so)を用いて半導体素子(8)の′磁気的特性を
測定するために、第1図の16)都破線部よりめっき引
き出し線を金型等に打ち抜いたのが、第2図中の111
である。破断部は多数のめつき引き出し部をまたぐ様に
貫通孔を設けている。こうすることにより、単体として
テストが可能となる。
とテープ上のインナーリード(5a)を位置合せし、熱
源により熱圧着する。この後、半導体素子(8)上に捌
脂コート(図示せず)シ派獲する。この後、テストパッ
ド(so)を用いて半導体素子(8)の′磁気的特性を
測定するために、第1図の16)都破線部よりめっき引
き出し線を金型等に打ち抜いたのが、第2図中の111
である。破断部は多数のめつき引き出し部をまたぐ様に
貫通孔を設けている。こうすることにより、単体として
テストが可能となる。
以上のようにこの発明によれば、めっき用共通電極を半
導体素子の周囲に配置しているため、各リードからのめ
つき引き出し線を引き回すための余分な配線スペースが
不要となり、多入出力をもつ場合にお−ても容易にめっ
き引き出し襟を設けることがcIT能となる。又、1四
−長のテープからの取れ数が多くなるという利点も発生
する。
導体素子の周囲に配置しているため、各リードからのめ
つき引き出し線を引き回すための余分な配線スペースが
不要となり、多入出力をもつ場合にお−ても容易にめっ
き引き出し襟を設けることがcIT能となる。又、1四
−長のテープからの取れ数が多くなるという利点も発生
する。
又、めっき引き出し線の長さが短くなるこ七により、隣
接するリード間の電気的干渉も少くなり高周波数下で動
作する半導体素子においてもテストが可能となる効果が
ある。
接するリード間の電気的干渉も少くなり高周波数下で動
作する半導体素子においてもテストが可能となる効果が
ある。
第1図はこの発明の一実施例によるキャリアテープを示
す上面図、第8図はこの発明の詳細な説明するための上
面図、!3図は従来のキャリアテープを示す上面図であ
る。 図において、…はテープ基材、161はリード配線、(
5(1)はめつき引き出し線、111に貫通孔、(81
け半導体素子である。 なお1図中、同一符号は同一 または相当部分を示す。
す上面図、第8図はこの発明の詳細な説明するための上
面図、!3図は従来のキャリアテープを示す上面図であ
る。 図において、…はテープ基材、161はリード配線、(
5(1)はめつき引き出し線、111に貫通孔、(81
け半導体素子である。 なお1図中、同一符号は同一 または相当部分を示す。
Claims (1)
- リード配線が電気めつきが可能となるようにめつき引き
出し線を有するキャリアテープにおいて、半導体素子を
電気的テストを行う際にめつき引き出し線を切断する方
法として、めつき引き出し線を1ケ所あるいは数ヵ所に
集中させずめつき引き出し線そのものを打ち抜くことに
より電気テストを可能としたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP840489A JPH02188939A (ja) | 1989-01-17 | 1989-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP840489A JPH02188939A (ja) | 1989-01-17 | 1989-01-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02188939A true JPH02188939A (ja) | 1990-07-25 |
Family
ID=11692234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP840489A Pending JPH02188939A (ja) | 1989-01-17 | 1989-01-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02188939A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153708A (en) * | 1990-09-14 | 1992-10-06 | Nippon Steel Corporation | Tape carrier used in tab system |
JP2004138391A (ja) * | 2002-10-15 | 2004-05-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007081058A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 配線基板及びその製造方法、並びに半導体装置 |
-
1989
- 1989-01-17 JP JP840489A patent/JPH02188939A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153708A (en) * | 1990-09-14 | 1992-10-06 | Nippon Steel Corporation | Tape carrier used in tab system |
JP2004138391A (ja) * | 2002-10-15 | 2004-05-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007081058A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 配線基板及びその製造方法、並びに半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4949158A (en) | Semiconductor device | |
US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
US5061988A (en) | Integrated circuit chip interconnect | |
JPH04273451A (ja) | 半導体装置 | |
USH1267H (en) | Integrated circuit and lead frame assembly | |
JPH02188939A (ja) | 半導体装置の製造方法 | |
JPH0380347B2 (ja) | ||
JP2798108B2 (ja) | 混成集積回路装置 | |
JPH0740576B2 (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
JPH02500221A (ja) | Tab相互接続表面用のバーン・インパッド | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JP2500574B2 (ja) | フィルムキャリヤ―を用いた半導体装置の製造方法 | |
JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
JP2002164469A (ja) | 半導体素子搭載用テープとそれを用いた半導体装置 | |
JPH0722469A (ja) | Tab用テープキャリア | |
JPH0445986B2 (ja) | ||
JP2503754B2 (ja) | フィルムキャリアテ―プ | |
JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
JPS603189A (ja) | リ−ド線の接続方法 | |
JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
JPH05218280A (ja) | リードフレームおよびその製造方法 | |
JPS5923432Y2 (ja) | 半導体装置 | |
JPH0740580B2 (ja) | 半導体素子の選別用基板および半導体素子の選別方法 | |
JPH0936295A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |