JPH07201928A - フィルムキャリア及び半導体装置 - Google Patents
フィルムキャリア及び半導体装置Info
- Publication number
- JPH07201928A JPH07201928A JP5352989A JP35298993A JPH07201928A JP H07201928 A JPH07201928 A JP H07201928A JP 5352989 A JP5352989 A JP 5352989A JP 35298993 A JP35298993 A JP 35298993A JP H07201928 A JPH07201928 A JP H07201928A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- semiconductor device
- film carrier
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 小型薄型化が可能でかつリード変形が生じな
いようにする。 【構成】 フィルムキャリア２のベースフィルム３は素
子搭載部３ａとリード保持部３ｂとを有し、導体リード
４の内端部４ａ及び先端部４ｂが素子搭載部３ａ及びリ
ード保持部３ｂにより支持される。半導体素子１の回路
面１ａ側が素子搭載部３ａ上に接着され、導体リード４
の両端部４ａ及び４ｂ間の一部がバンプ５を介して半導
体素子１の電極部に接合される。樹脂モールド６により
封止した際、リード保持部３ｂにより保持されたリード
先端部４ｂが樹脂モールド６の下面６ａから露出してそ
の下面６ａに固定される。リード先端部４ｂ即ち外部リ
ードを切断する必要がなく、外部リードを短く変形なく
配列できると共に、端面の酸化やバリの発生等を防止で
き、基板等への実装時に良好な接合が可能となる。
いようにする。 【構成】 フィルムキャリア２のベースフィルム３は素
子搭載部３ａとリード保持部３ｂとを有し、導体リード
４の内端部４ａ及び先端部４ｂが素子搭載部３ａ及びリ
ード保持部３ｂにより支持される。半導体素子１の回路
面１ａ側が素子搭載部３ａ上に接着され、導体リード４
の両端部４ａ及び４ｂ間の一部がバンプ５を介して半導
体素子１の電極部に接合される。樹脂モールド６により
封止した際、リード保持部３ｂにより保持されたリード
先端部４ｂが樹脂モールド６の下面６ａから露出してそ
の下面６ａに固定される。リード先端部４ｂ即ち外部リ
ードを切断する必要がなく、外部リードを短く変形なく
配列できると共に、端面の酸化やバリの発生等を防止で
き、基板等への実装時に良好な接合が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、フィルムキャリア及び
このフィルムキャリアに半導体素子を搭載した半導体装
置に関する。
このフィルムキャリアに半導体素子を搭載した半導体装
置に関する。
【０００２】
【従来の技術】従来の半導体装置として、例えば図７に
示すリードフレームを用いたものがある。即ち、金属製
リードフレーム１１のマウント部１１ａ上に半導体素子
１２を搭載し、金線ワイヤ１３により半導体素子１２の
電極部とリードフレーム１１の外部リード１１ｂとの電
気的な接続をとった後、樹脂１４により封止を行ってい
る。
示すリードフレームを用いたものがある。即ち、金属製
リードフレーム１１のマウント部１１ａ上に半導体素子
１２を搭載し、金線ワイヤ１３により半導体素子１２の
電極部とリードフレーム１１の外部リード１１ｂとの電
気的な接続をとった後、樹脂１４により封止を行ってい
る。
【０００３】ところが、このようなリードフレーム１１
を用いた半導体装置においては、半導体素子１２と外部
リード１１ｂとの電気的接続をワイヤ１３によって行っ
ているため、ワイヤ１３のルーピングのためのスペース
が必要になり、樹脂部１４を小型薄型にするのが困難で
あった。
を用いた半導体装置においては、半導体素子１２と外部
リード１１ｂとの電気的接続をワイヤ１３によって行っ
ているため、ワイヤ１３のルーピングのためのスペース
が必要になり、樹脂部１４を小型薄型にするのが困難で
あった。
【０００４】そこで、小型薄型化が可能な半導体装置と
して、例えば図８に示すＴＡＢ（Tape Automated Bondi
ng）方式が知られている。即ち、絶縁性ベースフィルム
２２上に導体リード２３を形成してなるフィルムキャリ
ア２１を用い、ベースフィルム２２のデバイス孔２２ａ
内に突出されたインナーリード２３ａに半導体素子２４
の電極部を接合し、ベースフィルム２２のリード孔２２
ｂに架橋されたアウターリード２３ｂが露出するよう
に、半導体素子２４とベースフィルム（サポート部）２
２とを樹脂２５により封止する。この後、アウターリー
ド２３ｂをベースフィルム２２の外枠部２２ｃから切断
してフォーミングしている。
して、例えば図８に示すＴＡＢ（Tape Automated Bondi
ng）方式が知られている。即ち、絶縁性ベースフィルム
２２上に導体リード２３を形成してなるフィルムキャリ
ア２１を用い、ベースフィルム２２のデバイス孔２２ａ
内に突出されたインナーリード２３ａに半導体素子２４
の電極部を接合し、ベースフィルム２２のリード孔２２
ｂに架橋されたアウターリード２３ｂが露出するよう
に、半導体素子２４とベースフィルム（サポート部）２
２とを樹脂２５により封止する。この後、アウターリー
ド２３ｂをベースフィルム２２の外枠部２２ｃから切断
してフォーミングしている。
【０００５】
【発明が解決しようとする課題】ところが、上述したよ
うなＴＡＢ方式におけるフィルムキャリア及び半導体装
置では、前記リードフレーム１１の外部リード１１ｂよ
りも遙かに薄く撓み易いフィルムキャリア２１のアウタ
ーリード２３ｂを切断・フォーミングしているために、
このアウターリード２３ｂが変形し易い。また、アウタ
ーリード２３ｂを切断することによって、その切断面が
酸化する上に、切断時にバリも発生し易い。このような
アウターリード２３ｂの変形や切断面の酸化等によっ
て、基板等への実装時にアウターリード２３ｂの接合精
度が低下するという問題があった。
うなＴＡＢ方式におけるフィルムキャリア及び半導体装
置では、前記リードフレーム１１の外部リード１１ｂよ
りも遙かに薄く撓み易いフィルムキャリア２１のアウタ
ーリード２３ｂを切断・フォーミングしているために、
このアウターリード２３ｂが変形し易い。また、アウタ
ーリード２３ｂを切断することによって、その切断面が
酸化する上に、切断時にバリも発生し易い。このような
アウターリード２３ｂの変形や切断面の酸化等によっ
て、基板等への実装時にアウターリード２３ｂの接合精
度が低下するという問題があった。
【０００６】そこで本発明は、上記課題を解決するため
になされたもので、小型薄型化が可能でかつリード変形
が生じないフィルムキャリア及び半導体装置を提供する
ことを目的とする。
になされたもので、小型薄型化が可能でかつリード変形
が生じないフィルムキャリア及び半導体装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体素子に接続される導体リードを絶
縁性ベースフィルム上に形成してなるフィルムキャリア
において、前記ベースフィルムが、前記半導体素子を配
置する素子搭載部と前記導体リードを保持するリード保
持部とを有し、前記半導体素子の電極部に接続される前
記導体リードの両端部が、それぞれ前記ベースフィルム
の素子搭載部とリード保持部とによって支持されている
ものである。
に、本発明は、半導体素子に接続される導体リードを絶
縁性ベースフィルム上に形成してなるフィルムキャリア
において、前記ベースフィルムが、前記半導体素子を配
置する素子搭載部と前記導体リードを保持するリード保
持部とを有し、前記半導体素子の電極部に接続される前
記導体リードの両端部が、それぞれ前記ベースフィルム
の素子搭載部とリード保持部とによって支持されている
ものである。
【０００８】また、本発明による半導体装置は、前記フ
ィルムキャリアと、このフィルムキャリアに搭載される
半導体素子とからなり、前記ベースフィルムの素子搭載
部上に前記半導体素子の回路面側が搭載されており、前
記ベースフィルムの素子搭載部とリード保持部とによっ
て支持された前記導体リードの両端部間の一部が前記半
導体素子の電極部に接続されているものである。
ィルムキャリアと、このフィルムキャリアに搭載される
半導体素子とからなり、前記ベースフィルムの素子搭載
部上に前記半導体素子の回路面側が搭載されており、前
記ベースフィルムの素子搭載部とリード保持部とによっ
て支持された前記導体リードの両端部間の一部が前記半
導体素子の電極部に接続されているものである。
【０００９】なお、前記半導体装置において、前記半導
体素子及び前記フィルムキャリアが樹脂によって封止さ
れ、前記ベースフィルムのリード保持部によって保持さ
れた前記導体リードの先端部が樹脂部の下面から露出し
てその下面に固定されているものである。
体素子及び前記フィルムキャリアが樹脂によって封止さ
れ、前記ベースフィルムのリード保持部によって保持さ
れた前記導体リードの先端部が樹脂部の下面から露出し
てその下面に固定されているものである。
【００１０】さらに、前記半導体装置において、前記導
体リードの全面がメッキにより被覆されているものであ
る。
体リードの全面がメッキにより被覆されているものであ
る。
【００１１】
【作用】上記のように構成された本発明によれば、ベー
スフィルムの導体リードが半導体素子の電極部に接続さ
れるため、樹脂封止した場合には樹脂部の厚さを薄くす
ることができるが、特に、ベースフィルムのリード保持
部によって保持された導体リードの先端部が外部リード
となるので、その外部リードを切断する必要がなく、外
部リードの変形を防止することができる。そして、樹脂
封止した場合には、外部リードが樹脂部の下面から露出
してその下面に固定されるため、外部リードを短くして
変形なく配列することができる。また、外部リードを切
断する必要がないので、切断面の酸化やバリの発生等を
防止することができる上に、導体リードの全面にメッキ
を施しておけば、外部リードの端面にもメッキ被覆を最
後まで残存させることができる。
スフィルムの導体リードが半導体素子の電極部に接続さ
れるため、樹脂封止した場合には樹脂部の厚さを薄くす
ることができるが、特に、ベースフィルムのリード保持
部によって保持された導体リードの先端部が外部リード
となるので、その外部リードを切断する必要がなく、外
部リードの変形を防止することができる。そして、樹脂
封止した場合には、外部リードが樹脂部の下面から露出
してその下面に固定されるため、外部リードを短くして
変形なく配列することができる。また、外部リードを切
断する必要がないので、切断面の酸化やバリの発生等を
防止することができる上に、導体リードの全面にメッキ
を施しておけば、外部リードの端面にもメッキ被覆を最
後まで残存させることができる。
【００１２】
【実施例】以下、本発明によるフィルムキャリア及び半
導体装置の実施例について図１〜図６を参照して説明す
る。
導体装置の実施例について図１〜図６を参照して説明す
る。
【００１３】図１は本実施例における半導体装置の断面
図、図２（Ａ）はその上面図、図２（Ｂ）はその裏面図
である。
図、図２（Ａ）はその上面図、図２（Ｂ）はその裏面図
である。
【００１４】１は半導体素子、２はフィルムキャリアで
ある。フィルムキャリア２は、ポリイミド等からなる絶
縁性のベースフィルム３と、銅箔等によりパターン形成
された複数の導体リード４とによって構成されている。
５はＡｕ等からなる金属バンプ、６は樹脂モールドであ
る。
ある。フィルムキャリア２は、ポリイミド等からなる絶
縁性のベースフィルム３と、銅箔等によりパターン形成
された複数の導体リード４とによって構成されている。
５はＡｕ等からなる金属バンプ、６は樹脂モールドであ
る。
【００１５】ベースフィルム３は、半導体素子１を搭載
する内側域の素子搭載部３ａと、外側域のリード保持部
３ｂとを有しており、素子搭載部３ａとリード保持部３
ｂとの間は電極部接続用のリード孔３ｃとなっている。
導体リード４は、その内端部４ａ及び先端部４ｂがそれ
ぞれ素子搭載部３ａ及びリード保持部３ｂにより支持さ
れ、リード孔３ｃに架橋されている。
する内側域の素子搭載部３ａと、外側域のリード保持部
３ｂとを有しており、素子搭載部３ａとリード保持部３
ｂとの間は電極部接続用のリード孔３ｃとなっている。
導体リード４は、その内端部４ａ及び先端部４ｂがそれ
ぞれ素子搭載部３ａ及びリード保持部３ｂにより支持さ
れ、リード孔３ｃに架橋されている。
【００１６】半導体素子１は、その回路面１ａ側が絶縁
性の接着剤等を介してベースフィルム３の素子搭載部３
ａ上に接着されている。そして、導体リード４の内端部
４ａ及び先端部４ｂ間の一部（内端部４ａ寄り）が、バ
ンプ５を介して半導体素子１の電極部に接合されてい
る。
性の接着剤等を介してベースフィルム３の素子搭載部３
ａ上に接着されている。そして、導体リード４の内端部
４ａ及び先端部４ｂ間の一部（内端部４ａ寄り）が、バ
ンプ５を介して半導体素子１の電極部に接合されてい
る。
【００１７】半導体素子１及びフィルムキャリア２が樹
脂モールド６によって封止された際、ベースフィルム３
のリード保持部３ｂはリード先端部４ｂと共に樹脂モー
ルド６の下面６ａから露出している。リード先端部４ｂ
はリード保持部３ｂにより保持されているので、このリ
ード先端部４ｂ即ち外部リードは樹脂モールド６の下面
６ａに固定されることになる。なお、ベースフィルム３
のリード保持部３ｂは必ずしも露出している必要はな
い。
脂モールド６によって封止された際、ベースフィルム３
のリード保持部３ｂはリード先端部４ｂと共に樹脂モー
ルド６の下面６ａから露出している。リード先端部４ｂ
はリード保持部３ｂにより保持されているので、このリ
ード先端部４ｂ即ち外部リードは樹脂モールド６の下面
６ａに固定されることになる。なお、ベースフィルム３
のリード保持部３ｂは必ずしも露出している必要はな
い。
【００１８】次に、図３は上記フィルムキャリアの構成
を示す平面図である。フィルムキャリア２は長尺テープ
状をなし、前記１つの半導体装置を構成する１ブロック
がテープの長手方向に沿って多数列設されている。な
お、２ａはスプロケット孔である。
を示す平面図である。フィルムキャリア２は長尺テープ
状をなし、前記１つの半導体装置を構成する１ブロック
がテープの長手方向に沿って多数列設されている。な
お、２ａはスプロケット孔である。
【００１９】フィルムキャリア２のベースフィルム３に
おいて、素子搭載部３ａは連結部３ｄにより外枠部３ｅ
に支持されているが、リード保持部３ｂは外枠部３ｅか
ら分離されている。そして、素子搭載部３ａからリード
孔３ｃを経てリード保持部３ｂまで形成された導体リー
ド４は外枠部３ｅへは延長されていない。
おいて、素子搭載部３ａは連結部３ｄにより外枠部３ｅ
に支持されているが、リード保持部３ｂは外枠部３ｅか
ら分離されている。そして、素子搭載部３ａからリード
孔３ｃを経てリード保持部３ｂまで形成された導体リー
ド４は外枠部３ｅへは延長されていない。
【００２０】樹脂モールド６の外形線６ｂに示すよう
に、リード保持部３ｂにより保持されたリード先端部４
ｂが外部リードとなるので、このリード先端部４ｂを切
断する必要はない。そして、半導体素子１を搭載する前
のフィルムキャリア２の段階で、導体リード４の全面に
Ａｕ等によるメッキが施されるが、リード先端部４ｂを
切断しないので、そのリード先端部４ｂの端面にもメッ
キ被覆が最後まで残存し、下地は露出しない。従って、
リード先端部４ｂの端面が酸化したりバリが発生したり
することはない。
に、リード保持部３ｂにより保持されたリード先端部４
ｂが外部リードとなるので、このリード先端部４ｂを切
断する必要はない。そして、半導体素子１を搭載する前
のフィルムキャリア２の段階で、導体リード４の全面に
Ａｕ等によるメッキが施されるが、リード先端部４ｂを
切断しないので、そのリード先端部４ｂの端面にもメッ
キ被覆が最後まで残存し、下地は露出しない。従って、
リード先端部４ｂの端面が酸化したりバリが発生したり
することはない。
【００２１】なお、フィルムキャリア２を図４に示すよ
うな配線パターンにしてもよい。この例では、導体リー
ド４の内端部４ａが、ベースフィルム３の素子搭載部３
ａへ延長され、連結部３ｄ上から外枠部３ｅへ導かれ、
先端にテストパッド４ｃが設けられている。
うな配線パターンにしてもよい。この例では、導体リー
ド４の内端部４ａが、ベースフィルム３の素子搭載部３
ａへ延長され、連結部３ｄ上から外枠部３ｅへ導かれ、
先端にテストパッド４ｃが設けられている。
【００２２】次に、図５を参照して上記半導体装置の組
立工程を説明する。（Ａ）は図３のフィルムキャリアの
断面図であり、（Ｂ）において、ベースフィルム３の素
子搭載部３ａ上に半導体素子１の回路面１ａ側を接着剤
等を介して固着する。次に（Ｃ）において、導体リード
４と半導体素子１の電極部とをバンプ５を介して接合す
ると共に、導体リード４を成形加工する。そして（Ｄ）
において、（Ｃ）の加工品をモールド金型７ａ及び７ｂ
内に保持する。このとき、リード保持部３ｂ及びリード
先端部４ｂを金型７ａ及び７ｂによって挟持する。この
状態で樹脂封止を行い、図１の半導体装置が完成する。
立工程を説明する。（Ａ）は図３のフィルムキャリアの
断面図であり、（Ｂ）において、ベースフィルム３の素
子搭載部３ａ上に半導体素子１の回路面１ａ側を接着剤
等を介して固着する。次に（Ｃ）において、導体リード
４と半導体素子１の電極部とをバンプ５を介して接合す
ると共に、導体リード４を成形加工する。そして（Ｄ）
において、（Ｃ）の加工品をモールド金型７ａ及び７ｂ
内に保持する。このとき、リード保持部３ｂ及びリード
先端部４ｂを金型７ａ及び７ｂによって挟持する。この
状態で樹脂封止を行い、図１の半導体装置が完成する。
【００２３】この図１の半導体装置を基板等に実装する
際には、樹脂モールド６の下面６ａに露出するリード先
端部４ｂが接合される。このリード先端部４ｂは、短く
変形なく樹脂モールド６の下面６ａに固定配列されてい
ると共に、端面の酸化やバリ等がないので、高精度で確
実な接合を行うことができる。
際には、樹脂モールド６の下面６ａに露出するリード先
端部４ｂが接合される。このリード先端部４ｂは、短く
変形なく樹脂モールド６の下面６ａに固定配列されてい
ると共に、端面の酸化やバリ等がないので、高精度で確
実な接合を行うことができる。
【００２４】次に、図６は別の実施例における半導体装
置の断面図であり、半導体素子１の裏面に放熱板８を接
着し、この放熱板８を樹脂モールド６の表面に露出させ
ることによって、放熱性を高めたものである。
置の断面図であり、半導体素子１の裏面に放熱板８を接
着し、この放熱板８を樹脂モールド６の表面に露出させ
ることによって、放熱性を高めたものである。
【００２５】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、実施例では樹脂モールドの２辺か
らリード先端部が露出するタイプを示したが、１辺のみ
もしくは３辺以上でも同等の効果が得られる。
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、実施例では樹脂モールドの２辺か
らリード先端部が露出するタイプを示したが、１辺のみ
もしくは３辺以上でも同等の効果が得られる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
小型薄型化を図ることができると共に、外部リードが短
く樹脂部の下面に固定されているためリード変形がな
く、しかも外部リードは切断面がないため酸化し難くバ
リの発生等もない。従って、基板等への実装時に極めて
良好な接合を行うことができる。さらに、外部リードの
切断が不要なので、特性試験や出荷等を連続したテープ
形態のフィルムキャリアで行え、工数及び材料等を簡略
化することができる。
小型薄型化を図ることができると共に、外部リードが短
く樹脂部の下面に固定されているためリード変形がな
く、しかも外部リードは切断面がないため酸化し難くバ
リの発生等もない。従って、基板等への実装時に極めて
良好な接合を行うことができる。さらに、外部リードの
切断が不要なので、特性試験や出荷等を連続したテープ
形態のフィルムキャリアで行え、工数及び材料等を簡略
化することができる。
【図１】本発明の実施例における半導体装置の断面図で
ある。
ある。
【図２】上記実施例における半導体装置の（Ａ）は上面
図、（Ｂ）は裏面図である。
図、（Ｂ）は裏面図である。
【図３】上記実施例におけるフィルムキャリアの構成を
示す平面図である。
示す平面図である。
【図４】別の実施例におけるフィルムキャリアの構成を
示す平面図である。
示す平面図である。
【図５】上記実施例における半導体装置の組立工程を示
す断面図である。
す断面図である。
【図６】別の実施例における放熱板付きの半導体装置の
断面図である。
断面図である。
【図７】従来のリードフレームを用いた半導体装置の断
面図である。
面図である。
【図８】従来のＴＡＢ方式による半導体装置の断面図で
ある。
ある。
１ 半導体素子 １ａ 回路面 ２ フィルムキャリア ３ ベースフィルム ３ａ 素子搭載部 ３ｂ リード保持部 ４ 導体リード ４ａ 内端部 ４ｂ 先端部 ５ バンプ ６ 樹脂モールド ６ａ 下面 ７ａ、７ｂ モールド金型 ８ 放熱板
Claims (4)
- 【請求項１】 半導体素子に接続される導体リードを絶
縁性ベースフィルム上に形成してなるフィルムキャリア
において、 前記ベースフィルムが、前記半導体素子を配置する素子
搭載部と前記導体リードを保持するリード保持部とを有
し、前記半導体素子の電極部に接続される前記導体リー
ドの両端部が、それぞれ前記ベースフィルムの素子搭載
部とリード保持部とによって支持されていることを特徴
とするフィルムキャリア。 - 【請求項２】 請求項１記載のフィルムキャリアと、こ
のフィルムキャリアに搭載される半導体素子とからな
り、 前記ベースフィルムの素子搭載部上に前記半導体素子の
回路面側が搭載されており、前記ベースフィルムの素子
搭載部とリード保持部とによって支持された前記導体リ
ードの両端部間の一部が前記半導体素子の電極部に接続
されていることを特徴とする半導体装置。 - 【請求項３】 請求項２記載の半導体装置において、前
記半導体素子及び前記フィルムキャリアが樹脂によって
封止され、前記ベースフィルムのリード保持部によって
保持された前記導体リードの先端部が樹脂部の下面から
露出してその下面に固定されていることを特徴とする半
導体装置。 - 【請求項４】 請求項２記載の半導体装置において、前
記導体リードの全面がメッキにより被覆されていること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352989A JPH07201928A (ja) | 1993-12-29 | 1993-12-29 | フィルムキャリア及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352989A JPH07201928A (ja) | 1993-12-29 | 1993-12-29 | フィルムキャリア及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201928A true JPH07201928A (ja) | 1995-08-04 |
Family
ID=18427819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5352989A Withdrawn JPH07201928A (ja) | 1993-12-29 | 1993-12-29 | フィルムキャリア及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201928A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0883174A2 (en) * | 1997-06-04 | 1998-12-09 | Fujitsu Limited | Semiconductor device and semiconductor device module |
| US5926062A (en) * | 1997-06-23 | 1999-07-20 | Nec Corporation | Reference voltage generating circuit |
| US6084310A (en) * | 1997-04-21 | 2000-07-04 | Nec Corporation | Semiconductor device, lead frame, and lead bonding |
| JP2009514250A (ja) * | 2005-11-01 | 2009-04-02 | アレグロ・マイクロシステムズ・インコーポレーテッド | フリップチップ・オン・リード半導体パッケージの方法および装置 |
-
1993
- 1993-12-29 JP JP5352989A patent/JPH07201928A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084310A (en) * | 1997-04-21 | 2000-07-04 | Nec Corporation | Semiconductor device, lead frame, and lead bonding |
| EP0883174A2 (en) * | 1997-06-04 | 1998-12-09 | Fujitsu Limited | Semiconductor device and semiconductor device module |
| EP0883174A3 (en) * | 1997-06-04 | 2000-04-19 | Fujitsu Limited | Semiconductor device and semiconductor device module |
| US6094356A (en) * | 1997-06-04 | 2000-07-25 | Fujitsu Limited | Semiconductor device and semiconductor device module |
| US5926062A (en) * | 1997-06-23 | 1999-07-20 | Nec Corporation | Reference voltage generating circuit |
| JP2009514250A (ja) * | 2005-11-01 | 2009-04-02 | アレグロ・マイクロシステムズ・インコーポレーテッド | フリップチップ・オン・リード半導体パッケージの方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| JPH0828396B2 (ja) | 半導体装置 | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| JPH0740576B2 (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| JP2782870B2 (ja) | リードフレーム | |
| JP2002246531A (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2635722B2 (ja) | リードフレームおよびその製造方法 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JPH065701B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |