JP2009021462A - ウェーハの加工方法 - Google Patents

ウェーハの加工方法 Download PDF

Info

Publication number
JP2009021462A
JP2009021462A JP2007183935A JP2007183935A JP2009021462A JP 2009021462 A JP2009021462 A JP 2009021462A JP 2007183935 A JP2007183935 A JP 2007183935A JP 2007183935 A JP2007183935 A JP 2007183935A JP 2009021462 A JP2009021462 A JP 2009021462A
Authority
JP
Japan
Prior art keywords
wafer
back surface
grinding
forming
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007183935A
Other languages
English (en)
Inventor
Keiichi Kajiyama
啓一 梶山
Kazunao Arai
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2007183935A priority Critical patent/JP2009021462A/ja
Priority to US12/168,321 priority patent/US7816264B2/en
Priority to CN200810128063XA priority patent/CN101345201B/zh
Publication of JP2009021462A publication Critical patent/JP2009021462A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】裏面に再配線層を備えた半導体チップ等のデバイス製造過程において、デバイスに個片化される前の薄いウェーハの剛性を確保する。また、ウェーハの段階で、チップの裏面に再配線層を好適に形成する。
【解決手段】ウェーハ１の裏面の、半導体チップ３が形成されたデバイス形成領域４に対応する領域のみを、研削およびエッチングによって薄化し、裏面に凹部１１を形成する。凹部１１の周囲の環状凸部１２によってウェーハ１の剛性を確保し、裏面側再配線層４０を形成する工程への移送時のハンドリングを安全、かつ容易に行えるものとする。
【選択図】図２

Description

本発明は、貫通する金属電極を備えた半導体チップ等のデバイスが複数形成されたウェーハからデバイスを得るにあたってウェーハに施される加工の方法に係わり、特に、裏面に再配線層を形成する技術に関する。
近年の半導体デバイス技術においては、ＣＳＰ（チップ・サイズ・パッケージ）といった半導体チップとほぼ同じサイズの半導体パッケージが、高密度化や小型化・薄型化を達成する上で有効に利用されている。そのような半導体パッケージの製造方法としては、インターポーザと呼ばれるパッケージ基板上に半導体チップを積層し、インターポーザと半導体チップの電極どうしを、金線ワイヤで電気的に結線するワイヤボンディングをした後、半導体チップをインターポーザに樹脂モールドするといった方法がある。半導体チップの表面（デバイス素子面）には再配線層が形成される場合があり、この再配線層は、半導体チップの集合体であるウェーハの段階で、各半導体チップに対して設けられる。
ワイヤボンディングで電極どうしを結線した場合には、モールド用の樹脂を封入する際に金線ワイヤが変形して断線や短絡が生じたり、モールド樹脂中に残存した空気が加熱時に膨張して破損を招いたりするという問題点があった。そこで、半導体チップに、厚さ方向に貫通して自身の電極に導通する貫通電極を設け、半導体チップの積層と同時に貫通電極を接合させて電気的に結線する技術が開発された（特許文献１参照）。また、半導体チップは表面側をインターポーザ等に向けて押圧して積層するため、表面に形成された再配線層が圧力を受けて圧壊などのダメージを受けるおそれがあった。このため、再配線層を表面ではなく裏面に形成して再配線層にかかる負荷を軽減させるような技術が提案されている（特許文献２参照）。
特開２００５−１３６１８７号公報 特開２００３−０１７４９５号公報
ところが、上記のように小型化・薄型化を図るために、半導体チップはウェーハの段階できわめて薄く加工される。そのため、薄化後にウェーハを再配線層形成工程へ移送したり、その後の分割工程へ移送したりする際に、ウェーハのハンドリングが困難であり、また、割れやすいため、歩留まりが低下するといった課題があった。
よって本発明は、裏面に再配線層を備えた半導体チップ等のデバイス製造過程において、デバイスに個片化される前の段階における薄いウェーハのハンドリングを容易として工程間を円滑に移送させることができ、また、ウェーハの段階で、デバイスの裏面に再配線層を適確に形成することができ、これらのことから生産性や歩留まりの向上が図られるウェーハの加工方法を提供することを目的としている。
本発明は、表面に複数のデバイスが形成された略円形状のデバイス形成領域と、該デバイス形成領域を囲繞する外周余剰領域とを有するウェーハの裏面に、再配線層を形成するウェーハの加工方法であって、デバイス形成領域に、複数の金属電極を、デバイスの表面から少なくともデバイス厚さと同等以上の深さに埋設する電極埋設工程と、該ウェーハの裏面の、デバイス形成領域に対応する領域のみを薄化して該裏面に凹部を形成し、これによって、該凹部の底面から金属電極を露出させるとともに、外周余剰領域に裏面側に突出する環状凸部を形成する裏面凹部形成工程と、凹部の底面の、露出した金属電極を除く部分に絶縁膜を形成するとともに、再配線層を形成する再配線層形成工程とを備えることを特徴としている。本発明の裏面凹部形成工程で行うウェーハ裏面への凹部形成手段は、研削加工およびエッチング加工が挙げられ、これら手段のうちの一方を採用するか、もしくは双方を組み合わせて行う場合もある。
本発明によれば、裏面凹部形成工程で、薄化が必要とされるデバイス形成領域に対応した裏面部分のみを薄化し、その周囲の外周余剰領域は元の厚さのまま残して環状凸部を形成することにより、薄化はされたが剛性は環状凸部によって確保されたウェーハが得られる。このため、裏面凹部形成工程後の再配線層形成工程へウェーハを移送する際のハンドリングや、その再配線層形成工程自体を、安全、かつ容易に行うことができるようになる。その結果、ウェーハの段階でデバイスの裏面に再配線層を適確に形成することができるとともに、ウェーハが割れることによる歩留まりの低下を防止することができる。また、再配線層形成工程以降の、ウェーハを分割して各デバイスに個片化するまでの工程間のハンドリングや、それら工程自体も、安全、かつ容易に行うことができ、このため、デバイスの生産性や歩留まりの向上を図ることができる。
本発明によれば、ウェーハの薄化を、デバイス形成領域に対応する領域のみに行って周囲の外周余剰領域を厚い環状凸部に形成することにより、ウェーハの剛性を確保することができ、その結果、裏面に再配線層を適確に形成することができるとともに、デバイスの生産性や歩留まりの向上が図られるといった効果を奏する。
以下、図面を参照して本発明の一実施形態を説明する。
［１］半導体ウェーハ
図１の符号１は、半導体チップの素材である円盤状の半導体ウェーハを示している。このウェーハ１はシリコンウェーハ等であって、厚さは例えば６００μｍ程度である。ウェーハ１の表面には、格子状の分割予定ライン２によって複数の矩形状の半導体チップ（デバイス）３が区画されている。これら半導体チップ３の表面には、ＩＣやＬＳＩ等の図示せぬ電子回路が形成されている。
複数の半導体チップ３は、ウェーハ１と同心の概ね円形状のデバイス形成領域４に形成されている。デバイス形成領域４はウェーハ１の大部分を占めており、このデバイス形成領域４の周囲であってウェーハ１の外周部が、半導体チップ３が形成されない環状の外周余剰領域５とされている。また、ウェーハ１の周面の所定箇所には、半導体の結晶方位を示すＶ字状の切欠き（ノッチ）６が形成されている。このノッチ６は、外周余剰領域５内に形成されている。図１の右側の拡大図に示すように、各半導体チップ３の所定箇所には、表面に露出する複数の金属電極８が埋設されている。
以下、ウェーハ１に金属電極８を埋設してから、ウェーハ１を薄化加工して裏面に金属電極８の端部を露出させて貫通電極とし、その貫通電極に再配線を結線する方法を説明する。
［２］金属電極埋設工程
図２（ａ）で示すウェーハ１に形成された半導体チップ３の表面に、図２（ｂ）に示すように、複数の金属電極８を、ウェーハ１の表面とほぼ面一で、かつ、半導体チップ３の厚さｔよりも僅かに深く形成する。これら金属電極８は、ウェーハ１の表面に穿孔したビアホール９の内面に絶縁膜を形成し、このビアホール９内に、銅等の電極用金属を埋設するようにして形成される。ビアホール９は、レジストパターンでマスクを形成したウェーハ１の表面にプラズマエッチングを施す方法や、レーザ光照射等の方法によって形成される。金属電極８は、ＣＶＤによる成膜法等によってビアホール９内に形成される。
次に、図２（ｃ）に示すように、ウェーハ１の表面に表面側再配線層２０を形成する。表面側再配線層２０は、選択された金属電極どうしを結線するアルミニウム等からなる金属製の配線２１と、ウェーハ１の表面および配線２１を被覆する絶縁膜２２とから構成される。表面側再配線層２０を形成するには、はじめに、ＣＶＤによる成膜法等によって配線２１を施し、次いで、絶縁膜２２を形成する。絶縁膜２２の材料には、ポリイミド等の絶縁性樹脂や、ＳＯＧ(Spin On Glass)、ＢＰＳＧ(Boron Phosphorous Silicate Glass)等のガラス系酸化膜が適用される。樹脂やＳＯＧの場合は、回転させたウェーハ表面の中心に液体材料を滴下して遠心力により表面全面に行き渡らせるスピンコート法によって形成される。また、ＢＰＳＧはＣＶＤ等の成膜法によって形成される。絶縁膜２２の厚さは、例えば５〜１０μｍ程度とされる。
［３］保護テープ貼着工程
上記のようにして表面側再配線層２０が形成されたウェーハ１に対しては、続いて、裏面側を所定厚さ除去してウェーハ１を目的厚さ、すなわち製造する半導体チップ３の厚さ相当に薄化する加工を施す。薄化加工するにあたっては、図３に示すように、予めウェーハ１の表面に保護テープ１０を貼り付ける。保護テープ１０としては、例えば、厚さ１００〜２００μｍ程度のポリエチレン等の基材の片面に厚さ１０〜２０μｍ程度のアクリル系等の粘着剤を塗布したテープなどが好適に用いられる。保護テープ１０を貼着する目的は、次の裏面凹部形成工程で、ウェーハ１の表面側の半導体チップ３の電子回路や表面側再配線層２０がダメージを受けることを防止するためである。
［４］裏面凹部形成工程
本実施形態でのウェーハ１の薄化は、裏面全面を所定厚さ除去して全体を薄化するのではなく、デバイス形成領域４に対応する領域のみとする。したがってウェーハ１の裏面には、図６に示すように、デバイス形成領域４がへこんだ凹部１１が形成されると同時に、その凹部１１の周囲の外周余剰領域５には、元のウェーハ厚さが残った環状凸部１２が形成される。本実施形態では、凹部１１の形成は、主に研削加工によって行い、残りの僅かな厚さをエッチング加工によって除去する。
ウェーハ裏面の研削量は、図２（ｄ）に示すように、金属電極８の下端（ウェーハ裏面側の端部）には到達せず、金属電極８の下端と、裏面すなわち凹部１１の底面１１ａとの間に僅かな厚さが残る程度とし、この段階では金属電極８を裏面には露出させない。次いで、図２（ｅ）に示すように、凹部１１の底面１１ａをエッチング加工して金属電極８の下端を底面１１ａから僅かに突出させる。これにより、金属電極８をウェーハ１の表裏に貫通する貫通電極８Ａとする。貫通電極８Ａの裏面側への突出量は、例えば５μｍ程度とされ、この突出部分が裏面側電極部８ａとされる。
［４−１］裏面研削
ウェーハ裏面のデバイス形成領域４に対応する領域のみを研削して凹部１１を形成するには、図４に示す研削装置６０を用いたインフィード研削加工が好適である。この研削装置６０によれば、表面側再配線層２０が形成されている表面側を真空チャック式のチャックテーブル７０の吸着面に吸着させてウェーハ１を保持し、２台の研削ユニット（粗研削用と仕上げ研削用）８０Ａ，８０Ｂによってウェーハ裏面に対し粗研削と仕上げ研削を順次行う。
研削装置６０の構成ならびに動作は、以下の通りである。
研削装置６０は直方体状の基台６１を有しており、ウェーハ１は、この基台６１上の所定箇所に着脱自在にセットされる供給カセット６２内に、表面側を上にした状態で、複数が積層して収納される。その供給カセット６２から１枚のウェーハ１が搬送ロボット６３によって引き出され、そのウェーハ１は、表裏を反転されて裏面を上に向けた状態で位置決めテーブル６４上に載置され、ここで一定の位置に決められる。
基台６１上には、Ｒ方向に回転駆動されるターンテーブル７３が設けられており、さらにこのターンテーブル７３の外周部分には、複数（この場合、３つ）の円盤状のチャックテーブル７０が、周方向に等間隔をおいて配設されている。これらチャックテーブル７０はＺ方向（鉛直方向）を回転軸として回転自在に支持されており、図示せぬ駆動機構によって回転駆動させられる。
位置決めテーブル６４上で位置決めがなされたウェーハ１は、供給アーム６５によって位置決めテーブル６４から取り上げられ、真空運転されている１つのチャックテーブル７０上に、保護テープ１０が貼着された表面側を下に向けた状態で同心状に載置される。チャックテーブル７０は、図５（ｂ）に示すように、枠体７１の中央上部に、多孔質部材による円形の吸着部７２が形成されたもので、ウェーハ１は、この吸着部７２の上面に、保護テープ１０が密着し、かつ、裏面が露出する状態に吸着、保持される。このため、ウェーハ１の表面側の半導体チップ３の電子回路や表面側再配線層２０が保護テープ１０によって保護され、ダメージを受けることが防止される。
チャックテーブル７０に保持されたウェーハ１は、ターンテーブル７３がＲ方向へ所定角度回転することにより、粗研削用研削ユニット８０Ａの下方の一次加工位置に送り込まれ、この位置で研削ユニット８０Ａにより裏面が粗研削される。次いでウェーハ１は、再度ターンテーブル７３がＲ方向へ所定角度回転することにより、仕上げ研削用研削ユニット８０Ｂの下方の二次加工位置に送り込まれ、この位置で研削ユニット８０Ｂにより裏面が仕上げ研削される。
各研削ユニット８０Ａ，８０Ｂは、基台６１の奥側の端部に立設されたＸ方向に並ぶコラム６６Ａ，６６Ｂの前面に、それぞれ取り付けられている。各コラム６６Ａ，６６Ｂに対する各研削ユニット８０Ａ，８０Ｂの取付構造は同一であってＸ方向で左右対称となっている。そこで、図４を参照し、仕上げ研削側を代表させてその取付構造を説明する。
仕上げ研削側コラム６６Ｂの前面６６ｂは、基台６１の上面に対しては垂直面であるが、Ｘ方向の中央から端部に向かうにしたがって奥側に所定角度で斜めに後退するテーパ面に形成されている。このテーパ面６６ｂ（粗研削側のコラム６６Ａではテーパ面６６ａ）の水平方向すなわちテーパ方向は、一次加工位置に位置付けられたチャックテーブル７０の回転中心とターンテーブル７３の回転中心とを結ぶ線に対して平行になるように設定されている。
テーパ面６６ｂ（６６ａ）には、そのテーパ方向と平行な上下一対のガイド９１が設けられており、このガイド９１には、Ｘ軸スライダ９２が摺動自在に装着されている。このＸ軸スライダ９２は、サーボモータ９３によって駆動される図示せぬボールねじ式の送り機構により、ガイド９１に沿って往復移動するようになっている。Ｘ軸スライダ９２の往復方向は、ガイド９１の延びる方向、すなわちテーパ面６６ｂ（６６ａ）のテーパ方向と平行である。
Ｘ軸スライダ９２の前面はＸ・Ｚ方向に沿った面であり、その前面に、各研削ユニット８０Ａ，８０Ｂが、それぞれＺ方向（鉛直方向）に昇降自在に設置されている。これら研削ユニット８０Ａ，８０Ｂは、Ｘ軸スライダ９２の前面に設けられたＺ方向に延びるガイド９４にＺ軸スライダ９５を介して摺動自在に装着されている。そして各研削ユニット８０Ａ，８０Ｂは、サーボモータ９６よって駆動されるボールねじ式の送り機構９７により、Ｚ軸スライダ９５を介してＺ方向に昇降するようになっている。
各研削ユニット８０Ａ，８０Ｂは同一構成であり、装着される砥石が粗研削用と仕上げ研削用と異なることで、区別される。図５に示すように、研削ユニット８０Ａ，８０Ｂは、軸方向がＺ方向に延びる円筒状のスピンドルハウジング８１と、このスピンドルハウジング８１内に同軸的、かつ回転自在に支持されたスピンドルシャフト８２と、スピンドルハウジング８１の上端部に固定されてスピンドルシャフト８２を回転駆動するモータ８３と、スピンドルシャフト８２の下端に同軸的に固定された円盤状のフランジ８４とを具備している。そしてフランジ８４には、砥石ホイール８５が取り付けられている。
砥石ホイール８５は、環状で下面が円錐状に形成されたフレーム８６の下面に複数の砥石８７が環状に配列されて固着されたものである。砥石８７の下端面である刃先は、スピンドルシャフト８２の軸方向に直交するように設定される。砥石８７は、例えば、ガラス質のボンド材中にダイヤモンド砥粒を混合して成形し、焼結したものが用いられる。
粗研削用の研削ユニット８０Ａに取り付けられる砥石８７は、例えば♯３２０〜♯４００程度の比較的粗い砥粒を含むものが用いられる。また、仕上げ研削用の研削ユニット８０Ｂに取り付けられる砥石８７は、例えば♯２０００〜♯８０００程度の比較的細かい砥粒を含むものが用いられる。各研削ユニット８０Ａ，８０Ｂには、研削面の冷却や潤滑あるいは研削屑の排出のための研削水を供給する研削水供給機構（図示省略）が設けられている。
砥石ホイール８５の研削外径、すなわち環状に配列された複数の砥石８７の外周縁の直径は、ウェーハ１の半径よりも僅かに小さく、デバイス形成領域４の半径と同等程度に設定されている。これは、砥石８７の刃先が、回転するチャックテーブル７０上に同心状に保持されたウェーハ１の回転中心を通過し、かつ、その刃先の外周縁がデバイス形成領域４の外周縁（デバイス形成領域４と外周余剰領域５との境界）に一致して通過し、デバイス形成領域４に対応する領域のみを研削して、図６に示す凹部１１を形成可能とするための寸法設定である。
上述したように、上記一次加工位置および二次加工位置に位置付けられた各チャックテーブル７０の回転中心と、ターンテーブル７３の回転中心との間を結ぶ方向（以下、軸間方向と称する）は、それぞれコラム６６Ａ，６６Ｂの前面６６ａ，６６ｂのテーパ方向、すなわちガイド９１の延びる方向と平行に設定されている。そして、各研削ユニット８０Ａ，８０Ｂは、砥石ホイール８５の回転中心（スピンドルシャフト８２の軸心）が、対応する加工位置（粗研削ユニット８０Ａでは一次加工位置、仕上げ研削ユニット８０Ｂでは二次加工位置）に位置付けられたチャックテーブル７０の回転中心とターンテーブル７３の回転中心とを結ぶ軸間方向の直上にそれぞれ存在するように位置設定がなされている。したがって、研削ユニット８０Ａ，８０Ｂが、Ｘ軸スライダ９２ごとガイド９１に沿って移動すると、砥石ホイール８５の回転中心が軸間方向に沿って移動するように設定されている。
ウェーハ１は、一次加工位置において粗研削ユニット８０Ａにより、また、二次加工位置において仕上げ研削ユニット８０Ｂにより、裏面研削される。裏面研削は、まず、研削ユニット８０Ａ（８０Ｂ）の軸間方向位置がＸ軸スライダ９２を移動させることにより調整されて、ウェーハ１の裏面に対面する砥石ホイール８５の研削外径が、ウェーハ１のデバイス形成領域４の半径に対応する凹部形成位置に位置付けられる。この凹部形成位置は砥石８７の刃先がウェーハ１の回転中心付近とデバイス形成領域４の外周縁を通過する位置であり、この場合はウェーハ１の回転中心よりもターンテーブル７３の外周側とされる。ウェーハ１の裏面研削は、このように砥石ホイール８５を凹部形成位置に保持してから、チャックテーブル７０を回転させてウェーハ１を自転させ、送り機構９７によって研削ユニット８０Ａ（８０Ｂ）を下方に送りながら、回転する砥石ホイール８５の砥石８７をウェーハ１の裏面に押し当てることによりなされる。砥石ホイール８５の回転速度は、２０００〜５０００ｒｐｍ程度とされる。
粗研削ユニット８０Ａによる粗研削では、ウェーハ１の裏面はデバイス形成領域４に対応する領域のみが研削され、図５に示すように研削部分が凹部１１に形成され、この凹部１１の周囲には、外周余剰領域５の厚さがそのまま残って環状凸部１２が形成される。粗研削で研削されるデバイス形成領域４は、例えば仕上げ研削後の厚さ＋２０〜４０μｍ程度といった厚さまで薄化される。そして、仕上げ研削では残りの厚さが研削されて、ウェーハ１のデバイス形成領域４に対応する領域が目的厚さに薄化される。
粗研削後のウェーハ１においては、図５（ａ）に示すように、凹部１１の底面１１ａに、多数の弧が放射状に描かれた模様を呈する研削条痕１４ａが残留する。この研削条痕１４ａは砥石８７中の砥粒による破砕加工の軌跡であり、マイクロクラック等を含む機械的ダメージ層である。粗研削による研削条痕１４ａは仕上げ研削によって除去されるが、図６（ａ）に示すように、凹部１１の底面１１ａには仕上げ研削によって新たな研削条痕１４ｂが残留する。
ウェーハ１の裏面研削の際には、粗研削および仕上げ研削とも、各加工位置の近傍に設けられた厚さ測定ゲージ７５によってウェーハ厚さを測定しながら、その測定値に基づいて研削量が制御される。厚さ測定ゲージ７５は、プローブがチャックテーブル７０の枠体７１の上面に接触する基準側ハイトゲージ７６と、プローブが被研削面（この場合、ウェーハ１の凹部１１の底面１１ａ）に接触する可動側ハイトゲージ７７との組み合わせからなるもので、双方のハイトゲージ７６，７７の高さ測定値を比較することにより、裏面研削中のウェーハ１の厚さが逐一測定される。ウェーハ１の裏面研削は、厚さ測定ゲージ７５によってウェーハ１の厚さを測定しながら行われ、その測定値に基づいて、送り機構９７による砥石ホイール８５の送り量が制御される。
粗研削から仕上げ研削を経てウェーハ１のデバイス形成領域４が目的厚さまで薄化されたら、次のようにしてウェーハ１の回収に移る。まず、仕上げ研削ユニット８０Ｂが上昇してウェーハ１から退避し、一方、ターンテーブル７３がＲ方向へ所定角度回転することにより、ウェーハ１が供給アーム６５からチャックテーブル７０上に載置された着脱位置に戻される。この着脱位置でチャックテーブル７０の真空運転は停止され、次いでウェーハ１は、回収アーム６７によってスピンナ式洗浄装置６８に搬送されて洗浄、乾燥処理され、この後、搬送ロボット６３によって回収カセット６９内に移送、収容される。
［４−２］裏面エッチング
以上のようにウェーハ１の裏面に凹部１１を形成してデバイス形成領域４に対応する領域のみを薄化したら、次いで、形成した凹部１１にエッチングを施して凹部１１の底面１１ａを僅かの厚さ除去する。これによって図２（ｅ）に示すように、金属電極８を裏面側に突出させて貫通電極８Ａとするとともに、裏面側電極部８ａを形成する。エッチングの方法としては、シリコン等のウェーハ材料は反応して除去され、金属電極８（貫通電極８Ａ）は無反応で除去されないガスを用いたプラズマエッチングが好ましい。
プラズマエッチングは、ウェーハ１を入れた容器内を一般周知のシリコンエッチング用ガス（例えばＣＦ４，ＳＦ６等のフッ素系ガス）雰囲気とし、プラズマ放電することによりなされる。プラズマエッチングを行うにあたっては、保護テープ１０が十分に耐熱性を有するものであれば、保護テープ１０はそのままウェーハ１の表面に貼着したままでよいが、十分に耐熱性を有していないものであれば保護テープ１０を事前に剥離する。
このような凹部１１へのエッチング加工により、図２（ｅ）および図７に示すように、ウェーハ１の凹部１１の底面１１ａから貫通電極８Ａが突出して裏面側電極部８ａが形成される。また、これと同時に、図６（ｂ）に示すように、仕上げ研削後にも裏面に残存していた研削条痕１４ｂに伴う機械的ダメージ層が除去される。機械的ダメージ層は、応力集中を招いて割れや破損を惹起させるが、機械的ダメージ層が除去されたのでそのような不具合は発生しにくくなり、ウェーハ１、あるいは個片化される半導体チップ３は強度が向上したものとなる。なお、金属電極８をウェーハ裏面に突出させるとともに、凹部１１の底面１１ａの研削条痕１４ｂを除去するためのエッチングとしては、上記プラズマエッチングに限られず、一般周知のウェットエッチングでも実施可能である。
［５］裏面側再配線層の形成工程
［５−１］裏面側絶縁膜の形成
次に、ウェーハ１の裏面に再配線層を形成する。それにはまず、図２（ｆ）に示すように、凹部１１の底面１１ａに裏面側絶縁膜３０を形成する。裏面側絶縁膜３０は、上記表面側再配線層２０の絶縁膜２２と同様の材料および方法によって形成することができる。裏面側絶縁膜３０は凹部１１の底面１１ａの、裏面側電極部８ａを除く全面を被覆し、かつ、裏面側電極部８ａの少なくとも端面が露出する厚さに形成される。したがって裏面側絶縁膜３０の厚さは、裏面側電極部８ａの高さに応じて５〜１０μｍ程度とされる。
［５−２］裏面側再配線層の積層
裏面側絶縁膜３０を形成したら、続いてその裏面側絶縁膜３０に裏面側再配線層４０を形成して積層する。裏面側再配線層４０を形成する要領は、表面側再配線層２０と同様であって、まず、図２（ｇ）に示すように、選択された裏面側電極部８ａどうしを配線４１で結線し、次いで、図２（ｈ）に示すように絶縁膜４２を形成して配線４１と裏面側絶縁膜３０を被覆し、配線４１と絶縁膜４２とからなる裏面側再配線層４０を形成する。裏面側再配線層４０は、１層、または必要に応じて複数層（図２（ｈ）では２層）が形成される。
［６］バンプの形成工程
以上のようにして裏面側再配線層４０を形成したら、次に、図２（ｈ）に示すように、裏面側再配線層４０の配線４１に導通して凹部１１の底面１１ａから突出する複数のバンプ１５を設ける。バンプ１５は、例えば半田ボールの圧着によって設けられる。
［７］半導体チップ
以上で半導体チップ３に個片化される前に行われるウェーハ１への加工は終了し、この後、ウェーハ１は保護テープ１０が剥離されてから、ダイシングやレーザ加工等の手段によって分割予定ライン２が切断されて、全ての半導体チップ３が個片化される。ウェーハ１を分割するには、保護テープ１０を貼った表面側をチャックテーブル等の保持手段に保持して凹部１１が形成されている裏面を露出させ、その裏面側から赤外線顕微鏡などにより分割予定ライン２を認識し、分割予定ライン２に沿って裏面側からダイシングしたりレーザ光を照射して切断する方法が挙げられる。この方法によれば、平坦な表面側を保持手段に保持するので、保持手段に対するウェーハの保持構造を従来通りとすることができ、凹部１１が形成された裏面側を吸着させるよりも簡便であるという利点がある。個片化された半導体チップ３は、例えば、インターポーザに積層されたり、あるいは半導体チップ３どうしが積層されたりして、積層型の半導体パッケージに製造される。
図８は、ウェーハ１を分割して得られた１つの半導体チップ３が、インターポーザ１６上に積層されて樹脂１７でモールドされた半導体パッケージの構成例を示している。半導体チップ３は、インターポーザ１６に埋設されている貫通電極に対して超音波振動を付与しながらバンプ１５を圧着させることにより、電気的結線と同時に積層状態の固着がなされる。インターポーザ１６の裏面には、図示せぬ基板への電気的接点としてバンプ１８が形成されている。
［８］実施形態の作用効果
上記実施形態のウェーハの加工方法によれば、裏面凹部形成工程で、薄化が必要とされるデバイス形成領域４に対応した裏面部分のみを薄化し、その周囲の外周余剰領域５は元の厚さのまま残して環状凸部１２を形成している。これによりウェーハ１は、デバイス形成領域４は薄化はされているものの環状凸部１２によって剛性が確保されたものとなる。このため、裏面凹部形成工程後の再配線層形成工程へウェーハ１を移送する際のハンドリングや、その再配線層形成工程自体を、安全、かつ容易に行うことができる。その結果、ウェーハの段階で半導体チップ３の裏面に裏面側再配線層４０を適確に形成することができるとともに、ウェーハ１が割れることによる歩留まりの低下を防止することができる。
また、裏面側再配線層の形成工程以降の、ウェーハ１を分割して各半導体チップ３に個片化するまでの工程間のハンドリングや、それら工程自体も、安全、かつ容易に行うことができ、このため、半導体チップ３の生産性や歩留まりの向上を図ることができる。
上記実施形態では、ウェーハ裏面への凹部１１の形成は、研削装置６０による研削加工とエッチング加工との組み合わせであって、はじめに研削加工でほとんどの深さを形成し、次のエッチング加工によって僅かな厚さを除去して裏面側電極部８ａを突出させるというものであった。本発明は、このような研削加工とエッチング加工の組み合わせの他に、研削加工のみ、あるいはエッチング加工のみで、ウェーハ裏面に凹部を形成することを含むものである。
研削加工のみで凹部１１を形成する場合、被研削面は平坦であるから、貫通電極８Ａの下端面を凹部１１の底面１１ａと面一に露出させることはできても、底面１１ａから突出する裏面側電極部８ａを形成することはできない。そこで、研削加工によって貫通電極８Ａの下端面が露出したら、その貫通電極８Ａ以外の底面１１ａに裏面側絶縁膜３０を形成し、次いで、この裏面側絶縁膜３０で囲まれ底部が貫通電極８Ａの露出面となっている孔内に、裏面側電極部となる金属を、ＣＶＤまたは蒸着、スパッタ、メッキ等の手段によって埋設し、貫通電極８Ａに導通する裏面側電極部８ａを形成することができる。
また、エッチング加工のみで凹部１１を形成する場合には、ウェーハ１の材料と金属電極８の双方をエッチオフし、かつ、ウェーハ１のエッチング速度の方が速いことにより突出する裏面側電極部８ａを形成可能なエッチングガスまたはエッチング液を用いる方法がある。また、ウェーハ１の材料と金属電極８のエッチング速度が同じ第１のエッチング材料をはじめに用いて凹部１１のほとんどの深さを形成した後、ウェーハ１のみを数μｍエッチングする第２エッチング材料に切り替えるといった方法でも、裏面側電極部８ａが突出した凹部１１を形成することができる。
本発明の一実施形態の方法で加工されるウェーハの斜視図であり、拡大部分は半導体チップの表面に金属電極が露出している状態を示している。 一実施形態の方法によって加工されているウェーハを（ａ）〜（ｈ）の順に示す断面図である。 保護テープ貼着工程で保護テープが表面に貼着されたウェーハの（ａ）斜視図、（ｂ）側面図である。 裏面凹部形成工程で用いる研削装置の斜視図である。 同研削装置の研削ユニットを示す（ａ）斜視図、（ｂ）側面図である。 凹部が形成されたウェーハ裏面の斜視図であって、（ａ）は仕上げ研削後、（ｂ）はエッチング後を示している。 凹部がエッチングされたウェーハの裏面側を示す平面図であり、拡大部分は半導体チップの表面に貫通電極（裏面側電極部）が露出している状態を示している。 半導体チップを積層した半導体パッケージの例を示す断面図である。
符号の説明
１…半導体ウェーハ
３…半導体チップ（デバイス）
４…デバイス形成領域
５…外周余剰領域
８…金属電極
８Ａ…貫通電極
８ａ…裏面側電極部
１１…凹部
１１ａ…凹部の底面
１２…環状凸部
２０…表面側再配線層
３０…裏面側絶縁膜
４０…裏面側再配線層
６０…研削装置

Claims (2)

  1. 表面に複数のデバイスが形成された略円形状のデバイス形成領域と、該デバイス形成領域を囲繞する外周余剰領域とを有するウェーハの裏面に、再配線層を形成するウェーハの加工方法であって、
    前記デバイス形成領域に、複数の金属電極を、デバイスの表面から少なくともデバイス厚さと同等以上の深さに埋設する電極埋設工程と、
    該ウェーハの裏面の、前記デバイス形成領域に対応する領域のみを薄化して該裏面に凹部を形成し、これによって、該凹部の底面から前記金属電極を露出させるとともに、前記外周余剰領域に裏面側に突出する環状凸部を形成する裏面凹部形成工程と、
    前記凹部の底面の、露出した前記金属電極を除く部分に絶縁膜を形成するとともに、再配線層を形成する再配線層形成工程と
    を備えることを特徴とするウェーハの加工方法。
  2. 前記裏面凹部形成工程で行うウェーハ裏面への凹部形成手段が、研削加工および／またはエッチング加工であることを特徴とする請求項１に記載のウェーハの加工方法。
JP2007183935A 2007-07-13 2007-07-13 ウェーハの加工方法 Pending JP2009021462A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007183935A JP2009021462A (ja) 2007-07-13 2007-07-13 ウェーハの加工方法
US12/168,321 US7816264B2 (en) 2007-07-13 2008-07-07 Wafer processing method
CN200810128063XA CN101345201B (zh) 2007-07-13 2008-07-10 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007183935A JP2009021462A (ja) 2007-07-13 2007-07-13 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
JP2009021462A true JP2009021462A (ja) 2009-01-29

Family

ID=40247160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007183935A Pending JP2009021462A (ja) 2007-07-13 2007-07-13 ウェーハの加工方法

Country Status (3)

Country Link
US (1) US7816264B2 (ja)
JP (1) JP2009021462A (ja)
CN (1) CN101345201B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010051214A1 (de) 2009-11-13 2011-05-19 Disco Corporation Waferbearbeitungsverfahren
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243901A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243907A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012243884A (ja) * 2011-05-18 2012-12-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013508745A (ja) * 2009-10-16 2013-03-07 エンパイア テクノロジー ディベロップメント エルエルシー 半導体ウェーハにフィルムを付加する装置および方法ならびに半導体ウェーハを処理する方法
JP2014033157A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033160A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033156A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033158A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20150112112A (ko) * 2014-03-26 2015-10-07 삼성전자주식회사 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
JPWO2016170579A1 (ja) * 2015-04-20 2017-11-02 三菱電機株式会社 半導体装置の製造方法
JP2018074068A (ja) * 2016-11-01 2018-05-10 トヨタ自動車株式会社 半導体装置の製造方法
JP2021005621A (ja) * 2019-06-26 2021-01-14 株式会社ディスコ ウエーハの加工方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091293A (ja) * 2009-10-26 2011-05-06 Disco Abrasive Syst Ltd ウエーハの加工方法
US9230894B2 (en) * 2012-05-02 2016-01-05 Infineon Technologies Ag Methods for manufacturing a chip package
TW201405792A (zh) * 2012-07-30 2014-02-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
CN103219281B (zh) * 2013-05-03 2015-10-14 华进半导体封装先导技术研发中心有限公司 一种tsv背面露头工艺
US9355882B2 (en) 2013-12-04 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Transfer module for bowed wafers
CN103811536A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片级封装工艺晶圆减薄结构
JP6774244B2 (ja) * 2016-07-22 2020-10-21 株式会社ディスコ 研削装置
JP7005281B2 (ja) * 2017-10-31 2022-01-21 株式会社ディスコ 被加工物の加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053218A (ja) * 1999-08-10 2001-02-23 Toshiba Corp 半導体装置及びその製造方法
JP2002299196A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体製造用基板
JP2003197855A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP2004221350A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2006269968A (ja) * 2005-03-25 2006-10-05 Sharp Corp 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312680A (ja) * 1998-04-30 1999-11-09 Nec Corp 配線の形成方法
JP2003017495A (ja) 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6884717B1 (en) * 2002-01-03 2005-04-26 The United States Of America As Represented By The Secretary Of The Air Force Stiffened backside fabrication for microwave radio frequency wafers
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
CN2779615Y (zh) * 2005-01-25 2006-05-10 威盛电子股份有限公司 晶片封装体
JP4579066B2 (ja) * 2005-06-27 2010-11-10 株式会社ディスコ ウエーハの加工方法
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
JP4927484B2 (ja) * 2006-09-13 2012-05-09 株式会社ディスコ 積層用デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053218A (ja) * 1999-08-10 2001-02-23 Toshiba Corp 半導体装置及びその製造方法
JP2002299196A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体製造用基板
JP2003197855A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP2004221350A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2006269968A (ja) * 2005-03-25 2006-10-05 Sharp Corp 半導体装置およびその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508745A (ja) * 2009-10-16 2013-03-07 エンパイア テクノロジー ディベロップメント エルエルシー 半導体ウェーハにフィルムを付加する装置および方法ならびに半導体ウェーハを処理する方法
US9245765B2 (en) 2009-10-16 2016-01-26 Empire Technology Development Llc Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer
DE102010051214A1 (de) 2009-11-13 2011-05-19 Disco Corporation Waferbearbeitungsverfahren
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243901A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243907A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012243884A (ja) * 2011-05-18 2012-12-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033156A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033160A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033158A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014033157A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20150112112A (ko) * 2014-03-26 2015-10-07 삼성전자주식회사 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
KR102258739B1 (ko) * 2014-03-26 2021-06-02 삼성전자주식회사 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
JPWO2016170579A1 (ja) * 2015-04-20 2017-11-02 三菱電機株式会社 半導体装置の製造方法
JP2018074068A (ja) * 2016-11-01 2018-05-10 トヨタ自動車株式会社 半導体装置の製造方法
JP2021005621A (ja) * 2019-06-26 2021-01-14 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
CN101345201B (zh) 2012-10-17
US20090017623A1 (en) 2009-01-15
US7816264B2 (en) 2010-10-19
CN101345201A (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
JP2009021462A (ja) ウェーハの加工方法
JP2009010178A (ja) ウェーハの加工方法
JP4927484B2 (ja) 積層用デバイスの製造方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP5138325B2 (ja) ウェーハの加工方法
JP2009004406A (ja) 基板の加工方法
US11164802B2 (en) Wafer manufacturing method and multilayer device chip manufacturing method
US20120080138A1 (en) Method of processing plate-shaped body having rugged surface
JP5748198B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP2014053351A (ja) ウエーハの加工方法
TWI805872B (zh) 晶圓的加工方法
JP7313775B2 (ja) ウェーハの加工方法
JP2014053352A (ja) ウエーハの加工方法
US11024542B2 (en) Manufacturing method of device chip
JP2014053350A (ja) ウエーハの加工方法
JP2014053348A (ja) ウエーハの加工方法
JP2014053354A (ja) ウエーハの加工方法
JP2014053353A (ja) ウエーハの加工方法
JP2014053357A (ja) ウエーハの加工方法
US20230234183A1 (en) Method of processing workpiece
JP2014053356A (ja) ウエーハの加工方法
TW202336851A (zh) 封裝器件之製造方法
JP2014053349A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130225