JP2023130591A - 距離画像撮像素子及び距離画像撮像装置 - Google Patents

Abstract

【課題】電荷を排出する際に排出不良を発生し難くする。【解決手段】測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、前記光電変換素子の表面における平面視の形状が長方形であり、前記電荷排出トランジスタが２個設けられ、前記光電変換素子の長辺における前記光電変換素子の短辺に平行で当該光電変換素子の中心を通るｙ軸に、前記長辺に平行で当該光電変換素子の中心を通るｘ軸に対して線対称となる位置に、２個の前記電荷排出トランジスタが対向して配置されている。【選択図】図４

Description

本発明は、距離画像撮像素子及び距離画像撮像装置に関する。

従来から、光の速度が既知であることを利用し、空間（測定空間）における光の飛行時間に基づいて測定器と対象物との距離を測定する、タイム・オブ・フライト（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ、以下「ＴＯＦ」という）方式の距離画像センサが実現されている。ＴＯＦ方式の距離画像センサでは、測定対象に光（例えば、近赤外光など）パルスを照射し、光パルスを照射した時間と、測定空間における対象物によって反射した光パルス（反射光）が戻ってくる時間との差、つまり、測定器と対象物との間における光の飛行時間に基づいて、測定器と対象物との距離を測定している（例えば、特許文献１参照）。

このような距離画像撮像装置を用いて、所定の距離にある物体までの距離を精度良く測定しようとする場合、上記画素から被写体からの反射光により発生した電荷量を、複数のゲートにより振り替えて精度良く読み出す必要がある。
ＴＯＦ方式の距離画像センサは、光電変換素子が入射される光の光量を電荷に変換し、変換した電荷を電荷蓄積部に蓄積し、ＡＤ変換器により蓄積された電荷の電荷量に対応したアナログ電圧をデジタル値に変換している。
また、ＴＯＦ方式の距離画像センサは、電荷量に対応したアナログ電圧や、デジタル値に含まれる、測定器と対象物との間における光の飛行時間の情報により、測定器と対象物との距離を求めている。

ここで、距離画像撮像装置においては、光パルスを照射した時点から、被写体で反射した光パルスが戻ってくるまでの遅延時間を、光電変換素子が発生した電荷を、所定の周期毎に電荷蓄積部の各々に蓄積し、それぞれの電荷蓄積部に蓄積された電荷量によって求めている。そして、上記遅延時間と光速とを用いて、距離撮像画像装置から被写体までの距離を求めている。
そのため、光電変換素子から電荷蓄積部へ電荷を転送するため、光電変換素子と電荷蓄積部の各々とには電荷を転送する転送ゲート（トランジスタ）が設けられている。また、電荷を蓄積させることなく排出する期間（ドレイン期間）において光電変換素子が変換した電荷を排出する排出ゲート（トランジスタ）が設けられている。

特許第４２３５７２９号公報

しかしながら、排出ゲートのレイアウトに起因して電荷を排出しきれない排出不良が発生する場合がある。例えば、排出ゲートが、光電変換素子の中心から離れた位置にレイアウトされていると、排出ゲートをＯＮした場合に形成される電位のポテンシャル勾配が、光電変換素子の中心から近い位置に排出ゲートをレイアウトした場合と比較して緩やかとなる。この場合、例えば、ドレイン期間に光量が大きい外光を受光すると排出ゲートから電荷を排出しきれない可能性がある。排出ゲートで排出できなかった電荷が転送ゲートに入り込み、転送ゲートに入り込んだ電荷が電荷蓄積部に蓄積されてしまうと距離を測定する精度が劣化する要因の一つとなっていた。

本発明は、このような状況に鑑みてなされたものであり、電荷を排出する際に排出不良を発生し難くすることができる距離画像撮像素子及び距離画像撮像装置を提供する。

上述した課題を解決するために、本発明の距離画像撮像素子は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、前記光電変換素子の表面における平面視の形状が長方形であり、前記電荷排出トランジスタが２個設けられ、前記光電変換素子の長辺における前記光電変換素子の短辺に平行で当該光電変換素子の中心を通るｙ軸に、前記長辺に平行で当該光電変換素子の中心を通るｘ軸に対して線対称となる位置に、２個の前記電荷排出トランジスタが対向して配置されていることを特徴とする。

本発明の距離画像撮像素子は、前記転送トランジスタが２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、前記長辺の各々にＭ個の前記転送トランジスタが、前記ｘ軸に対して線対称となる位置にそれぞれ対向して配置されていることを特徴とする。

本発明の距離画像撮像素子は、前記転送トランジスタのチャネル長が、前記電荷排出トランジスタのチャネル長より長いことを特徴とする。

本発明の距離画像撮像素子は、前記転送トランジスタのチャネル領域の全部又は一部にｎ型不純物によるチャネルドープがなされていることを特徴とする。

本発明の距離画像撮像素子は、前記画素回路の前記光が入射される面側にマイクロレンズが形成されており、当該マイクロレンズの光軸が、前記光電変換素子の入射面に垂直で、かつ当該入射面の中心を貫通することを特徴とする。

本発明の距離画像撮像装置は、上記距離画像撮像素子のいずれかの距離画像撮像素子が備えられた受光部と、前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部とを備えることを特徴とする。

以上説明したように、本発明によれば、電荷を排出する際に排出不良を発生し難くすることができる。

本発明の第１の実施形態の距離画像撮像装置の概略構成を示したブロック図である。 本発明の第１の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。 本発明の第１の実施形態の距離画像撮像装置１に用いられる個体撮像素子である距離画像センサ３２（距離画像撮像素子）の受光領域３２０内に配置された画素回路３２１の構成の一例を示した回路図である。 第１の実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。 図４における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。 転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。 電荷排出トランジスタＧＤによる光電変換素子ＰＤから電源ＶＤＤへの電荷の排出について説明する図である。 第２の実施形態における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。 第２の実施形態における転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。 第３の実施形態における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。 第３の実施形態における転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。 第４の実施形態における画素回路３２１の光電変換素子ＰＤとマイクロレンズＭＬとの位置関係を示す図である。 複数の画素回路３２１が配置された受光領域３２０の一部分におけるレンズアレイを示す平面図である。 図１０におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。 図１０におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。

＜第１の実施形態＞
以下、本発明の第１の実施形態について、図面を参照して説明する。
図１は、距離画像撮像装置１の概略構成を示したブロック図である。距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とを備える。なお、図１には、距離画像撮像装置１において距離を測定する対象物である被写体Ｓも併せて示している。距離画像撮像素子は、例えば、受光部３における距離画像センサ３２（後述）である。

光源部２は、距離画像処理部４からの制御に従って、距離画像撮像装置１において距離を測定する対象の被写体Ｓが存在する撮影対象の空間に光パルスＰＯを照射する。光源部２は、例えば、垂直共振器面発光レーザー（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）などの面発光型の半導体レーザーモジュールである。光源部２は、光源装置２１と、拡散板２２とを備える。

光源装置２１は、被写体Ｓに照射する光パルスＰＯとなる近赤外の波長帯域（例えば、波長が８５０ｎｍ～９４０ｎｍの波長帯域）のレーザー光を発光する光源である。光源装置２１は、例えば、半導体レーザー発光素子である。光源装置２１は、タイミング制御部４１からの制御に応じて、パルス状のレーザー光を発光する。
拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体Ｓに照射する面の広さに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして出射され、被写体Ｓに照射される。

受光部３は、距離画像撮像装置１において距離を測定する対象の被写体Ｓによって反射された光パルスＰＯの反射光ＲＬを受光し、受光した反射光ＲＬに応じた画素信号を出力する。受光部３は、レンズ３１と、距離画像センサ３２とを備える。
レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域に備えた画素回路に受光（入射）させる。

距離画像センサ３２は、距離画像撮像装置１に用いられる撮像素子である。距離画像センサ３２は、二次元の受光領域に複数の画素を備える。距離画像センサ３２のそれぞれの画素回路（画素回路３２１）の中に、１つの光電変換素子と、この１つの光電変換素子に対応する複数の電荷蓄積部と、それぞれの電荷蓄積部に電荷を振り分ける構成要素とが設けられる。

距離画像センサ３２は、タイミング制御部４１からの制御に応じて、光電変換素子が発生した電荷をそれぞれの電荷蓄積部に振り分ける。また、距離画像センサ３２は、電荷蓄積部に振り分けられた電荷量に応じた画素信号を出力する。距離画像センサ３２には、複数の画素回路が二次元の行列状に配置されており、それぞれの画素回路の対応する１フレーム分の画素信号を出力する。

距離画像処理部４は、距離画像撮像装置１を制御し、被写体Ｓまでの距離を演算する。距離画像処理部４は、タイミング制御部４１と、距離演算部４２とを備える。
タイミング制御部４１は、距離の測定に要する様々な制御信号を出力するタイミングを制御する。ここでの様々な制御信号とは、例えば、光パルスＰＯの照射を制御する信号や、反射光ＲＬを複数の電荷蓄積部に振り分ける信号、１フレームあたりの振り分け回数を制御する信号などである。振り分け回数とは、電荷蓄積部ＣＳ（図３参照）に電荷を振り分ける処理を繰返す回数である。

距離演算部４２は、距離画像センサ３２から出力された画素信号に基づいて、被写体Ｓまでの距離を演算した距離情報を出力する。距離演算部４２は、複数の電荷蓄積部ＣＳに蓄積された電荷量に基づいて、光パルスＰＯを照射してから反射光ＲＬを受光するまでの遅延時間Ｔｄを算出する。距離演算部４２は、算出した遅延時間Ｔｄに応じて、距離画像撮像装置１から被写体Ｓまでの距離を演算する。

このような構成によって、距離画像撮像装置１では、光源部２が被写体Ｓに照射した近赤外の波長帯域の光パルスＰＯが被写体Ｓによって反射された反射光ＲＬを受光部３が受光し、距離画像処理部４が、被写体Ｓと距離画像撮像装置１との距離を測定した距離情報を出力する。
なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。

次に、距離画像撮像装置１において撮像素子として用いられる距離画像センサ３２の構成について説明する。図２は、撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。
図２に示すように、距離画像センサ３２は、例えば、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、振り分け動作を有した垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５とを備える。

受光領域３２０は、複数の画素回路３２１が配置された領域であって、図２では、８行８列に二次元の行列状に配置された例を示している。画素回路３２１は、受光した光量に相当する電荷を蓄積する。制御回路３２２は、例えば、距離画像処理部４のタイミング制御部４１からの指示に応じて、距離画像センサ３２の構成要素の動作を制御する。

垂直走査回路３２３は、制御回路３２２からの制御に応じて、受光領域３２０に配置された画素回路３２１を行ごとに制御する回路である。垂直走査回路３２３は、画素回路３２１の電荷蓄積部ＣＳそれぞれに蓄積された電荷量に応じた電圧信号を画素信号処理回路３２５に出力させる。

画素信号処理回路３２５は、制御回路３２２からの制御に応じて、それぞれの列の画素回路３２１から出力された電圧信号に対して、予め定めた信号処理（例えば、ノイズ抑圧処理やＡ／Ｄ変換処理など）を行う。
水平走査回路３２４は、制御回路３２２からの制御に応じて、画素信号処理回路３２５から出力される信号を、順次、時系列に出力させる回路である。これにより、１フレーム分蓄積された電荷量に相当する画素信号が、距離画像処理部４に順次出力される。以下の説明においては、画素信号処理回路３２５がＡ／Ｄ変換処理を行い、画素信号がデジタル信号であるものとして説明する。

ここで、距離画像センサ３２に備える受光領域３２０内に配置された画素回路３２１の構成について説明する。図３は、画素回路３２１の構成の一例を示した回路図である。図３の画素回路３２１は、４つの画素信号読み出し部を備えた構成例である。

画素回路３２１は、１つの光電変換素子ＰＤと、電荷排出トランジスタＧＤ（後述するＧＤ１、ＧＤ２）と、対応する出力端子Ｏから電圧信号を出力する４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）とを備える。画素信号読み出し部ＲＵのそれぞれは、転送トランジスタＧと、フローティングディフュージョンＦＤと、電荷蓄積容量Ｃと、リセットトランジスタＲＴと、ソースフォロアトランジスタＳＦと、選択トランジスタＳＬとを備える。フローティングディフュージョンＦＤと電荷蓄積容量Ｃとは、電荷蓄積部ＣＳを構成している。

図３に示した画素回路３２１において、出力端子Ｏ１から電圧信号を出力する画素信号読み出し部ＲＵ１は、転送トランジスタＧ１（転送ＭＯＳトランジスタ）と、フローティングディフュージョンＦＤ１と、電荷蓄積容量Ｃ１と、リセットトランジスタＲＴ１と、ソースフォロアトランジスタＳＦ１と、選択トランジスタＳＬ１とを備える。画素信号読み出し部ＲＵ１では、フローティングディフュージョンＦＤ１と電荷蓄積容量Ｃ１とによって電荷蓄積部ＣＳ１が構成されている。画素信号読み出し部ＲＵ２、ＲＵ３及びＲＵ４も同様の構成である。

光電変換素子ＰＤは、入射した光を光電変換して、入射した光（入射光）に応じた電荷を発生させ、発生させた電荷を蓄積する埋め込み型のフォトダイオードである。本実施形態においては、入射光は測定対象の空間から入射される。
画素回路３２１では、光電変換素子ＰＤが入射光を光電変換して発生させた電荷を４つの電荷蓄積部ＣＳ（ＣＳ１からＣＳ４）のそれぞれに振り分け、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号を、画素信号処理回路３２５に出力する。
また、距離画像センサ３２に配置される画素回路の構成は、図３に示したような、４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）を備えた構成に限定されるものではなく、画素信号読み出し部ＲＵが２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の複数の画素信号読み出し部ＲＵを備えた構成の画素回路でもよい。すなわち、２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の転送トランジスタＧが備えられた構成の画素回路でもよい。

上記距離画像撮像装置１の画素回路３２１の駆動において、光パルスＰＯが照射時間Ｔｏで照射され、遅延時間Ｔｄ遅れて反射光ＲＬが距離画像センサ３２に受光される。垂直走査回路３２３は、光パルスＰＯの照射に同期させて、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の順に、光電変換素子ＰＤに発生する電荷を振り替えて、それぞれに蓄積させる。
このとき、垂直走査回路３２３は、光電変換素子ＰＤから電荷を電荷蓄積部ＣＳ１に転送する転送経路上に設けられた転送トランジスタＧ１をオン状態にする。これにより、光電変換素子ＰＤにより光電変換された電荷が、転送トランジスタＧ１を介して電荷蓄積部ＣＳ１に蓄積される。その後、垂直走査回路３２３は、転送トランジスタＧ１をオフ状態にする。これにより、電荷蓄積部ＣＳ１への電荷の転送が停止される。このようにして、垂直走査回路３２３は、電荷蓄積部ＣＳ１に電荷を蓄積させる。他の電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４においても同様である。

このとき、電荷蓄積部ＣＳに電荷の振り分けを行なう電荷蓄積期間において、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４の各々が、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４それぞれに供給される蓄積周期が繰返される。
そして、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々を介して、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに、光電変換素子ＰＤから入射光に対応した電荷が転送される。電荷蓄積期間に複数の蓄積周期が繰返される。
これにより、電荷蓄積期間における電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期毎に、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに電荷が蓄積される。

また、垂直走査回路３２３は、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期を繰返す際、電荷蓄積部ＣＳ４に対する電荷の転送（振替）が終了した後、光電変換素子ＰＤから電荷を排出する排出経路上に設けられた電荷排出トランジスタＧＤをオンさせる。
これにより、電荷排出トランジスタＧＤは、電荷蓄積部ＣＳ１に対する蓄積周期が開始される前に、直前の電荷蓄積部ＣＳ４の蓄積周期の後に光電変換素子ＰＤに発生した電荷を破棄する（すなわち、光電変換素子ＰＤをリセットさせる）。

そして、垂直走査回路３２３は、受光領域３２０内に配置された全ての画素回路３２１の各々から、それぞれ電圧信号を画素信号処理回路３２５に、画素回路３２１の行（横方向の配列）単位で順次出力させる。
そして、画素信号処理回路３２５は、入力される電圧信号の各々に対してＡ／Ｄ変換処理などの信号処理を行ない、水平走査回路３２４に対して出力する。
水平走査回路３２４は、信号処理を行った後の電圧信号を、受光領域３２０の列の順番に、順次、距離演算部４２に出力させる。

上述したような、垂直走査回路３２３による電荷蓄積部ＣＳへ電荷の蓄積と光電変換素子ＰＤが光電変換した電荷の破棄とが、１フレームに渡って繰り返し行われる。これにより、所定の時間区間に距離画像撮像装置１に受光された光量に相当する電荷が、電荷蓄積部ＣＳのそれぞれに蓄積される。水平走査回路３２４は、電荷蓄積部ＣＳのそれぞれに蓄積された、１フレーム分の電荷量に相当する電気信号を、距離演算部４２に出力する。

光パルスＰＯを照射するタイミングと、電荷蓄積部ＣＳ（ＣＳ１からＣＳ４）のそれぞれに電荷を蓄積させるタイミングとの関係から、電荷蓄積部ＣＳ１には、光パルスＰＯを照射する前の背景光などの外光成分に相当する電荷量が保持される。また、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４には、反射光ＲＬ、及び外光成分に相当する電荷量が振り分けられて保持される。電荷蓄積部ＣＳ２及びＣＳ３、あるいは電荷蓄積部ＣＳ３及びＣＳ４に振り分けられる電荷量の配分（振り分け比率）は、光パルスＰＯが被写体Ｓに反射して距離画像撮像装置１に入射されるまでの遅延時間Ｔｄに応じた比率となる。

距離演算部４２は、この原理を利用して、以下の（１）あるいは（２）式により、遅延時間Ｔｄを算出する。
Ｔｄ＝Ｔｏ×（Ｑ３－Ｑ１）／（Ｑ２＋Ｑ３－２×Ｑ１） …（１）
Ｔｄ＝Ｔｏ＋Ｔｏ×（Ｑ４－Ｑ１）／（Ｑ３＋Ｑ４－２×Ｑ１） …（２）
ここで、Ｔｏは光パルスＰＯが照射された期間、Ｑ１は電荷蓄積部ＣＳ１に蓄積された電荷量、Ｑ２は電荷蓄積部ＣＳ２に蓄積された電荷量、Ｑ３は電荷蓄積部ＣＳ３に蓄積された電荷量、Ｑ４は電荷蓄積部ＣＳ４に蓄積された電荷量を示す。距離演算部４２は、例えば、Ｑ４＝Ｑ１である場合、（１）式で遅延時間Ｔｄを算出し、一方、Ｑ２＝Ｑ１である場合、（２）式で遅延時間Ｔｄを算出する。

（１）式においては、電荷蓄積部ＣＳ２及びＣＳ３には反射光により発生された電荷が蓄積されるが、電荷蓄積部ＣＳ４には蓄積されない。一方、（２）式においては、電荷蓄積部ＣＳ３及びＣＳ４には反射光により発生された電荷が蓄積されるが、電荷蓄積部ＣＳ２には蓄積されない。
なお、（１）式あるいは（２）式では、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４に蓄積される電荷量のうち、外光成分に相当する成分が、電荷蓄積部ＣＳ１に蓄積された電荷量と同量であることを前提とする。

距離演算部４２は、（１）式あるいは（２）式で求めた遅延時間に、光速（速度）を乗算させることにより、被写体Ｓまでの往復の距離を算出する。
そして、距離演算部４２は、上記で算出した往復の距離を１／２とすることにより、被写体Ｓまでの距離を求める。

図４は、本実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。
この図４は、画素回路３２１のレイアウトパターンを示している。
また、図４においては、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３及びＳＦ４と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３及びＲＴ４と、電荷排出トランジスタＧＤ１及びＧＤ２と、光電変換素子ＰＤとの各々のパターンの配置が示されている。上述したトランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。

例えば、リセットトランジスタＲＴ１は、ｐ型の半導体基板上において、ドレインＲＴ１＿Ｄ（ｎ拡散層（ｎ型不純物の拡散層））と、ソースＲＴ１＿Ｓ（ｎ拡散層）とゲートＲＴ１＿Ｇとの各々で構成されている。
また、コンタクトＲＴ１＿Ｃは、リセットトランジスタＲＴ１のドレインＲＴ１＿Ｄ（ｎ拡散層）と、ソースＲＴ１＿Ｓ（ｎ拡散層）との各々の拡散層に設けられた、不図示の配線と接続するコンタクトを示すパターンである。他の転送トランジスタＧ１からＧ４、ソースフォロアトランジスタＳＦ１からＳＦ４、選択トランジスタＳＬ１からＳＬ４、リセットトランジスタＲＴ２からＲＴ４、電荷排出トランジスタＧＤ１及びＧＤ２も同様の構成をしている。

光電変換素子ＰＤは、長方形の形状で形成されており、長辺ＰＤＬ１と、長辺ＰＤＬ１に平行に対向する長辺ＰＤＬ２と、短辺ＰＤＳ１と、短辺ＰＤＳ１に平行に対向する短辺ＰＤＳ２とから成る。
ここで、ｘ軸は、光電変換素子ＰＤの長方形のパターンにおいて、当該長方形の短辺ＰＤＳ１（及びＰＤＳ２）に対して直交し（すなわち、長方形の長辺ＰＤＬ１、ＰＤＬ２に平行であり）、長方形の中心Ｏを通る軸である。また、ｙ軸は、ｘ軸に直交し、すなわち長方形の長辺ＰＤＬ１（及びＰＤＬ２）に直交し（長方形の短辺ＰＤＳ１、ＰＤＳ２に平行であり）、長方形の中心Ｏを通る軸である。

電荷排出トランジスタＧＤ１は、長辺ＰＤＬ１におけるｙ軸上に配置される。
電荷排出トランジスタＧＤ２は、長辺ＰＤＬ２におけるｙ軸上に配置される。
電荷排出トランジスタＧＤ２は、電荷排出トランジスタＧＤ１と、ｘ軸に対して線対称となる位置に配置される。すなわち、電荷排出トランジスタＧＤ２は、長辺ＰＤＬ２におけるｙ軸上に、電荷排出トランジスタＧＤ１とｘ軸に対して線対称となるように配置される。

上述したように、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｙ軸上に配置され、かつｘ軸から同一の距離に配置される。したがって、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、光電変換素子ＰＤの中心Ｏから同一の距離に配置されている。
電荷排出トランジスタＧＤ１及びＧＤ２の各々が長辺ＰＤＬ１又はＰＤＬ２におけるｙ軸上に配置することにより、電荷排出トランジスタＧＤ１及びＧＤ２の各々を短辺ＰＤＳ１又はＰＤＳ２に配置した場合より、光電変換素子ＰＤの中心Ｏから電荷排出トランジスタＧＤ１及びＧＤ２までの距離を短くすることができる。したがって、排出特性を向上させて排出不良が発生し難くすることができる。

転送トランジスタＧ１及びＧ２は、電荷排出トランジスタＧＤ１を挟んで、ｙ軸に対して線対称となる位置に配置される。
転送トランジスタＧ３及びＧ４は、電荷排出トランジスタＧＤ２を挟んで、ｙ軸に対して線対称となる位置に配置される。
転送トランジスタＧ３及びＧ４は、転送トランジスタＧ１及びＧ２と、ｘ軸に対して線対称となる位置に配置される。

上述したように、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々は、それぞれｘ軸から同一の距離に配置され、かつ光電変換素子ＰＤの中心Ｏからも同一の距離に配置されている。
また、転送トランジスタＧ１からＧ４の各々は、同一のサイズ（チャネル長及びチャネル幅が同一）であり、同様のトランジスタ特性を有している。
これにより、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）とすることができ、電荷蓄積部ＣＳ１からＣＳ４の各々に同一の転送特性にて電荷を蓄積させることが可能となる。したがって、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。

リセットトランジスタＲＴ１及びＲＴ２の各々は、リセットトランジスタＲＴ３、ＲＴ４それぞれと、ｘ軸に対して線対称に配置されている。
また、ソースフォロアトランジスタＳＦ１及びＳＦ２の各々は、ソースフォロアトランジスタＳＦ３及びＳＦ４それぞれと、ｘ軸に対して線対称に配置されている。
また、選択トランジスタＳＬ１及びＳＬ２の各々は、選択トランジスタＳＬ３及びＳＬ４それぞれと、ｘ軸に対して線対称に配置されている。

なお、図４においては、画素回路３２１の半導体基板上における各トランジスタの各々の配置を示すものであり、配線パターン及び電荷蓄積容量（Ｃ１からＣ４）の各々は省いて示されている。したがって、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々は、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれの位置に配置されている。

図５は、図４における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
この図５は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２との配置の位置関係を示している。

電荷排出トランジスタＧＤ１は、ドレインＧＤ１＿Ｄと、ゲートＧＤ１＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。ドレインＧＤ１＿Ｄは、コンタクト及び配線を介して電源ＶＤＤと接続されている。
電荷排出トランジスタＧＤ１は、ゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ１＿Ｄに転送する。そして、ドレインＧＤ１＿Ｄは、光電変換素子ＰＤから転送された電荷を電源ＶＤＤに排出する。

電荷排出トランジスタＧＤ２は、電荷排出トランジスタＧＤ１と同様の構成であり、ドレインＧＤ２＿Ｄと、ゲートＧＤ２＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。ドレインＧＤ２＿Ｄは、コンタクト及び配線を介して電源ＶＤＤと接続されている。
電荷排出トランジスタＧＤ２は、ゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ２＿Ｄに転送する。そして、ドレインＧＤ２＿Ｄは、光電変換素子ＰＤから転送された電荷を電源ＶＤＤに排出する。

転送トランジスタＧ１は、ドレインＧ１＿ＤとしてのフローティングディフュージョンＦ１と、ゲートＧ１＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。フローティングディフュージョンＦＤ１には、電荷蓄積部ＣＳ１が形成されている。ドレインＧ１＿Ｄは、コンタクト及び配線を介して、ソースフォロアトランジスタＳＦ１のゲートＳＦ１＿Ｇ、及びリセットトランジスタＲＴ１のソースＲＴ１＿Ｓの各々に接続されている。
転送トランジスタＧ１は、ゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧ１＿ＤとしてのフローティングディフュージョンＦ１に転送する。そして、フローティングディフュージョンＦＤ１は、光電変換素子ＰＤから転送された電荷を蓄積する。
転送トランジスタＧ２、Ｇ３及びＧ４の各々は、転送トランジスタＧ１と同様の構成である。

図６は、転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
図６（ａ）は図５の画素回路３２１が形成された半導体の線分Ａ－Ａ’における断面構造を示している。
光電変換素子ＰＤは、例えば、表面にｐ＋拡散層（ｐ型不純物の拡散層）の表面保護層が設けられた埋め込み型のフォトダイオードである。

転送トランジスタＧ１は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ１のｎ＋拡散層をドレインとして形成されている。
転送トランジスタＧ１は、ソースからドレインまでの長さが、チャネル長Ｇ１＿Ｌとなるように形成される。
フローティングディフュージョンＦＤ１のｎ＋拡散層には、当該ｎ＋拡散層からの電荷の流出（放電）を抑制する（漏れ電流阻止）ためのＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）及びｐｗｅｌｌ（ｐ拡散層）が隣接して設けられている。
転送トランジスタＧ１は、ゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ１に転送する。そして、フローティングディフュージョンＦＤ１は、転送トランジスタＧ１から転送された電荷を蓄積する。

転送トランジスタＧ３は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ３のｎ＋拡散層をドレインとして形成されている。
転送トランジスタＧ１は、ソースからドレインまでの長さが、チャネル長Ｇ１＿Ｌとなるように形成される。
フローティングディフュージョンＦＤ３のｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
転送トランジスタＧ３は、ゲートＧ３＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ３に転送する。そして、フローティングディフュージョンＦＤ３は、転送トランジスタＧ３から転送された電荷を蓄積する。

図６（ｂ）は、図６（ａ）に示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を示している。図６（ｂ）は、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
図６（ｂ）においては、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、一方、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。

転送トランジスタＧ３のゲートＧ３＿Ｇが「Ｌ」レベルのため、ゲートＧ３＿Ｇの領域にはポテンシャルバリアＰＢが形成されていて、光電変換素子ＰＤから転送トランジスタＧ３のドレインであるフローティングディフュージョンＦＤ３に電荷が転送されない（ドレインに電子が流れ込まない）。
一方、転送トランジスタＧ１のゲートＧ１＿Ｇが「Ｈ」レベルのため、ゲートＧ１＿Ｇの領域はポテンシャル（電位）が上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから転送トランジスタＧ１のドレインであるフローティングディフュージョンＦＤ１に電荷が転送される（ドレインに電子が流れ込む）。

転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇのそれぞれに「Ｈ」レベルの電荷を印加した場合、ソース（光電変換素子ＰＤのｎ拡散層）からドレインＧ１＿Ｄ、Ｇ２＿Ｄ、Ｇ３＿Ｄ、Ｇ４＿Ｄのそれぞれにかけてのポテンシャルの低下の形状（ポテンシャルの傾き）は同様となる。これは、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々が、光電変換素子ＰＤの中心Ｏからの距離が同様になるように配置されているためである。
すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々から光電変換素子ＰＤの中心Ｏまでの距離が同様である場合、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々から光電変換素子ＰＤの中心Ｏ方向に対して拡散層内に延びる電界の強度を同様とすることができる。拡散層内における電界の強度を同様とすることにより、ゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇの各々の領域におけるポテンシャルの低下の形状が同様となる。
本実施形態によれば、転送トランジスタＧ２及びＧ３の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。また、転送トランジスタＧ１及びＧ４の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。
すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々が、例えば、光電変換素子ＰＤから同一の電荷量の電荷をフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれに転送した場合、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３及びＦＤ４に蓄積される電荷量は同一となる。
これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ４の各々に蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式あるいは（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。

図７は、電荷排出トランジスタＧＤによる光電変換素子ＰＤから電源ＶＤＤへの電荷の排出について説明する図である。
図７（ａ）は、図５の画素回路３２１が形成された半導体のｙ軸における断面構造を示している。
電荷排出トランジスタＧＤ１は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ拡散層をドレインＧＤ１＿Ｄとして形成されている。
電荷排出トランジスタＧＤ１は、ソースからドレインまでの長さが、チャネル長ＧＤ１＿Ｌとなるように形成される。
ドレインＧＤ１＿Ｄのｎ拡散層には、当該ｎ拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
電荷排出トランジスタＧＤ１は、ゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ１＿Ｄに転送する（光電変換素子ＰＤの電荷を電源ＶＤＤに排出する）。

電荷排出トランジスタＧＤ２は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ拡散層をドレインＧＤ２＿Ｄとして形成されている。
電荷排出トランジスタＧＤ１は、ソースからドレインまでの長さが、チャネル長ＧＤ１＿Ｌとなるように形成される。
ドレインＧＤ１＿Ｄのｎ拡散層には、当該ｎ拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
電荷排出トランジスタＧＤ２は、ゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷を、ドレインＧＤ２＿Ｄに転送する。

図７（ｂ）は、図７（ａ）に示す電荷排出トランジスタＧＤ１、光電変換素子ＰＤ及び読み出し電荷排出トランジスタＧＤ２の各々の領域におけるポテンシャルの状態を示している。図７（ｂ）は、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
図７（ｂ）においては、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、同様に、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。

電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇが「Ｈ」レベルのため、ゲートＧＤ１＿Ｇの領域はポテンシャルが上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから電荷排出トランジスタＧＤ１のドレインＧＤ１＿Ｄに電荷が転送される（ドレインＧＤ１＿Ｄに接続された電源ＶＤＤに電子が排出される）。
一方、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇが「Ｈ」レベルのため、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇと同様に、ゲートＧＤ２＿Ｇの領域にはポテンシャルバリアが形成されず、光電変換素子ＰＤから電荷排出トランジスタＧＤ１のドレインＧＤ１＿Ｄに電荷が転送される。

電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートＧＤ１＿Ｇ、及びＧＤ２＿Ｇのそれぞれに「Ｈ」レベルの電荷を印加した場合、ソース（光電変換素子ＰＤのｎ拡散層）からドレインＧＤ１＿Ｄ、及びＧＤ２＿Ｄの各々にかけてのポテンシャルの低下の形状（ポテンシャルの傾き）は同様となる。これは、電荷排出トランジスタＧＤ１及びＧＤ２の各々が、光電変換素子ＰＤの中心Ｏからの距離が同様に配置されているためである。

また、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｙ軸上に配置されているため、光電変換素子ＰＤの中心ＯからゲートＧＤ１＿Ｇ、及びＧＤ２＿Ｇまでの距離が、短い。このため、電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートＧＤ１＿Ｇ、及びＧＤ２＿Ｇのそれぞれに「Ｈ」レベルの電荷を印加した場合、ソース（光電変換素子ＰＤのｎ拡散層）からドレインＧＤ１＿Ｄ、及びＧＤ２＿Ｄの各々にかけてのポテンシャルの低下の形状（ポテンシャルの傾き）を急峻にして、電荷が移動しやすい状態を形成することができる。これにより電荷が排出されやすくして排出特性を向上させ、排出時の排出不良を発生し難くすることができる。

＜第２の実施形態＞
以下、本発明の第２の実施形態について、図面を参照して説明する。本実施形態において、転送トランジスタＧのチャネル長を、電荷排出トランジスタＧＤのチャネル長よりも長く形成する点において、上述した実施形態と相違する。

図８は、本実施形態における画素回路３２１における、光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
図８に示すように、転送トランジスタＧ１、Ｇ２、Ｇ３、及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、及びＧ４＿Ｇにおけるゲートサイズ（ｙ軸方向の長さ）は、電荷排出トランジスタＧＤのゲートサイズと比較して長くなるように形成される。

図９は、本実施形態における転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
図９（ａ）は図８の画素回路３２１が形成された半導体の線分Ａ－Ａ’における断面構造を示している。

転送トランジスタＧ１は、ソースからドレインまでの長さが、チャネル長Ｇ１＿Ｌ＃なるように形成される。チャネル長Ｇ１＿Ｌ＃は、図７（ａ）におけるチャネル長ＧＤ１＿Ｌ、及びＧＤ２＿Ｌよりも長い。

転送トランジスタＧ３は、ソースからドレインまでの長さが、チャネル長Ｇ３＿Ｌ＃なるように形成される。チャネル長Ｇ３＿Ｌ＃は、図７（ａ）におけるチャネル長ＧＤ１＿Ｌ、及びＧＤ２＿Ｌよりも長い。

図９（ｂ）は、図９（ａ）に示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を示している。図９（ｂ）は、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
図９（ｂ）においては、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、一方、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。

転送トランジスタＧ１のゲートＧ１＿Ｇが「Ｈ」レベルのため、ゲートＧ１＿Ｇの領域はポテンシャル（電位）が上昇し、光電変換素子ＰＤから転送トランジスタＧ１のドレインであるフローティングディフュージョンＦＤ１に電荷が転送される。
この場合において、チャネル長Ｇ１＿Ｌ＃が、チャネル長ＧＤ１＿Ｌ、及びＧＤ２＿Ｌよりも長く形成されているので、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加された場合、ｘ軸方向に、第１の実施形態よりも強い電界を形成することができる。このため、電荷が転送されやすくして転送特性を向上させ、転送時の転送不良を発生し難くすることができる。

＜第３の実施形態＞
以下、本発明の第３の実施形態について、図面を参照して説明する。本実施形態において、転送トランジスタＧに、ｎ型不純物をドーピング（添加）する点において、上述した実施形態と相違する。
図１０は、本実施形態における画素回路３２１における、光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
図１０に示すように、転送トランジスタＧ１、Ｇ２、Ｇ３、及びＧ４の各々のドレインＧ１＿Ｄ、Ｇ２＿Ｄ、Ｇ３＿Ｄ、及びＧ４＿Ｄにから、チャネル領域の全部又は一部にかけて、ｎ型不純物をドーピングしたドーピング領域Ｇ１＿ＤＤ、Ｇ２＿ＤＤ、Ｇ３＿ＤＤ、Ｇ４＿ＤＤを形成する。
ドーピング領域Ｇ１＿ＤＤ、Ｇ２＿ＤＤ、Ｇ３＿ＤＤ、Ｇ４＿ＤＤを形成することにより、転送トランジスタＧのチャネル長Ｇ＿Ｌが長い場合であっても、ゲートＧ＿Ｇに「Ｈ」レベルのゲート電圧を印加した場合に、チャネル領域のポテンシャル勾配を高い状態とすることができる。したがって、転送トランジスタＧにおいて電荷が転送されやすくして転送トラップを抑制することができる。

図１１は、本実施形態における転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
図１１（ａ）は図１０の画素回路３２１が形成された半導体の線分Ａ－Ａ’における断面構造を示している。

ドーピング領域Ｇ１＿ＤＤは、光電変換素子ＰＤのｎ拡散層（ソース）とフローティングディフュージョンＦＤ１のｎ＋拡散層（ドレイン）の間の領域、及びフローティングディフュージョンＦＤ１のｎ＋拡散層を囲む領域に、ｎ型不純物をドーピングすることにより形成される。
ドーピング領域Ｇ３＿ＤＤは、光電変換素子ＰＤのｎ拡散層（ソース）とフローティングディフュージョンＦＤ３のｎ＋拡散層（ドレイン）の間の領域、及びフローティングディフュージョンＦＤ３のｎ＋拡散層を囲む領域に、ｎ型不純物をドーピングすることにより形成される。

図１１（ｂ）は、図１１（ａ）に示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を示している。図１１（ｂ）は、図６（ｂ）と同様に、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
図１１（ｂ）においては、図６（ｂ）と同様に、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。

図１１（ｂ）には、ゲートＧ１＿ＧからフローティングディフュージョンＦＤ１までの領域に、ポテンシャルカーブＰＣが形成されることが示されている。ポテンシャルカーブＰＣの実線は本実施形態のポテンシャルの状態を示している。ポテンシャルカーブＰＣの点線は図６のポテンシャルの状態を示している。本実施形態では、ゲートＧ１＿ＧからフローティングディフュージョンＦＤ１にかけて、ドーピング領域Ｇ１＿ＤＤが形成されているため、図６（ｂ）よりもポテンシャル（電位）が急峻に上昇するポテンシャルカーブＰＣが形成される。

＜第４の実施形態＞
以下、本発明の第４の実施形態について、図面を参照して説明する。
第４の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図４に示す画素回路３２１の各々に対して、集光用のマイクロレンズが設けられた構成となっている。
図１２は、画素回路３２１の光電変換素子ＰＤとマイクロレンズＭＬとの位置関係を示す図である。
マイクロレンズＭＬは、所定の樹脂材料を熱変形することにより生成されており、平面視において、画素回路３２１の配置領域に対して重なる位置に形成されている。
また、マイクロレンズＭＬは、光軸（マイクロレンズＭＬの中心）が、光電変換素子ＰＤの中心Ｏと平面視において重なる位置に、画素回路３２１の各々に設けられている。

図１３は、複数の画素回路３２１が配置された受光領域３２０の一部分におけるレンズアレイを示す平面図である。
受光領域３２０における３×３の一部分におけるマイクロレンズＭＬがレンズアレイとして作成された、画素回路３２１とマイクロレンズＭＬとの配置関係を示している。
ここで、マイクロレンズアレイにおけるマイクロレンズＭＬの各々の光軸は、平面視においてそれぞれが重なる画素回路３２１の中心Ｏと重なっている。

図１４は、図１３におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
この図１４は、図１３における線分Ｂ－Ｂ’における画素回路３２１のアレイの断面の形状を示している。また、図１１における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された面から光を入射するＦＳＩ（Ｆｒｏｎｔ Ｓｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ：表面照射）型である。

そして、半導体層５０１の上部に、絶縁層により絶縁された配線層５０２があり、当該配線層５０２の上部にパッシベーションである誘電体層５０３が形成されている。そして、上記マイクロレンズＭＬのレンズアレイ（マイクロレンズアレイ）は、誘電体層５０３の上部に形成されている。
マイクロレンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。

図１５は、図１３におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
この図１５は、図１３における線分Ｂ－Ｂ’における画素回路３２１のレンズアレイの断面の形状を示している。また、図１２における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された裏面から光を入射するＢＳＩ（Ｂａｃｋ Ｓｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ：表面照射）型である。

そして、半導体層５０１の上部に絶縁層により絶縁された配線層５０２が形成されており、当該半導体層５０１の下部にパッシベーションである誘電体層５０４が形成されている。そして、上記マイクロレンズＭＬのレンズアレイは、誘電体層５０４の下部に形成されている。
レンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。

上述した構成により、本実施形態によれば、マイクロレンズＭＬにより、画素回路３２１に入射される光が集光され、光電変換素子ＰＤに照射されるため、画素回路３２１に入射される光を効率的に光電変換することが可能となり、入射する光に対する感度を向上させることができる。
本実施形態においては、第１の実施形態の画素回路３２１に対するマイクロレンズＭＬの配置を説明したが、第２の実施形態及び第３の実施形態の画素回路３２１に対しても適用することができ、入射する光に対する感度を向上させることができる。

１…距離画像撮像装置
２…光源部
３…受光部
３１…レンズ
３２…距離画像センサ（距離画像撮像素子）
３２１…画素回路
３２２…制御回路
３２３…垂直走査回路
３２４…水平走査回路
３２５…画素信号処理回路
４…距離画像処理部
４１…タイミング制御部
４２…距離演算部
ＣＳ…電荷蓄積部
ＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４…フローティングディフュージョン
Ｇ１，Ｇ２，Ｇ３，Ｇ４…転送トランジスタ
ＧＤ１，ＧＤ２…電荷排出トランジスタ
ＭＬ…マイクロレンズ
ＰＤ…光電変換素子
ＰＯ…光パルス
ＲＴ１，ＲＴ２，ＲＴ３，ＲＴ４…リセットトランジスタ
Ｓ…被写体
ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４…ソースフォロアトランジスタ
ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４…選択トランジスタ

Claims (6)

1. 測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であり、
   前記光電変換素子の表面における平面視の形状が長方形であり、
   前記電荷排出トランジスタが２個設けられ、
   前記光電変換素子の長辺における前記光電変換素子の短辺に平行で当該光電変換素子の中心を通るｙ軸に、前記長辺に平行で当該光電変換素子の中心を通るｘ軸に対して線対称となる位置に、２個の前記電荷排出トランジスタが対向して配置されている
   ことを特徴とする距離画像撮像素子。
2. 前記転送トランジスタが２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、
   前記長辺の各々にＭ個の前記転送トランジスタが、前記ｘ軸に対して線対称となる位置にそれぞれ対向して配置されている
   請求項１に記載の距離画像撮像素子。
3. 前記転送トランジスタのチャネル長が、前記電荷排出トランジスタのチャネル長より長い
   ことを特徴とする請求項１または請求項２に記載の距離画像撮像素子。
4. 前記転送トランジスタのチャネル領域の全部又は一部にｎ型不純物によるチャネルドープがなされている
   ことを特徴とする請求項１から請求項３のいずれか一項に記載の距離画像撮像素子。
5. 前記画素回路の前記光が入射される面側にマイクロレンズが形成されており、当該マイクロレンズの光軸が、前記光電変換素子の入射面に垂直で、かつ当該入射面の中心を貫通する
   ことを特徴とする請求項１から請求項４のいずれか一項に記載の距離画像撮像素子。
6. 請求項１から請求項５のいずれか一項に記載の距離画像撮像素子が備えられた受光部と、
   前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部と
   を備えることを特徴とする距離画像撮像装置。

Images