WO2024127960A1 - 距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法 - Google Patents

距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法 Download PDF

Info

Publication number
WO2024127960A1
WO2024127960A1 PCT/JP2023/042338 JP2023042338W WO2024127960A1 WO 2024127960 A1 WO2024127960 A1 WO 2024127960A1 JP 2023042338 W JP2023042338 W JP 2023042338W WO 2024127960 A1 WO2024127960 A1 WO 2024127960A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
transistor
distance image
photoelectric conversion
conversion element
Prior art date
Application number
PCT/JP2023/042338
Other languages
English (en)
French (fr)
Inventor
優 大久保
Original Assignee
Ｔｏｐｐａｎホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｔｏｐｐａｎホールディングス株式会社 filed Critical Ｔｏｐｐａｎホールディングス株式会社
Publication of WO2024127960A1 publication Critical patent/WO2024127960A1/ja

Links

Images

Definitions

  • the present invention relates to a distance image pickup element, a distance image pickup device, and a distance image pickup method.
  • a photoelectric conversion element converts the amount of light incident on it into an electric charge, and stores the converted electric charge in a charge accumulation section. Therefore, in order to transfer the electric charge from the photoelectric conversion element to the charge accumulation section, each charge accumulation section is provided with a charge transfer gate (transistor) that transfers the electric charge.
  • a charge discharge gate is provided that discharges the electric charge converted by the photoelectric conversion element during a period (drain period) in which the electric charge is discharged without being stored.
  • the number of charge transfer gates or charge discharge gates driven at the time of switching may differ between the timing at which the discharged charge is switched to be stored in a certain charge storage section and the timing at which the charge stored in a certain charge storage section is switched to be stored in another charge storage section.
  • the characteristics of the control pulse that controls the discharge or accumulation of charge may change due to the load that varies depending on the timing when driving the transistor. If the characteristics of the control pulse change, the duration of the accumulation time for accumulating charge in each charge accumulation section will fluctuate, which will cause a deterioration in the accuracy of measuring distance.
  • the present invention was made in consideration of these circumstances, and provides a distance image capture element, a distance image capture device, and a distance image capture method that can drive a charge transfer gate or a charge discharge gate so that the accumulation time for accumulating charge in each charge accumulation section is constant.
  • the distance image capture element of the present disclosure has a pixel circuit formed on a semiconductor substrate, the pixel circuit including at least a photoelectric conversion element that generates a charge according to light incident from the space to be measured, a charge accumulation section that accumulates the charge, a charge transfer transistor provided on a transfer path that transfers the charge from the photoelectric conversion element to the charge accumulation section, and a charge discharge transistor provided on a discharge path that discharges the charge from the photoelectric conversion element.
  • the photoelectric conversion element has a rectangular shape in a planar view on its surface, 2M (M is an integer, M ⁇ 2) of the charge transfer transistors are provided, 2N (N is an integer, N ⁇ 1) of the charge discharge transistors are provided, and at least one of the 2N charge discharge transistors is floating and not electrically connected to the photoelectric conversion element.
  • the distance image capture element of the present disclosure may be configured such that M charge transfer transistors are formed facing each other on each of the long sides of the photoelectric conversion element, and the charge discharge transistor is provided on the short side of the photoelectric conversion element, so as to be linearly symmetrical with respect to an x-axis that is parallel to the long sides and passes through the center of the photoelectric conversion element.
  • the charge transfer transistor may be formed in a position that is parallel to the short side and symmetrical with respect to the y-axis that passes through the center of the photoelectric conversion element.
  • the charge storage section may be formed symmetrically with respect to the x-axis.
  • the distance image capture device disclosed herein includes a light receiving unit including a distance image capture element on a semiconductor substrate, the pixel circuit having at least a photoelectric conversion element that generates a charge according to light incident from a space to be measured, a charge storage unit that stores the charge, a charge transfer transistor provided on a transfer path that transfers the charge from the photoelectric conversion element to the charge storage unit, and a charge discharge transistor provided on a discharge path that discharges the charge from the photoelectric conversion element, and a distance image processing unit that controls the driving of the charge transfer transistor and the charge discharge transistor in the distance image capture element.
  • the photoelectric conversion element has a rectangular shape in a plan view on its surface, 2M (M is an integer, M ⁇ 2) of the charge transfer transistors are provided, and 2N (N is an integer, N ⁇ 1) of the charge discharge transistors are provided, and the distance image processing unit maintains at least one of the 2N charge discharge transistors in an off state regardless of whether the charge is discharged or stored.
  • the distance image processing unit when discharging the charge, may turn on a first charge discharging transistor of the 2N charge discharging transistors and turn off other charge discharging transistors other than the first charge discharging transistor of the 2N charge discharging transistors, and when switching from the state of discharging the charge to the state of storing the charge, the first charge discharging transistor may be turned off, the charge transfer transistor may be turned on, and the other charge discharging transistors may be maintained in the off state.
  • the distance image capture device of the present disclosure may include two charge draining transistors, the distance image processing unit alternately executes a first drive control and a second drive control for each predetermined number of drives, the first drive control controls a first charge draining transistor of the two charge draining transistors to be switched to an off state when the charge transfer transistor is switched to an on state, and maintains a second charge draining transistor of the two charge draining transistors, different from the first charge draining transistor, in an off state regardless of whether the charge transfer transistor is on or off, and the second drive control controls the second charge draining transistor to be switched to an off state when the charge transfer transistor is switched to an on state, and maintains the first charge draining transistor in an off state regardless of whether the charge transfer transistor is on or off.
  • the distance image capturing method disclosed herein is a distance image capturing method performed by a distance image capturing device that includes a photoelectric conversion element that generates a charge according to light incident from a space to be measured, a charge storage unit that stores the charge, a charge transfer transistor provided on a transfer path that transfers the charge from the photoelectric conversion element to the charge storage unit, and a distance image processing unit that controls the driving of the charge transfer transistor and the charge drain transistor in the distance image capturing element, the photoelectric conversion element having a rectangular shape in a planar view on its surface, 2M (M is an integer, M ⁇ 2) of the charge transfer transistors, and 2N (N is an integer, N ⁇ 1) of the charge drain transistors, and the distance image processing unit maintains at least one of the 2N charge drain transistors in an off state regardless of whether the charge is drained or stored.
  • a distance image capturing device that includes a photoelectric conversion element that generates a charge according to light incident from a space to be measured, a charge storage unit that stores the charge
  • the charge transfer gate or the charge discharge gate can be driven so that the accumulation time for accumulating charge in each charge accumulation section is constant.
  • FIG. 1 is a block diagram showing an example of the configuration of a distance image capturing device 1 according to an embodiment
  • FIG. 2 is a block diagram showing an example of the configuration of a distance image pickup element (distance image sensor 32) according to the embodiment.
  • FIG. 2 is a circuit diagram showing a configuration example of a pixel circuit 321 according to an embodiment.
  • 4 is a diagram showing an example of a layout pattern of a pixel circuit 321 according to an embodiment.
  • FIG. FIG. 5 is a diagram for explaining the arrangement relationship of each transistor in FIG. 4 .
  • 4 is a timing chart showing an example of timing for driving a pixel circuit 321 according to the embodiment.
  • 4 is a timing chart showing an example of timing for driving a pixel circuit 321 according to the embodiment.
  • FIG. 4 is a timing chart showing an example of timing for driving a pixel circuit 321 according to the embodiment.
  • FIG. 13 is a diagram showing an example in which a pixel circuit 321 according to an embodiment is driven.
  • 5 is a flowchart showing the flow of processing performed by a distance image processing unit 4 of the embodiment.
  • Fig. 1 is a block diagram showing an example configuration of a distance image capturing device 1.
  • the distance image capturing device 1 includes, for example, a light source unit 2, a light receiving unit 3, and a distance image processing unit 4.
  • Fig. 1 also shows an object OB, which is an object to which the distance is measured in the distance image capturing device 1.
  • the distance image capturing element is, for example, a distance image sensor 32 (described below) in the light receiving unit 3.
  • the light source unit 2 under the control of the distance image processing unit 4, irradiates a light pulse PO into the space of the subject to be photographed, in which the subject OB, the distance of which is to be measured in the distance image capturing device 1, exists.
  • the light source unit 2 is, for example, a surface-emitting semiconductor laser module such as a vertical cavity surface-emitting laser (VCSEL).
  • the light source unit 2 includes a light source device 21 and a diffusion plate 22.
  • the light source device 21 is a light source that emits laser light in the near-infrared wavelength band (for example, a wavelength band of 850 nm to 940 nm) that becomes the light pulse PO to be irradiated to the subject OB.
  • the light source device 21 is, for example, a semiconductor laser light-emitting element.
  • the light source device 21 emits pulsed laser light in response to control from the timing control unit 41.
  • the diffusion plate 22 is an optical component that diffuses the laser light in the near-infrared wavelength band emitted by the light source device 21 to the width of the surface to be irradiated to the subject OB.
  • the pulsed laser light diffused by the diffusion plate 22 is emitted as a light pulse PO and is irradiated to the subject OB.
  • the light receiving unit 3 receives reflected light RL of the light pulse PO reflected by the object OB, the distance of which is to be measured in the distance image capturing device 1, and outputs a pixel signal corresponding to the received reflected light RL.
  • the light receiving unit 3 includes a lens 31 and a distance image sensor 32.
  • the lens 31 is an optical lens that guides the incident reflected light RL to the distance image sensor 32.
  • the lens 31 emits the incident reflected light RL to the distance image sensor 32 side, and causes it to be received (incident) by a pixel circuit provided in the light receiving area of the distance image sensor 32.
  • the distance image sensor 32 is an imaging element used in the distance image capturing device 1.
  • the distance image sensor 32 has multiple pixels in a two-dimensional light receiving area.
  • Each pixel circuit (pixel circuit 321) of the distance image sensor 32 is provided with one photoelectric conversion element, multiple charge storage units corresponding to this one photoelectric conversion element, and components that distribute charge to each charge storage unit.
  • the distance image sensor 32 distributes the charge generated by the photoelectric conversion element to each charge accumulation section according to the control from the timing control section 41.
  • the distance image sensor 32 also outputs a pixel signal according to the amount of charge distributed to the charge accumulation section.
  • the distance image sensor 32 has multiple pixel circuits arranged in a two-dimensional matrix, and outputs a pixel signal for one frame corresponding to each pixel circuit.
  • the distance image processing unit 4 controls the distance image capturing device 1 and calculates the distance to the subject OB.
  • the distance image processing unit 4 includes a timing control unit 41 and a distance calculation unit 42.
  • the timing control unit 41 controls the timing of outputting various control signals required for measuring distance.
  • the various control signals here include, for example, a signal that controls the irradiation of the light pulse PO, a signal that distributes the reflected light RL to multiple charge accumulation units, a signal that discharges charge so that light such as background light received by the light receiving unit 3 is not accumulated in the charge accumulation unit, and a signal that controls the number of distributions per frame.
  • the number of distributions is the number of times that the process of distributing charge to the charge accumulation units CS (see Figure 3) is repeated.
  • the distance calculation unit 42 outputs distance information that calculates the distance to the subject OB based on the pixel signal output from the distance image sensor 32.
  • the distance calculation unit 42 calculates the delay time Td from when the light pulse PO is emitted until when the reflected light RL is received based on the amount of charge accumulated in the multiple charge accumulation units CS.
  • the distance calculation unit 42 calculates the distance from the distance image capture device 1 to the subject OB according to the calculated delay time Td.
  • the light source unit 2 irradiates the subject OB with a light pulse PO in the near-infrared wavelength band, and the light receiving unit 3 receives the reflected light RL reflected by the subject OB, and the distance image processing unit 4 outputs distance information that measures the distance between the subject OB and the distance image capturing device 1.
  • FIG. 1 shows the distance image capturing device 1 configured with the distance image processing unit 4 built in, the distance image processing unit 4 may also be a component provided outside the distance image capturing device 1.
  • FIG. 2 is a block diagram showing an example of the configuration of the image capturing element (distance image sensor 32).
  • the distance image sensor 32 includes, for example, a light receiving area 320 in which a plurality of pixel circuits 321 are arranged, a control circuit 322, a vertical scanning circuit 323 with a distribution operation, a horizontal scanning circuit 324, and a pixel signal processing circuit 325.
  • the light receiving area 320 is an area in which multiple pixel circuits 321 are arranged, and FIG. 2 shows an example in which they are arranged in a two-dimensional matrix of 8 rows and 8 columns.
  • the pixel circuits 321 accumulate electric charges corresponding to the amount of light received.
  • the control circuit 322 controls the operation of the components of the distance image sensor 32 in response to instructions from, for example, the timing control unit 41 of the distance image processing unit 4.
  • the vertical scanning circuit 323 is a circuit that controls the pixel circuits 321 arranged in the light receiving area 320 for each row in response to control from the control circuit 322.
  • the vertical scanning circuit 323 outputs a voltage signal corresponding to the amount of charge accumulated in each charge accumulation section CS of the pixel circuits 321 to the pixel signal processing circuit 325.
  • the pixel signal processing circuit 325 performs predetermined signal processing (e.g., noise suppression processing and A/D conversion processing) on the voltage signals output from the pixel circuits 321 of each column in response to control from the control circuit 322.
  • the horizontal scanning circuit 324 is a circuit that outputs the signals output from the pixel signal processing circuit 325 in sequence in a time series in response to control from the control circuit 322. As a result, pixel signals equivalent to the amount of charge accumulated for one frame are output sequentially to the distance image processing unit 4.
  • the pixel signal processing circuit 325 performs A/D conversion processing and that the pixel signals are digital signals.
  • FIG. 3 is a circuit diagram showing an example of the configuration of the pixel circuit 321.
  • the pixel circuit 321 in FIG. 3 is an example of a configuration that includes four pixel signal readout units.
  • the pixel circuit 321 comprises one photoelectric conversion element PD, a charge discharge transistor GD (GD1, GD2 described below), and four pixel signal readout units RU (RU1 to RU4) that output voltage signals from corresponding output terminals O.
  • Each pixel signal readout unit RU comprises a charge transfer transistor G, a floating diffusion FD, a charge storage capacitance C, a reset transistor RT, a source follower transistor SF, and a selection transistor SL.
  • the floating diffusion FD and the charge storage capacitance C form a charge storage unit CS.
  • the pixel signal readout unit RU1 which outputs a voltage signal from the output terminal O1 includes a charge transfer transistor G1 (transfer MOS transistor), a floating diffusion FD1, a charge storage capacitance C1, a reset transistor RT1, a source follower transistor SF1, and a selection transistor SL1.
  • the floating diffusion FD1 and the charge storage capacitance C1 form a charge storage unit CS1.
  • the pixel signal readout units RU2, RU3, and RU4 have a similar configuration.
  • the photoelectric conversion element PD is an embedded photodiode that photoelectrically converts incident light to generate an electric charge corresponding to the incident light (incident light), and accumulates the generated electric charge.
  • the incident light is incident from the space to be measured.
  • the pixel circuit 321 the incident light is photoelectrically converted by the photoelectric conversion element PD, and the generated electric charge is distributed to each of the four charge accumulation sections CS (CS1 to CS4), and each voltage signal corresponding to the amount of the distributed electric charge is output to the pixel signal processing circuit 325.
  • the configuration of the pixel circuit 321 is not limited to a configuration having four pixel signal readout units RU (RU1 to RU4) as shown in FIG. 3.
  • the pixel circuit 321 may be, for example, a pixel circuit having a configuration including 2M (M is an integer, M ⁇ 2) or more pixel signal readout units RU.
  • the pixel circuit may be a pixel circuit having 2M (M is an integer, M ⁇ 2) or more charge transfer transistors G.
  • the configuration of the pixel circuit 321 is not limited to the configuration including a charge discharge transistor GD (GD1, GD2 described later) as shown in FIG. 3.
  • the pixel circuit 321 may be a pixel circuit including, for example, 2N or more (N is an integer, N ⁇ 1) charge discharge transistors GD.
  • FIG. 4 is a diagram showing an example of the arrangement (layout pattern) of each transistor of the pixel circuit 321 in this embodiment.
  • the transistors here are integrated circuits that make up the pixel circuit 321, specifically charge transfer transistors G1, G2, G3, and G4, source follower transistors SF1, SF2, SF3, and SF4, selection transistors SL1, SL2, SL3, and SL4, reset transistors RT1, RT2, RT3, and RT4, charge discharge transistors GD1 and GD2, and photoelectric conversion element PD.
  • Each of the above-mentioned transistors is an n-channel MOS transistor formed on a p-type semiconductor substrate.
  • the reset transistor RT1 is composed of a drain RT1_D (n-type diffusion layer (n-type impurity diffusion layer)), a source RT1_S (n-type diffusion layer), and a gate RT1_G on a p-type semiconductor substrate.
  • a drain RT1_D n-type diffusion layer (n-type impurity diffusion layer)
  • a source RT1_S n-type diffusion layer
  • a gate RT1_G on a p-type semiconductor substrate.
  • the contact RT1_C is a pattern indicating a contact that is provided in each diffusion layer of the drain RT1_D (n diffusion layer) and source RT1_S (n diffusion layer) of the reset transistor RT1 and that connects to wiring (not shown).
  • the other charge transfer transistors G1 to G4, source follower transistors SF1 to SF4, selection transistors SL1 to SL4, reset transistors RT2 to RT4, and charge discharge transistors GD1 and GD2 have the same configuration.
  • the photoelectric conversion element PD is formed in a rectangular shape and is composed of a long side PDL1, a long side PDL2 that is parallel to and faces the long side PDL1, a short side PDS1, and a short side PDS2 that is parallel to and faces the short side PDS1.
  • the x-axis is an axis that is perpendicular to the short side PDS1 (and PDS2) of the rectangle in the rectangular pattern of the photoelectric conversion element PD (i.e., parallel to the long sides PDL1, PDL2 of the rectangle) and passes through the center O of the rectangle.
  • the y-axis is perpendicular to the x-axis, i.e., perpendicular to the long sides PDL1 (and PDL2) of the rectangle (parallel to the short sides PDS1, PDS2 of the rectangle) and passes through the center O of the rectangle.
  • the charge drain transistor GD1 is placed on the x-axis of the short side PDS1.
  • the charge discharge transistor GD2 is placed on the x-axis of the short side PDS2, and is placed in a position that is linearly symmetrical with the charge discharge transistor GD1 about the y-axis.
  • the charge discharge transistor GD2 is placed on the x-axis of the short side PDS2, and is placed in a position that is linearly symmetrical with the charge discharge transistor GD1 about the x-axis.
  • each of the charge discharge transistors GD1 and GD2 is disposed on the x-axis and at the same distance from the y-axis. Therefore, each of the charge discharge transistors GD1 and GD2 is disposed at the same distance from the center O of the photoelectric conversion element PD.
  • the charge transfer transistors G1 and G2 are disposed on the long side PDL1 at positions that are symmetrical with respect to the y-axis.
  • the charge transfer transistors G3 and G4 are disposed on the long side PDL2 at positions that are symmetrical with respect to the y-axis.
  • Charge transfer transistor G3 is disposed in a position that is linearly symmetrical with respect to the x-axis with respect to charge transfer transistor G1.
  • Charge transfer transistor G4 is disposed in a position that is linearly symmetrical with respect to the x-axis with respect to charge transfer transistor G2.
  • each of the charge transfer transistors G1, G2, G3 and G4 is disposed at the same distance from the x-axis, the y-axis and the center O, respectively. Moreover, each of the charge transfer transistors G1 to G4 has the same size (the same channel length and channel width) and similar transistor characteristics. This allows the charges generated by the photoelectric conversion element PD to have the same transfer efficiency (transfer characteristics), and allows the charges to be stored in each of the charge storage units CS1 to CS4 with the same transfer characteristics, thereby making it possible to calculate the distance between the subject and the distance image capture device with high accuracy.
  • the reset transistors RT1 and RT2 are arranged symmetrically with respect to the x-axis with respect to the reset transistors RT3 and RT4, respectively. Moreover, each of the source follower transistors SF1 and SF2 is arranged symmetrically with respect to the x-axis with respect to each of the source follower transistors SF3 and SF4. Moreover, each of the selection transistors SL1 and SL2 is arranged symmetrically with respect to the x-axis with respect to the selection transistors SL3 and SL4.
  • FIG. 4 shows the layout of each transistor on the semiconductor substrate of pixel circuit 321, and the wiring patterns and charge storage capacitors (C1 to C4) are omitted.
  • each of the charge storage units CS1, CS2, CS3, and CS4 is disposed at the position of each of the floating diffusions FD1, FD2, FD3, and FD4.
  • FIG. 5 is a diagram showing an example of the arrangement relationship between the photoelectric conversion element PD, the charge transfer transistor G, and the charge discharge transistor GD in FIG. 4.
  • the charge discharge transistor GD1 is formed of a drain GD1_D, a gate GD1_G, and a source (n-type diffusion layer of the photoelectric conversion element PD).
  • the drain GD1_D is connected to the power supply VDD via a contact and a wiring.
  • the charge drain transistor GD1 transfers the charge (electrons) generated in the photoelectric conversion element PD to the drain GD1_D.
  • the drain GD1_D then drains the charge transferred from the photoelectric conversion element PD to the power supply VDD.
  • the charge discharge transistor GD2 has the same configuration as the charge discharge transistor GD1, and is formed of a drain GD2_D, a gate GD2_G, and a source (n-diffusion layer of the photoelectric conversion element PD).
  • the drain GD2_D is connected to the power supply VDD via a contact and a wiring.
  • the charge drain transistor GD2 transfers the charge (electrons) generated in the photoelectric conversion element PD to the drain GD2_D.
  • the drain GD2_D then drains the charge transferred from the photoelectric conversion element PD to the power supply VDD.
  • the charge transfer transistor G1 is formed of a floating diffusion FD1 as the drain G1_D, a gate G1_G, and a source (n diffusion layer of the photoelectric conversion element PD).
  • a charge storage section CS1 is formed in the floating diffusion FD1.
  • the drain G1_D is connected to the gate SF1_G of the source follower transistor SF1 and the source RT1_S of the reset transistor RT1 via contacts and wiring.
  • the charge transfer transistor G1 transfers the charge (electrons) generated in the photoelectric conversion element PD to the floating diffusion FD1 serving as the drain G1_D.
  • the floating diffusion FD1 accumulates the charge transferred from the photoelectric conversion element PD.
  • Each of the charge transfer transistors G2, G3, and G4 has a configuration similar to that of the charge transfer transistor G1.
  • Figures 6 to 8 are timing charts showing examples of the timing to drive the pixel circuit 321.
  • Figure 6 shows a schematic of an ideal timing chart.
  • Figures 7 and 8 show schematics of actual timing charts in which the pulse waveform has become rounded due to the influence of parasitic capacitance, etc.
  • a control pulse indicated by “G1” indicates the opening and closing timing of the charge transfer transistor G1 that accumulates charges in the charge accumulation section CS1.
  • the control pulse indicated by “G2” indicates the opening and closing timing of the charge transfer transistor G2 that accumulates charges in the charge accumulation section CS2.
  • the control pulse indicated by “G3” indicates the opening and closing timing of the charge transfer transistor G3 that accumulates charges in the charge accumulation section CS3.
  • the control pulse indicated by “G4" indicates the opening and closing timing of the charge transfer transistor G4 that accumulates charges in the charge accumulation section CS4.
  • the control pulse indicated by "GD” indicates the opening and closing timing of the charge discharging transistor GD which discharges the charge.
  • the distance image processing unit 4 controls the light source unit 2 so that the light pulse PO is emitted for the irradiation time To.
  • the irradiated light pulse PO is reflected by the object OB, and the reflected light RL, delayed for example by a delay time Td, is received by the distance image sensor 32.
  • the reflected light RL received by the distance image sensor 32 is converted into an electric charge by the photoelectric conversion element PD.
  • the distance image processing unit 4 controls the charge accumulation units CS1, CS2, CS3, and CS4 to accumulate charge in that order at accumulation timings that correspond to the irradiation timings at which the light pulse PO is irradiated. After driving the charge accumulation units CS to accumulate charge, the distance image processing unit 4 controls the discharge of the charge. The distance image processing unit 4 repeatedly performs this operation in accordance with the irradiation timings.
  • Figure 6 shows the timing of the control pulses by which the distance image processor 4 controls the opening and closing of the charge transfer transistors G1 to G4 and the charge discharge transistor GD.
  • the distance image processor 4 controls the charge transfer transistors G1 to G4 to an off state, and controls the charge discharge transistor GD to an on state. This causes the electric charge to be discharged.
  • control pulses corresponding to "G1", “G2”, “G3”, and “G4" in FIG. 6 are "Low", and the control pulse corresponding to "GD" is "High".
  • the distance image processor 4 controls the accumulation of charge in the charge accumulation unit CS1 at an accumulation timing synchronized with the irradiation timing of the light pulse PO.
  • the distance image processor 4 switches the charge discharge transistor GD to the off state, for example, at time T1.
  • the distance image processor 4 also switches the charge transfer transistor G1 to the on state. As a result, charge is accumulated in the charge accumulation unit CS1.
  • the distance image processor 4 performs control to accumulate charge in the charge accumulation unit CS2.
  • the distance image processor 4 switches the charge transfer transistor G1 to the off state, for example, at time T2.
  • the distance image processor 4 also switches the charge transfer transistor G2 to the on state. As a result, charge is accumulated in the charge accumulation unit CS2.
  • the distance image processor 4 performs control to accumulate charge in the charge accumulation unit CS3.
  • the distance image processor 4 switches the charge transfer transistor G2 to the off state, for example, at time T3.
  • the distance image processor 4 also switches the charge transfer transistor G3 to the on state. As a result, charge is accumulated in the charge accumulation unit CS3.
  • the distance image processor 4 performs control to accumulate charge in the charge accumulation unit CS4.
  • the distance image processor 4 switches the charge transfer transistor G3 to the off state, for example, at time T4.
  • the distance image processor 4 also switches the charge transfer transistor G4 to the on state. As a result, charge is accumulated in the charge accumulation unit CS4.
  • the distance image processor 4 performs control to drain the charge.
  • the distance image processor 4 switches the charge transfer transistor G4 to the off state.
  • the distance image processor 4 also switches the charge drain transistor GD to the on state. This causes the charge to be drained.
  • the accumulation time during which charge is accumulated in the charge accumulation unit CS1 is the time from time T1 when the control pulse corresponding to "GD" is switched to “Low” and the control pulse corresponding to "G1" is switched to "High” to time T2 when the control pulse corresponding to "G1" is switched to "Low”.
  • the accumulation time during which charge is accumulated in the charge accumulation unit CS2 is the time from time T2 to time T3.
  • the accumulation time during which charge is accumulated in the charge accumulation unit CS3 is the time from time T3 to time T4.
  • the accumulation time during which charge is accumulated in the charge accumulation unit CS4 is the time from time T4 to time T5.
  • the actual waveform of the control pulse is not an ideal rectangular shape because it is affected by parasitic capacitance and other factors. As shown in Figure 7, waveform rounding occurs at the rising and falling edges of the control pulse. In this case, the accumulation time may change due to the waveform rounding.
  • control pulse becomes "High” when it exceeds the threshold th, and becomes “Low” when it falls below the threshold th.
  • the control pulse corresponding to "GD” switches to “Low” at time T1# corresponding to point P1 when the control pulse falls below threshold value th.
  • time T2# corresponding to point P2 at which the control pulse corresponding to "G1" falls below the threshold th
  • it switches to “Low.”
  • time T3# corresponding to point P3 at which the control pulse corresponding to "G2" falls below the threshold value th
  • it switches to "Low.”
  • time T4# corresponding to point P4 when the control pulse corresponding to "G3" falls below the threshold value th it switches to "Low.”
  • time T5# corresponding to point P5 at which the control pulse corresponding to "G4" falls below threshold value th
  • it switches to "Low.”
  • the accumulation time during which charge is accumulated in the charge accumulation unit CS1 is the time from time T1# when the control pulse corresponding to "GD" is switched to “Low” and the control pulse corresponding to "G1" is switched to "High” to time T2# when the control pulse corresponding to "G1" is switched to "Low”.
  • the accumulation time during which charge is accumulated in charge accumulation unit CS2 is the time from time T2# to time T3#.
  • the accumulation time during which charge is accumulated in charge accumulation unit CS3 is the time from time T3# to time T4#.
  • the accumulation time during which charge is accumulated in charge accumulation unit CS4 is the time from time T4# to time T5#.
  • two charge discharge transistors GD, GD1 and GD2 are arranged for one pixel circuit 321.
  • one charge transfer transistor G1 to G4 corresponding to "G1", “G2”, “G3” and “G4", respectively, is arranged for one pixel circuit 321.
  • the distance image processor 4 may control two charge discharge transistors GD1 and GD2 with a control pulse corresponding to "GD", and control one of the charge transfer transistors G1 to G4 with a control pulse corresponding to each of "G1", “G2", “G3”, and "G4".
  • control pulse corresponding to "GD” will be subjected to a greater load than the control pulses corresponding to "G1", “G2”, “G3” and “G4". For this reason, when two transistors are controlled by the control pulse corresponding to "GD”, it is believed that the falling characteristic of the control pulse will have a gentler slope than the control pulses corresponding to "G1", “G2”, “G3” and "G4".
  • Figure 8 shows a schematic example of a timing chart in which a larger load is applied to the control pulse corresponding to "GD" than to other control pulses.
  • the accumulation time during which charge is accumulated in the charge accumulation unit CS1 is the time from time T1## to time T2#. Specifically, the time T1## corresponding to point P1# at which the control pulse corresponding to "GD" falls below the threshold th is later than point P1#.
  • the accumulation time for which charge is accumulated in the charge accumulation unit CS1 is shorter than the accumulation time for which charge is accumulated in the other charge accumulation units. In this way, if the accumulation times differ depending on the charge accumulation unit CS, this can cause a deterioration in the accuracy of the distance calculated by the distance image processing unit 4.
  • the number of charge drain transistors GD that are driven by the control pulse corresponding to "GD" is reduced, thereby reducing the load on the control pulse.
  • the distance image processing unit 4 uses a control pulse corresponding to "GD" to control only one of the two charge discharging transistors GD1 and GD2 (e.g., charge discharging transistor GD1) to an on or off state depending on whether charge is being accumulated or discharged, and maintains the other (e.g., charge discharging transistor GD2) in an off state regardless of whether charge is being accumulated or discharged.
  • GD control pulse corresponding to "GD" to control only one of the two charge discharging transistors GD1 and GD2 (e.g., charge discharging transistor GD1) to an on or off state depending on whether charge is being accumulated or discharged, and maintains the other (e.g., charge discharging transistor GD2) in an off state regardless of whether charge is being accumulated or discharged.
  • the distance image processing unit 4 when discharging charge, the distance image processing unit 4 turns the charge discharging transistor GD1 on and the charge discharging transistor GD2 off.
  • the distance image processing unit 4 When switching from a state in which charge is discharged to a state in which charge is stored, the distance image processing unit 4 turns the charge discharging transistor GD1 off, turns the charge transfer transistor G1 on, and maintains the charge discharging transistor GD2 in the off state.
  • one transistor e.g., the charge drain transistor GD1
  • the other transistor e.g., the charge drain transistor GD2
  • two charge discharging transistors GD are arranged symmetrically in the pixel circuit 321.
  • two charge transfer transistors G are formed facing each other on each of the long sides PDL of the photoelectric conversion element PD so as to be parallel to the long sides PDL and linearly symmetrical with respect to the x-axis passing through the center O of the photoelectric conversion element PD.
  • one charge discharge transistor GD is provided on each of the short sides PDS of the photoelectric conversion element PD.
  • the charge transfer transistors G are formed in positions that are parallel to the short sides PDS and linearly symmetrical with respect to the y-axis passing through the center O of the photoelectric conversion element PD.
  • the charge storage section CS is formed linearly symmetrical with respect to the x-axis.
  • the symmetry of the structure can be improved compared to the case where the other charge discharging transistor GD is removed from the pixel circuit 321. This makes it possible to suppress variations in the accumulation time in the charge transfer transistor during charge transfer.
  • FIG. 9 is a diagram showing an example of driving pixel circuit 321.
  • control pulses corresponding to "G1", “G2", “G3”, “G4", and "GD" are shown superimposed.
  • the horizontal axis of FIG. 9 shows time, and the vertical axis shows voltage.
  • FIG. 9 shows an example in which the number of transistors driven by each control pulse is set to one, thereby making the falling characteristics of each control pulse equal.
  • a control pulse for turning off the charge discharge transistor GD falls.
  • the control pulse for turning off the charge transfer transistor G1 falls.
  • the control pulse for turning off the charge transfer transistor G2 falls.
  • the control pulse for turning off the charge transfer transistor G3 falls. Since the falling characteristics of each of these control pulses are equivalent, the G1 period, G2 period, G3 period, and G4 period, which correspond to each accumulation time, have the same time interval.
  • the above describes an example of control in which only one of the two charge discharging transistors GD is used to discharge charge, but this is not limiting.
  • the distance image processing unit 4 may control the two charge discharging transistors GD to alternately drive each one to discharge charge.
  • FIG. 10 is a flowchart showing the flow of a distance image capturing method performed by the distance image processing unit 4 of the embodiment.
  • the distance image processor 4 drives the pixel circuit 321 to accumulate charge in the charge storage unit CS (step S10).
  • the distance image processor 4 determines whether the number of times the pixel circuit 321 has been driven reaches a threshold value (step S11). If the number of times reaches the threshold value, the distance image processor 4 determines whether the charge discharge transistor GD used when driving the pixel circuit 321 is the charge discharge transistor GD1 or the charge discharge transistor GD2 (step S12). If the charge discharge transistor GD used when driving the pixel circuit 321 is the charge discharge transistor GD1, the distance image processor 4 changes the charge discharge transistor GD used to drive the pixel circuit 321 from the next time onwards to the charge discharge transistor GD2 (step S13).
  • the distance image processor 4 changes the charge discharge transistor GD used to drive the pixel circuit 321 from the next time onwards to the charge discharge transistor GD1 (step S14).
  • the number of times the transistors are driven may be set arbitrarily.
  • the charge discharge transistor GD may be changed alternately for each drive, may be changed when half the number of times the transistors are driven for a frame is reached, may be changed for each drive number corresponding to one frame, or may be changed in units of multiple frames.
  • the distance image sensor 32 (an example of a "distance image pickup element") of the embodiment is a distance image pickup element in which a pixel circuit 321 is formed on a semiconductor substrate.
  • the pixel circuit 321 includes at least a photoelectric conversion element PD, a charge accumulation section CS, a charge transfer transistor G, and a charge discharge transistor GD.
  • the photoelectric conversion element PD generates a charge according to light incident from the space to be measured.
  • the charge accumulation section CS accumulates the charge.
  • the charge transfer transistor G is provided on a transfer path that transfers charge from the photoelectric conversion element PD to the charge accumulation section CS.
  • the charge discharge transistor GD is provided on a discharge path that discharges charge from the photoelectric conversion element PD.
  • the shape of the photoelectric conversion element PD in a planar view on its surface is rectangular.
  • 2M (M is an integer, M ⁇ 2) charge transfer transistors G are provided.
  • 2N (N is an integer, N ⁇ 1) charge discharge transistors GD are provided. Of the 2N charge drain transistors GD, at least one charge drain transistor GD is floating and not electrically connected to the photoelectric conversion element PD.
  • the distance image sensor 32 of the embodiment can drive a smaller number of the 2N charge discharge transistors GD arranged in the pixel circuit 321 to discharge or store charge. This makes it possible to make the fall characteristics of the control pulse equivalent when driving the charge discharge transistor GD and when driving the charge transfer transistor G. Therefore, it becomes possible to drive the charge transfer gate or charge discharge gate so that the accumulation time for storing charge in each charge accumulation section is constant.
  • two charge transfer transistors G are formed facing each other on each of the long sides PDL so as to be line-symmetrical with respect to the x-axis.
  • One charge discharge transistor GD is provided on each of the short sides PDS of the photoelectric conversion element PD.
  • the charge transfer transistors G are formed in positions line-symmetrical with respect to the y-axis.
  • the charge storage section CS is formed line-symmetrical with respect to the x-axis. This makes it possible to increase the symmetry of the structure in the distance image sensor 32 of the embodiment. Therefore, it is possible to suppress variations in the accumulation time in the charge transfer transistors G during charge transfer, compared to the case where the charge discharge transistor GD that does not discharge charge is deleted from the pixel circuit 321.
  • the distance image capturing device 1 of the embodiment also includes a light receiving section 3 and a distance image processing section 4.
  • the light receiving section 3 includes a distance image sensor 32 in which a pixel circuit 321 is formed on a semiconductor substrate.
  • the distance image processing section 4 controls the driving of the charge transfer transistor G and the charge discharge transistor GD in the distance image sensor 32.
  • the shape of the surface of the photoelectric conversion element PD in a plan view is rectangular.
  • 2M M is an integer, M ⁇ 2) charge transfer transistors G are provided.
  • 2N (N is an integer, N ⁇ 1) charge discharge transistors GD are provided.
  • the distance image processing section 4 maintains at least one of the 2N charge discharge transistors GD in an off state, regardless of whether the charge is discharged or stored. This makes it possible to drive the charge transfer gate or the charge discharge gate so that the storage time for storing charge in each charge storage section CS is constant, similar to the effect described above.
  • the charge discharge transistor GD1 (an example of a "first charge discharge transistor") of the 2N charge discharge transistors GD is turned on, and the charge discharge transistor GD2 (an example of an “other charge discharge transistor”) is turned off.
  • the other charge discharge transistor is a charge discharge transistor GD different from the charge discharge transistor GD1 (an example of a "first charge discharge transistor") of the 2N charge discharge transistors.
  • the distance image processing unit 4 When switching from a state in which electric charge is discharged to a state in which electric charge is stored, the distance image processing unit 4 turns off the charge discharge transistor GD1 (an example of a "first charge discharge transistor"), turns on the charge transfer transistor G, and maintains the charge discharge transistor GD2 (an example of an “other charge discharge transistor”) in the off state.
  • the falling characteristics of the control pulse can be made equivalent when switching from a state in which electric charge is discharged to a state in which electric charge is stored and when switching the charge storage unit CS that stores electric charge. Therefore, it is possible to drive the charge transfer gate or the charge discharge gate so that the accumulation time for accumulating charge in each charge accumulation section is constant.
  • the distance image processing unit 4 alternately executes the first drive control and the second drive control every predetermined number of drives.
  • the first drive control is a control that controls the charge discharge transistor GD1 (an example of a "first charge discharge transistor") to be switched to the off state when the charge transfer transistor G is switched to the on state, and maintains the charge discharge transistor GD2 (an example of a "second charge discharge transistor") in the off state regardless of whether the charge transfer transistor G is in the on state or the off state.
  • the second drive control is a control that controls the charge discharge transistor GD2 (an example of a "second charge discharge transistor") to be switched to the off state when the charge transfer transistor G is switched to the on state, and maintains the charge discharge transistor GD1 (an example of a "first charge discharge transistor”) in the off state regardless of whether the charge transfer transistor G is in the on state or the off state.
  • the two charge drain transistors GD can be used alternately to drain charge, making it possible to increase the symmetry of the drain path in the photoelectric conversion element PD when draining charge.
  • the distance image processor 4 controls only one of the two charge discharging transistors GD1 and GD2 (e.g., charge discharging transistor GD1) to an on or off state using a control pulse corresponding to "GD", and maintains the other (e.g., charge discharging transistor GD2) in an off state.
  • the distance image pickup device 1 and the distance image processing unit 4 in the above-mentioned embodiment may be realized in whole or in part by a computer.
  • a program for realizing this function may be recorded on a computer-readable recording medium, and the program recorded on the recording medium may be read and executed by a computer system to realize the function.
  • the "computer system” here includes hardware such as an OS and peripheral devices.
  • the "computer-readable recording medium” refers to portable media such as flexible disks, optical magnetic disks, ROMs, and CD-ROMs, and storage devices such as hard disks built into a computer system.
  • the "computer-readable recording medium” may also include media that dynamically hold a program for a short period of time, such as a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line, and that hold a program for a certain period of time, such as a volatile memory inside a computer system that is the server or client in such a case.
  • the above-mentioned program may be a program for realizing part of the above-mentioned function, and further, the above-mentioned function may be realized in combination with a program already recorded in the computer system, or may be realized using a programmable logic device such as an FPGA.
  • the charge transfer gate or the charge discharge gate can be driven so that the accumulation time for accumulating charge in each charge accumulation section is constant.
  • Reference Signs List 1 Distance image capturing device 2: Light source section 3: Light receiving section 321: Pixel circuit 4: Distance image processing section CS: Charge storage section G1, G2, G3, G4: Charge transfer transistors GD1, GD2: Charge discharge transistors PD: Photoelectric conversion element PO: Light pulse

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Optical Distance (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

距離画像撮像素子は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた電荷転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも備える画素回路が半導体基板上に形成されている。前記光電変換素子の表面における平面視の形状が長方形であり、前記電荷排出トランジスタは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられ、２Ｎ個の前記電荷排出トランジスタのうち少なくとも１個の前記電荷排出トランジスタは、前記光電変換素子と電気的に接続されないフローティングである。

Description

距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法
　本発明は、距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法に関する。
　本願は、２０２２年１２月１２日に日本に出願された特願２０２２－１９７８８２号について優先権を主張し、その内容をここに援用する。
　従来から、光の速度が既知であることを利用し、空間（測定空間）における光の飛行時間に基づいて測定器と対象物との距離を測定する、タイム・オブ・フライト（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ、以下「ＴＯＦ」という）方式の距離画像センサが実現されている（例えば、特許文献１参照）。
　ＴＯＦ方式の距離画像センサは、光電変換素子が入射される光の光量を電荷に変換し、変換した電荷を電荷蓄積部に蓄積している。そのため、光電変換素子から電荷蓄積部へ電荷を転送するために、電荷蓄積部の各々には電荷を転送する電荷転送ゲート（トランジスタ）が設けられている。また、電荷を蓄積させることなく排出する期間（ドレイン期間）において光電変換素子が変換した電荷を排出する電荷排出ゲート（トランジスタ）が設けられている。
日本国特許第４２３５７２９号公報
　しかしながら、排出していた電荷をある電荷蓄積部に蓄積させるように切替えるタイミングと、ある電荷蓄積部に蓄積させていた電荷を別の電荷蓄積部に蓄積させるように切替えるタイミングとにおいて、切替時に駆動する電荷転送ゲートまたは電荷排出ゲートの数が異なる場合がある。
　この場合、トランジスタを駆動させる際の負荷がタイミングにより異なることに起因して、電荷の排出又は蓄積などを制御する制御パルスの特性が変化する場合がある。制御パルスの特性が変化してしまうと、電荷蓄積部のそれぞれに電荷を蓄積させる蓄積時間の時間幅が変動してしまい、距離を測定する精度が劣化する要因になる。
　本発明は、このような状況に鑑みてなされたものであり、電荷蓄積部のそれぞれに電荷を蓄積させる蓄積時間が一定となるように、電荷転送ゲートまたは電荷排出ゲートを駆動させることができる距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法を提供する。
　上述した課題を解決するために、本開示の距離画像撮像素子は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた電荷転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも備える画素回路が半導体基板上に形成されている。前記光電変換素子の表面における平面視の形状が長方形であり、前記電荷転送トランジスタは、２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、前記電荷排出トランジスタは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられ、２Ｎ個の前記電荷排出トランジスタのうち少なくとも１個の前記電荷排出トランジスタは、前記光電変換素子と電気的に接続されないフローティングである。
　本開示の距離画像撮像素子は、前記光電変換素子の長辺に平行であり当該光電変換素子の中心を通るｘ軸に対して線対称となるように、当該長辺の各々にＭ個の前記電荷転送トランジスタがそれぞれ対向して形成され、前記電荷排出トランジスタが前記光電変換素子の短辺に設けられていてもよい。
　本開示の距離画像撮像素子は、前記電荷転送トランジスタが、前記短辺に平行で、前記光電変換素子の中心を通るｙ軸に対して線対称の位置に形成されていてもよい。
　本開示の距離画像撮像素子は、前記電荷蓄積部が、前記ｘ軸に対して線対称に形成されていてもよい。
　本開示の距離画像撮像装置は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた電荷転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも有する画素回路が半導体基板上に形成された距離画像撮像素子を備える受光部と、前記距離画像撮像素子における前記電荷転送トランジスタ及び前記電荷排出トランジスタの駆動を制御する距離画像処理部と、を備える。前記光電変換素子の表面における平面視の形状が長方形であり、前記電荷転送トランジスタは、２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、前記電荷排出トランジスタは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられ、前記距離画像処理部は、２Ｎ個の前記電荷排出トランジスタのうち少なくとも１個の前記電荷排出トランジスタを、前記電荷を排出するか蓄積するかに関わらず、オフ状態に維持する。
　本開示の距離画像撮像装置は、前記距離画像処理部は、前記電荷を排出する場合、２Ｎ個の前記電荷排出トランジスタのうちの第１電荷排出トランジスタをオン状態とし、２Ｎ個の前記電荷排出トランジスタのうちの前記第１電荷排出トランジスタとは他電荷排出トランジスタをオフ状態とし、前記電荷を排出する状態から、前記電荷を蓄積する状態に切替える場合、前記第１電荷排出トランジスタをオフ状態とすると共に、前記電荷転送トランジスタをオン状態とし、前記他電荷排出トランジスタをオフ状態に維持してもよい。
　本開示の距離画像撮像装置は、前記電荷排出トランジスタは、２個設けられ、前記距離画像処理部は、第１駆動制御および第２駆動制御を、予め定められた駆動回数ごとに交互に実行し、前記第１駆動制御は、２個の前記電荷排出トランジスタのうちの第１電荷排出トランジスタを、前記電荷転送トランジスタをオン状態に切替える場合に、オフ状態に切替わるように制御し、２個の前記電荷排出トランジスタのうち前記第１電荷排出トランジスタと異なる第２電荷排出トランジスタを、前記電荷転送トランジスタがオン状態であるかオフ状態であるかに関わらず、オフ状態に維持する制御であり、前記第２駆動制御は、前記第２電荷排出トランジスタを、前記電荷転送トランジスタがオン状態に切替える場合に、オフ状態に切替わるように制御し、前記第１電荷排出トランジスタを、前記電荷転送トランジスタがオン状態であるかオフ状態であるかに関わらず、オフ状態に維持する制御であってもよい。
　本開示の距離画像撮像方法は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた電荷転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子が備えられた受光部と、前記距離画像撮像素子における前記電荷転送トランジスタ及び前記電荷排出トランジスタの駆動を制御する距離画像処理部と、を備え、前記光電変換素子の表面における平面視の形状が長方形であり、前記電荷転送トランジスタは、２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、前記電荷排出トランジスタは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられる距離画像撮像装置が行う距離画像撮像方法であって、前記距離画像処理部は、２Ｎ個の前記電荷排出トランジスタのうち少なくとも１個の前記電荷排出トランジスタを、前記電荷を排出するか蓄積するかに関わらず、オフ状態に維持する。
　以上説明したように、本発明によれば、電荷蓄積部のそれぞれに電荷を蓄積させる蓄積時間が一定となるように、電荷転送ゲートまたは電荷排出ゲートを駆動させることができる。
実施形態の距離画像撮像装置１の構成例を示すブロック図である。 実施形態の距離画像撮像素子（距離画像センサ３２）の構成例を示すブロック図である。 実施形態の画素回路３２１の構成例を示す回路図である。 実施形態の画素回路３２１のレイアウトパターンの例を示す図である。 図４における各トランジスタの配置関係を説明するための図である。 実施形態の画素回路３２１を駆動するタイミングの例を示すタイミングチャートである。 実施形態の画素回路３２１を駆動するタイミングの例を示すタイミングチャートである。 実施形態の画素回路３２１を駆動するタイミングの例を示すタイミングチャートである。 実施形態の画素回路３２１を駆動した例を示す図である。 実施形態の距離画像処理部４が行う処理の流れを示すフローチャートである。
　以下、本発明の実施形態について、図面を参照して説明する。図１は、距離画像撮像装置１の構成例を示すブロック図である。距離画像撮像装置１は、例えば、光源部２と、受光部３と、距離画像処理部４とを備える。なお、図１には、距離画像撮像装置１において距離を測定する対象物である被写体ＯＢも併せて示している。距離画像撮像素子は、例えば、受光部３における距離画像センサ３２（後述）である。
　光源部２は、距離画像処理部４からの制御に従って、距離画像撮像装置１において距離を測定する対象の被写体ＯＢが存在する撮影対象の空間に光パルスＰＯを照射する。光源部２は、例えば、垂直共振器面発光レーザー（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　Ｌａｓｅｒ）などの面発光型の半導体レーザーモジュールである。光源部２は、光源装置２１と、拡散板２２とを備える。
　光源装置２１は、被写体ＯＢに照射する光パルスＰＯとなる近赤外の波長帯域（例えば、波長が８５０ｎｍ～９４０ｎｍの波長帯域）のレーザー光を発光する光源である。光源装置２１は、例えば、半導体レーザー発光素子である。光源装置２１は、タイミング制御部４１からの制御に応じて、パルス状のレーザー光を発光する。拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体ＯＢに照射する面の広さに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして出射され、被写体ＯＢに照射される。
　受光部３は、距離画像撮像装置１において距離を測定する対象の被写体ＯＢによって反射された光パルスＰＯの反射光ＲＬを受光し、受光した反射光ＲＬに応じた画素信号を出力する。受光部３は、レンズ３１と、距離画像センサ３２とを備える。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域に備えた画素回路に受光（入射）させる。
　距離画像センサ３２は、距離画像撮像装置１に用いられる撮像素子である。距離画像センサ３２は、二次元の受光領域に複数の画素を備える。距離画像センサ３２のそれぞれの画素回路（画素回路３２１）の中に、１つの光電変換素子と、この１つの光電変換素子に対応する複数の電荷蓄積部と、それぞれの電荷蓄積部に電荷を振り分ける構成要素とが設けられる。
　距離画像センサ３２は、タイミング制御部４１からの制御に応じて、光電変換素子が発生した電荷をそれぞれの電荷蓄積部に振り分ける。また、距離画像センサ３２は、電荷蓄積部に振り分けられた電荷量に応じた画素信号を出力する。距離画像センサ３２には、複数の画素回路が二次元の行列状に配置されており、それぞれの画素回路の対応する１フレーム分の画素信号を出力する。
　距離画像処理部４は、距離画像撮像装置１を制御し、被写体ＯＢまでの距離を演算する。距離画像処理部４は、タイミング制御部４１と、距離演算部４２とを備える。タイミング制御部４１は、距離の測定に必要となる様々な制御信号を出力するタイミングを制御する。ここでの様々な制御信号とは、例えば、光パルスＰＯの照射を制御する信号や、反射光ＲＬを複数の電荷蓄積部に振り分ける信号、受光部３が受光した背景光などの光が電荷蓄積部に蓄積されないように電荷を排出する信号、及び１フレームあたりの振り分け回数を制御する信号などである。振り分け回数とは、電荷蓄積部ＣＳ（図３参照）に電荷を振り分ける処理を繰返す回数である。
　距離演算部４２は、距離画像センサ３２から出力された画素信号に基づいて、被写体ＯＢまでの距離を演算した距離情報を出力する。距離演算部４２は、複数の電荷蓄積部ＣＳに蓄積された電荷量に基づいて、光パルスＰＯを照射してから反射光ＲＬを受光するまでの遅延時間Ｔｄを算出する。距離演算部４２は、算出した遅延時間Ｔｄに応じて、距離画像撮像装置１から被写体ＯＢまでの距離を演算する。
　このような構成によって、距離画像撮像装置１では、光源部２が被写体ＯＢに照射した近赤外の波長帯域の光パルスＰＯが被写体ＯＢによって反射された反射光ＲＬを受光部３が受光し、距離画像処理部４が、被写体ＯＢと距離画像撮像装置１との距離を測定した距離情報を出力する。なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。
　次に、距離画像撮像装置１において画像撮像素子として用いられる距離画像センサ３２の構成について説明する。図２は、画像撮像素子（距離画像センサ３２）の構成例を示すブロック図である。図２に示すように、距離画像センサ３２は、例えば、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、振り分け動作を有した垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５とを備える。
　受光領域３２０は、複数の画素回路３２１が配置された領域であって、図２では、８行８列に二次元の行列状に配置された例を示している。画素回路３２１は、受光した光量に相当する電荷を蓄積する。制御回路３２２は、例えば、距離画像処理部４のタイミング制御部４１からの指示に応じて、距離画像センサ３２の構成要素の動作を制御する。
　垂直走査回路３２３は、制御回路３２２からの制御に応じて、受光領域３２０に配置された画素回路３２１を行ごとに制御する回路である。垂直走査回路３２３は、画素回路３２１の電荷蓄積部ＣＳそれぞれに蓄積された電荷量に応じた電圧信号を画素信号処理回路３２５に出力させる。
　画素信号処理回路３２５は、制御回路３２２からの制御に応じて、それぞれの列の画素回路３２１から出力された電圧信号に対して、予め定めた信号処理（例えば、ノイズ抑圧処理やＡ／Ｄ変換処理など）を行う。水平走査回路３２４は、制御回路３２２からの制御に応じて、画素信号処理回路３２５から出力される信号を、順次、時系列に出力させる回路である。これにより、１フレーム分蓄積された電荷量に相当する画素信号が、距離画像処理部４に順次出力される。以下の説明においては、画素信号処理回路３２５がＡ／Ｄ変換処理を行い、画素信号がデジタル信号であるものとして説明する。
　ここで、距離画像センサ３２に備える受光領域３２０内に配置された画素回路３２１の構成について説明する。図３は、画素回路３２１の構成例を示す回路図である。図３の画素回路３２１は、４つの画素信号読み出し部を備えた構成例である。
　画素回路３２１は、１つの光電変換素子ＰＤと、電荷排出トランジスタＧＤ（後述するＧＤ１、ＧＤ２）と、対応する出力端子Ｏから電圧信号を出力する４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）とを備える。画素信号読み出し部ＲＵのそれぞれは、電荷転送トランジスタＧと、フローティングディフュージョンＦＤと、電荷蓄積容量Ｃと、リセットトランジスタＲＴと、ソースフォロアトランジスタＳＦと、選択トランジスタＳＬとを備える。フローティングディフュージョンＦＤと電荷蓄積容量Ｃとは、電荷蓄積部ＣＳを構成している。
　図３に示す画素回路３２１において、出力端子Ｏ１から電圧信号を出力する画素信号読み出し部ＲＵ１は、電荷転送トランジスタＧ１（転送ＭＯＳトランジスタ）と、フローティングディフュージョンＦＤ１と、電荷蓄積容量Ｃ１と、リセットトランジスタＲＴ１と、ソースフォロアトランジスタＳＦ１と、選択トランジスタＳＬ１とを備える。画素信号読み出し部ＲＵ１では、フローティングディフュージョンＦＤ１と電荷蓄積容量Ｃ１とによって電荷蓄積部ＣＳ１が構成されている。画素信号読み出し部ＲＵ２、ＲＵ３及びＲＵ４も同様の構成である。
　光電変換素子ＰＤは、入射した光を光電変換して、入射した光（入射光）に応じた電荷を発生させ、発生させた電荷を蓄積する埋め込み型のフォトダイオードである。本実施形態においては、入射光は測定対象の空間から入射される。画素回路３２１では、光電変換素子ＰＤにより入射光が光電変換され発生された電荷が４つの電荷蓄積部ＣＳ（ＣＳ１からＣＳ４）のそれぞれに振り分けられ、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号が、画素信号処理回路３２５に出力される。
　また、画素回路３２１の構成は、図３に示すような、４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）を備えた構成に限定されない。画素回路３２１は、例えば、画素信号読み出し部ＲＵが２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の複数の画素信号読み出し部ＲＵを備えた構成の画素回路でもよい。すなわち、２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の電荷転送トランジスタＧが備えられた構成の画素回路でもよい。
　また、画素回路３２１の構成は、図３に示すような、電荷排出トランジスタＧＤ（後述するＧＤ１、ＧＤ２）と、を備えた構成に限定されない。画素回路３２１は、例えば、２Ｎ（Ｎは整数であり、Ｎ≧１）個以上の複数の電荷排出トランジスタＧＤを備えた構成の画素回路でもよい。
　ここで、図４を用いて画素回路３２１のレイアウトパターンについて説明する。図４は、本実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の例を示す図である。
　ここでの各トランジスタとは、画素回路３２１を構成する集積回路であり、具体的には、電荷転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３及びＳＦ４と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３及びＲＴ４と、電荷排出トランジスタＧＤ１及びＧＤ２と、光電変換素子ＰＤである。上述したトランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
　図４の例に示すように、例えば、リセットトランジスタＲＴ１は、ｐ型の半導体基板上において、ドレインＲＴ１＿Ｄ（ｎ拡散層（ｎ型不純物の拡散層））と、ソースＲＴ１＿Ｓ（ｎ拡散層）とゲートＲＴ１＿Ｇとの各々で構成されている。
　また、コンタクトＲＴ１＿Ｃは、リセットトランジスタＲＴ１のドレインＲＴ１＿Ｄ（ｎ拡散層）と、ソースＲＴ１＿Ｓ（ｎ拡散層）との各々の拡散層に設けられた、不図示の配線と接続するコンタクトを示すパターンである。他の電荷転送トランジスタＧ１からＧ４、ソースフォロアトランジスタＳＦ１からＳＦ４、選択トランジスタＳＬ１からＳＬ４、リセットトランジスタＲＴ２からＲＴ４、電荷排出トランジスタＧＤ１及びＧＤ２も同様の構成である。
　光電変換素子ＰＤは、長方形の形状で形成されており、長辺ＰＤＬ１と、長辺ＰＤＬ１に平行に対向する長辺ＰＤＬ２と、短辺ＰＤＳ１と、短辺ＰＤＳ１に平行に対向する短辺ＰＤＳ２とから成る。
　ここで、ｘ軸は、光電変換素子ＰＤの長方形のパターンにおいて、当該長方形の短辺ＰＤＳ１（及びＰＤＳ２）に対して直交し（すなわち、長方形の長辺ＰＤＬ１、ＰＤＬ２に平行であり）、長方形の中心Ｏを通る軸である。また、ｙ軸は、ｘ軸に直交し、すなわち長方形の長辺ＰＤＬ１（及びＰＤＬ２）に直交し（長方形の短辺ＰＤＳ１、ＰＤＳ２に平行であり）、長方形の中心Ｏを通る軸である。
　電荷排出トランジスタＧＤ１は、短辺ＰＤＳ１におけるｘ軸上に配置される。
　電荷排出トランジスタＧＤ２は、短辺ＰＤＳ２におけるｘ軸上に配置され、電荷排出トランジスタＧＤ１と、ｙ軸に対して線対称となる位置に配置される。すなわち、電荷排出トランジスタＧＤ２は、短辺ＰＤＳ２におけるｘ軸上に、電荷排出トランジスタＧＤ１とｘ軸に対して線対称となるように配置される。
　上述したように、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｘ軸上に配置され、かつｙ軸から同一の距離に配置される。したがって、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、光電変換素子ＰＤの中心Ｏから同一の距離に配置されている。
　電荷転送トランジスタＧ１及びＧ２は、長辺ＰＤＬ１において、ｙ軸に対して線対称となる位置に配置される。
　電荷転送トランジスタＧ３及びＧ４は、長辺ＰＤＬ２において、ｙ軸に対して線対称となる位置に配置される。
　電荷転送トランジスタＧ３は、電荷転送トランジスタＧ１と、ｘ軸に対して線対称となる位置に配置される。
　電荷転送トランジスタＧ４は、電荷転送トランジスタＧ２と、ｘ軸に対して線対称となる位置に配置される。
　上述したように、電荷転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々は、それぞれｘ軸、ｙ軸及び中心Ｏのそれぞれから同一の距離となるように配置されている。
　また、電荷転送トランジスタＧ１からＧ４の各々は、同一のサイズ（チャネル長及びチャネル幅が同一）であり、同様のトランジスタ特性を有している。
　これにより、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）とすることができ、電荷蓄積部ＣＳ１からＣＳ４の各々に同一の転送特性にて電荷を蓄積させることが可能となる。したがって、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
　リセットトランジスタＲＴ１及びＲＴ２の各々は、リセットトランジスタＲＴ３、ＲＴ４それぞれと、ｘ軸に対して線対称に配置されている。
　また、ソースフォロアトランジスタＳＦ１及びＳＦ２の各々は、ソースフォロアトランジスタＳＦ３及びＳＦ４それぞれと、ｘ軸に対して線対称に配置されている。
　また、選択トランジスタＳＬ１及びＳＬ２の各々は、選択トランジスタＳＬ３及びＳＬ４それぞれと、ｘ軸に対して線対称に配置されている。
　なお、図４においては、画素回路３２１の半導体基板上における各トランジスタの各々の配置を示すものであり、配線パターン及び電荷蓄積容量（Ｃ１からＣ４）の各々は省略されている。例えば、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々は、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれの位置に配置されている。
　ここで、図５を用いて、電荷を蓄積または排出する制御を行う際に主に駆動されるトランジスタ、具体的には、光電変換素子ＰＤと電荷転送トランジスタＧと電荷排出トランジスタＧＤの配置関係について説明する。
　図５は、図４における光電変換素子ＰＤと電荷転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
　図５の例に示すように、電荷排出トランジスタＧＤ１は、ドレインＧＤ１＿Ｄと、ゲートＧＤ１＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。ドレインＧＤ１＿Ｄは、コンタクト及び配線を介して電源ＶＤＤと接続されている。
　電荷排出トランジスタＧＤ１は、ゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ１＿Ｄに転送する。そして、ドレインＧＤ１＿Ｄは、光電変換素子ＰＤから転送された電荷を電源ＶＤＤに排出する。
　電荷排出トランジスタＧＤ２は、電荷排出トランジスタＧＤ１と同様の構成であり、ドレインＧＤ２＿Ｄと、ゲートＧＤ２＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。ドレインＧＤ２＿Ｄは、コンタクト及び配線を介して電源ＶＤＤと接続されている。
　電荷排出トランジスタＧＤ２は、ゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ２＿Ｄに転送する。そして、ドレインＧＤ２＿Ｄは、光電変換素子ＰＤから転送された電荷を電源ＶＤＤに排出する。
　電荷転送トランジスタＧ１は、ドレインＧ１＿ＤとしてのフローティングディフュージョンＦＤ１と、ゲートＧ１＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。フローティングディフュージョンＦＤ１には、電荷蓄積部ＣＳ１が形成されている。ドレインＧ１＿Ｄは、コンタクト及び配線を介して、ソースフォロアトランジスタＳＦ１のゲートＳＦ１＿Ｇ、及びリセットトランジスタＲＴ１のソースＲＴ１＿Ｓの各々に接続されている。
　電荷転送トランジスタＧ１は、ゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧ１＿ＤとしてのフローティングディフュージョンＦＤ１に転送する。そして、フローティングディフュージョンＦＤ１は、光電変換素子ＰＤから転送された電荷を蓄積する。
　電荷転送トランジスタＧ２、Ｇ３及びＧ４の各々は、電荷転送トランジスタＧ１と同様の構成である。
　ここで、距離画像処理部４が画素回路３２１を駆動する制御、つまり電荷を蓄積または排出する制御について、図６～図８を用いて説明する。図６～図８は、画素回路３２１を駆動するタイミングの例を示すタイミングチャートである。
　図６には、理想的なタイミングチャートが模式的に示されている。図７及び図８には、寄生容量などの影響を受けてパルス波形に波形なまりが生じた実際のタイミングチャートが模式的に示されている。
　図６～図８では、「Ｇ１」で示す制御パルスにおいて、電荷蓄積部ＣＳ１に電荷を蓄積させる電荷転送トランジスタＧ１の開閉タイミングが示されている。
　また、「Ｇ２」で示す制御パルスにおいて、電荷蓄積部ＣＳ２に電荷を蓄積させる電荷転送トランジスタＧ２の開閉タイミングが示されている。
　また、「Ｇ３」で示す制御パルスにおいて、電荷蓄積部ＣＳ３に電荷を蓄積させる電荷転送トランジスタＧ３の開閉タイミングが示されている。
　また、「Ｇ４」で示す制御パルスにおいて、電荷蓄積部ＣＳ４に電荷を蓄積させる電荷転送トランジスタＧ４の開閉タイミングが示されている。
　また、「ＧＤ」で示す制御パルスにおいて、電荷を排出させる電荷排出トランジスタＧＤの開閉タイミングが示されている。
　距離画像処理部４は、光源部２を制御し、光パルスＰＯが照射時間Ｔｏで照射されるように制御する。照射された光パルスＰＯは被写体ＯＢに反射し、例えば、遅延時間Ｔｄ遅れた反射光ＲＬが距離画像センサ３２に受光される。距離画像センサ３２に受光された反射光ＲＬは、光電変換素子ＰＤによって電荷に変換される。
　そして、距離画像処理部４は、光パルスＰＯを照射させた照射タイミングに応じた蓄積タイミングにおいて、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の順にそれぞれに電荷を蓄積させる制御を行う。距離画像処理部４は、電荷蓄積部ＣＳに電荷を蓄積させる駆動をさせた後、電荷を排出する制御を行う。距離画像処理部４は、このような動作を照射タイミングに応じて繰返し行う。
　まず、図６を用いて、距離画像処理部４が画素回路３２１を駆動する制御を説明する。図６には、距離画像処理部４が、電荷転送トランジスタＧ１～Ｇ４、および電荷排出トランジスタＧＤの開閉を制御する制御パルスのタイミングが示されている。
　まず、画素回路３２１は、電荷を排出する状態に制御されているとする。この場合、距離画像処理部４は、電荷転送トランジスタＧ１～Ｇ４をオフ状態に制御すると共に、電荷排出トランジスタＧＤをオン状態に制御する。これにより、電荷が排出される。
　この場合、図６の「Ｇ１」、「Ｇ２」、「Ｇ３」、および「Ｇ４」に対応する制御パルスは「Ｌｏｗ」であり、「ＧＤ」に対応する制御パルスは「Ｈｉｇｈ」である。
　次に、距離画像処理部４は、光パルスＰＯの照射タイミングに同期させた蓄積タイミングにおいて、電荷蓄積部ＣＳ１に電荷を蓄積させる制御を行う。この場合、距離画像処理部４は、例えば時間Ｔ１において、電荷排出トランジスタＧＤをオフ状態に切替える。また、距離画像処理部４は、電荷転送トランジスタＧ１をオン状態に切替える。これにより、電荷は、電荷蓄積部ＣＳ１に蓄積される。
　この場合、時間Ｔ１において、図６の「ＧＤ」に対応する制御パルスは「Ｌｏｗ」に切替わり、「Ｇ１」に対応する制御パルスは「Ｈｉｇｈ」に切替わる。
　次に、距離画像処理部４は、電荷蓄積部ＣＳ２に電荷を蓄積させる制御を行う。この場合、距離画像処理部４は、例えば時間Ｔ２において、電荷転送トランジスタＧ１をオフ状態に切替える。また、距離画像処理部４は、電荷転送トランジスタＧ２をオン状態に切替える。これにより、電荷は、電荷蓄積部ＣＳ２に蓄積される。
　この場合、時間Ｔ２において、図６の「Ｇ１」に対応する制御パルスは「Ｌｏｗ」に切替わり、「Ｇ２」に対応する制御パルスは「Ｈｉｇｈ」に切替わる。
　次に、距離画像処理部４は、電荷蓄積部ＣＳ３に電荷を蓄積させる制御を行う。この場合、距離画像処理部４は、例えば時間Ｔ３において、電荷転送トランジスタＧ２をオフ状態に切替える。また、距離画像処理部４は、電荷転送トランジスタＧ３をオン状態に切替える。これにより、電荷は、電荷蓄積部ＣＳ３に蓄積される。
　この場合、時間Ｔ３において、図６の「Ｇ２」に対応する制御パルスは「Ｌｏｗ」に切替わり、「Ｇ３」に対応する制御パルスは「Ｈｉｇｈ」に切替わる。
　次に、距離画像処理部４は、電荷蓄積部ＣＳ４に電荷を蓄積させる制御を行う。この場合、距離画像処理部４は、例えば時間Ｔ４において、電荷転送トランジスタＧ３をオフ状態に切替える。また、距離画像処理部４は、電荷転送トランジスタＧ４をオン状態に切替える。これにより、電荷は、電荷蓄積部ＣＳ４に蓄積される。
　この場合、時間Ｔ４において、図６の、「Ｇ３」に対応する制御パルスは「Ｌｏｗ」に切替わり、「Ｇ４」に対応する制御パルスは「Ｈｉｇｈ」に切替わる。
　次に、距離画像処理部４は、電荷を排出させる制御を行う。この場合、距離画像処理部４は、例えば時間Ｔ５において、電荷転送トランジスタＧ４をオフ状態に切替える。また、距離画像処理部４は、電荷排出トランジスタＧＤをオン状態に切替える。これにより、電荷は、排出される。
　この場合、時間Ｔ５において、図６の、「Ｇ４」に対応する制御パルスは「Ｌｏｗ」に切替わり、「ＧＤ」に対応する制御パルスは「Ｈｉｇｈ」に切替わる。
　図６の例では、電荷蓄積部ＣＳ１に電荷が蓄積される蓄積時間は、「ＧＤ」に対応する制御パルスが「Ｌｏｗ」に切替わると共に「Ｇ１」に対応する制御パルスが「Ｈｉｇｈ」に切替わった時間Ｔ１から、「Ｇ１」に対応する制御パルスが「Ｌｏｗ」に切替わった時間Ｔ２までの時間である。
　同様に、電荷蓄積部ＣＳ２に電荷が蓄積される蓄積時間は、時間Ｔ２から時間Ｔ３までの時間である。電荷蓄積部ＣＳ３に電荷が蓄積される蓄積時間は、時間Ｔ３から時間Ｔ４までの時間である。電荷蓄積部ＣＳ４に電荷が蓄積される蓄積時間は、時間Ｔ４から時間Ｔ５までの時間である。
　ここで、実際の制御パルスの波形形状は、寄生容量などの影響を受けることから、理想的な矩形形状にはならない。図７に示すように、制御パルスの立ち上がり、及び立下りに波形なまりが発生する。この場合、波形なまりにより、蓄積時間が変化する可能性がある。
　例えば、制御パルスが、閾値ｔｈを上回った場合に「Ｈｉｇｈ」になり、閾値ｔｈを下回った場合に「Ｌｏｗ」になったと仮定する。
　図７の例では、「ＧＤ」に対応する制御パルスが閾値ｔｈを下回った点Ｐ１に対応する時間Ｔ１＃において「Ｌｏｗ」に切替わる。
　また、「Ｇ１」に対応する制御パルスが閾値ｔｈを下回った点Ｐ２に対応する時間Ｔ２＃において「Ｌｏｗ」に切替わる。
　また、「Ｇ２」に対応する制御パルスが閾値ｔｈを下回った点Ｐ３に対応する時間Ｔ３＃において「Ｌｏｗ」に切替わる。
　また、「Ｇ３」に対応する制御パルスが閾値ｔｈを下回った点Ｐ４に対応する時間Ｔ４＃において「Ｌｏｗ」に切替わる。
　また、「Ｇ４」に対応する制御パルスが閾値ｔｈを下回った点Ｐ５に対応する時間Ｔ５＃において「Ｌｏｗ」に切替わる。
　この場合、電荷蓄積部ＣＳ１に電荷が蓄積される蓄積時間は、「ＧＤ」に対応する制御パルスが「Ｌｏｗ」に切替わると共に「Ｇ１」に対応する制御パルスが「Ｈｉｇｈ」に切替わった時間Ｔ１＃から、「Ｇ１」に対応する制御パルスが「Ｌｏｗ」に切替わった時間Ｔ２＃までの時間である。
　同様に、図７の例では、電荷蓄積部ＣＳ２に電荷が蓄積される蓄積時間は、時間Ｔ２＃から時間Ｔ３＃までの時間である。電荷蓄積部ＣＳ３に電荷が蓄積される蓄積時間は、時間Ｔ３＃から時間Ｔ４＃までの時間である。電荷蓄積部ＣＳ４に電荷が蓄積される蓄積時間は、時間Ｔ４＃から時間Ｔ５＃までの時間である。
　ここで、制御パルスのそれぞれに発生した波形なまり、特に立下り特性が同じような特性を示す場合、波形なまりが発生していない場合と比較して、遅延が生じるものの、蓄積時間は波形なまりが発生していない場合とほぼ同じ時間間隔になると考えられる。
　例えば、図４及び図５において説明したように、例えば、電荷転送トランジスタＧおよび電荷排出トランジスタＧＤのそれぞれのトランジスタを、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタで揃え、更に、トランジスタのサイズを同一のサイズ（チャネル長及びチャネル幅が同一）とし、同様のトランジスタ特性を有するものとすることにより、制御パルスのそれぞれに発生する波形なまりを、同じような特性とすることが考えられる。
　ここで、図４及び図５に示すように、１つの画素回路３２１に対し、電荷排出トランジスタＧＤは、電荷排出トランジスタＧＤ１およびＧＤ２の２つ配置されている。一方、「Ｇ１」、「Ｇ２」、「Ｇ３」及び「Ｇ４」のそれぞれに対応する電荷転送トランジスタＧ１～Ｇ４は、１つの画素回路３２１に対し１つ配置されている。
　距離画像処理部４が、「ＧＤ」に対応する制御パルスにて、電荷排出トランジスタＧＤ１およびＧＤ２の２つのトランジスタを制御し、「Ｇ１」、「Ｇ２」、「Ｇ３」及び「Ｇ４」のそれぞれに対応する制御パルスにて、電荷転送トランジスタＧ１～Ｇ４のうちの１つのトランジスタを制御することか考えられる。
　この場合、「ＧＤ」に対応する制御パルスの方が、「Ｇ１」、「Ｇ２」、「Ｇ３」及び「Ｇ４」のそれぞれに対応する制御パルスよりも、制御パルスが受ける負荷が大きくなると考えられる。このため、「ＧＤ」に対応する制御パルスにて２つのトランジスタを制御した場合、制御パルスの立下り特性は、「Ｇ１」、「Ｇ２」、「Ｇ３」及び「Ｇ４」のそれぞれに対応する制御パルスよりも、傾きがより緩やかになると考えられる。
　図８には、「ＧＤ」に対応する制御パルスに、他の制御パルスより大きな負荷がかかる場合のタイミングチャートの例が模式的に示されている。
　図８に示すように、「ＧＤ」に対応する制御パルスに大きな負荷がかかる場合、制御パルスの立下り特性は、他の制御パルスより、傾きがより緩やかになる。
　電荷蓄積部ＣＳ１に電荷が蓄積される蓄積時間は、時間Ｔ１＃＃から時間Ｔ２＃までの時間である。具体的には、「ＧＤ」に対応する制御パルスが閾値ｔｈを下回る点Ｐ１＃に対応する時間Ｔ１＃＃は、点Ｐ１＃よりも遅れる。
　この場合、電荷蓄積部ＣＳ１に電荷が蓄積される蓄積時間は、他の電荷蓄積に電荷を蓄積させる蓄積時間よりも短くなる。このように、電荷蓄積部ＣＳによって蓄積時間が異なる場合、距離画像処理部４が算出する距離の精度が劣化する要因となる。
　この対策として、本実施形態では、「ＧＤ」に対応する制御パルスにて駆動させる電荷排出トランジスタＧＤの数を減らし、制御パルスにかかる負荷を低減させるようにした。
　具体的に、距離画像処理部４は、「ＧＤ」に対応する制御パルスにて、電荷排出トランジスタＧＤ１およびＧＤ２の２つのトランジスタのうち一方（例えば、電荷排出トランジスタＧＤ１）のみを、電荷の蓄積または排出に応じてオン状態またはオフ状態に制御し、他方（例えば、電荷排出トランジスタＧＤ２）を電荷の蓄積または排出に関わらずオフ状態に維持する。
　例えば、距離画像処理部４は、電荷を排出する場合、電荷排出トランジスタＧＤ１をオン状態とし、電荷排出トランジスタＧＤ２をオフ状態とする。距離画像処理部４は、電荷を排出する状態から、電荷を蓄積する状態に切替える場合、電荷排出トランジスタＧＤ１をオフ状態とすると共に、電荷転送トランジスタＧ１をオン状態とし、電荷排出トランジスタＧＤ２をオフ状態に維持する。
　或いは、距離画像撮像装置１において、一方（例えば、電荷排出トランジスタＧＤ１）をオン状態またはオフ状態にする制御が可能となるように配線し、他方（例えば、電荷排出トランジスタＧＤ２）はフローティングとして、電荷を排出する機能を実行しないように配置してもよい。
　ここで、本実施形態では、画素回路３２１には２つの電荷排出トランジスタＧＤが対称となるように配置されている。
　具体的には、光電変換素子ＰＤの長辺ＰＤＬに平行であり、光電変換素子ＰＤの中心Ｏを通るｘ軸に対して線対称となるように、長辺ＰＤＬの各々に２個の電荷転送トランジスタＧがそれぞれ対向して形成される。また、光電変換素子ＰＤの短辺ＰＤＳの各々に１個の電荷排出トランジスタＧＤが設けられている。更に、電荷転送トランジスタＧが、短辺ＰＤＳに平行で、光電変換素子ＰＤの中心Ｏを通るｙ軸に対して線対称の位置に形成されている。更に、電荷蓄積部ＣＳが、ｘ軸に対して線対称に形成されている。
　このため、他方の電荷排出トランジスタＧＤを画素回路３２１から削除してしまう場合と比較して、構造の対称性が高めることができる。したがって、電荷転送時に電荷転送トランジスタにおける蓄積時間のばらつきを抑制することが可能となる。
　図９は、画素回路３２１を駆動した例を示す図である。図９には、「Ｇ１」、「Ｇ２」、「Ｇ３」、「Ｇ４」及び「ＧＤ」に対応する各制御パルスが重ねられて示されている。図９の横軸は時間、縦軸は電圧を示す。
　図９には、各制御パルスにて駆動させるトランジスタの数を１つに揃えることにより、各制御パルスの立下り特性を同等の特性とした例が示されている。
　図９に示すように、電荷を排出するＧＤ期間が、電荷蓄積部ＣＳ１に電荷を蓄積させるＧ１期間に切替わるタイミングにて、電荷排出トランジスタＧＤをオフ状態とする制御パルスが立下がる。
　また、Ｇ１期間が、電荷蓄積部ＣＳ２に電荷を蓄積させるＧ２期間に切替わるタイミングにて、電荷転送トランジスタＧ１をオフ状態とする制御パルスが立下がる。
　また、Ｇ２期間が、電荷蓄積部ＣＳ３に電荷を蓄積させるＧ３期間に切替わるタイミングにて、電荷転送トランジスタＧ２をオフ状態とする制御パルスが立下がる。
　また、Ｇ３期間が、電荷蓄積部ＣＳ４に電荷を蓄積させるＧ４期間に切替わるタイミングにて、電荷転送トランジスタＧ３をオフ状態とする制御パルスが立下がる。
　これら各々の制御パルスの立下り特性が同等であることから、各蓄積時間に対応する、Ｇ１期間、Ｇ２期間、Ｇ３期間、およびＧ４期間のそれぞれは、同じ時間間隔となる。
　上記では、２つの電荷排出トランジスタＧＤのうち、一方のみで電荷を排出させる制御の例を説明したが、これに限定されない。距離画像処理部４は、２つの電荷排出トランジスタＧＤを、一個ずつ交互に駆動して、電荷を排出させるように制御してもよい。
　ここで、図１０を用いて、２つの電荷排出トランジスタＧＤを、一個ずつ交互に駆動して、電荷を排出させる処理の例について、説明する。図１０は、実施形態の距離画像処理部４が行う距離画像撮像方法の流れを示すフローチャートである。
　距離画像処理部４は、画素回路３２１を駆動し、電荷蓄積部ＣＳに電荷を蓄積させる（ステップＳ１０）。距離画像処理部４は、画素回路３２１を駆動させた駆動回数が閾値に達したか否かを判定する（ステップＳ１１）。距離画像処理部４は、駆動回数が閾値に達した場合、画素回路３２１を駆動させる際に用いた電荷排出トランジスタＧＤが、電荷排出トランジスタＧＤ１であるか、電荷排出トランジスタＧＤ２であるかを判定する（ステップＳ１２）。画素回路３２１を駆動させる際に用いた電荷排出トランジスタＧＤが、電荷排出トランジスタＧＤ１である場合、距離画像処理部４は、次回以降における画素回路３２１の駆動に用いる電荷排出トランジスタＧＤを、電荷排出トランジスタＧＤ２に変更する（ステップＳ１３）。一方、画素回路３２１を駆動させる際に用いた電荷排出トランジスタＧＤが、電荷排出トランジスタＧＤ２である場合、距離画像処理部４は、次回以降における画素回路３２１の駆動に用いる電荷排出トランジスタＧＤを、電荷排出トランジスタＧＤ１に変更する（ステップＳ１４）。
　なお、駆動回数は任意に設定されてよい。１回の駆動ごとに交互に電荷排出トランジスタＧＤを変更してもよいし、フレームの駆動回数の半数に達した時点で変更してもよいし、１フレームに対応する駆動回数ごとに変更しもよいし、複数フレーム単位で電荷排出トランジスタＧＤを変更してもよい。
　以上説明したように、実施形態の距離画像センサ３２（「距離画像撮像素子」の一例）は、画素回路３２１が半導体基板上に形成された距離画像撮像素子である。画素回路３２１は、光電変換素子ＰＤと、電荷蓄積部ＣＳと、電荷転送トランジスタＧと、電荷排出トランジスタＧＤとを少なくとも備える。光電変換素子ＰＤは、測定対象の空間から入射した光に応じた電荷を発生する。電荷蓄積部ＣＳは、電荷を蓄積する。電荷転送トランジスタＧは、光電変換素子ＰＤから電荷を電荷蓄積部ＣＳに転送する転送経路上に設けられる。電荷排出トランジスタＧＤは、光電変換素子ＰＤから電荷を排出する排出経路上に設けられる。光電変換素子ＰＤの表面における平面視の形状が長方形である。電荷転送トランジスタＧは、２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられる。電荷排出トランジスタＧＤは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられる。２Ｎ個の電荷排出トランジスタＧＤのうち、少なくとも１個の電荷排出トランジスタＧＤは、光電変換素子ＰＤと電気的に接続されないフローティングである。
　これにより、実施形態の距離画像センサ３２は、画素回路３２１に配置された２Ｎ個の電荷排出トランジスタＧＤのうち、より少ない数の電荷排出トランジスタＧＤを駆動して電荷を排出または蓄積することができる。このため、電荷排出トランジスタＧＤを駆動させる場合と、電荷転送トランジスタＧを駆動させる場合とにおいて、制御パルスの立下り特性を同等にすることができる。したがって、電荷蓄積部のそれぞれに電荷を蓄積させる蓄積時間が一定となるように、電荷転送ゲートまたは電荷排出ゲートを駆動させることが可能となる。
　また、実施形態の距離画像センサ３２では、ｘ軸に対して線対称となるように、長辺ＰＤＬの各々に２個の電荷転送トランジスタＧがそれぞれ対向して形成される。光電変換素子ＰＤの短辺ＰＤＳの各々に１個の電荷排出トランジスタＧＤが設けられている。また、実施形態の距離画像センサ３２では、電荷転送トランジスタＧが、ｙ軸に対して線対称の位置に形成されている。また、実施形態の距離画像センサ３２では、電荷蓄積部ＣＳが、ｘ軸に対して線対称に形成されている。これにより、実施形態の距離画像センサ３２では、構造の対称性を高めることができる。したがって、電荷を排出させない電荷排出トランジスタＧＤを画素回路３２１から削除してしまう場合と比較して、電荷転送時に、電荷転送トランジスタＧにおける蓄積時間のばらつきを抑制することが可能となる。
　また、実施形態の距離画像撮像装置１は、受光部３と、距離画像処理部４とを備える。受光部３は、画素回路３２１が半導体基板上に形成された距離画像センサ３２を備える。距離画像処理部４は、距離画像センサ３２における電荷転送トランジスタＧ及び電荷排出トランジスタＧＤの駆動を制御する。光電変換素子ＰＤの表面における平面視の形状が長方形である。電荷転送トランジスタＧは、２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられる。電荷排出トランジスタＧＤは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられる。距離画像処理部４は、２Ｎ個の電荷排出トランジスタＧＤのうち少なくとも１個の電荷排出トランジスタＧＤを、電荷を排出するか蓄積するかに関わらず、オフ状態に維持する。これにより、上述した効果と同様に、電荷蓄積部ＣＳのそれぞれに電荷を蓄積させる蓄積時間が一定となるように、電荷転送ゲートまたは電荷排出ゲートを駆動させることが可能となる。
　また、実施形態の距離画像撮像装置１では、電荷を排出する場合、２Ｎ個の電荷排出トランジスタＧＤのうちの電荷排出トランジスタＧＤ１（「第１電荷排出トランジスタ」の一例）をオン状態とし、電荷排出トランジスタＧＤ２（「他電荷排出トランジスタ」の一例）をオフ状態とする。他電荷排出トランジスタは、２Ｎ個の前記電荷排出トランジスタのうちの電荷排出トランジスタＧＤ１（「第１電荷排出トランジスタ」の一例）とは異なる電荷排出トランジスタＧＤである。距離画像処理部４は、電荷を排出する状態から、電荷を蓄積する状態に切替える場合、電荷排出トランジスタＧＤ１（「第１電荷排出トランジスタ」の一例）をオフ状態とすると共に、電荷転送トランジスタＧをオン状態とし、電荷排出トランジスタＧＤ２（「他電荷排出トランジスタ」の一例）をオフ状態に維持する。これにより、実施形態の距離画像撮像装置１では、電荷を排出する状態から、電荷を蓄積する状態に切替える場合と、電荷を蓄積させる電荷蓄積部ＣＳを切替える場合とにおいて、制御パルスの立下り特性を同等にすることができる。したがって、電荷蓄積部のそれぞれに電荷を蓄積させる蓄積時間が一定となるように、電荷転送ゲートまたは電荷排出ゲートを駆動させることが可能となる。
　また、実施形態の距離画像撮像装置１では、電荷排出トランジスタＧＤは、２個設けられる。距離画像処理部４は、第１駆動制御および第２駆動制御を、予め定められた駆動回数ごとに交互に実行する。第１駆動制御は、電荷排出トランジスタＧＤ１（「第１電荷排出トランジスタ」の一例）を、電荷転送トランジスタＧをオン状態に切替える場合に、オフ状態に切替わるように制御し、電荷排出トランジスタＧＤ２（「第２電荷排出トランジスタ」の一例）を、電荷転送トランジスタＧがオン状態であるかオフ状態であるかに関わらず、オフ状態に維持する制御である。第２駆動制御は、電荷排出トランジスタＧＤ２（「第２電荷排出トランジスタ」の一例）を、電荷転送トランジスタＧをオン状態に切替える場合に、オフ状態に切替わるように制御し、電荷排出トランジスタＧＤ１（「第１電荷排出トランジスタ」の一例）を、電荷転送トランジスタＧがオン状態であるかオフ状態であるかに関わらず、オフ状態に維持する制御である。これにより、実施形態の距離画像撮像装置１では、２つの電荷排出トランジスタＧＤを交互に使用して電荷を排出させることができ、光電変換素子ＰＤにおいて、電荷排出時における排出経路の対称性を高めることが可能となる。
　具体的に、距離画像処理部４は、「ＧＤ」に対応する制御パルスにて、電荷排出トランジスタＧＤ１およびＧＤ２の２つのトランジスタのうち一方（例えば、電荷排出トランジスタＧＤ１）のみを、オン状態またはオフ状態に制御し、他方（例えば、電荷排出トランジスタＧＤ２）をオフ状態に維持する。
　上述した実施形態における距離画像撮像装置１、距離画像処理部４の全部または一部をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」は、ＯＳや周辺機器等のハードウェアを含む。また、「コンピュータ読み取り可能な記録媒体」は、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持し、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持している媒体も含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのプログラムであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できてもよく、ＦＰＧＡ等のプログラマブルロジックデバイスを用いて実現されてもよい。
　以上説明したように、本発明によれば、電荷蓄積部のそれぞれに電荷を蓄積させる蓄積時間が一定となるように、電荷転送ゲートまたは電荷排出ゲートを駆動させることができる。
　１…距離画像撮像装置
　２…光源部
　３…受光部
　３２１…画素回路
　４…距離画像処理部
　ＣＳ…電荷蓄積部
　Ｇ１，Ｇ２，Ｇ３，Ｇ４…電荷転送トランジスタ
　ＧＤ１，ＧＤ２…電荷排出トランジスタ
　ＰＤ…光電変換素子
　ＰＯ…光パルス

Claims (8)

  1. 　測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた電荷転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子であって、
    　前記光電変換素子の表面における平面視の形状が長方形であり、
    　前記電荷転送トランジスタは、２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、
    　前記電荷排出トランジスタは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられ、
    　２Ｎ個の前記電荷排出トランジスタのうち少なくとも１個の前記電荷排出トランジスタは、前記光電変換素子と電気的に接続されないフローティングである、
    　ことを特徴とする距離画像撮像素子。
  2. 　前記光電変換素子の長辺に平行であり当該光電変換素子の中心を通るｘ軸に対して線対称となるように、当該長辺の各々にＭ個の前記電荷転送トランジスタがそれぞれ対向して形成され、
    　前記電荷排出トランジスタが前記光電変換素子の短辺に設けられている、
    　請求項１に記載の距離画像撮像素子。
  3. 　前記電荷転送トランジスタが、前記短辺に平行で、前記光電変換素子の中心を通るｙ軸に対して線対称の位置に形成されている、
    　請求項２に記載の距離画像撮像素子。
  4. 　前記電荷蓄積部が、前記ｘ軸に対して線対称に形成されている、
    　請求項２に記載の距離画像撮像素子。
  5. 　測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた電荷転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも有する画素回路が半導体基板上に形成された距離画像撮像素子を備える受光部と、
    　前記距離画像撮像素子における前記電荷転送トランジスタ及び前記電荷排出トランジスタの駆動を制御する距離画像処理部と、
    　を備え、
    　前記光電変換素子の表面における平面視の形状が長方形であり、
    　前記電荷転送トランジスタは、２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、
    　前記電荷排出トランジスタは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられ、
    　前記距離画像処理部は、２Ｎ個の前記電荷排出トランジスタのうち少なくとも１個の前記電荷排出トランジスタを、前記電荷を排出するか蓄積するかに関わらず、オフ状態に維持する、
    　ことを特徴とする距離画像撮像装置。
  6. 　前記距離画像処理部は、
    　前記電荷を排出する場合、２Ｎ個の前記電荷排出トランジスタのうちの第１電荷排出トランジスタをオン状態とし、２Ｎ個の前記電荷排出トランジスタのうちの前記第１電荷排出トランジスタとは他電荷排出トランジスタをオフ状態とし、
    　前記電荷を排出する状態から、前記電荷を蓄積する状態に切替える場合、前記第１電荷排出トランジスタをオフ状態とすると共に、前記電荷転送トランジスタをオン状態とし、前記他電荷排出トランジスタをオフ状態に維持する、
    　請求項５に記載の距離画像撮像装置。
  7. 　前記電荷排出トランジスタは、２個設けられ、
    　前記距離画像処理部は、第１駆動制御および第２駆動制御を、予め定められた駆動回数ごとに交互に実行し、
    　前記第１駆動制御は、２個の前記電荷排出トランジスタのうちの第１電荷排出トランジスタを、前記電荷転送トランジスタをオン状態に切替える場合に、オフ状態に切替わるように制御し、２個の前記電荷排出トランジスタのうち前記第１電荷排出トランジスタと異なる第２電荷排出トランジスタを、前記電荷転送トランジスタがオン状態であるかオフ状態であるかに関わらず、オフ状態に維持する制御であり、
    　前記第２駆動制御は、前記第２電荷排出トランジスタを、前記電荷転送トランジスタがオン状態に切替える場合に、オフ状態に切替わるように制御し、前記第１電荷排出トランジスタを、前記電荷転送トランジスタがオン状態であるかオフ状態であるかに関わらず、オフ状態に維持する制御である、
    　請求項５に記載の距離画像撮像装置。
  8. 　測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた電荷転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタとを少なくとも備える画素回路が半導体基板上に形成された距離画像撮像素子が備えられた受光部と、前記距離画像撮像素子における前記電荷転送トランジスタ及び前記電荷排出トランジスタの駆動を制御する距離画像処理部と、を備え、前記光電変換素子の表面における平面視の形状が長方形であり、前記電荷転送トランジスタは、２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、前記電荷排出トランジスタは、２Ｎ（Ｎは整数であり、Ｎ≧１）個設けられる距離画像撮像装置が行う距離画像撮像方法であって、
    　前記距離画像処理部は、２Ｎ個の前記電荷排出トランジスタのうち少なくとも１個の前記電荷排出トランジスタを、前記電荷を排出するか蓄積するかに関わらず、オフ状態に維持する、
    　ことを特徴とする距離画像撮像方法。
PCT/JP2023/042338 2022-12-12 2023-11-27 距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法 WO2024127960A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022197882A JP2024083834A (ja) 2022-12-12 2022-12-12 距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法
JP2022-197882 2022-12-12

Publications (1)

Publication Number Publication Date
WO2024127960A1 true WO2024127960A1 (ja) 2024-06-20

Family

ID=91484825

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/042338 WO2024127960A1 (ja) 2022-12-12 2023-11-27 距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法

Country Status (2)

Country Link
JP (1) JP2024083834A (ja)
WO (1) WO2024127960A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175951A (ja) * 2012-02-27 2013-09-05 Honda Motor Co Ltd 画素駆動装置及び画素駆動方法
WO2017191757A1 (ja) * 2016-05-02 2017-11-09 浜松ホトニクス株式会社 距離センサ
US20200185439A1 (en) * 2018-12-06 2020-06-11 Samsung Electronics Co., Ltd. Image sensors for distance measurement
WO2021251152A1 (ja) * 2020-06-10 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその製造方法、並びに、測距装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175951A (ja) * 2012-02-27 2013-09-05 Honda Motor Co Ltd 画素駆動装置及び画素駆動方法
WO2017191757A1 (ja) * 2016-05-02 2017-11-09 浜松ホトニクス株式会社 距離センサ
US20200185439A1 (en) * 2018-12-06 2020-06-11 Samsung Electronics Co., Ltd. Image sensors for distance measurement
WO2021251152A1 (ja) * 2020-06-10 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその製造方法、並びに、測距装置

Also Published As

Publication number Publication date
JP2024083834A (ja) 2024-06-24

Similar Documents

Publication Publication Date Title
US10690755B2 (en) Solid-state imaging device having increased distance measurement accuracy and increased distance measurement range
US8134690B2 (en) Light detecting device and method of controlling light detecting device
US20180167562A1 (en) Solid-state imaging device
US6903771B2 (en) Image pickup apparatus
CN110248124B (zh) 图像传感器、包括其的图像检测***以及操作其的方法
CN107277396B (zh) 摄像装置
US20180219035A1 (en) Solid state imaging device
WO2020066433A1 (ja) 固体撮像素子、固体撮像素子の制御方法および電子機器
KR102333891B1 (ko) 고체 촬상 장치
JP6643346B2 (ja) 固体撮像装置
US11812173B2 (en) Imaging apparatus and distance information calculation method
WO2024127960A1 (ja) 距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法
WO2022091563A1 (ja) 距離画像撮像素子及び距離画像撮像装置
WO2022091564A1 (ja) 距離画像撮像素子及び距離画像撮像装置
US11860279B2 (en) Image sensing device and photographing device including the same
WO2023238860A1 (ja) 距離画像撮像素子および距離画像撮像装置
US20210063588A1 (en) Imaging devices with capacitively coupled single-photon avalanche diodes
WO2023171610A1 (ja) 距離画像撮像素子及び距離画像撮像装置
WO2023234253A1 (ja) 距離画像撮像装置、及び距離画像撮像方法
JP2023147558A (ja) 距離画像撮像装置、及び距離画像撮像方法
JP2005210626A (ja) 固体撮像装置
US20230276143A1 (en) Imaging device having pixel circuit that alternately performs transfer of charge and control method thereof
JP2022176579A (ja) 距離画像撮像装置及び距離画像撮像方法
JP2024082236A (ja) 距離画像撮像装置、及び距離画像撮像方法
JP2007208364A (ja) 固体撮像装置の駆動方法