WO2023171610A1 - 距離画像撮像素子及び距離画像撮像装置 - Google Patents

距離画像撮像素子及び距離画像撮像装置 Download PDF

Info

Publication number
WO2023171610A1
WO2023171610A1 PCT/JP2023/008309 JP2023008309W WO2023171610A1 WO 2023171610 A1 WO2023171610 A1 WO 2023171610A1 JP 2023008309 W JP2023008309 W JP 2023008309W WO 2023171610 A1 WO2023171610 A1 WO 2023171610A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
photoelectric conversion
conversion element
distance image
axis
Prior art date
Application number
PCT/JP2023/008309
Other languages
English (en)
French (fr)
Inventor
優 大久保
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Publication of WO2023171610A1 publication Critical patent/WO2023171610A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00—Measuring distances in line of sight; Optical rangefinders
    • G01C3/02—Details
    • G01C3/06—Use of electric means to obtain final indication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present invention relates to a distance image pickup device and a distance image pickup device.
  • This application claims priority based on Japanese Patent Application No. 2022-034960 filed in Japan on March 8, 2022, the contents of which are incorporated herein.
  • time of flight is a method that uses the fact that the speed of light is known to measure the distance between a measuring instrument and an object based on the flight time of light in space (measurement space).
  • a distance image sensor hereinafter referred to as "TOF" type has been realized.
  • TOF distance image sensor a pulse of light (for example, near-infrared light) is irradiated onto the measurement target, and the time of irradiation of the light pulse and the return of the light pulse (reflected light) reflected by the target in the measurement space are calculated.
  • the distance between the measuring device and the target object is measured based on the difference in time between the measuring device and the target object, that is, the flight time of light between the measuring device and the target object (for example, see Patent Document 1).
  • the amount of electric charge generated by the reflected light from the object is transferred through multiple gates to ensure accuracy. It needs to be read out.
  • a photoelectric conversion element converts the amount of incident light into an electric charge
  • the converted electric charge is stored in a charge storage section, and an analog signal corresponding to the amount of electric charge accumulated by an AD converter is used. Converts voltage to digital value.
  • the TOF distance image sensor uses information about the flight time of light between the measuring device and the object, which is included in the analog voltage corresponding to the amount of charge and the digital value, to determine the distance between the measuring device and the object. I'm looking for.
  • the distance image capturing device determines the delay time from the time when the light pulse is irradiated until the light pulse reflected by the object returns, based on the amount of charge accumulated in each charge accumulation section.
  • the amount of charge accumulated in each charge storage section is the charge generated by the photoelectric conversion element accumulated in each charge storage section at a predetermined period. Then, using the delay time and the speed of light, the distance from the distance imaging device to the subject is determined. Therefore, in order to transfer charges from the photoelectric conversion element to the charge storage section, each of the photoelectric conversion element and the charge storage section is provided with a transfer gate (transistor) that transfers charges. Further, a discharge gate (transistor) is provided that discharges the charge converted by the photoelectric conversion element during a period (drain period) in which charge is discharged without accumulating it.
  • a discharge failure may occur in which the charges are not fully discharged.
  • the discharge gate is laid out at a position far from the center of the photoelectric conversion element, the potential gradient of the potential that is formed when the discharge gate is turned on will cause the discharge gate to be laid out at a position close to the center of the photoelectric conversion element. This will be more gradual than if it were laid out.
  • charges may not be fully discharged from the discharge gate. If the charge that cannot be discharged by the discharge gate enters the transfer gate and the charge that enters the transfer gate is accumulated in the charge storage section, this is one of the factors that deteriorates the accuracy of distance measurement.
  • the present invention has been made in view of this situation, and provides a distance image imaging device and a distance image imaging device that can make it difficult to cause discharge failure when discharging charges.
  • a distance image sensor is a distance image sensor formed on a semiconductor substrate, and is a distance image sensor formed on a semiconductor substrate.
  • a photoelectric conversion element that generates charge
  • a charge storage section that accumulates the charge
  • a transfer transistor provided on a transfer path that transfers the charge from the photoelectric conversion element to the charge storage section
  • a charge discharge transistor provided on a discharge path for discharging the charge
  • the distance image imaging device includes the photoelectric conversion element, the charge storage section, the transfer transistor, and the charge discharge transistor;
  • At least a pixel circuit is formed on the semiconductor substrate, the photoelectric conversion element has a rectangular shape in plan view on the surface, two charge discharge transistors are provided, and the photoelectric conversion element has a rectangular shape in plan view.
  • the two charges The discharge transistors are disposed on the y-axis, and the two charge discharge transistors are disposed facing each other at positions line-symmetrical with respect to the x-axis.
  • 2M (M is an integer, M ⁇ 2) transfer transistors are provided, and the M transfer transistors are arranged on each of the long sides in line symmetry with respect to the x-axis. They may be arranged facing each other at positions such that .
  • the channel length of the transfer transistor may be longer than the channel length of the charge discharge transistor.
  • all or part of the channel region of the transfer transistor may be doped with an n-type impurity.
  • a microlens is formed on a surface side of the pixel circuit on which the light is incident, and the optical axis of the microlens is perpendicular to the incident surface of the photoelectric conversion element, and It may also penetrate through the center of the incident surface.
  • the distance image imaging device includes a light receiving unit equipped with any one of the distance image imaging devices, and a distance image captured by the distance image imaging device, and a distance image capturing device from the distance image imaging device to the subject.
  • the distance image processing unit may also include a distance image processing unit that calculates the distance.
  • FIG. 1 is a block diagram showing a schematic configuration of a distance image capturing device according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram showing a schematic configuration of an image sensor (distance image sensor 32) used in the distance image imaging device 1 according to the first embodiment of the present invention.
  • An example of the configuration of a pixel circuit 321 arranged in a light receiving area 320 of a distance image sensor 32 (distance image sensor) which is a solid-state image sensor used in the distance image sensor 1 according to the first embodiment of the present invention is shown.
  • FIG. FIG. 3 is a diagram illustrating an example of the arrangement (layout pattern) of each transistor of the pixel circuit 321 in the first embodiment.
  • FIG. 5 is a diagram showing an example of the arrangement relationship between the photoelectric conversion element PD, the transfer transistor G, and the charge discharge transistor GD in FIG. 4.
  • FIG. FIG. 3 is a diagram illustrating transfer of charge from a photoelectric conversion element PD to a floating diffusion FD by a transfer transistor G.
  • 6A is a diagram illustrating potential states in each region of transfer transistor G1, photoelectric conversion element PD, and transfer transistor G3 shown in FIG. 6A.
  • FIG. FIG. 3 is a diagram illustrating discharge of charge from a photoelectric conversion element PD to a power supply VDD by a charge discharge transistor GD.
  • FIG. 7A is a diagram illustrating the state of potential in each region of the charge discharging transistor GD1, the photoelectric conversion element PD, and the charge discharging transistor GD2 shown in FIG. 7A.
  • FIG. 7 is a diagram illustrating an example of the arrangement relationship between a photoelectric conversion element PD, a transfer transistor G, and a charge discharge transistor GD in a second embodiment.
  • FIG. FIG. 7 is a diagram illustrating the transfer of charges from the photoelectric conversion element PD to the floating diffusion FD by the transfer transistor G in the second embodiment.
  • 9A is a diagram illustrating potential states in each region of transfer transistor G1, photoelectric conversion element PD, and transfer transistor G3 shown in FIG. 9A.
  • FIG. 9A is a diagram illustrating potential states in each region of transfer transistor G1, photoelectric conversion element PD, and transfer transistor G3 shown in FIG. 9A.
  • FIG. 7 is a diagram illustrating an example of the arrangement relationship between a photoelectric conversion element PD, a transfer transistor G, and a charge discharge transistor GD in a third embodiment.
  • FIG. FIG. 7 is a diagram illustrating transfer of charge from a photoelectric conversion element PD to a floating diffusion FD by a transfer transistor G in a third embodiment.
  • 11A is a diagram illustrating potential states in each region of transfer transistor G1, photoelectric conversion element PD, and transfer transistor G3 shown in FIG. 11A.
  • FIG. FIG. 7 is a diagram showing the positional relationship between a photoelectric conversion element PD and a microlens ML of a pixel circuit 321 in the fourth embodiment.
  • FIG. 3 is a plan view showing a lens array in a portion of a light receiving area 320 in which a plurality of pixel circuits 321 are arranged.
  • FIG. 14 is a cross-sectional view of the lens array of the pixel circuit 321 provided with the microlens ML in FIG. 13.
  • FIG. 14 is a cross-sectional view of the lens array of the pixel circuit 321 provided with the microlens ML in FIG. 13.
  • FIG. 14 is a cross-sectional view of the lens array of the pixel circuit 321 provided with the microlens ML in FIG. 13.
  • FIG. 1 is a block diagram showing a schematic configuration of a distance image capturing device 1.
  • the distance image imaging device 1 includes a light source section 2, a light receiving section 3, and a distance image processing section 4. Note that FIG. 1 also shows a subject S, which is an object whose distance is to be measured in the distance image capturing device 1.
  • the distance image imaging device is, for example, a distance image sensor 32 (described later) in the light receiving section 3.
  • the light source section 2 irradiates the space of the object to be photographed in which the object S whose distance is to be measured in the distance image imaging device 1 exists, with a light pulse PO, according to the control from the distance image processing section 4.
  • the light source unit 2 is, for example, a surface-emitting semiconductor laser module such as a vertical cavity surface-emitting laser (VCSEL).
  • the light source section 2 includes a light source device 21 and a diffusion plate 22.
  • the light source device 21 is a light source that emits laser light in a near-infrared wavelength band (for example, a wavelength band of 850 nm to 940 nm) that becomes a light pulse PO that is irradiated onto the subject S.
  • the light source device 21 is, for example, a semiconductor laser light emitting device.
  • the light source device 21 emits pulsed laser light under control from the timing control section 41.
  • the diffuser plate 22 is an optical component that diffuses the laser light in the near-infrared wavelength band emitted by the light source device 21 over a surface onto which the subject S is irradiated.
  • the pulsed laser light diffused by the diffusion plate 22 is emitted as a light pulse PO, and is irradiated onto the subject S.
  • the light receiving unit 3 receives the reflected light RL of the optical pulse PO reflected by the subject S whose distance is to be measured in the distance image capturing device 1, and outputs a pixel signal according to the received reflected light RL.
  • the light receiving section 3 includes a lens 31 and a distance image sensor 32.
  • the lens 31 is an optical lens that guides the incident reflected light RL to the distance image sensor 32.
  • the lens 31 emits the incident reflected light RL to the distance image sensor 32 side, and causes the light to be received (incident) by a pixel circuit provided in a light receiving area of the distance image sensor 32.
  • the distance image sensor 32 is an image sensor used in the distance image imaging device 1. As shown in FIG. 2, the distance image sensor 32 includes a plurality of pixels in a two-dimensional light receiving area. Each pixel circuit (pixel circuit 321) of the distance image sensor 32 includes one photoelectric conversion element, a plurality of charge storage units corresponding to this one photoelectric conversion element, and charges are distributed to the respective charge storage units. A component is provided.
  • the distance image sensor 32 distributes the charges generated by the photoelectric conversion elements to the respective charge storage sections according to control from the timing control section 41. Further, the distance image sensor 32 outputs a pixel signal according to the amount of charge distributed to the charge storage section.
  • a plurality of pixel circuits are arranged in a two-dimensional matrix, and each pixel circuit outputs a corresponding pixel signal for one frame.
  • the distance image processing unit 4 controls the distance image capturing device 1 and calculates the distance to the subject S.
  • the distance image processing section 4 includes a timing control section 41 and a distance calculation section 42.
  • the timing control unit 41 controls the timing of outputting various control signals required for distance measurement.
  • the various control signals here include, for example, a signal that controls the irradiation of the optical pulse PO, a signal that distributes the reflected light RL to a plurality of charge storage units, a signal that controls the number of times of distribution per frame, and the like.
  • the number of times of distribution is the number of times that the process of distributing charges to the charge storage section CS (see FIG. 3) is repeated.
  • the distance calculation unit 42 outputs distance information that calculates the distance to the subject S based on the pixel signal output from the distance image sensor 32.
  • the distance calculation unit 42 calculates a delay time Td from irradiation of the optical pulse PO to reception of the reflected light RL based on the amount of charge accumulated in the plurality of charge storage units CS.
  • the distance calculation unit 42 calculates the distance from the distance image capturing device 1 to the subject S according to the calculated delay time Td.
  • the light receiving unit 3 receives the reflected light RL, which is the light pulse PO in the near-infrared wavelength band that is irradiated onto the subject S by the light source unit 2, and is reflected by the subject S.
  • the distance image processing unit 4 outputs distance information obtained by measuring the distance between the subject S and the distance image capturing device 1. Note that although FIG. 1 shows the distance image capturing device 1 having a configuration including the distance image processing unit 4 inside, the distance image processing unit 4 is a component provided outside the distance image capturing device 1. It's okay.
  • FIG. 2 is a block diagram showing a schematic configuration of the image sensor (distance image sensor 32).
  • the distance image sensor 32 includes, for example, a light receiving area 320 in which a plurality of pixel circuits 321 are arranged, a control circuit 322, a vertical scanning circuit 323 having a distribution operation, and a horizontal scanning circuit 324. , and a pixel signal processing circuit 325.
  • the light receiving area 320 is an area in which a plurality of pixel circuits 321 are arranged, and FIG. 2 shows an example in which they are arranged in a two-dimensional matrix of 8 rows and 8 columns.
  • the pixel circuit 321 accumulates charges corresponding to the amount of received light.
  • the control circuit 322 controls the operations of the components of the distance image sensor 32, for example, in accordance with instructions from the timing control section 41 of the distance image processing section 4.
  • the vertical scanning circuit 323 is a circuit that controls the pixel circuits 321 arranged in the light receiving area 320 row by row in accordance with the control from the control circuit 322.
  • the vertical scanning circuit 323 causes the pixel signal processing circuit 325 to output a voltage signal corresponding to the amount of charge accumulated in each of the charge accumulation sections CS of the pixel circuit 321.
  • the pixel signal processing circuit 325 performs predetermined signal processing (for example, noise suppression processing or A/D conversion) on the voltage signal output from the pixel circuit 321 of each column under control from the control circuit 322. processing, etc.).
  • the horizontal scanning circuit 324 is a circuit that sequentially outputs the signals output from the pixel signal processing circuit 325 in time series according to the control from the control circuit 322. As a result, pixel signals corresponding to the amount of charge accumulated for one frame are sequentially output to the distance image processing section 4. In the following description, it is assumed that the pixel signal processing circuit 325 performs A/D conversion processing and the pixel signal is a digital signal.
  • FIG. 3 is a circuit diagram showing an example of the configuration of the pixel circuit 321.
  • the pixel circuit 321 in FIG. 3 is a configuration example including four pixel signal readout sections.
  • the pixel circuit 321 includes one photoelectric conversion element PD, charge discharge transistors GD (GD1 and GD2 described later), and four pixel signal readout units RU (which output voltage signals from corresponding output terminals O (O1 to O4)). RU1 to RU4).
  • Each of the pixel signal readout units RU includes a transfer transistor G, a floating diffusion FD, a charge storage capacitor C, a reset transistor RT, a source follower transistor SF, and a selection transistor SL.
  • the floating diffusion FD and the charge storage capacitor C constitute a charge storage section CS.
  • the pixel signal readout unit RU1 that outputs a voltage signal from the output terminal O1 includes a transfer transistor G1 (transfer MOS transistor), a floating diffusion FD1, a charge storage capacitor C1, and a reset transistor RT1. , a source follower transistor SF1, and a selection transistor SL1.
  • a charge storage section CS1 is configured by a floating diffusion FD1 and a charge storage capacitor C1.
  • the pixel signal reading units RU2, RU3, and RU4 also have a similar configuration.
  • the photoelectric conversion element PD is an embedded photodiode that photoelectrically converts incident light, generates charges according to the incident light (incident light), and stores the generated charges.
  • the incident light enters from the space to be measured.
  • the photoelectric conversion element PD photoelectrically converts incident light and distributes the generated charge to each of the four charge storage sections CS (CS1 to CS4), and stores each charge according to the amount of the distributed charge.
  • the voltage signal is output to the pixel signal processing circuit 325.
  • the configuration of the pixel circuit arranged in the distance image sensor 32 is not limited to the configuration including four pixel signal readout units RU (RU1 to RU4) as shown in FIG.
  • the pixel circuit may have a configuration in which the readout unit RU includes a plurality of pixel signal readout units RU of 2M (M is an integer, M ⁇ 2) or more. That is, the pixel circuit may have a configuration including 2M (M is an integer, M ⁇ 2) or more transfer transistors G.
  • the vertical scanning circuit 323 In driving the pixel circuit 321 of the distance image imaging device 1, the light pulse PO is emitted during the irradiation time To, and the reflected light RL is received by the distance image sensor 32 after a delay time Td.
  • the vertical scanning circuit 323 transfers the charges generated in the photoelectric conversion element PD to the charge storage units CS1, CS2, CS3, and CS4 in this order, and stores them in each charge storage unit CS1, CS2, CS3, and CS4.
  • the vertical scanning circuit 323 turns on the transfer transistor G1 provided on the transfer path that transfers the charge from the photoelectric conversion element PD to the charge storage section CS1.
  • the charge photoelectrically converted by the photoelectric conversion element PD is accumulated in the charge storage section CS1 via the transfer transistor G1.
  • the vertical scanning circuit 323 turns off the transfer transistor G1.
  • the transfer of charges to the charge storage section CS1 is stopped.
  • the vertical scanning circuit 323 causes the charge storage section CS1 to accumulate charges.
  • the accumulation cycle in which each of the accumulation drive signals TX1, TX2, TX3, and TX4 is supplied to each of the transfer transistors G1, G2, G3, and G4 is repeated. It will be done. Charges corresponding to the incident light are transferred from the photoelectric conversion element PD to the charge storage sections CS1, CS2, CS3, and CS4 via the transfer transistors G1, G2, G3, and G4, respectively. A plurality of accumulation cycles are repeated during the charge accumulation period. As a result, charge is accumulated in each of the charge accumulation sections CS1, CS2, CS3, and CS4 every accumulation cycle of each of the charge accumulation sections CS1, CS2, CS3, and CS4 during the charge accumulation period.
  • the vertical scanning circuit 323 removes the charge from the photoelectric conversion element PD after the transfer (transfer) of the charge to the charge storage unit CS4 is completed.
  • the charge discharge transistor GD provided on the discharge path is turned on. As a result, the charge discharging transistor GD discards the charge generated in the photoelectric conversion element PD after the previous accumulation cycle of the charge storage unit CS4 (i.e., the charge discharged from the photoelectric conversion element (reset the element PD).
  • the vertical scanning circuit 323 sequentially sends voltage signals from each of all the pixel circuits 321 arranged in the light receiving area 320 to the pixel signal processing circuit 325 in units of rows (horizontal arrangement) of the pixel circuits 321. Output.
  • the pixel signal processing circuit 325 performs signal processing such as A/D conversion processing on each input voltage signal, and outputs it to the horizontal scanning circuit 324.
  • the horizontal scanning circuit 324 sequentially outputs the voltage signal after signal processing to the distance calculation unit 42 in the order of the columns of the light receiving areas 320.
  • the accumulation of charges in the charge storage section CS by the vertical scanning circuit 323 and the discarding of the charges photoelectrically converted by the photoelectric conversion element PD are repeatedly performed over one frame.
  • charges corresponding to the amount of light received by the distance image capturing device 1 during a predetermined time interval are accumulated in each of the charge accumulation sections CS.
  • the horizontal scanning circuit 324 outputs an electric signal corresponding to the amount of charge for one frame accumulated in each of the charge storage sections CS to the distance calculation section 42.
  • the charge storage section CS1 is exposed to background light etc. before being irradiated with the light pulse PO.
  • the amount of charge corresponding to the external light component is retained.
  • charge amounts corresponding to the reflected light RL and external light components are distributed and held in the charge storage units CS2, CS3, and CS4.
  • the distribution (distribution ratio) of the amount of charge distributed to the charge storage units CS2 and CS3 or the charge storage units CS3 and CS4 is determined by the delay time from when the optical pulse PO is reflected by the subject S to when it is input to the distance image capturing device 1. The ratio corresponds to Td.
  • the distance calculation unit 42 uses this principle to calculate the delay time Td using the following equation (1) or (2).
  • Td To ⁇ (Q3-Q1)/(Q2+Q3-2 ⁇ Q1)...(1)
  • Td To+To ⁇ (Q4-Q1)/(Q3+Q4-2 ⁇ Q1)...(2)
  • Q1 is the amount of charge accumulated in the charge storage section CS1
  • Q2 is the amount of charge accumulated in the charge accumulation section CS2
  • Q3 is the amount of charge accumulated in the charge accumulation section CS3.
  • the charge amount Q4 indicates the charge amount accumulated in the charge storage section CS4.
  • the distance calculation unit 42 calculates the delay time Td using equation (1)
  • equation (1) charges generated by reflected light are accumulated in the charge accumulation sections CS2 and CS3, but are not accumulated in the charge accumulation section CS4.
  • equation (2) charges generated by reflected light are accumulated in the charge accumulation parts CS3 and CS4, but not in the charge accumulation part CS2. Note that in equation (1) or equation (2), of the amount of charge accumulated in charge storage units CS2, CS3, and CS4, the component corresponding to the external light component is the same as the amount of charge accumulated in charge accumulation unit CS1. It is assumed that the amounts are the same.
  • the distance calculation unit 42 calculates the round trip distance to the subject S by multiplying the delay time obtained by equation (1) or equation (2) by the speed of light (velocity). Then, the distance calculation unit 42 calculates the distance to the subject S by halving the round trip distance calculated above.
  • FIG. 4 is a diagram showing an example of the arrangement (layout pattern) of each transistor of the pixel circuit 321 in this embodiment.
  • FIG. 4 shows a layout pattern of the pixel circuit 321.
  • Each of the transistors described above is an n-channel MOS transistor formed on a p-type semiconductor substrate.
  • the reset transistor RT1 is formed of a drain RT1_D (n-diffusion layer (n-type impurity diffusion layer)), a source RT1_S (n-diffusion layer), and a gate RT1_G on a p-type semiconductor substrate.
  • the contact RT1_C is a pattern indicating a contact connected to a wiring (not shown) provided in each diffusion layer of the drain RT1_D (n diffusion layer) and the source RT1_S (n diffusion layer) of the reset transistor RT1.
  • Other transfer transistors G1 to G4, source follower transistors SF1 to SF4, selection transistors SL1 to SL4, reset transistors RT2 to RT4, and charge discharge transistors GD1 and GD2 have similar configurations.
  • the photoelectric conversion element PD is formed in a rectangular shape, and has a long side PDL1, a long side PDL2 parallel to and opposite to the long side PDL1, a short side PDS1, and a short side PDS2 parallel to and opposite to the short side PDS1. Consists of.
  • the x-axis is orthogonal to the short side PDS1 (and PDS2) of the rectangle (that is, parallel to the long sides PDL1 and PDL2 of the rectangle), and It is an axis passing through the center O.
  • the y-axis is an axis that is perpendicular to the x-axis, that is, perpendicular to the long sides PDL1 (and PDL2) of the rectangle (parallel to the short sides PDS1 and PDS2 of the rectangle), and passes through the center O of the rectangle.
  • the charge discharge transistor GD1 is arranged on the y-axis on the long side PDL1.
  • the charge discharge transistor GD2 is arranged on the y-axis on the long side PDL2.
  • the charge discharging transistor GD2 is arranged at a position symmetrical to the charge discharging transistor GD1 with respect to the x-axis. That is, the charge discharging transistor GD2 is arranged on the y-axis of the long side PDL2 so as to be line symmetrical with the charge discharging transistor GD1 with respect to the x-axis.
  • each of the charge drain transistors GD1 and GD2 is arranged on the y-axis and at the same distance from the x-axis. Therefore, each of the charge discharge transistors GD1 and GD2 is arranged at the same distance from the center O of the photoelectric conversion element PD.
  • the center of the photoelectric conversion element PD is more easily disposed than when each of the charge discharging transistors GD1 and GD2 is arranged on the short side PDS1 or PDS2.
  • the distance from O to charge discharge transistors GD1 and GD2 can be shortened. Therefore, it is possible to improve the discharge characteristics and make discharge defects less likely to occur.
  • Transfer transistors G1 and G2 are arranged at positions symmetrical about the y-axis with charge discharge transistor GD1 in between.
  • Transfer transistors G3 and G4 are arranged at positions symmetrical about the y-axis with charge discharge transistor GD2 in between.
  • Transfer transistors G3 and G4 are arranged at positions line-symmetrical to transfer transistors G1 and G2 with respect to the x-axis.
  • the explanation is given using an example in which the number of transfer transistors G is four, but 2M (M is an integer, M ⁇ 2) transfer transistors G are provided, and the long side PDL1 , M transfer transistors G may be disposed in each of the PDLs 2 and facing each other at positions line symmetrical with respect to the x-axis.
  • each of the transfer transistors G1, G2, G3, and G4 is arranged at the same distance from the x-axis, and also at the same distance from the center O of the photoelectric conversion element PD. Furthermore, each of the transfer transistors G1 to G4 has the same size (the same channel length and channel width) and has similar transistor characteristics. As a result, the charges generated by the photoelectric conversion element PD can be made to have the same transfer efficiency (transfer characteristics), and it becomes possible to accumulate charges in each of the charge storage sections CS1 to CS4 with the same transfer characteristics. . Therefore, the distance between the subject and the distance image capturing device can be determined with high accuracy.
  • Each of the reset transistors RT1 and RT2 is arranged line-symmetrically with respect to the x-axis with respect to the reset transistors RT3 and RT4, respectively. Further, each of source follower transistors SF1 and SF2 is arranged line-symmetrically with respect to the x-axis with respect to source follower transistors SF3 and SF4, respectively. Further, each of the selection transistors SL1 and SL2 is arranged line-symmetrically with respect to the x-axis with respect to each of the selection transistors SL3 and SL4.
  • FIG. 4 shows the arrangement of each transistor on the semiconductor substrate of the pixel circuit 321, and the wiring pattern and each of the charge storage capacitors (C1 to C4) are omitted. Therefore, each of the charge storage parts CS1, CS2, CS3, and CS4 is arranged at the position of each of the floating diffusions FD1, FD2, FD3, and FD4.
  • FIG. 5 is a diagram showing an example of the arrangement relationship among the photoelectric conversion element PD, transfer transistor G, and charge discharge transistor GD in FIG. 4.
  • FIG. 5 shows the positional relationship of the transfer transistors G1, G2, G3, and G4 and the charge discharge transistors GD1 and GD2 with respect to the photoelectric conversion element PD.
  • the charge discharge transistor GD1 is formed from a drain GD1_D, a gate GD1_G, and a source (n diffusion layer of the photoelectric conversion element PD).
  • Drain GD1_D is connected to power supply VDD via contacts and wiring.
  • the charge discharge transistor GD1 transfers charges (electrons) generated in the photoelectric conversion element PD to the drain GD1_D by applying an "H" level gate voltage to the gate GD1_G. Then, the drain GD1_D discharges the charge transferred from the photoelectric conversion element PD to the power supply VDD.
  • the charge discharge transistor GD2 has the same configuration as the charge discharge transistor GD1, and is formed from a drain GD2_D, a gate GD2_G, and a source (n diffusion layer of the photoelectric conversion element PD).
  • Drain GD2_D is connected to power supply VDD via contacts and wiring.
  • the charge discharge transistor GD2 transfers the charges (electrons) generated in the photoelectric conversion element PD to the drain GD2_D when an "H" level gate voltage is applied to the gate GD2_G. Then, the drain GD2_D discharges the charge transferred from the photoelectric conversion element PD to the power supply VDD.
  • the transfer transistor G1 is formed from a floating diffusion FD1 as a drain G1_D, a gate G1_G, and a source (n diffusion layer of the photoelectric conversion element PD).
  • a charge storage section CS1 is formed in the floating diffusion FD1.
  • the drain G1_D is connected to each of the gate SF1_G of the source follower transistor SF1 and the source RT1_S of the reset transistor RT1 via contacts and wiring.
  • Transfer transistor G1 transfers charges (electrons) generated in photoelectric conversion element PD to floating diffusion FD1 as drain G1_D by applying an "H" level gate voltage to gate G1_G.
  • the floating diffusion FD1 then accumulates the charges transferred from the photoelectric conversion element PD.
  • Each of transfer transistors G2, G3, and G4 has a similar configuration to transfer transistor G1.
  • FIG. 6A and 6B are diagrams illustrating the transfer of charges from the photoelectric conversion element PD to the floating diffusion FD by the transfer transistor G.
  • FIG. 6A shows a cross-sectional structure of the semiconductor along line AA' in which the pixel circuit 321 of FIG. 5 is formed.
  • the photoelectric conversion element PD is, for example, a buried photodiode whose surface is provided with a surface protection layer of a p+ diffusion layer (p-type impurity diffusion layer).
  • the transfer transistor G1 is formed using the n diffusion layer of the photoelectric conversion element PD as a source and the n+ diffusion layer of the floating diffusion FD1 as a drain.
  • the transfer transistor G1 is formed so that the length from the source to the drain is the channel length G1_L.
  • an STI shallow trench isolation
  • a pwell p diffusion layer
  • Transfer transistor G1 transfers charges (electrons) generated in photoelectric conversion element PD to floating diffusion FD1, which is a drain, by applying an "H" level gate voltage to gate G1_G.
  • the floating diffusion FD1 then accumulates the charge transferred from the transfer transistor G1.
  • the transfer transistor G3 is formed using the n diffusion layer of the photoelectric conversion element PD as a source and the n+ diffusion layer of the floating diffusion FD3 as a drain.
  • the transfer transistor G3 is formed so that the length from the source to the drain is the channel length G3_L.
  • An STI and pwell for blocking leakage current from the n+ diffusion layer are provided adjacent to the n+ diffusion layer of the floating diffusion FD3.
  • Transfer transistor G3 transfers charges (electrons) generated in photoelectric conversion element PD to floating diffusion FD3, which is a drain, by applying an "H" level gate voltage to gate G3_G.
  • the floating diffusion FD3 then accumulates the charge transferred from the transfer transistor G3.
  • FIG. 6B shows potential states in each region of the transfer transistor G1, photoelectric conversion element PD, and transfer transistor G3 shown in FIG. 6A.
  • the horizontal axis indicates the position in the region, and the vertical axis indicates the height of the potential (the lower the position, the higher the potential).
  • the potential state is shown when an "H" level gate voltage is applied to the gate G1_G of the transfer transistor G1, and on the other hand, an "L" level gate voltage is applied to the gate G3_G of the transfer transistor G3. It shows.
  • a potential barrier PB is formed in the region of the gate G3_G, and charges are not transferred from the photoelectric conversion element PD to the floating diffusion FD3, which is the drain of the transfer transistor G3 ( electrons do not flow into the drain).
  • the gate G1_G of the transfer transistor G1 is at the "H” level, the potential (potential) increases in the region of the gate G1_G (no potential barrier is formed), and the drain of the transfer transistor G1 increases from the photoelectric conversion element PD to the drain of the transfer transistor G1. Charge is transferred to a certain floating diffusion FD1 (electrons flow into the drain).
  • each of the gates G1_G, G2_G, G3_G, and G4_G of the transfer transistors G1, G2, G3, and G4 When an "H" level charge is applied to each of the gates G1_G, G2_G, G3_G, and G4_G of the transfer transistors G1, G2, G3, and G4, the voltage from the source (n diffusion layer of the photoelectric conversion element PD) to the drain G1_D, G2_D , G3_D, and G4_D, the shapes of potential decreases (potential slopes) are the same. This is because each of the transfer transistors G1, G2, G3, and G4 is arranged at the same distance from the center O of the photoelectric conversion element PD.
  • each of transfer transistors G2 and G3 has the same shape and is arranged at the same position, so that the charge transfer efficiency is the same.
  • each of the transfer transistors G1 and G4 has the same shape and is arranged at the same position, the charge transfer efficiency is the same. That is, when each of the transfer transistors G1, G2, G3, and G4 transfers the same amount of charge from the photoelectric conversion element PD to each of the floating diffusions FD1, FD2, FD3, and FD4, the floating diffusions FD1, FD2, The amount of charge accumulated in FD3 and FD4 is the same.
  • FIGS. 7A and 7B are diagrams illustrating the discharge of charge from the photoelectric conversion element PD to the power supply VDD by the charge discharge transistor GD.
  • FIG. 7A shows a cross-sectional structure along the y-axis of a semiconductor in which the pixel circuit 321 of FIG. 5 is formed.
  • the charge discharging transistor GD1 is formed using the n-diffusion layer of the photoelectric conversion element PD as a source and the n-diffusion layer connected to the power supply VDD as a drain GD1_D.
  • the charge discharge transistor GD1 is formed so that the length from the source to the drain is the channel length GD1_L.
  • the n-diffusion layer of the drain GD1_D is provided with an STI and pwell adjacent to each other to prevent leakage current from the n-diffusion layer.
  • the charge discharge transistor GD1 transfers the charges (electrons) generated in the photoelectric conversion element PD to the drain GD1_D by applying an "H" level gate voltage to the gate GD1_G. drain to power supply VDD).
  • the charge discharging transistor GD2 is formed with the n-diffusion layer of the photoelectric conversion element PD as a source and the n-diffusion layer connected to the power supply VDD as a drain GD2_D.
  • the charge discharge transistor GD2 is formed so that the length from the source to the drain is equal to the channel length GD2_L.
  • An STI and pwell for blocking leakage current from the n-diffusion layer are provided adjacent to the n-diffusion layer of the drain GD2_D.
  • the charge discharging transistor GD2 transfers the charge generated in the photoelectric conversion element PD to the drain GD2_D by applying an "H" level gate voltage to the gate GD2_G.
  • FIG. 7B shows the potential state in each region of the charge discharging transistor GD1, the photoelectric conversion element PD, and the charge discharging transistor GD2 shown in FIG. 7A.
  • the horizontal axis indicates the position in the region, and the vertical axis indicates the height of the potential (the lower it goes, the higher the potential).
  • the potential when an "H" level gate voltage is applied to the gate GD1_G of the charge discharging transistor GD1 and similarly, an "H” level gate voltage is applied to the gate GD2_G of the charge discharging transistor GD2. It shows the status of.
  • the gate GD1_G of the charge discharging transistor GD1 is at "H" level, the potential in the region of the gate GD1_G increases (no potential barrier is formed), and charges are transferred from the photoelectric conversion element PD to the drain GD1_D of the charge discharging transistor GD1. Transferred (electrons are discharged to the power supply VDD connected to the drain GD1_D).
  • the gate GD2_G of the charge discharging transistor GD2 is at "H" level, a potential barrier is not formed in the region of the gate GD2_G similarly to the gate GD1_G of the charge discharging transistor GD1, and the charge discharging transistor GD1 is transferred from the photoelectric conversion element PD to the gate GD2_G. The charge is transferred to the drain GD1_D of.
  • each of the charge discharging transistors GD1 and GD2 is arranged on the y-axis, the distance from the center O of the photoelectric conversion element PD to the gates GD1_G and GD2_G is short. Therefore, when an "H" level charge is applied to each of the gates GD1_G and GD2_G of the charge discharge transistors GD1 and GD2, each of the gates GD1_D and GD2_D from the source (n diffusion layer of the photoelectric conversion element PD) to the drain GD1_D and GD2_D By making the shape of the drop in the potential (potential slope) steeper, it is possible to create a state in which charges can easily move. This makes it easier to discharge the charges, improves the discharge characteristics, and makes it difficult for discharge failures to occur during discharge.
  • FIG. 8 is a diagram showing an example of the arrangement relationship among the photoelectric conversion element PD, the transfer transistor G, and the charge discharge transistor GD in the pixel circuit 321 in this embodiment.
  • the gate size (length in the y-axis direction) of each of the gates G1_G, G2_G, G3_G, and G4_G of the transfer transistors G1, G2, G3, and G4 is the same as the gate size of the charge discharge transistor GD. It is formed to be relatively long.
  • FIGS. 9A and 9B are diagrams illustrating the transfer of charges from the photoelectric conversion element PD to the floating diffusion FD by the transfer transistor G in this embodiment.
  • FIG. 9A shows a cross-sectional structure along line AA' of the semiconductor in which the pixel circuit 321 of FIG. 8 is formed.
  • the transfer transistor G1 is formed so that the length from the source to the drain is the channel length G1_L#.
  • Channel length G1_L# is longer than channel lengths GD1_L and GD2_L in FIG. 7A.
  • the transfer transistor G3 is formed so that the length from the source to the drain is the channel length G3_L#.
  • Channel length G3_L# is longer than channel lengths GD1_L and GD2_L in FIG. 7A.
  • FIG. 9B shows potential states in each region of the transfer transistor G1, photoelectric conversion element PD, and transfer transistor G3 shown in FIG. 9A.
  • the horizontal axis indicates the position in the region, and the vertical axis indicates the height of the potential (the lower the position, the higher the potential).
  • the potential state is shown when an "H" level gate voltage is applied to the gate G1_G of the transfer transistor G1, and on the other hand, an "L" level gate voltage is applied to the gate G3_G of the transfer transistor G3. It shows.
  • the gate G1_G of the transfer transistor G1 Since the gate G1_G of the transfer transistor G1 is at the "H” level, the potential (potential) increases in the region of the gate G1_G, and charges are transferred from the photoelectric conversion element PD to the floating diffusion FD1, which is the drain of the transfer transistor G1.
  • the channel length G1_L# is formed longer than the channel lengths GD1_L and GD2_L, when an "H" level gate voltage is applied to the gate G1_G of the transfer transistor G1, in the x-axis direction, A stronger electric field can be created than in the first embodiment. Therefore, charges can be easily transferred, the transfer characteristics can be improved, and transfer failures during transfer can be made less likely to occur.
  • FIG. 10 is a diagram showing an example of the arrangement relationship among the photoelectric conversion element PD, the transfer transistor G, and the charge discharge transistor GD in the pixel circuit 321 in this embodiment. As shown in FIG.
  • a doping region G1_DD doped with an n-type impurity over all or part of the channel region of each of the drains G1_D, G2_D, G3_D, and G4_D of the transfer transistors G1, G2, G3, and G4; G2_DD, G3_DD, and G4_DD are formed.
  • the doping regions G1_DD, G2_DD, G3_DD, and G4_DD even if the channel length G_L of the transfer transistor G is long, the potential of the channel region is reduced when an "H" level gate voltage is applied to the gate G_G.
  • the gradient can be high. Therefore, charge can be easily transferred in the transfer transistor G, and transfer traps can be suppressed.
  • FIGS. 11A and 11B are diagrams illustrating the transfer of charges from the photoelectric conversion element PD to the floating diffusion FD by the transfer transistor G in this embodiment.
  • FIG. 11A shows a cross-sectional structure of the semiconductor along line AA' in which the pixel circuit 321 of FIG. 10 is formed.
  • the doping region G1_DD is a region between the n diffusion layer (source) of the photoelectric conversion element PD and the n+ diffusion layer (drain) of the floating diffusion FD1, and a region surrounding the n+ diffusion layer of the floating diffusion FD1, which is doped with n-type impurities. It is formed by The doping region G3_DD is a region between the n diffusion layer (source) of the photoelectric conversion element PD and the n+ diffusion layer (drain) of the floating diffusion FD3, and a region surrounding the n+ diffusion layer of the floating diffusion FD3, which is doped with n-type impurities. It is formed by
  • FIG. 11B shows potential states in each region of the transfer transistor G1, photoelectric conversion element PD, and transfer transistor G3 shown in FIG. 11A.
  • the horizontal axis indicates the position in the region, and the vertical axis indicates the height of the potential (the lower the position, the higher the potential).
  • FIG. 11B similarly to FIG. 6B, a case where an "H" level gate voltage is applied to the gate G1_G of the transfer transistor G1 and an "L" level gate voltage is applied to the gate G3_G of the transfer transistor G3 is shown. It shows the state of potential.
  • FIG. 11B shows that a potential curve PC is formed in the region from gate G1_G to floating diffusion FD1.
  • the solid line of the potential curve PC indicates the potential state of this embodiment.
  • the dotted line of the potential curve PC indicates the potential state in FIG. 6B.
  • a potential curve PC in which the potential rises more steeply than in FIG. 6B is formed.
  • the fourth embodiment is a distance image imaging element (distance image sensor 32) in a distance image imaging device having a configuration similar to that shown in FIG.
  • the structure includes a lens.
  • FIG. 12 is a diagram showing the positional relationship between the photoelectric conversion element PD and the microlens ML of the pixel circuit 321.
  • the microlens ML is produced by thermally deforming a predetermined resin material, and is formed at a position overlapping the arrangement area of the pixel circuit 321 in plan view. Further, the microlens ML is provided in each pixel circuit 321 at a position where the optical axis (the center of the microlens ML) overlaps the center O of the photoelectric conversion element PD in plan view.
  • FIG. 13 is a plan view showing a lens array in a portion of the light receiving area 320 where a plurality of pixel circuits 321 are arranged.
  • the microlens ML in a 3 ⁇ 3 portion of the light receiving area 320 is created as a lens array, and shows the arrangement relationship between the pixel circuit 321 and the microlens ML.
  • the optical axis of each microlens ML in the microlens array overlaps with the center O of the pixel circuit 321 that overlaps each other in plan view.
  • the center O of the pixel circuit 321 may be the center of the incident surface of the photoelectric conversion element PD.
  • FIG. 14 is a cross-sectional view of the lens array of the pixel circuit 321 provided with the microlens ML in FIG. 13.
  • FIG. 14 shows a cross-sectional shape of the array of pixel circuits 321 taken along line BB' in FIG.
  • the distance image sensor 32 which is a distance image imaging device in FIG. 14, is an FSI (Front Side Illumination) type in which light enters from a surface on which a photodiode, which is a photoelectric conversion element PD, is formed.
  • FSI Front Side Illumination
  • a wiring layer 502 insulated by an insulating layer is provided above the semiconductor layer 501, and a dielectric layer 503 serving as passivation is formed above the wiring layer 502.
  • the lens array (microlens array) of the microlenses ML is formed above the dielectric layer 503.
  • the optical axis OA of each microlens ML in the microlens array is perpendicular to the surface (incidence plane) of the photoelectric conversion element PD in the semiconductor layer 501, and passes through the center O of the overlapping pixel circuit 321 in plan view. are doing.
  • FIG. 15 is a cross-sectional view of the lens array of the pixel circuit 321 provided with the microlens ML in FIG. 13.
  • FIG. 15 shows the cross-sectional shape of the lens array of the pixel circuit 321 taken along the line BB' in FIG.
  • the distance image sensor 32 which is a distance image imaging device in FIG. 15, is of a BSI (Back Side Illumination) type in which light enters from the back surface on which a photodiode, which is a photoelectric conversion element PD, is formed.
  • BSI Back Side Illumination
  • a wiring layer 502 insulated by an insulating layer is formed above the semiconductor layer 501, and a dielectric layer 504 serving as passivation is formed below the semiconductor layer 501.
  • the lens array of the microlenses ML is formed under the dielectric layer 504.
  • the optical axis OA of each microlens ML in the lens array is perpendicular to the surface of the photoelectric conversion element PD in the semiconductor layer 501, and passes through the center O of the overlapping pixel circuit 321 in plan view.
  • the light incident on the pixel circuit 321 is collected by the microlens ML and irradiated onto the photoelectric conversion element PD, so that the light incident on the pixel circuit 321 is efficiently collected.
  • the arrangement of the microlens ML with respect to the pixel circuit 321 of the first embodiment has been described, but it can also be applied to the pixel circuit 321 of the second embodiment and the third embodiment. , sensitivity to incident light can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Optical Distance (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

本発明は、電荷を排出する際に排出不良を発生し難くすることができる距離画像撮像素子及び距離画像撮像装置を提供する。　画素回路（３２１）が半導体基板上に形成された距離画像撮像素子（距離画像センサ３２）は、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子（ＰＤ）と、前記電荷を蓄積する電荷蓄積部（ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４）と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送トランジスタ（Ｇ１、Ｇ２、Ｇ３、Ｇ４）と、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタ（ＧＤ１及びＧＤ２）と、を備える。前記光電変換素子（ＰＤ）の表面における平面視の形状が長方形であり、前記電荷排出トランジスタが２個（ＧＤ１及びＧＤ２）設けられ、平面視において、前記光電変換素子（ＰＤ）の長辺に平行で前記光電変換素子（ＰＤ）の中心を通る軸をｘ軸とし、前記光電変換素子（ＰＤ）の短辺に平行で前記光電変換素子（ＰＤ）の中心を通る軸をｙ軸とする時、２個の前記電荷排出トランジスタ（ＧＤ１及びＧＤ２）は、前記ｙ軸上に配置され、前記ｘ軸に対して線対称となる位置に、２個の前記電荷排出トランジスタ（ＧＤ１及びＧＤ２）が対向して配置されている。

Description

距離画像撮像素子及び距離画像撮像装置
　本発明は、距離画像撮像素子及び距離画像撮像装置に関する。
　本願は、２０２２年３月８日に日本に出願された特願２０２２－０３４９６０号に基づき優先権を主張し、その内容をここに援用する。
　従来から、光の速度が既知であることを利用し、空間（測定空間）における光の飛行時間に基づいて測定器と対象物との距離を測定する、タイム・オブ・フライト（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ、以下「ＴＯＦ」という）方式の距離画像センサが実現されている。ＴＯＦ方式の距離画像センサでは、測定対象に光（例えば、近赤外光など）パルスを照射し、光パルスを照射した時間と、測定空間における対象物によって反射した光パルス（反射光）が戻ってくる時間との差、つまり、測定器と対象物との間における光の飛行時間に基づいて、測定器と対象物との距離を測定している（例えば、特許文献１参照）。
　このような距離画像撮像装置を用いて、所定の距離にある物体までの距離を精度良く測定しようとする場合、上記被写体からの反射光により発生した電荷量を、複数のゲートにより振り替えて精度良く読み出す必要がある。
　ＴＯＦ方式の距離画像センサは、光電変換素子が入射される光の光量を電荷に変換し、変換した電荷を電荷蓄積部に蓄積し、ＡＤ変換器により蓄積された電荷の電荷量に対応したアナログ電圧をデジタル値に変換している。
　また、ＴＯＦ方式の距離画像センサは、電荷量に対応したアナログ電圧や、デジタル値に含まれる、測定器と対象物との間における光の飛行時間の情報により、測定器と対象物との距離を求めている。
　ここで、距離画像撮像装置は、光パルスを照射した時点から、被写体で反射した光パルスが戻ってくるまでの遅延時間を、それぞれの電荷蓄積部に蓄積された電荷量によって求めている。それぞれの電荷蓄積部に蓄積された電荷量とは、光電変換素子で発生した電荷が、所定の周期毎に電荷蓄積部の各々に蓄積されたものである。そして、上記遅延時間と光速とを用いて、距離撮像画像装置から被写体までの距離を求めている。
　そのため、光電変換素子から電荷蓄積部へ電荷を転送するため、光電変換素子と電荷蓄積部の各々とには電荷を転送する転送ゲート（トランジスタ）が設けられている。また、電荷を蓄積させることなく排出する期間（ドレイン期間）において光電変換素子が変換した電荷を排出する排出ゲート（トランジスタ）が設けられている。
日本国特許第４２３５７２９号公報
　しかしながら、排出ゲートのレイアウトに起因して電荷を排出しきれない排出不良が発生する場合がある。例えば、排出ゲートが、光電変換素子の中心から離れた位置にレイアウトされていると、排出ゲートをＯＮした場合に形成される電位のポテンシャル勾配が、光電変換素子の中心から近い位置に排出ゲートをレイアウトした場合と比較して緩やかとなる。この場合、例えば、ドレイン期間に光量が大きい外光を受光すると排出ゲートから電荷を排出しきれない可能性がある。排出ゲートで排出できなかった電荷が転送ゲートに入り込み、転送ゲートに入り込んだ電荷が電荷蓄積部に蓄積されてしまうと距離を測定する精度が劣化する要因の一つとなっていた。
　本発明は、このような状況に鑑みてなされたものであり、電荷を排出する際に排出不良を発生し難くすることができる距離画像撮像素子及び距離画像撮像装置を提供する。
　上述した課題を解決するために、本発明の第１の態様に係る距離画像撮像素子は、半導体基板上に形成された距離画像撮像素子であって、測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部と、前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送トランジスタと、前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタと、を備え、前記距離画像撮像素子では、前記光電変換素子と、前記電荷蓄積部と、前記転送トランジスタと、電荷排出トランジスタと、を少なくとも備える画素回路が前記半導体基板上に形成されており、前記光電変換素子の表面における平面視の形状が長方形であり、前記電荷排出トランジスタが２個設けられ、平面視において、前記光電変換素子の長辺に平行で前記光電変換素子の中心を通る軸をｘ軸とし、前記光電変換素子の短辺に平行で前記光電変換素子の中心を通る軸をｙ軸とする時、２個の前記電荷排出トランジスタは、前記ｙ軸上に配置され、前記ｘ軸に対して線対称となる位置に、２個の前記電荷排出トランジスタが対向して配置されている。
　また、距離画像撮像素子は、前記転送トランジスタが２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、前記長辺の各々にＭ個の前記転送トランジスタが、前記ｘ軸に対して線対称となる位置にそれぞれ対向して配置されていてもよい。
　また、距離画像撮像素子は、前記転送トランジスタのチャネル長が、前記電荷排出トランジスタのチャネル長より長くてもよい。
　また、距離画像撮像素子は、前記転送トランジスタのチャネル領域の全部又は一部にｎ型不純物によるチャネルドープがなされていてもよい。
　また、距離画像撮像素子は、前記画素回路の前記光が入射される面側にマイクロレンズが形成されており、当該マイクロレンズの光軸が、前記光電変換素子の入射面に垂直で、かつ当該入射面の中心を貫通していてもよい。
　また、距離画像撮像装置は、上記距離画像撮像素子のいずれかの距離画像撮像素子が備えられた受光部と、前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部とを備えていてもよい。
　以上説明したように、本発明によれば、電荷を排出する際に排出不良を発生し難くすることができる。
本発明の第１の実施形態の距離画像撮像装置の概略構成を示したブロック図である。 本発明の第１の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。 本発明の第１の実施形態の距離画像撮像装置１に用いられる個体撮像素子である距離画像センサ３２（距離画像撮像素子）の受光領域３２０内に配置された画素回路３２１の構成の一例を示した回路図である。 第１の実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。 図４における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。 転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。 図６Ａに示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を説明する図である。 電荷排出トランジスタＧＤによる光電変換素子ＰＤから電源ＶＤＤへの電荷の排出について説明する図である。 図７Ａに示す電荷排出トランジスタＧＤ１、光電変換素子ＰＤ及び電荷排出トランジスタＧＤ２の各々の領域におけるポテンシャルの状態を説明する図である。 第２の実施形態における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。 第２の実施形態における転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。 図９Ａに示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を説明する図である。 第３の実施形態における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。 第３の実施形態における転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。 図１１Ａに示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を説明する図である。 第４の実施形態における画素回路３２１の光電変換素子ＰＤとマイクロレンズＭＬとの位置関係を示す図である。 複数の画素回路３２１が配置された受光領域３２０の一部分におけるレンズアレイを示す平面図である。 図１３におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。 図１３におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
＜第１の実施形態＞
　以下、本発明の第１の実施形態について、図面を参照して説明する。
　図１は、距離画像撮像装置１の概略構成を示したブロック図である。距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とを備える。なお、図１には、距離画像撮像装置１において距離を測定する対象物である被写体Ｓも併せて示している。距離画像撮像素子は、例えば、受光部３における距離画像センサ３２（後述）である。
　光源部２は、距離画像処理部４からの制御に従って、距離画像撮像装置１において距離を測定する対象の被写体Ｓが存在する撮影対象の空間に光パルスＰＯを照射する。光源部２は、例えば、垂直共振器面発光レーザー（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　Ｌａｓｅｒ）などの面発光型の半導体レーザーモジュールである。光源部２は、光源装置２１と、拡散板２２とを備える。
　光源装置２１は、被写体Ｓに照射する光パルスＰＯとなる近赤外の波長帯域（例えば、波長が８５０ｎｍ～９４０ｎｍの波長帯域）のレーザー光を発光する光源である。光源装置２１は、例えば、半導体レーザー発光素子である。光源装置２１は、タイミング制御部４１からの制御に応じて、パルス状のレーザー光を発光する。
　拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体Ｓに照射する面の広さに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして出射され、被写体Ｓに照射される。
　受光部３は、距離画像撮像装置１において距離を測定する対象の被写体Ｓによって反射された光パルスＰＯの反射光ＲＬを受光し、受光した反射光ＲＬに応じた画素信号を出力する。受光部３は、レンズ３１と、距離画像センサ３２とを備える。
　レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域に備えた画素回路に受光（入射）させる。
　距離画像センサ３２は、距離画像撮像装置１に用いられる撮像素子である。図２に示すように、距離画像センサ３２は、二次元の受光領域に複数の画素を備える。距離画像センサ３２のそれぞれの画素回路（画素回路３２１）の中に、１つの光電変換素子と、この１つの光電変換素子に対応する複数の電荷蓄積部と、それぞれの電荷蓄積部に電荷を振り分ける構成要素とが設けられる。
　距離画像センサ３２は、タイミング制御部４１からの制御に応じて、光電変換素子が発生した電荷をそれぞれの電荷蓄積部に振り分ける。また、距離画像センサ３２は、電荷蓄積部に振り分けられた電荷量に応じた画素信号を出力する。距離画像センサ３２には、複数の画素回路が二次元の行列状に配置されており、それぞれの画素回路の対応する１フレーム分の画素信号を出力する。
　距離画像処理部４は、距離画像撮像装置１を制御し、被写体Ｓまでの距離を演算する。距離画像処理部４は、タイミング制御部４１と、距離演算部４２とを備える。
　タイミング制御部４１は、距離の測定に要する様々な制御信号を出力するタイミングを制御する。ここでの様々な制御信号とは、例えば、光パルスＰＯの照射を制御する信号や、反射光ＲＬを複数の電荷蓄積部に振り分ける信号、１フレームあたりの振り分け回数を制御する信号などである。振り分け回数とは、電荷蓄積部ＣＳ（図３参照）に電荷を振り分ける処理を繰返す回数である。
　距離演算部４２は、距離画像センサ３２から出力された画素信号に基づいて、被写体Ｓまでの距離を演算した距離情報を出力する。距離演算部４２は、複数の電荷蓄積部ＣＳに蓄積された電荷量に基づいて、光パルスＰＯを照射してから反射光ＲＬを受光するまでの遅延時間Ｔｄを算出する。距離演算部４２は、算出した遅延時間Ｔｄに応じて、距離画像撮像装置１から被写体Ｓまでの距離を演算する。
　このような構成によって、距離画像撮像装置１では、光源部２が被写体Ｓに照射した近赤外の波長帯域の光パルスＰＯが被写体Ｓによって反射された反射光ＲＬを受光部３が受光し、距離画像処理部４が、被写体Ｓと距離画像撮像装置１との距離を測定した距離情報を出力する。
　なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。
　次に、距離画像撮像装置１において撮像素子として用いられる距離画像センサ３２の構成について説明する。図２は、撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。
　図２に示すように、距離画像センサ３２は、例えば、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、振り分け動作を有した垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５とを備える。
　受光領域３２０は、複数の画素回路３２１が配置された領域であって、図２では、８行８列に二次元の行列状に配置された例を示している。画素回路３２１は、受光した光量に相当する電荷を蓄積する。制御回路３２２は、例えば、距離画像処理部４のタイミング制御部４１からの指示に応じて、距離画像センサ３２の構成要素の動作を制御する。
　垂直走査回路３２３は、制御回路３２２からの制御に応じて、受光領域３２０に配置された画素回路３２１を行ごとに制御する回路である。垂直走査回路３２３は、画素回路３２１の電荷蓄積部ＣＳそれぞれに蓄積された電荷量に応じた電圧信号を画素信号処理回路３２５に出力させる。
　画素信号処理回路３２５は、制御回路３２２からの制御に応じて、それぞれの列の画素回路３２１から出力された電圧信号に対して、予め定めた信号処理（例えば、ノイズ抑圧処理やＡ／Ｄ変換処理など）を行う。
　水平走査回路３２４は、制御回路３２２からの制御に応じて、画素信号処理回路３２５から出力される信号を、順次、時系列に出力させる回路である。これにより、１フレーム分蓄積された電荷量に相当する画素信号が、距離画像処理部４に順次出力される。以下の説明においては、画素信号処理回路３２５がＡ／Ｄ変換処理を行い、画素信号がデジタル信号であるものとして説明する。
　ここで、距離画像センサ３２に備えられる受光領域３２０内に配置された画素回路３２１の構成について説明する。図３は、画素回路３２１の構成の一例を示した回路図である。図３の画素回路３２１は、４つの画素信号読み出し部を備えた構成例である。
　画素回路３２１は、１つの光電変換素子ＰＤと、電荷排出トランジスタＧＤ（後述するＧＤ１、ＧＤ２）と、対応する出力端子Ｏ（Ｏ１からＯ４）から電圧信号を出力する４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）とを備える。画素信号読み出し部ＲＵのそれぞれは、転送トランジスタＧと、フローティングディフュージョンＦＤと、電荷蓄積容量Ｃと、リセットトランジスタＲＴと、ソースフォロアトランジスタＳＦと、選択トランジスタＳＬとを備える。フローティングディフュージョンＦＤと電荷蓄積容量Ｃとは、電荷蓄積部ＣＳを構成している。
　図３に示した画素回路３２１において、出力端子Ｏ１から電圧信号を出力する画素信号読み出し部ＲＵ１は、転送トランジスタＧ１（転送ＭＯＳトランジスタ）と、フローティングディフュージョンＦＤ１と、電荷蓄積容量Ｃ１と、リセットトランジスタＲＴ１と、ソースフォロアトランジスタＳＦ１と、選択トランジスタＳＬ１とを備える。画素信号読み出し部ＲＵ１では、フローティングディフュージョンＦＤ１と電荷蓄積容量Ｃ１とによって電荷蓄積部ＣＳ１が構成されている。画素信号読み出し部ＲＵ２、ＲＵ３及びＲＵ４も同様の構成である。
　光電変換素子ＰＤは、入射した光を光電変換して、入射した光（入射光）に応じた電荷を発生させ、発生させた電荷を蓄積する埋め込み型のフォトダイオードである。本実施形態においては、入射光は測定対象の空間から入射される。
　画素回路３２１では、光電変換素子ＰＤが入射光を光電変換して発生させた電荷を４つの電荷蓄積部ＣＳ（ＣＳ１からＣＳ４）のそれぞれに振り分け、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号を、画素信号処理回路３２５に出力する。
　また、距離画像センサ３２に配置される画素回路の構成は、図３に示したような、４つの画素信号読み出し部ＲＵ（ＲＵ１からＲＵ４）を備えた構成に限定されるものではなく、画素信号読み出し部ＲＵが２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の複数の画素信号読み出し部ＲＵを備えた構成の画素回路でもよい。すなわち、２Ｍ（Ｍは整数であり、Ｍ≧２）個以上の転送トランジスタＧが備えられた構成の画素回路でもよい。
　上記距離画像撮像装置１の画素回路３２１の駆動において、光パルスＰＯが照射時間Ｔｏで照射され、遅延時間Ｔｄ遅れて反射光ＲＬが距離画像センサ３２に受光される。垂直走査回路３２３は、光パルスＰＯの照射に同期させて、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の順に、光電変換素子ＰＤに発生する電荷を振り替えて、それぞれに蓄積させる。
　このとき、垂直走査回路３２３は、光電変換素子ＰＤから電荷を電荷蓄積部ＣＳ１に転送する転送経路上に設けられた転送トランジスタＧ１をオン状態にする。これにより、光電変換素子ＰＤにより光電変換された電荷が、転送トランジスタＧ１を介して電荷蓄積部ＣＳ１に蓄積される。その後、垂直走査回路３２３は、転送トランジスタＧ１をオフ状態にする。これにより、電荷蓄積部ＣＳ１への電荷の転送が停止される。このようにして、垂直走査回路３２３は、電荷蓄積部ＣＳ１に電荷を蓄積させる。他の電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４においても同様である。
　このとき、電荷蓄積部ＣＳに電荷の振り分けを行なう電荷蓄積期間において、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４の各々が、転送トランジスタＧ１、Ｇ２、Ｇ３、Ｇ４それぞれに供給される蓄積周期が繰返される。
　そして、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々を介して、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに、光電変換素子ＰＤから入射光に対応した電荷が転送される。電荷蓄積期間に複数の蓄積周期が繰返される。
　これにより、電荷蓄積期間における電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期毎に、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４それぞれに電荷が蓄積される。
　また、垂直走査回路３２３は、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々の蓄積周期を繰返す際、電荷蓄積部ＣＳ４に対する電荷の転送（振替）が終了した後、光電変換素子ＰＤから電荷を排出する排出経路上に設けられた電荷排出トランジスタＧＤをオンさせる。
　これにより、電荷排出トランジスタＧＤは、電荷蓄積部ＣＳ１に対する蓄積周期が開始される前に、直前の電荷蓄積部ＣＳ４の蓄積周期の後に光電変換素子ＰＤに発生した電荷を破棄する（すなわち、光電変換素子ＰＤをリセットさせる）。
　そして、垂直走査回路３２３は、受光領域３２０内に配置された全ての画素回路３２１の各々から、それぞれ電圧信号を画素信号処理回路３２５に、画素回路３２１の行（横方向の配列）単位で順次出力させる。
　そして、画素信号処理回路３２５は、入力される電圧信号の各々に対してＡ／Ｄ変換処理などの信号処理を行ない、水平走査回路３２４に対して出力する。
　水平走査回路３２４は、信号処理を行った後の電圧信号を、受光領域３２０の列の順番に、順次、距離演算部４２に出力させる。
　上述したような、垂直走査回路３２３による電荷蓄積部ＣＳへ電荷の蓄積と光電変換素子ＰＤが光電変換した電荷の破棄とが、１フレームに渡って繰り返し行われる。これにより、所定の時間区間に距離画像撮像装置１に受光された光量に相当する電荷が、電荷蓄積部ＣＳのそれぞれに蓄積される。水平走査回路３２４は、電荷蓄積部ＣＳのそれぞれに蓄積された、１フレーム分の電荷量に相当する電気信号を、距離演算部４２に出力する。
　光パルスＰＯを照射するタイミングと、電荷蓄積部ＣＳ（ＣＳ１からＣＳ４）のそれぞれに電荷を蓄積させるタイミングとの関係から、電荷蓄積部ＣＳ１には、光パルスＰＯを照射する前の背景光などの外光成分に相当する電荷量が保持される。また、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４には、反射光ＲＬ、及び外光成分に相当する電荷量が振り分けられて保持される。電荷蓄積部ＣＳ２及びＣＳ３、あるいは電荷蓄積部ＣＳ３及びＣＳ４に振り分けられる電荷量の配分（振り分け比率）は、光パルスＰＯが被写体Ｓに反射して距離画像撮像装置１に入射されるまでの遅延時間Ｔｄに応じた比率となる。
　距離演算部４２は、この原理を利用して、以下の（１）あるいは（２）式により、遅延時間Ｔｄを算出する。
　Ｔｄ＝Ｔｏ×（Ｑ３－Ｑ１）／（Ｑ２＋Ｑ３－２×Ｑ１）　　　　…（１）
　Ｔｄ＝Ｔｏ＋Ｔｏ×（Ｑ４－Ｑ１）／（Ｑ３＋Ｑ４－２×Ｑ１）　…（２）
　ここで、Ｔｏは光パルスＰＯが照射された期間、Ｑ１は電荷蓄積部ＣＳ１に蓄積された電荷量、Ｑ２は電荷蓄積部ＣＳ２に蓄積された電荷量、Ｑ３は電荷蓄積部ＣＳ３に蓄積された電荷量、Ｑ４は電荷蓄積部ＣＳ４に蓄積された電荷量を示す。距離演算部４２は、例えば、Ｑ４＝Ｑ１である場合、（１）式で遅延時間Ｔｄを算出し、一方、Ｑ２＝Ｑ１である場合、（２）式で遅延時間Ｔｄを算出する。
　（１）式においては、電荷蓄積部ＣＳ２及びＣＳ３には反射光により発生された電荷が蓄積されるが、電荷蓄積部ＣＳ４には蓄積されない。一方、（２）式においては、電荷蓄積部ＣＳ３及びＣＳ４には反射光により発生された電荷が蓄積されるが、電荷蓄積部ＣＳ２には蓄積されない。
　なお、（１）式あるいは（２）式では、電荷蓄積部ＣＳ２、ＣＳ３及びＣＳ４に蓄積される電荷量のうち、外光成分に相当する成分が、電荷蓄積部ＣＳ１に蓄積された電荷量と同量であることを前提とする。
　距離演算部４２は、（１）式あるいは（２）式で求めた遅延時間に、光速（速度）を乗算させることにより、被写体Ｓまでの往復の距離を算出する。
　そして、距離演算部４２は、上記で算出した往復の距離を１／２とすることにより、被写体Ｓまでの距離を求める。
　図４は、本実施形態における画素回路３２１の各トランジスタの配置（レイアウトパターン）の一例を示す図である。
　この図４は、画素回路３２１のレイアウトパターンを示している。
　また、図４においては、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、ソースフォロアトランジスタＳＦ１、ＳＦ２、ＳＦ３及びＳＦ４と、選択トランジスタＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４と、リセットトランジスタＲＴ１、ＲＴ２、ＲＴ３及びＲＴ４と、電荷排出トランジスタＧＤ１及びＧＤ２と、光電変換素子ＰＤとの各々のパターンの配置が示されている。上述したトランジスタの各々は、すべて、ｐ型の半導体基板上に形成されたｎチャネル型のＭＯＳトランジスタである。
　例えば、リセットトランジスタＲＴ１は、ｐ型の半導体基板上において、ドレインＲＴ１＿Ｄ（ｎ拡散層（ｎ型不純物の拡散層））と、ソースＲＴ１＿Ｓ（ｎ拡散層）とゲートＲＴ１＿Ｇとの各々で構成されている。
　また、コンタクトＲＴ１＿Ｃは、リセットトランジスタＲＴ１のドレインＲＴ１＿Ｄ（ｎ拡散層）と、ソースＲＴ１＿Ｓ（ｎ拡散層）との各々の拡散層に設けられた、不図示の配線と接続するコンタクトを示すパターンである。他の転送トランジスタＧ１からＧ４、ソースフォロアトランジスタＳＦ１からＳＦ４、選択トランジスタＳＬ１からＳＬ４、リセットトランジスタＲＴ２からＲＴ４、電荷排出トランジスタＧＤ１及びＧＤ２も同様の構成をしている。
　光電変換素子ＰＤは、長方形の形状で形成されており、長辺ＰＤＬ１と、長辺ＰＤＬ１に平行に対向する長辺ＰＤＬ２と、短辺ＰＤＳ１と、短辺ＰＤＳ１に平行に対向する短辺ＰＤＳ２とから成る。
　ここで、ｘ軸は、光電変換素子ＰＤの長方形のパターンにおいて、当該長方形の短辺ＰＤＳ１（及びＰＤＳ２）に対して直交し（すなわち、長方形の長辺ＰＤＬ１、ＰＤＬ２に平行であり）、長方形の中心Ｏを通る軸である。また、ｙ軸は、ｘ軸に直交し、すなわち長方形の長辺ＰＤＬ１（及びＰＤＬ２）に直交し（長方形の短辺ＰＤＳ１、ＰＤＳ２に平行であり）、長方形の中心Ｏを通る軸である。
　電荷排出トランジスタＧＤ１は、長辺ＰＤＬ１におけるｙ軸上に配置される。
　電荷排出トランジスタＧＤ２は、長辺ＰＤＬ２におけるｙ軸上に配置される。
　電荷排出トランジスタＧＤ２は、電荷排出トランジスタＧＤ１と、ｘ軸に対して線対称となる位置に配置される。すなわち、電荷排出トランジスタＧＤ２は、長辺ＰＤＬ２におけるｙ軸上に、電荷排出トランジスタＧＤ１とｘ軸に対して線対称となるように配置される。
　上述したように、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｙ軸上に配置され、かつｘ軸から同一の距離に配置される。したがって、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、光電変換素子ＰＤの中心Ｏから同一の距離に配置されている。
　電荷排出トランジスタＧＤ１及びＧＤ２の各々が長辺ＰＤＬ１又はＰＤＬ２におけるｙ軸上に配置することにより、電荷排出トランジスタＧＤ１及びＧＤ２の各々を短辺ＰＤＳ１又はＰＤＳ２に配置した場合より、光電変換素子ＰＤの中心Ｏから電荷排出トランジスタＧＤ１及びＧＤ２までの距離を短くすることができる。したがって、排出特性を向上させて排出不良が発生し難くすることができる。
　転送トランジスタＧ１及びＧ２は、電荷排出トランジスタＧＤ１を挟んで、ｙ軸に対して線対称となる位置に配置される。
　転送トランジスタＧ３及びＧ４は、電荷排出トランジスタＧＤ２を挟んで、ｙ軸に対して線対称となる位置に配置される。
　転送トランジスタＧ３及びＧ４は、転送トランジスタＧ１及びＧ２と、ｘ軸に対して線対称となる位置に配置される。
　なお、本実施形態では、転送トランジスタＧの数が４個の例を用いて説明を行っているが、転送トランジスタＧが２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、長辺ＰＤＬ１、ＰＤＬ２の各々にＭ個の転送トランジスタＧが、ｘ軸に対して線対称となる位置にそれぞれ対向して配置されていてもよい。
　上述したように、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々は、それぞれｘ軸から同一の距離に配置され、かつ光電変換素子ＰＤの中心Ｏからも同一の距離に配置されている。
　また、転送トランジスタＧ１からＧ４の各々は、同一のサイズ（チャネル長及びチャネル幅が同一）であり、同様のトランジスタ特性を有している。
　これにより、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）とすることができ、電荷蓄積部ＣＳ１からＣＳ４の各々に同一の転送特性にて電荷を蓄積させることが可能となる。したがって、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
　リセットトランジスタＲＴ１及びＲＴ２の各々は、リセットトランジスタＲＴ３、ＲＴ４それぞれと、ｘ軸に対して線対称に配置されている。
　また、ソースフォロアトランジスタＳＦ１及びＳＦ２の各々は、ソースフォロアトランジスタＳＦ３及びＳＦ４それぞれと、ｘ軸に対して線対称に配置されている。
　また、選択トランジスタＳＬ１及びＳＬ２の各々は、選択トランジスタＳＬ３及びＳＬ４それぞれと、ｘ軸に対して線対称に配置されている。
　なお、図４においては、画素回路３２１の半導体基板上における各トランジスタの各々の配置を示すものであり、配線パターン及び電荷蓄積容量（Ｃ１からＣ４）の各々は省いて示されている。したがって、電荷蓄積部ＣＳ１、ＣＳ２、ＣＳ３及びＣＳ４の各々は、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれの位置に配置されている。
　図５は、図４における光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
　この図５は、光電変換素子ＰＤに対する転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４と、電荷排出トランジスタＧＤ１及びＧＤ２との配置の位置関係を示している。
　電荷排出トランジスタＧＤ１は、ドレインＧＤ１＿Ｄと、ゲートＧＤ１＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。ドレインＧＤ１＿Ｄは、コンタクト及び配線を介して電源ＶＤＤと接続されている。
　電荷排出トランジスタＧＤ１は、ゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ１＿Ｄに転送する。そして、ドレインＧＤ１＿Ｄは、光電変換素子ＰＤから転送された電荷を電源ＶＤＤに排出する。
　電荷排出トランジスタＧＤ２は、電荷排出トランジスタＧＤ１と同様の構成であり、ドレインＧＤ２＿Ｄと、ゲートＧＤ２＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。ドレインＧＤ２＿Ｄは、コンタクト及び配線を介して電源ＶＤＤと接続されている。
　電荷排出トランジスタＧＤ２は、ゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ２＿Ｄに転送する。そして、ドレインＧＤ２＿Ｄは、光電変換素子ＰＤから転送された電荷を電源ＶＤＤに排出する。
　転送トランジスタＧ１は、ドレインＧ１＿ＤとしてのフローティングディフュージョンＦＤ１と、ゲートＧ１＿Ｇと、ソース（光電変換素子ＰＤのｎ拡散層）とから形成されている。フローティングディフュージョンＦＤ１には、電荷蓄積部ＣＳ１が形成されている。ドレインＧ１＿Ｄは、コンタクト及び配線を介して、ソースフォロアトランジスタＳＦ１のゲートＳＦ１＿Ｇ、及びリセットトランジスタＲＴ１のソースＲＴ１＿Ｓの各々に接続されている。
　転送トランジスタＧ１は、ゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧ１＿ＤとしてのフローティングディフュージョンＦＤ１に転送する。そして、フローティングディフュージョンＦＤ１は、光電変換素子ＰＤから転送された電荷を蓄積する。
　転送トランジスタＧ２、Ｇ３及びＧ４の各々は、転送トランジスタＧ１と同様の構成である。
　図６Ａおよび図６Ｂは、転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
　図６Ａは図５の画素回路３２１が形成された半導体の線分Ａ－Ａ’における断面構造を示している。
　光電変換素子ＰＤは、例えば、表面にｐ＋拡散層（ｐ型不純物の拡散層）の表面保護層が設けられた埋め込み型のフォトダイオードである。
　転送トランジスタＧ１は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ１のｎ＋拡散層をドレインとして形成されている。
　転送トランジスタＧ１は、ソースからドレインまでの長さが、チャネル長Ｇ１＿Ｌとなるように形成される。
　フローティングディフュージョンＦＤ１のｎ＋拡散層には、当該ｎ＋拡散層からの電荷の流出（放電）を抑制する（漏れ電流阻止）ためのＳＴＩ（Ｓｈａｌｌｏｗ　ｔｒｅｎｃｈ　ｉｓｏｌａｔｉｏｎ）及びｐｗｅｌｌ（ｐ拡散層）が隣接して設けられている。
　転送トランジスタＧ１は、ゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ１に転送する。そして、フローティングディフュージョンＦＤ１は、転送トランジスタＧ１から転送された電荷を蓄積する。
　転送トランジスタＧ３は、光電変換素子ＰＤのｎ拡散層をソースとし、フローティングディフュージョンＦＤ３のｎ＋拡散層をドレインとして形成されている。
　転送トランジスタＧ３は、ソースからドレインまでの長さが、チャネル長Ｇ３＿Ｌとなるように形成される。
　フローティングディフュージョンＦＤ３のｎ＋拡散層には、当該ｎ＋拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
　転送トランジスタＧ３は、ゲートＧ３＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインであるフローティングディフュージョンＦＤ３に転送する。そして、フローティングディフュージョンＦＤ３は、転送トランジスタＧ３から転送された電荷を蓄積する。
　図６Ｂは、図６Ａに示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を示している。図６Ｂは、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
　図６Ｂにおいては、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、一方、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
　転送トランジスタＧ３のゲートＧ３＿Ｇが「Ｌ」レベルのため、ゲートＧ３＿Ｇの領域にはポテンシャルバリアＰＢが形成されていて、光電変換素子ＰＤから転送トランジスタＧ３のドレインであるフローティングディフュージョンＦＤ３に電荷が転送されない（ドレインに電子が流れ込まない）。
　一方、転送トランジスタＧ１のゲートＧ１＿Ｇが「Ｈ」レベルのため、ゲートＧ１＿Ｇの領域はポテンシャル（電位）が上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから転送トランジスタＧ１のドレインであるフローティングディフュージョンＦＤ１に電荷が転送される（ドレインに電子が流れ込む）。
　転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇのそれぞれに「Ｈ」レベルの電荷を印加した場合、ソース（光電変換素子ＰＤのｎ拡散層）からドレインＧ１＿Ｄ、Ｇ２＿Ｄ、Ｇ３＿Ｄ、Ｇ４＿Ｄのそれぞれにかけてのポテンシャルの低下の形状（ポテンシャルの傾き）は同様となる。これは、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々が、光電変換素子ＰＤの中心Ｏからの距離が同様になるように配置されているためである。
　すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々から光電変換素子ＰＤの中心Ｏまでの距離が同様である場合、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々から光電変換素子ＰＤの中心Ｏ方向に対して拡散層内に延びる電界の強度を同様とすることができる。拡散層内における電界の強度を同様とすることにより、ゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、Ｇ４＿Ｇの各々の領域におけるポテンシャルの低下の形状が同様となる。
　本実施形態によれば、転送トランジスタＧ２及びＧ３の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。また、転送トランジスタＧ１及びＧ４の各々が同一の形状で同一の位置に配置されているため、電荷の転送効率が同一である。
　すなわち、転送トランジスタＧ１、Ｇ２、Ｇ３及びＧ４の各々が、例えば、光電変換素子ＰＤから同一の電荷量の電荷をフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４それぞれに転送した場合、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３及びＦＤ４に蓄積される電荷量は同一となる。
　これにより、本実施形態によれば、光電変換素子ＰＤが生成した電荷を同一の転送効率（転送特性）により、電荷蓄積部ＣＳ１からＣＳ４の各々に蓄積させることが可能となるため、電荷蓄積部ＣＳ１からＣＳ４それぞれに蓄積された電荷量を用いて、（１）式あるいは（２）式により、被写体と距離画像撮像装置との間の距離を高い精度で求めることができる。
　図７Ａおよび図７Ｂは、電荷排出トランジスタＧＤによる光電変換素子ＰＤから電源ＶＤＤへの電荷の排出について説明する図である。
　図７Ａは、図５の画素回路３２１が形成された半導体のｙ軸における断面構造を示している。
　電荷排出トランジスタＧＤ１は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ拡散層をドレインＧＤ１＿Ｄとして形成されている。
　電荷排出トランジスタＧＤ１は、ソースからドレインまでの長さが、チャネル長ＧＤ１＿Ｌとなるように形成される。
　ドレインＧＤ１＿Ｄのｎ拡散層には、当該ｎ拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
　電荷排出トランジスタＧＤ１は、ゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷（電子）を、ドレインＧＤ１＿Ｄに転送する（光電変換素子ＰＤの電荷を電源ＶＤＤに排出する）。
　電荷排出トランジスタＧＤ２は、光電変換素子ＰＤのｎ拡散層をソースとし、電源ＶＤＤに接続されたｎ拡散層をドレインＧＤ２＿Ｄとして形成されている。
　電荷排出トランジスタＧＤ２は、ソースからドレインまでの長さが、チャネル長ＧＤ２＿Ｌとなるように形成される。
　ドレインＧＤ２＿Ｄのｎ拡散層には、当該ｎ拡散層からの漏れ電流阻止のＳＴＩ及びｐｗｅｌｌが隣接して設けられている。
　電荷排出トランジスタＧＤ２は、ゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されることにより、光電変換素子ＰＤに生成された電荷を、ドレインＧＤ２＿Ｄに転送する。
　図７Ｂは、図７Ａに示す電荷排出トランジスタＧＤ１、光電変換素子ＰＤ及び電荷排出トランジスタＧＤ２の各々の領域におけるポテンシャルの状態を示している。図７Ｂは、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
　図７Ｂにおいては、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、同様に、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇに「Ｈ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
　電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇが「Ｈ」レベルのため、ゲートＧＤ１＿Ｇの領域はポテンシャルが上昇し（ポテンシャルバリアが形成されておらず）、光電変換素子ＰＤから電荷排出トランジスタＧＤ１のドレインＧＤ１＿Ｄに電荷が転送される（ドレインＧＤ１＿Ｄに接続された電源ＶＤＤに電子が排出される）。
　一方、電荷排出トランジスタＧＤ２のゲートＧＤ２＿Ｇが「Ｈ」レベルのため、電荷排出トランジスタＧＤ１のゲートＧＤ１＿Ｇと同様に、ゲートＧＤ２＿Ｇの領域にはポテンシャルバリアが形成されず、光電変換素子ＰＤから電荷排出トランジスタＧＤ１のドレインＧＤ１＿Ｄに電荷が転送される。
　電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートＧＤ１＿Ｇ、及びＧＤ２＿Ｇのそれぞれに「Ｈ」レベルの電荷を印加した場合、ソース（光電変換素子ＰＤのｎ拡散層）からドレインＧＤ１＿Ｄ、及びＧＤ２＿Ｄの各々にかけてのポテンシャルの低下の形状（ポテンシャルの傾き）は同様となる。これは、電荷排出トランジスタＧＤ１及びＧＤ２の各々が、光電変換素子ＰＤの中心Ｏからの距離が同様に配置されているためである。
　また、電荷排出トランジスタＧＤ１及びＧＤ２の各々は、ｙ軸上に配置されているため、光電変換素子ＰＤの中心ＯからゲートＧＤ１＿Ｇ、及びＧＤ２＿Ｇまでの距離が、短い。このため、電荷排出トランジスタＧＤ１及びＧＤ２の各々のゲートＧＤ１＿Ｇ、及びＧＤ２＿Ｇのそれぞれに「Ｈ」レベルの電荷を印加した場合、ソース（光電変換素子ＰＤのｎ拡散層）からドレインＧＤ１＿Ｄ、及びＧＤ２＿Ｄの各々にかけてのポテンシャルの低下の形状（ポテンシャルの傾き）を急峻にして、電荷が移動しやすい状態を形成することができる。これにより電荷が排出されやすくして排出特性を向上させ、排出時の排出不良を発生し難くすることができる。
＜第２の実施形態＞
　以下、本発明の第２の実施形態について、図面を参照して説明する。本実施形態において、転送トランジスタＧのチャネル長を、電荷排出トランジスタＧＤのチャネル長よりも長く形成する点において、上述した実施形態と相違する。
　図８は、本実施形態における画素回路３２１における、光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
　図８に示すように、転送トランジスタＧ１、Ｇ２、Ｇ３、及びＧ４の各々のゲートＧ１＿Ｇ、Ｇ２＿Ｇ、Ｇ３＿Ｇ、及びＧ４＿Ｇにおけるゲートサイズ（ｙ軸方向の長さ）は、電荷排出トランジスタＧＤのゲートサイズと比較して長くなるように形成される。
　図９Ａおよび図９Ｂは、本実施形態における転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
　図９Ａは図８の画素回路３２１が形成された半導体の線分Ａ－Ａ’における断面構造を示している。
　転送トランジスタＧ１は、ソースからドレインまでの長さが、チャネル長Ｇ１＿Ｌ＃なるように形成される。チャネル長Ｇ１＿Ｌ＃は、図７Ａにおけるチャネル長ＧＤ１＿Ｌ、及びＧＤ２＿Ｌよりも長い。
　転送トランジスタＧ３は、ソースからドレインまでの長さが、チャネル長Ｇ３＿Ｌ＃なるように形成される。チャネル長Ｇ３＿Ｌ＃は、図７Ａにおけるチャネル長ＧＤ１＿Ｌ、及びＧＤ２＿Ｌよりも長い。
　図９Ｂは、図９Ａに示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を示している。図９Ｂは、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
　図９Ｂにおいては、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、一方、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
　転送トランジスタＧ１のゲートＧ１＿Ｇが「Ｈ」レベルのため、ゲートＧ１＿Ｇの領域はポテンシャル（電位）が上昇し、光電変換素子ＰＤから転送トランジスタＧ１のドレインであるフローティングディフュージョンＦＤ１に電荷が転送される。
　この場合において、チャネル長Ｇ１＿Ｌ＃が、チャネル長ＧＤ１＿Ｌ、及びＧＤ２＿Ｌよりも長く形成されているので、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加された場合、ｘ軸方向に、第１の実施形態よりも強い電界を形成することができる。このため、電荷が転送されやすくして転送特性を向上させ、転送時の転送不良を発生し難くすることができる。
＜第３の実施形態＞
　以下、本発明の第３の実施形態について、図面を参照して説明する。本実施形態において、転送トランジスタＧに、ｎ型不純物をドーピング（添加）する点において、上述した実施形態と相違する。
　図１０は、本実施形態における画素回路３２１における、光電変換素子ＰＤと転送トランジスタＧと電荷排出トランジスタＧＤとの配置関係の一例を示す図である。
　図１０に示すように、転送トランジスタＧ１、Ｇ２、Ｇ３、及びＧ４の各々のドレインＧ１＿Ｄ、Ｇ２＿Ｄ、Ｇ３＿Ｄ、及びＧ４＿Ｄの、チャネル領域の全部又は一部にかけて、ｎ型不純物をドーピングしたドーピング領域Ｇ１＿ＤＤ、Ｇ２＿ＤＤ、Ｇ３＿ＤＤ、Ｇ４＿ＤＤを形成する。
　ドーピング領域Ｇ１＿ＤＤ、Ｇ２＿ＤＤ、Ｇ３＿ＤＤ、Ｇ４＿ＤＤを形成することにより、転送トランジスタＧのチャネル長Ｇ＿Ｌが長い場合であっても、ゲートＧ＿Ｇに「Ｈ」レベルのゲート電圧を印加した場合に、チャネル領域のポテンシャル勾配を高い状態とすることができる。したがって、転送トランジスタＧにおいて電荷が転送されやすくして転送トラップを抑制することができる。
　図１１Ａおよび図１１Ｂは、本実施形態における転送トランジスタＧによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの電荷の転送について説明する図である。
　図１１Ａは図１０の画素回路３２１が形成された半導体の線分Ａ－Ａ’における断面構造を示している。
　ドーピング領域Ｇ１＿ＤＤは、光電変換素子ＰＤのｎ拡散層（ソース）とフローティングディフュージョンＦＤ１のｎ＋拡散層（ドレイン）の間の領域、及びフローティングディフュージョンＦＤ１のｎ＋拡散層を囲む領域に、ｎ型不純物をドーピングすることにより形成される。
　ドーピング領域Ｇ３＿ＤＤは、光電変換素子ＰＤのｎ拡散層（ソース）とフローティングディフュージョンＦＤ３のｎ＋拡散層（ドレイン）の間の領域、及びフローティングディフュージョンＦＤ３のｎ＋拡散層を囲む領域に、ｎ型不純物をドーピングすることにより形成される。
　図１１Ｂは、図１１Ａに示す転送トランジスタＧ１、光電変換素子ＰＤ及び転送トランジスタＧ３の各々の領域におけるポテンシャルの状態を示している。図１１Ｂは、図６Ｂと同様に、横軸が領域における位置を示し、縦軸がポテンシャルの高さ（下に行くほどポテンシャル（電位）が高い）を示している。
　図１１Ｂにおいては、図６Ｂと同様に、転送トランジスタＧ１のゲートＧ１＿Ｇに「Ｈ」レベルのゲート電圧が印加され、転送トランジスタＧ３のゲートＧ３＿Ｇに「Ｌ」レベルのゲート電圧が印加されている場合のポテンシャルの状態を示している。
　図１１Ｂには、ゲートＧ１＿ＧからフローティングディフュージョンＦＤ１までの領域に、ポテンシャルカーブＰＣが形成されることが示されている。ポテンシャルカーブＰＣの実線は本実施形態のポテンシャルの状態を示している。ポテンシャルカーブＰＣの点線は図６Ｂのポテンシャルの状態を示している。本実施形態では、ゲートＧ１＿ＧからフローティングディフュージョンＦＤ１にかけて、ドーピング領域Ｇ１＿ＤＤが形成されているため、図６Ｂよりもポテンシャル（電位）が急峻に上昇するポテンシャルカーブＰＣが形成される。
＜第４の実施形態＞
　以下、本発明の第４の実施形態について、図面を参照して説明する。
　第４の実施形態は、図２における構成と同様の距離画像撮像装置における距離画像撮像素子（距離画像センサ３２）であり、図４に示す画素回路３２１の各々に対して、集光用のマイクロレンズが設けられた構成となっている。
　図１２は、画素回路３２１の光電変換素子ＰＤとマイクロレンズＭＬとの位置関係を示す図である。
　マイクロレンズＭＬは、所定の樹脂材料を熱変形することにより生成されており、平面視において、画素回路３２１の配置領域に対して重なる位置に形成されている。
　また、マイクロレンズＭＬは、光軸（マイクロレンズＭＬの中心）が、光電変換素子ＰＤの中心Ｏと平面視において重なる位置に、画素回路３２１の各々に設けられている。
　図１３は、複数の画素回路３２１が配置された受光領域３２０の一部分におけるレンズアレイを示す平面図である。
　受光領域３２０における３×３の一部分におけるマイクロレンズＭＬがレンズアレイとして作成された、画素回路３２１とマイクロレンズＭＬとの配置関係を示している。
　ここで、マイクロレンズアレイにおけるマイクロレンズＭＬの各々の光軸は、平面視においてそれぞれが重なる画素回路３２１の中心Ｏと重なっている。なお、画素回路３２１の中心Ｏは、光電変換素子ＰＤの入射面の中心となっていてもよい。
　図１４は、図１３におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
　この図１４は、図１３における線分Ｂ－Ｂ’における画素回路３２１のアレイの断面の形状を示している。また、図１４における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された面から光を入射するＦＳＩ（Ｆｒｏｎｔ　Ｓｉｄｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ：表面照射）型である。
　そして、半導体層５０１の上部に、絶縁層により絶縁された配線層５０２があり、当該配線層５０２の上部にパッシベーションである誘電体層５０３が形成されている。そして、上記マイクロレンズＭＬのレンズアレイ（マイクロレンズアレイ）は、誘電体層５０３の上部に形成されている。
　マイクロレンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面（入射面）に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
　図１５は、図１３におけるマイクロレンズＭＬが設けられた画素回路３２１のレンズアレイの断面図である。
　この図１５は、図１３における線分Ｂ－Ｂ’における画素回路３２１のレンズアレイの断面の形状を示している。また、図１５における距離画像撮像素子である距離画像センサ３２は、光電変換素子ＰＤであるフォトダイオードが形成された裏面から光を入射するＢＳＩ（Ｂａｃｋ　Ｓｉｄｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ：表面照射）型である。
　そして、半導体層５０１の上部に絶縁層により絶縁された配線層５０２が形成されており、当該半導体層５０１の下部にパッシベーションである誘電体層５０４が形成されている。そして、上記マイクロレンズＭＬのレンズアレイは、誘電体層５０４の下部に形成されている。
　レンズアレイにおけるマイクロレンズＭＬの各々の光軸ＯＡは、半導体層５０１における光電変換素子ＰＤの表面に対して垂直であり、平面視においてそれぞれが重なる画素回路３２１の中心Ｏを貫通している。
　上述した構成により、本実施形態によれば、マイクロレンズＭＬにより、画素回路３２１に入射される光が集光され、光電変換素子ＰＤに照射されるため、画素回路３２１に入射される光を効率的に光電変換することが可能となり、入射する光に対する感度を向上させることができる。
　本実施形態においては、第１の実施形態の画素回路３２１に対するマイクロレンズＭＬの配置を説明したが、第２の実施形態及び第３の実施形態の画素回路３２１に対しても適用することができ、入射する光に対する感度を向上させることができる。
　なお、本発明の技術的範囲は前記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
　本発明の趣旨を逸脱しない範囲で、上記した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態や変形例を適宜組み合わせてもよい。
　１…距離画像撮像装置
　２…光源部
　３…受光部
　３１…レンズ
　３２…距離画像センサ（距離画像撮像素子）
　３２１…画素回路
　３２２…制御回路
　３２３…垂直走査回路
　３２４…水平走査回路
　３２５…画素信号処理回路
　４…距離画像処理部
　４１…タイミング制御部
　４２…距離演算部
　ＣＳ…電荷蓄積部
　ＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４…フローティングディフュージョン
　Ｇ１，Ｇ２，Ｇ３，Ｇ４…転送トランジスタ
　ＧＤ１，ＧＤ２…電荷排出トランジスタ
　ＭＬ…マイクロレンズ
　ＰＤ…光電変換素子
　ＰＯ…光パルス
　ＲＴ１，ＲＴ２，ＲＴ３，ＲＴ４…リセットトランジスタ
　Ｓ…被写体
　ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４…ソースフォロアトランジスタ
　ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４…選択トランジスタ

Claims (6)

  1. 　半導体基板上に形成された距離画像撮像素子であって、
    　測定対象の空間から入射した光に応じた電荷を発生する光電変換素子と、
    　前記電荷を蓄積する電荷蓄積部と、
    　前記光電変換素子から前記電荷を前記電荷蓄積部に転送する転送経路上に設けられた転送トランジスタと、
    　前記光電変換素子から前記電荷を排出する排出経路上に設けられた電荷排出トランジスタと、を備え、
    　前記距離画像撮像素子では、前記光電変換素子と、前記電荷蓄積部と、前記転送トランジスタと、電荷排出トランジスタと、を少なくとも備える画素回路が前記半導体基板上に形成されており、
    　前記光電変換素子の表面における平面視の形状が長方形であり、
    　前記電荷排出トランジスタが２個設けられ、
    　平面視において、前記光電変換素子の長辺に平行で前記光電変換素子の中心を通る軸をｘ軸とし、前記光電変換素子の短辺に平行で前記光電変換素子の中心を通る軸をｙ軸とする時、
    　　２個の前記電荷排出トランジスタは、前記ｙ軸上に配置され、
    　　前記ｘ軸に対して線対称となる位置に、２個の前記電荷排出トランジスタが対向して配置されている、
    　距離画像撮像素子。
  2. 　前記転送トランジスタが２Ｍ（Ｍは整数であり、Ｍ≧２）個設けられ、
    　前記長辺の各々にＭ個の前記転送トランジスタが、前記ｘ軸に対して線対称となる位置にそれぞれ対向して配置されている、
    　請求項１に記載の距離画像撮像素子。
  3. 　前記転送トランジスタのチャネル長が、前記電荷排出トランジスタのチャネル長より長い、
    　請求項１または請求項２に記載の距離画像撮像素子。
  4. 　前記転送トランジスタのチャネル領域の全部又は一部にｎ型不純物によるチャネルドープがなされている、
    　請求項１から請求項３のいずれか一項に記載の距離画像撮像素子。
  5. 　前記画素回路の前記光が入射される面側にマイクロレンズが形成されており、当該マイクロレンズの光軸が、前記光電変換素子の入射面に垂直で、かつ当該入射面の中心を貫通する、
    　請求項１から請求項４のいずれか一項に記載の距離画像撮像素子。
  6. 　請求項１から請求項５のいずれか一項に記載の距離画像撮像素子が備えられた受光部と、
    　前記距離画像撮像素子が撮像した距離画像から、当該距離画像撮像素子から被写体までの距離を求める距離画像処理部と
    　を備える、距離画像撮像装置。
PCT/JP2023/008309 2022-03-08 2023-03-06 距離画像撮像素子及び距離画像撮像装置 WO2023171610A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-034960 2022-03-08
JP2022034960A JP2023130591A (ja) 2022-03-08 2022-03-08 距離画像撮像素子及び距離画像撮像装置

Publications (1)

Publication Number Publication Date
WO2023171610A1 true WO2023171610A1 (ja) 2023-09-14

Family

ID=87935066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008309 WO2023171610A1 (ja) 2022-03-08 2023-03-06 距離画像撮像素子及び距離画像撮像装置

Country Status (2)

Country Link
JP (1) JP2023130591A (ja)
WO (1) WO2023171610A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034496A (ja) * 2019-08-22 2021-03-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、測距装置
US20210199781A1 (en) * 2019-12-27 2021-07-01 Samsung Electronics Co., Ltd. ELECTRONIC DEVICE INCLUDING LIGHT SOURCE AND ToF SENSOR, AND LIDAR SYSTEM
JP2021197388A (ja) * 2020-06-10 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその製造方法、並びに、測距装置
JP7014324B1 (ja) * 2021-06-09 2022-02-15 凸版印刷株式会社 距離画像撮像装置及び距離画像撮像方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034496A (ja) * 2019-08-22 2021-03-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、測距装置
US20210199781A1 (en) * 2019-12-27 2021-07-01 Samsung Electronics Co., Ltd. ELECTRONIC DEVICE INCLUDING LIGHT SOURCE AND ToF SENSOR, AND LIDAR SYSTEM
JP2021197388A (ja) * 2020-06-10 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその製造方法、並びに、測距装置
JP7014324B1 (ja) * 2021-06-09 2022-02-15 凸版印刷株式会社 距離画像撮像装置及び距離画像撮像方法

Also Published As

Publication number Publication date
JP2023130591A (ja) 2023-09-21

Similar Documents

Publication Publication Date Title
KR101448152B1 (ko) 수직 포토게이트를 구비한 거리측정 센서 및 그를 구비한입체 컬러 이미지 센서
KR101508410B1 (ko) 거리 화상 센서, 및 촬상 신호를 비행시간법에 의해 생성하는 방법
US9019478B2 (en) Range sensor and range image sensor
JP5105549B2 (ja) 半導体測距素子及び固体撮像装置
JP5110535B2 (ja) 半導体測距素子及び固体撮像装置
US8338248B2 (en) Semiconductor element and solid-state imaging device
US20170370769A1 (en) Solid-state image sensor and imaging device using same
KR20090118795A (ko) 이중 트랜스퍼 게이트를 구비한 거리측정 센서 및 그를구비한 입체 컬러 이미지 센서
KR20140138625A (ko) 거리 센서 및 거리 화상 센서
KR20170051304A (ko) 반도체 장치 및 그 제조 방법
KR101594634B1 (ko) 고체 촬상 장치
US20230262357A1 (en) Range imaging device and range imaging apparatus
JP6643346B2 (ja) 固体撮像装置
US20230258777A1 (en) Range imaging device and range imaging apparatus
WO2023171610A1 (ja) 距離画像撮像素子及び距離画像撮像装置
WO2023238860A1 (ja) 距離画像撮像素子および距離画像撮像装置
JP2019029437A (ja) 固体撮像装置、固体撮像装置の製造方法、及び撮像装置
JP7178597B2 (ja) 固体撮像素子
WO2021125155A1 (ja) 固体撮像素子
WO2024127960A1 (ja) 距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法
KR20240002437A (ko) 이미지 센서
WO2022209427A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23766786

Country of ref document: EP

Kind code of ref document: A1