KR20240002437A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20240002437A
KR20240002437A KR1020220079644A KR20220079644A KR20240002437A KR 20240002437 A KR20240002437 A KR 20240002437A KR 1020220079644 A KR1020220079644 A KR 1020220079644A KR 20220079644 A KR20220079644 A KR 20220079644A KR 20240002437 A KR20240002437 A KR 20240002437A
Authority
KR
South Korea
Prior art keywords
transistor
impurity region
layer
substrate
pixel
Prior art date
Application number
KR1020220079644A
Other languages
English (en)
Inventor
심은섭
안정착
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220079644A priority Critical patent/KR20240002437A/ko
Priority to US18/121,222 priority patent/US20240006429A1/en
Priority to CN202310715107.3A priority patent/CN117316966A/zh
Publication of KR20240002437A publication Critical patent/KR20240002437A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 이미지 센서는, 제1 기판 내에서 복수의 픽셀 영역들을 따라 배열되는 복수의 포토 다이오드들, 상기 제1 기판의 상면 위에 배치되는 광학 영역, 및 상기 제1 기판의 하면에 배치되는 소자 영역을 포함하며, 상기 복수의 픽셀 영역들 각각에서 상기 소자 영역은 제1 불순물 영역, 상기 제1 불순물 영역과 상기 포토 다이오드 사이에 배치되는 제1 전송 게이트, 상기 제1 불순물 영역과 분리되는 제2 불순물 영역, 및 상기 제2 불순물 영역과 상기 포토 다이오드 사이에 배치되는 제2 전송 게이트를 포함하는, 제1 레이어, 및 상기 제1 레이어와 적층되는 제2 기판을 포함하는 제2 레이어를 포함하고, 상기 제2 레이어는, 상기 복수의 픽셀 영역들 각각에 대응하는 영역에서 상기 제1 불순물 영역과 제1 컨택을 통해 연결되는 제1 트랜지스터, 및 상기 제2 불순물 영역과 제2 컨택을 통해 연결되는 제2 트랜지스터를 포함한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서는 빛을 받아들여 전기 신호를 생성하는 반도체 기반의 센서로서, 복수의 픽셀들을 갖는 픽셀 어레이와, 픽셀 어레이를 구동하고 이미지를 생성하기 위한 로직 회로 등을 포함할 수 있다. 픽셀들 각각은 포토 다이오드, 포토 다이오드에서 생성된 전하를 전기 신호로 변환하는 픽셀 회로를 포함할 수 있다. 이미지 센서에 포함되는 픽셀들의 개수가 증가하고 픽셀들 각각의 크기는 감소함에 따라, 픽셀들 각각에 배치되어 픽셀 회로를 제공하는 소자들을 효과적으로 형성하기 위한 다양한 방안이 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 픽셀 회로를 제공하는 소자를 서로 다른 기판에 형성함으로써 집적도를 높이고 성능을 개선할 수 있는 이미지 센서를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 제1 기판 내에서 복수의 픽셀 영역들을 따라 배열되는 복수의 포토 다이오드들, 상기 제1 기판의 상면 위에 배치되는 광학 영역, 및 상기 제1 기판의 하면에 배치되는 소자 영역을 포함하며, 상기 복수의 픽셀 영역들 각각에서 상기 소자 영역은 제1 불순물 영역, 상기 제1 불순물 영역과 상기 포토 다이오드 사이에 배치되는 제1 전송 게이트, 상기 제1 불순물 영역과 분리되는 제2 불순물 영역, 및 상기 제2 불순물 영역과 상기 포토 다이오드 사이에 배치되는 제2 전송 게이트를 포함하는, 제1 레이어, 및 상기 제1 레이어와 적층되는 제2 기판을 포함하는 제2 레이어를 포함하고, 상기 제2 레이어는, 상기 복수의 픽셀 영역들 각각에 대응하는 영역에서 상기 제1 불순물 영역과 제1 컨택을 통해 연결되는 제1 트랜지스터, 및 상기 제2 불순물 영역과 제2 컨택을 통해 연결되는 제2 트랜지스터를 포함한다.
본 발명의 일 실시예에 따른 이미지 센서는, 포토 다이오드, 및 상기 포토 다이오드에 연결되는 복수의 소자들을 각각 갖는 복수의 픽셀들, 및 상기 복수의 픽셀들로부터 픽셀 전압을 획득하는 로직 회로를 포함하며, 상기 복수의 픽셀들 각각은 상기 포토 다이오드에 연결되며 서로 분리되는 제1 전송 트랜지스터와 제2 전송 트랜지스터, 상기 제1 전송 트랜지스터를 통해 이동하는 전하가 축적되는 제1 플로팅 디퓨전, 상기 제2 전송 트랜지스터를 통해 이동하는 전하가 축적되는 제2 플로팅 디퓨전, 상기 제1 플로팅 디퓨전에 연결되는 제1 리셋 트랜지스터, 상기 제2 플로팅 디퓨전에 연결되는 제2 리셋 트랜지스터, 상기 제1 플로팅 디퓨전에 연결되는 제1 증폭 트랜지스터, 및 상기 제1 증폭 트랜지스터에 연결되는 제1 선택 트랜지스터를 포함하고, 상기 복수의 픽셀들 각각에서, 상기 제1 전송 트랜지스터, 상기 제2 전송 트랜지스터, 상기 제1 플로팅 디퓨전, 및 상기 제2 플로팅 디퓨전은 제1 기판에 배치되고, 상기 제1 리셋 트랜지스터, 상기 제2 리셋 트랜지스터, 상기 제1 증폭 트랜지스터, 및 상기 제1 선택 트랜지스터는 상기 제1 기판과 적층되는 제2 기판에 배치된다.
본 발명의 일 실시예에 따른 이미지 센서는, 제1 기판, 및 상기 제1 기판에 정의되는 복수의 픽셀 영역들을 포함하며, 상기 복수의 픽셀 영역들 각각에는 포토 다이오드, 상기 포토 다이오드에서 생성되는 전하를 수신하는 제1 불순물 영역과 제2 불순물 영역, 및 상기 제1 불순물 영역에 인접한 제1 전송 게이트와 상기 제2 불순물 영역에 인접한 제2 전송 게이트가 배치되는 제1 레이어, 상기 제1 기판과 다른 제2 기판, 및 상기 제2 기판에 형성되며 상기 복수의 픽셀 영역들 중 적어도 하나와 함께 픽셀을 제공하는 복수의 트랜지스터들을 포함하는 제2 레이어, 및 상기 제1 전송 게이트, 상기 제2 전송 게이트, 및 상기 복수의 트랜지스터들을 제어하는 로직 회로가 배치되는 제3 레이어를 포함하며, 상기 로직 회로는, 상기 제1 불순물 영역과 상기 제2 불순물 영역이 서로 다른 시점에 상기 포토 다이오드에서 생성되는 전하를 수신하도록 상기 제1 전송 게이트와 상기 제2 전송 게이트를 제어한다.
본 발명의 일 실시예에 따르면, 픽셀 회로를 제공하는 소자들을 서로 다른 레이어들에 분산하여 형성하고, 레이어들을 적층시켜 픽셀 회로를 구현함으로써, 이미지 센서의 다이나믹 레인지를 개선하거나, 피사체까지의 거리를 측정할 수 있는 ToF 기능을 이미지 센서에 구현할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서의 적층 구조를 간단하게 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀 어레이를 간단하게 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 일부의 픽셀들을 간단하게 나타낸 도면이다.
도 5는 도 4의 I-I` 방향의 단면을 나타낸 단면도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀을 간단하게 도시한 도면이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 도시한 회로도들이다.
도 9 내지 도 13은 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면들이다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 도시한 회로도이다.
도 15는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 16 내지 도 20은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위해 제공되는 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 블록도이다.
도 1을 참조하면, 이미지 센서(10)는 픽셀 어레이(20)와 로직 회로(30) 등을 포함할 수 있다.
픽셀 어레이(20)는 복수의 행들과 복수의 열들을 따라서 어레이 형태로 배치되는 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 빛에 응답하여 전하를 생성하는 적어도 하나의 광전 변환 소자, 및 광전 변환 소자가 생성한 전하에 대응하는 전압 신호를 생성하는 픽셀 회로 등을 포함할 수 있다. 광전 변환 소자는 반도체 물질로 형성되는 포토 다이오드, 및/또는 유기 물질로 형성되는 유기 포토 다이오드 등을 포함할 수 있다.
일례로 픽셀 회로는 전송 트랜지스터, 플로팅 디퓨전, 리셋 트랜지스터, 구동 트랜지스터, 및 선택 트랜지스터 등을 포함할 수 있다. 실시예들에 따라 픽셀들의 구성은 달라질 수 있다. 일례로, 픽셀들 각각은 유기 물질을 포함하는 유기 포토 다이오드를 포함하거나, 또는 디지털 픽셀로 구현될 수도 있다. 픽셀들이 디지털 픽셀로 구현되는 경우, 픽셀들 각각은 디지털 픽셀 신호를 출력하기 위한 아날로그-디지털 컨버터를 포함할 수 있다.
픽셀들은 픽셀 어레이(20)에 포함되는 액티브 영역(21)과 옵티컬 블랙 영역(22)에 배치될 수 있다. 일례로, 액티브 영역(21)에 배치되는 픽셀들 각각은 빛을 투과시키는 광학 영역을 포함하며, 옵티컬 블랙 영역(22)에 배치되는 픽셀들은 빛을 차단할 수 있는 광차단층을 포함할 수 있다. 광학 영역은 빛을 굴절시켜 포토 다이오드 등의 광전 변환 소자로 입사시키는 마이크로 렌즈, 및 특정 파장 대역의 빛을 통과시키는 컬러 필터 등을 포함할 수 있다. 도 1에 도시한 일 실시예에서는, 옵티컬 블랙 영역(22)이 액티브 영역(21)의 주변을 둘러싸는 것으로 도시하였으나, 이와 달리 옵티컬 블랙 영역(22)은 액티브 영역(21)의 주변에 다양한 형태로 배치될 수 있다.
로직 회로(30)는 픽셀 어레이(20)를 제어하기 위한 회로들을 포함할 수 있다. 일례로, 로직 회로(30)는 로우 드라이버(31), 비교기 회로(32), 카운터 회로(33), 컨트롤 로직(34) 등을 포함할 수 있다. 로우 드라이버(31)는 픽셀 어레이(20)를 로우(ROW) 라인들 단위로 구동할 수 있다. 예를 들어, 로우 드라이버(31)는 픽셀 회로의 전송 트랜지스터를 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 선택 트랜지스터를 제어하는 선택 제어 신호 등을 생성하여 픽셀 어레이(20)에 로우 라인 단위로 입력할 수 있다.
비교기 회로(32)는 픽셀 어레이(20)에 배치된 픽셀들 각각이 출력하는 전압을 일정 기울기로 감소하거나 증가하는 램프 전압과 비교하는 비교기를 복수 개 포함할 수 있다. 일례로 램프 전압이 픽셀들 각각이 출력하는 전압과 같은 크기를 갖는 시점을 기준으로 비교기의 출력이 변할 수 있다. 카운터 회로(33)의 카운터는, 비교기의 출력이 변하는 시점까지의 시간을 카운트하고, 그 값을 디지털로 출력할 수 있다. 일례로 카운터는, 비교기가 픽셀로부터 리셋 전압을 입력받는 동안 리셋 디지털 카운트 값을 생성하고, 비교기가 픽셀로부터 픽셀 전압을 입력받는 동안 신호 디지털 카운트 값을 생성할 수 있다. 컨트롤 로직(34)은 리셋 디지털 카운트 값과 신호 디지털 카운트 값의 차이에 대응하는 디지털 데이터를 이용하여 이미지 데이터를 생성할 수 있다. 한편, 컨트롤 로직(34)은 로우 드라이버(31), 비교기 회로(32) 및 카운터 회로(33)의 동작 타이밍을 제어하기 위한 타이밍 컨트롤러 등을 포함할 수 있다.
픽셀들(PX) 중에서 세로 방향으로 같은 위치에 배치되는 픽셀들(PX)은 동일한 칼럼 라인을 공유할 수 있다. 일례로, 가로 방향으로 같은 위치에 배치되는 픽셀들(PX)은 로우 드라이버(31)에 의해 동시에 선택되며 각각 연결된 칼럼 라인들을 통해 픽셀 신호를 출력할 수 있다. 일 실시예에서 CDS 회로(32)는 칼럼 라인들을 통해 로우 드라이버(31)가 선택한 픽셀들로부터 전압 신호를 동시에 수신할 수 있다. 일례로 CDS 회로(32)는 픽셀들 각각으로부터 리셋 전압과 픽셀 전압을 순서대로 수신할 수 있으며, 픽셀 전압은 픽셀들 각각의 포토 다이오드에서 생성된 전하가 리셋 전압에 반영된 전압일 수 있다.
이미지를 생성하기 위한 픽셀 데이터를 획득하는 동작에서, 로직 회로(30)는 액티브 영역(21)의 액티브 픽셀들은 물론, 옵티컬 블랙 영역(22)에 배치되는 더미 픽셀들로부터도 픽셀 데이터를 획득할 수 있다. 더미 픽셀들은 외부에서 유입되는 빛을 차단하는 광차단층을 포함하므로, 더미 픽셀들로부터 획득한 픽셀 데이터는 빛이 아닌 다른 원인에 의해 생성되는 전하, 예를 들어 암 전류(dark current)에 대응하는 데이터일 수 있다. 로직 회로(30)는, 액티브 픽셀들로부터 획득한 픽셀 데이터에서, 더미 픽셀들로부터 획득한 픽셀 데이터를 차감할 수 있다. 따라서, 외부에서 유입된 빛이 아닌 다른 원인에 의한 영향을 최소화할 수 있다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 도시한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(100)는 제1 레이어(110), 제2 레이어(120) 및 제3 레이어(130)를 포함할 수 있다. 제1 내지 제3 레이어들(110, 120, 130) 각각은 별도의 반도체 기판을 포함할 수 있다. 일례로, 제1 레이어(110)는 제1 기판을 포함하고, 제2 레이어(120)는 제2 기판을 포함하며, 제3 레이어(130)는 제3 기판을 포함할 수 있다. 제1 내지 제3 레이어들(110, 120, 130) 각각은 제1 영역(111, 121, 131)과 제2 영역(112, 122, 132)을 포함할 수 있다. 일례로 제1 영역(111, 121, 131)은 이미지 센서(100)의 동작에 필요한 구성 요소들이 배치되는 영역일 수 있으며, 제2 영역(112, 122, 132)은 더미 영역일 수 있다.
제1 레이어(110)의 제1 영역(111)에는 복수의 포토 다이오드들을 포함하는 포토 다이오드 어레이(PDA)가 배치될 수 있다. 일례로, 복수의 포토 다이오드들은 제1 방향(X축 방향) 및 제2 방향(Y축 방향)을 따라 배열되는 복수의 픽셀 영역들을 따라 배치될 수 있다. 복수의 픽셀 영역들 각각에는 적어도 하나의 포토 다이오드가 배치되며 실시예에 따라 하나의 픽셀 영역에 두 개 이상의 포토 다이오드들이 배치될 수도 있다.
제2 레이어(120)의 제1 영역(121)에는, 제1 레이어(110)에 배치되는 복수의 포토 다이오드들과 연결되어 픽셀 회로를 제공하는 픽셀 회로 영역(PCA)이 배치될 수 있다. 한편, 제3 레이어(130)의 제1 영역(131)에는 제1 레이어(110)와 제2 레이어(120)가 제공하는 픽셀 어레이에 포함된 복수의 픽셀들을 구동하는 로직 회로(LC)가 배치될 수 있다.
앞서 설명한 바와 같이, 하나의 픽셀은 적어도 하나의 포토 다이오드, 및 포토 다이오드에 연결되는 소자들을 포함하며, 소자들은 플로팅 디퓨전, 구동 트랜지스터, 리셋 트랜지스터, 전송 트랜지스터, 선택 트랜지스터 등을 포함할 수 있다. 본 발명의 일 실시예에서는, 포토 다이오드와 함께 플로팅 디퓨전 및 전송 트랜지스터가 제1 레이어(110)에 형성되고, 다른 소자들은 제2 레이어(120)에 형성될 수 있다. 일례로, 구동 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터는 제2 레이어(120)에 형성되어 제1 레이어(110)에 형성된 전송 트랜지스터 및 플로팅 디퓨전과 연결될 수 있다.
제1 내지 제3 레이어들(110, 120, 130) 각각은 반도체 물질로 형성되는 기판을 포함할 수 있다. 제1 레이어(110)와 제2 레이어(120)를 서로 전기적으로 연결하기 위해, 제1 레이어(110)와 제2 레이어(120)는 웨이퍼 레벨 또는 칩 레벨에서 Cu-Cu 본딩 방식으로 서로 연결될 수 있다. 또는, 제2 레이어(120)에 포함되는 기판을 관통하는 TSV를 통해, 제1 레이어(110)와 제2 레이어(120)가 서로 연결될 수도 있다.
한편, 픽셀 회로를 제공하는 구동 트랜지스터, 리셋 트랜지스터, 전송 트랜지스터, 및 선택 트랜지스터 중 적어도 일부는, 로직 회로(LC)와 연결될 수 있다. 구동 트랜지스터, 리셋 트랜지스터, 전송 트랜지스터, 및 선택 트랜지스터 중 적어도 일부를 로직 회로(LC)와 연결하기 위해, 제2 레이어(120)와 제3 레이어(130) 역시 Cu-Cu 본딩 방식에 의해 서로 연결되거나 또는 TSV를 통해 서로 연결될 수 있다. 일례로, 제1 레이어(110)와 제2 레이어(120)가 Cu-Cu 본딩 방식으로 연결되면, 제2 레이어(120)와 제3 레이어(130)는 TSV를 통해 서로 연결될 수 있다. 반면, 제1 레이어(110)와 제2 레이어(120)가 TSV에 의해 서로 연결되면, 제2 레이어(120)와 제3 레이어(130)는 Cu-Cu 본딩 방식으로 연결될 수 있다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀 어레이를 간단하게 도시한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 픽셀 어레이(200)는 액티브 영역(210)과 옵티컬 블랙 영역(220) 등을 포함할 수 있다. 액티브 영역(210)에 배치되는 복수의 픽셀들(215)은 빛에 반응하여 생성되는 전하에 기초한 전압 신호를 출력하도록 구성될 수 있다. 옵티컬 블랙 영역(220)에 배치되는 복수의 더미 픽셀들(225)은 빛의 간섭이 없는 상황에서 전압 신호를 출력할 수 있다.
복수의 픽셀들(215)과 복수의 더미 픽셀들(225)은 유사한 구조를 가질 수 있다. 복수의 픽셀들(215)과 복수의 더미 픽셀들(225) 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드, 포토 다이오드와 연결되며 전하에 대응하는 픽셀 신호를 출력하는 복수의 소자들을 포함할 수 있다. 다만, 빛의 진행 경로에 마이크로 렌즈와 컬러 필터가 배치되는 복수의 픽셀들(215)과 달리, 복수의 더미 픽셀들(225)은 빛을 차단하는 광차단층을 포함할 수 있다.
본 발명의 일 실시예에서는, 복수의 픽셀들(215)과 복수의 더미 픽셀들(225) 각각에 포함되는 소자들 중 일부가 서로 다른 기판에 분산되어 형성될 수 있다. 일례로, 플로팅 디퓨전과 전송 트랜지스터는 포토 다이오드가 형성되는 제1 기판에 함께 형성되며, 구동 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터 등의 소자들은 제1 기판과 다른 제2 기판에 형성될 수 있다.
따라서, 제1 기판에는 복수의 픽셀들에 대응하는 복수의 픽셀 영역들 각각에 다른 소자들을 제외한 플로팅 디퓨전과 전송 트랜지스터만을 형성하면 되며, 하나의 픽셀 영역에 복수의 플로팅 디퓨전들과 복수의 전송 트랜지스터들을 형성할 수 있다. 일례로, 복수의 플로팅 디퓨전들과 복수의 전송 트랜지스터들을 이용하여, 이미지 센서의 다이나믹 레인지를 개선하고 이미지 센서가 출력하는 이미지의 품질을 개선할 수 있다. 또는, 복수의 플로팅 디퓨전들과 복수의 전송 트랜지스터들로 피사체까지의 거리를 측정하거나 깊이 맵을 생성할 수 있는 ToF(Time-of-Flight) 센서 기능을 구현할 수도 있다.
또한, 복수의 플로팅 디퓨전들과 복수의 전송 트랜지스터들로 글로벌 셔터 방식으로 동작하는 이미지 센서를 구현할 수도 있다. 이미지 센서가 글로벌 셔터 방식으로 동작하는 경우, 복수의 플로팅 디퓨전들 중 적어도 하나는 구동 트랜지스터와 연결되지 않으며, 전원 전압을 공급하는 전원 노드에 직접 연결될 수 있다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 일부의 픽셀들을 간단하게 나타낸 도면이다.
본 발명의 일 실시예에 따른 이미지 센서(300)에서, 복수의 픽셀들 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드, 및 포토 다이오드에서 생성한 전하에 기초한 전압 신호를 출력하는 소자들을 포함할 수 있다. 앞서 설명한 바와 같이 소자들은 전송 트랜지스터, 플로팅 디퓨전, 구동 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터 등을 포함할 수 있다.
앞서 도 2 등을 참조하여 설명한 바와 같이, 본 발명의 일 실시예에 따른 이미지 센서(300)는 제1 내지 제3 레이어들을 포함하며, 제1 레이어는 제1 기판을 포함하고, 제2 레이어는 제2 기판을 포함하며, 제3 레이어는 제3 기판을 포함할 수 있다. 제1 레이어에는 복수의 픽셀 영역들이 정의되고 복수의 픽셀 영역들을 따라 복수의 포토 다이오드들이 배열될 수 있다.
복수의 픽셀들 각각에 포함되는 소자들 중에서, 전송 트랜지스터와 플로팅 디퓨전은 포토 다이오드와 함께 제1 기판에 형성될 수 있다. 반면 나머지 소자들, 예를 들어 구동 트랜지스터, 리셋 트랜지스터, 및 선택 트랜지스터 등은 제2 기판에 형성되어 전송 트랜지스터 및 플로팅 디퓨전과 연결될 수 있다. 제3 레이어의 제3 기판에는 복수의 픽셀들을 구동하여 전압 신호를 획득하고 이미지 데이터를 생성하기 위한 로직 회로가 형성될 수 있다.
도 4는 이미지 센서(300)의 제1 레이어에 포함되는 복수의 픽셀 영역들(PA) 중 일부를 나타낸 평면도일 수 있다. 도 4를 참조하면, 픽셀 영역들(PA)은 제1 방향(X축 방향)으로 인접하며, 픽셀 분리막(DTI)에 의해 서로 분리될 수 있다. 픽셀 영역들(PA) 각각에는 포토 다이오드(PD)가 배치될 수 있다.
도 4를 참조하면, 픽셀 영역들(PA) 각각에는 제1 불순물 영역(302), 제1 전송 게이트(305), 제2 불순물 영역(306), 및 제2 전송 게이트(309) 등이 배치될 수 있다. 제1 불순물 영역(302), 제1 전송 게이트(305), 제2 불순물 영역(306), 및 제2 전송 게이트(309) 각각에는 컨택(311)이 연결될 수 있다.
제1 불순물 영역(302)은 포토 다이오드(PD)에서 생성되는 전하가 축적될 수 있는 제1 플로팅 디퓨전이며, 제1 전송 게이트(305)는 제1 불순물 영역(302) 및 포토 다이오드(PD)와 연결되어 제1 전송 트랜지스터를 제공할 수 있다. 유사하게, 제2 불순물 영역(306)은 제2 플로팅 디퓨전이며, 제2 전송 게이트(309)는 제2 전송 트랜지스터를 제공할 수 있다.
도 4에 도시한 바와 같이, 제1 레이어의 제1 기판(301)에는 플로팅 디퓨전 및 전송 트랜지스터만이 형성될 수 있다. 따라서, 제1 레이어만으로는 복수의 픽셀들을 구현할 수 없으며, 복수의 픽셀들을 구현하는 데에 필요한 다른 소자들은 제1 레이어와 다른 제2 레이어에 형성될 수 있다.
이와 같이 복수의 픽셀들 각각을 구현하는 데에 필요한 소자들 중 일부를 제2 레이어에 분리하여 형성함으로써, 픽셀 분리막(DTI)에 의해 정의되는 픽셀 영역들(PA) 각각에 복수의 플로팅 디퓨전들과 복수의 전송 트랜지스터들을 형성하기 위한 면적을 확보할 수 있다. 결과적으로, 복수의 픽셀들 각각이 복수의 플로팅 디퓨전들 및 복수의 전송 트랜지스터들을 포함하며, 따라서 성능이 개선되거나 다양한 기능을 제공할 수 있는 이미지 센서를 구현할 수 있다.
일례로, 제1 전송 게이트(305)와 제2 전송 게이트(309)에 서로 다른 위상을 갖는 제어 신호를 입력함으로써, ToF 센서를 구현할 수 있다. 또한, 제1 불순물 영역(302)과 제2 불순물 영역(306) 각각의 전하를 제거하는 리셋 동작 이후 포토 다이오드(PD)를 빛에 노출시키는 동안, 제1 전송 게이트(305)와 제2 전송 게이트(309) 각각에 서로 다른 턴-오프 전압을 입력함으로써, 이미지 센서의 다이나믹 레인지를 향상시킬 수도 있다.
도 4에 도시한 일 실시예에서, 제1 불순물 영역(302)과 제2 불순물 영역(306)은 제1 방향 및 제2 방향과 교차하는 대각선 방향에서 서로 분리될 수 있다. 일례로, 픽셀 영역들(PA) 각각의 코너들 중 하나에 제1 불순물 영역(302)이 인접하여 배치되고, 대각선 방향의 다른 코너에 제2 불순물 영역(306)이 인접하여 배치될 수 있다. 이 경우, 도 4에 도시한 바와 같이, 제1 전송 게이트(305)와 제2 전송 게이트(309)가 대각선 방향에서 제1 불순물 영역(302)과 제2 불순물 영역(306) 사이에 배치될 수 있다.
이하, 도 5를 참조하여 본 발명의 일 실시예에 따른 이미지 센서에서 제1 레이어의 구조를 더욱 상세히 설명하기로 한다.
도 5는 도 4의 I-I` 방향의 단면을 나타낸 단면도이다.
도 5는 도 4의 I-I` 방향의 단면을 나타내며, 제1 기판(301)에 정의되는 포토 다이오드 영역(PDA), 제1 기판(301)의 위/아래에 정의되는 광학 영역(OA) 및 소자 영역(EA) 등을 함께 도시한다. 도 5를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서의 제1 레이어(300)는 포토 다이오드 영역(PDA), 광학 영역(OA), 및 소자 영역(EA) 등을 포함할 수 있다. 포토 다이오드 영역(PDA)은 픽셀 분리막(DTI)에 의해 정의되는 복수의 픽셀 영역들을 따라 포토 다이오드들(PD)이 배열되는 영역일 수 있다.
광학 영역(OA)은 제1 기판(301)의 상면 위에 배치되며, 수평 절연층(330), 컬러 필터(333), 필터 분리막(334), 평탄화층(335) 및 마이크로 렌즈(336) 등을 포함할 수 있다. 수평 절연층(330)은 제1 수평 절연층(331) 및 제2 수평 절연층(332)을 포함하며, 일례로 제1 수평 절연층(331)은 제2 수평 절연층(332)보다 높은 유전율을 갖는 물질로 형성될 수 있으며, 제2 수평 절연층(332)보다 작은 두께를 가질 수 있다. 제1 수평 절연층(331)에 의해 제1 기판(301)의 결함 일부가 큐어링될 수 있다.
필터 분리막(334)은 픽셀 분리막(DTI)과 유사하게 제1 방향(X축 방향) 및 제2 방향(Y축 방향)으로 연장되며, 따라서 컬러 필터(333)가 복수의 픽셀 영역들을 따라 배열될 수 있다. 마이크로 렌즈(336)는 외부에서 입사하는 빛을 굴절시켜 컬러 필터(333)로 진행시키며, 컬러 필터(333)에 의해 특정 파장 대역의 빛이 선택적으로 포토 다이오드(PD)에 입사될 수 있다.
소자 영역(EA)은 제1 기판(301)의 하면에 배치되며, 제1 기판(301)에 형성되는 불순물 영역들(302, 306) 및 전송 게이트들(305, 309)을 포함할 수 있다. 앞서 설명한 바와 같이, 제1 불순물 영역(302)은 제1 플로팅 디퓨전을 제공하며, 제2 불순물 영역(306)은 제2 플로팅 디퓨전을 제공할 수 있다. 또한 제1 전송 게이트(305)는 제1 불순물 영역(302) 및 제1 포토 다이오드(PD1)와 함께 제1 전송 트랜지스터를 제공하며, 제2 전송 게이트(309)는 제2 불순물 영역(306) 및 포토 다이오드(PD)와 함께 제2 전송 트랜지스터를 제공할 수 있다.
제1 불순물 영역(302)과 제2 불순물 영역(306)은 같은 도전형의 불순물로 도핑되며, 일례로, N-형 불순물로 도핑될 수 있다. 제1 전송 게이트(305)와 제2 전송 게이트(309) 각각은, 적어도 일부가 제1 기판(301) 내에 매립되는 구조를 가질 수 있다. 제1 전송 게이트(305)는 제1 게이트 절연층(303)과 제1 게이트 전극층(304)을 포함하며, 제2 전송 게이트(309)는 제1 게이트 절연층(307)과 제1 게이트 전극층(308)을 포함할 수 있다.
불순물 영역들(302, 306)과 전송 게이트들(305, 309) 각각은 컨택(311)을 포함하는 제1 배선 패턴들(311-312: 310)과 연결될 수 있다. 제1 배선 패턴들(310)은 제1 층간 절연층(320) 내에 형성되며, 제1 층간 절연층(320)의 외부로 노출되는 제1 패드들(315)과 전기적으로 연결될 수 있다.
도 4 및 도 5를 참조하여 설명한 바와 같이, 본 발명의 일 실시예에 따른 이미지 센서(300)의 제1 레이어에는 포토 다이오드들(PD), 플로팅 디퓨전들을 제공하는 불순물 영역들(302, 306) 및 전송 게이트들(305, 309)만이 형성되며, 복수의 픽셀들을 구현하는 데에 필요한 다른 소자들은 제2 레이어에 형성될 수 있다. 제1 레이어와 제2 레이어는 제1 기판(301)의 상면에 수직하는 제3 방향(Z축 방향)으로 적층되며, 제2 레이어는 제1 기판(301)과 다른 별도의 제2 기판을 포함할 수 있다.
또한, 제1 레이어 및 제2 레이어는, 이미지 센서의 동작에 필요한 로우 드라이버, CDS 회로, ADC 회로, 컨트롤 로직 등이 배치되는 제3 레이어와 제3 방향에서 적층될 수 있다. 따라서 이미지 센서는 순서대로 적층되는 제1 내지 제3 레이어들을 포함할 수 있으며, 제3 레이어는 제1 기판 및 제2 기판과 다른 제3 기판, 및 제3 기판에 형성되어 로우 드라이버, CDS 회로, ADC 회로, 컨트롤 로직 등을 제공하는 소자들을 포함할 수 있다. 이하, 도 6 및 도 7을 참조하여 이미지 센서의 구조를 더욱 상세히 설명하기로 한다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀을 간단하게 도시한 도면이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(300)는 제3 방향(Z축 방향)에서 적층되는 제1 레이어(L1), 제2 레이어(L2) 및 제3 레이어(L3) 등을 포함할 수 있다. 제1 레이어(L1)의 구조는 앞서 도 4 및 도 5를 참조하여 설명한 바를 참조하여 이해될 수 있을 것이다. 예를 들어, 제1 레이어(L1)는 제1 기판(301)을 포함하며, 제1 기판(301)에는 포토 다이오드(PD), 플로팅 디퓨전들을 제공하는 불순물 영역들(302, 306), 전송 트랜지스터들을 제공하는 전송 게이트들(305, 309) 등이 형성될 수 있다. 제1 기판(301)의 위에는 수평 절연층(330), 컬러 필터(333), 및 마이크로 렌즈(336) 등을 포함하는 광학 영역이 배치될 수 있다.
제2 레이어(L2)는 제2 기판(341), 제2 기판(341)에 형성되는 복수의 소자들을 포함할 수 있다. 도 6을 참조하면 제2 레이어(L2)의 소자들은 불순물 영역(342), 게이트 구조체(346)에 의해 제공되며, 게이트 구조체(346)는 게이트 절연층(343), 게이트 스페이서(344) 및 게이트 전극층(345) 등을 포함할 수 있다.
불순물 영역(342)과 게이트 구조체(346)는 컨택(350)을 포함하는 제2 배선 패턴과 연결될 수 있다. 제2 배선 패턴 중 일부는 제2 층간 절연층(360)의 외부로 노출되는 제2 패드(355)와 연결될 수 있다. 또한 제2 배선 패턴 중 다른 일부는 제2 기판(341)을 관통하는 비아 구조체들(365, 366)과 연결될 수 있다.
제2 레이어(L2)의 소자들은, 제1 레이어(L1)의 제1 불순물 영역(302)과 직접 연결되는 제1 트랜지스터(TR1), 및 제2 불순물 영역(306)과 직접 연결되는 제2 트랜지스터(TR2) 등을 포함할 수 있다. 도 6을 참조하면, 제1 트랜지스터(TR1)의 활성 영역이 제1 불순물 영역(302)과 직접 연결되고, 제2 트랜지스터(TR2)의 활성 영역이 제2 불순물 영역(306)과 직접 연결될 수 있다. 일례로, 제1 트랜지스터(TR1)는 제1 리셋 트랜지스터이고, 제2 트랜지스터(TR2)는 제2 리셋 트랜지스터일 수 있다.
비아 구조체들(365, 366)은 제2 기판(341)을 관통하는 쓰루 실리콘 비아(Through Silicon Via, TSV)일 수 있다. 비아 구조체들(365, 366)은 제3 레이어(L3)에 포함되는 제3 패드(385)와 연결되며, 따라서 제2 레이어(L2)의 소자들이 비아 구조체들(365, 366)을 통해 제3 레이어(L3)에 형성되는 소자들과 연결될 수 있다. 일례로, 도 6에 도시한 일 실시예에서 제1 트랜지스터(TR1)와 제1 비아 구조체(365)를 통해 연결되는 소자와, 제2 트랜지스터(TR2)와 제2 비아 구조체(366)를 통해 연결되는 소자는, 로우 드라이버에 포함되는 소자들일 수 있다.
제3 레이어(L3)는 제3 기판(371), 제3 기판(371)에 형성되는 복수의 소자들을 포함할 수 있다. 제3 레이어(L3)의 소자들은 불순물 영역(372), 게이트 구조체(376)에 의해 제공되며, 게이트 구조체(376)는 게이트 절연층(373), 게이트 스페이서(374) 및 게이트 전극층(375) 등을 포함할 수 있다. 불순물 영역(372)과 게이트 구조체(376)는 컨택(380)을 포함하는 제2 배선 패턴과 연결되며, 제2 배선 패턴은 제3 층간 절연층(390)의 외부로 노출되는 제3 패드(385)를 통해 제2 레이어(L2)의 비아 구조체(365)와 연결될 수 있다.
한편, 제1 레이어(L1)에 형성되는 제1 전송 게이트(305)와 제2 전송 게이트(309)는 제3 레이어(L3)에 형성되는 소자들과 연결될 수 있다. 일례로, 제1 전송 게이트(305)와 제2 전송 게이트(309)는 제2 레이어(L2)의 제2 배선 패턴을 통해 제3 레이어(L3)의 소자들과 연결될 수 있다. 제1 전송 게이트(305)와 제2 전송 게이트(309)는 로우 드라이버에 포함되는 소자들 중 일부와 연결될 수 있다.
도 6에 도시한 일 실시예에서는, 제1 레이어(L1)와 제2 레이어(L2)가 Cu-Cu 본딩 방식으로 연결되며, 제2 레이어(L2)와 제3 레이어(L3)는 쓰루 실리콘 비아인 비아 구조체들(365, 366)에 의해 서로 연결될 수 있다. 따라서, 도 6에 도시한 바와 같이, 제1 레이어(L1)의 제1 배선 패턴(310)과 제2 레이어(L2)의 제2 배선 패턴은, 제3 방향에서 제1 기판(301)과 제2 기판(341) 사이에 배치될 수 있다. 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2) 역시 제3 방향에서 제1 기판(301)과 제2 기판(341) 사이에 배치될 수 있다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(400)는 서로 적층되는 제1 레이어(L1), 제2 레이어(L2) 및 제3 레이어(L3) 등을 포함할 수 있다. 제1 레이어(L1)의 구조는 앞서 설명한 바를 참조하여 이해될 수 있을 것이다. 제1 레이어(L1)는 제1 기판(401)을 포함하며, 제1 기판(401)에는 포토 다이오드(PD), 플로팅 디퓨전들을 제공하는 불순물 영역들(402, 406), 전송 트랜지스터들을 제공하는 전송 게이트들(405, 409) 등이 형성될 수 있다.
제1 기판(401)의 아래에는 불순물 영역들(402, 406) 및 전송 게이트들(405, 409)과 연결되는 제1 배선 패턴(410), 제1 배선 패턴(410)이 매립되는 제1 층간 절연층(420) 등이 배치될 수 있다. 제1 층간 절연층(420)의 외부에는 제1 패드(415)가 노출될 수 있다.
제1 기판(401)의 위에는 수평 절연층(430), 컬러 필터(433), 필터 분리막(434), 평탄화층(435) 및 마이크로 렌즈(436) 등을 포함하는 광학 영역이 배치될 수 있다. 수평 절연층(430)은 서로 다른 유전율을 갖는 물질로 형성되는 제1 수평 절연층(431) 및 제2 수평 절연층(432)을 포함할 수 있다.
제2 레이어(L2)는 제2 기판(441), 제2 기판(441)에 형성되는 불순물 영역(442), 게이트 구조체(446)에 의해 제공되는 복수의 소자들을 포함할 수 있다. 게이트 구조체(446)는 게이트 절연층(443), 게이트 스페이서(444) 및 게이트 전극층(445) 등을 포함할 수 있다.
불순물 영역(442)과 게이트 구조체(446)는 컨택(450)을 포함하는 제2 배선 패턴과 연결될 수 있다. 제2 배선 패턴 중 일부는 제2 층간 절연층(460)의 외부로 노출되는 제2 패드(455)와 연결되며, 다른 일부는 제2 기판(441)을 관통하는 비아 구조체들(465, 466)과 연결될 수 있다.
제2 레이어(L2)의 소자들은, 제1 레이어(L1)의 제1 불순물 영역(402)과 직접 연결되는 제1 트랜지스터(TR1), 및 제2 불순물 영역(406)과 직접 연결되는 제2 트랜지스터(TR2) 등을 포함할 수 있다. 도 7을 참조하면, 제1 트랜지스터(TR1)의 게이트 구조체가 제1 비아 구조체(465)를 통해 제1 불순물 영역(402)과 직접 연결되고, 제2 트랜지스터(TR2)의 게이트 구조체는 제2 비아 구조체(466)를 통해 제2 불순물 영역(406)과 직접 연결될 수 있다. 제1 트랜지스터(TR1)는 제1 구동 트랜지스터이고, 제2 트랜지스터(TR2)는 제2 구동 트랜지스터일 수 있다. 일례로 제1 구동 트랜지스터와 제2 구동 트랜지스터는 서로 다른 칼럼 라인들과 연결될 수 있다. 비아 구조체들(465, 466)은 제2 기판(441)을 관통하는 쓰루 실리콘 비아(Through Silicon Via, TSV)이며, 제2 기판(441)의 일면은 제1 레이어(L1)에 직접 부착될 수 있다.
제2 레이어(L2)의 제2 패드(455)는, 제3 레이어(L3)의 제3 패드(485)와 직접 연결될 수 있다. 일례로 제2 패드(455)와 제3 패드(485) 각각은 구리로 형성되며, Cu-Cu 본딩 공정에 의해 서로 부착될 수 있다.
제3 레이어(L3)는 제3 기판(471), 제3 기판(471)에 형성되는 복수의 소자들을 포함하며, 제3 레이어(L3)의 소자들은 불순물 영역(372), 게이트 구조체(376)에 의해 제공될 수 있다. 제3 레이어(L3)의 소자들은 컨택(480)을 포함하는 제3 배선 패턴과 연결되며, 제3 배선 패턴은 제3 패드(485)를 통해 제2 레이어(L2)의 제2 패드(455)와 연결될 수 있다.
도 7에 도시한 일 실시예에서는 도 6에 도시한 일 실시예와 달리, 제2 기판(441)의 일면이 제3 레이어(L3)가 아닌 제1 레이어(L1)와 직접 부착될 수 있다. 따라서, 제3 방향에서 제2 기판(441)과 제3 기판(471) 사이에 제2 레이어(L2)와 제3 레이어(L3)의 배선 패턴들이 배치될 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 도시한 회로도들이다. 한편, 도 9 내지 도 13은 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면들이다.
먼저 도 8a를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서의 픽셀은, 포토 다이오드(PD), 제1 플로팅 디퓨전(FD1), 제2 플로팅 디퓨전(FD2), 제1 전송 트랜지스터(TX1), 제2 전송 트랜지스터(TX2), 제1 리셋 트랜지스터(RX1), 제2 리셋 트랜지스터(RX2), 구동 트랜지스터(SF), 및 선택 트랜지스터(SEL) 등을 포함할 수 있다. 앞서 도 6 및 도 7 등을 참조하여 설명한 바와 같이, 제1 플로팅 디퓨전(FD1)은 제1 레이어(L1)의 제1 불순물 영역에 의해 제공되며, 제2 플로팅 디퓨전(FD2)은 제1 레이어(L1)의 제2 불순물 영역에 의해 제공될 수 있다. 한편, 제1 전송 트랜지스터(TX1)와 제2 전송 트랜지스터(TX2) 역시 제1 레이어(L1)에 형성될 수 있다.
한편, 제1 리셋 트랜지스터(RX1), 제2 리셋 트랜지스터(RX2), 구동 트랜지스터(SF), 및 선택 트랜지스터(SEL)는 제2 레이어(L2)에 형성될 수 있다. 도 8a에 도시한 바와 같이 제1 리셋 트랜지스터(RX1)의 활성 영역들 중 하나는 제1 플로팅 디퓨전(FD1)에 직접 연결되고, 제2 리셋 트랜지스터(RX2)의 활성 영역들 중 하나는 제2 플로팅 디퓨전(FD2)에 직접 연결될 수 있다. 일례로, 도 7을 참조하여 설명한 바와 같이, 제1 불순물 영역(402)과 제1 트랜지스터(TR1)의 활성 영역을 제1 비아 구조체(465)로 직접 연결하거나, 제2 불순물 영역(406)과 제2 트랜지스터(TR2)의 활성 영역을 제2 비아 구조체(462)로 직접 연결함으로써 도 8a에 도시한 바와 같은 회로로 픽셀을 구현할 수 있다.
포토 다이오드(PD)에서 빛에 의한 전하가 생성되면, 제1 전송 트랜지스터(TX1) 및/또는 제2 전송 트랜지스터(TX2)에 의해 전하가 제1 플로팅 디퓨전(FD1)과 제2 플로팅 디퓨전(FD2)에 축적될 수 있다. 구동 트랜지스터(SF)는 제1 플로팅 디퓨전(FD1)의 전압을 증폭시켜 출력하는 소스-팔로워 증폭기로 동작할 수 있다. 선택 트랜지스터(SEL)는 칼럼 라인(COL)으로 구동 트랜지스터(SF)가 출력하는 전압 신호를 출력할 수 있다.
이하, 도 9를 함께 참조하여 픽셀의 동작을 설명하기로 한다.
도 9를 함께 참조하면, 우선 제1 리셋 제어 신호(RG1), 제2 리셋 제어 신호(RG2), 제1 전송 제어 신호(TG1) 및 제2 전송 제어 신호(TG2)에 의해, 제1 리셋 트랜지스터(RX1), 제2 리셋 트랜지스터(RX2), 제1 전송 트랜지스터(TX1) 및 제2 전송 트랜지스터(TX2)가 턴-온될 수 있다. 따라서 전원 전압(VDD)에 의해 제1 플로팅 디퓨전(FD1)과 제2 플로팅 디퓨전(FD2), 및 포토 다이오드(PD)의 전하가 제거되는 리셋 동작이 실행될 수 있다.
리셋 동작이 실행되면, 제3 레이어에 형성된 로직 회로가 동작하여 픽셀로부터 리셋 전압을 읽어올 수 있다. 일례로, 제1 시점(T1)에 로우 드라이버가 픽셀의 선택 트랜지스터(SEL)를 턴-온시키고, CDS 회로가 칼럼 라인(COL)을 통해 리셋 전압을 읽어올 수 있다.
다음으로, 제1 리셋 트랜지스터(RX1), 제2 리셋 트랜지스터(RX2), 제1 전송 트랜지스터(TX1) 및 제2 전송 트랜지스터(TX2)가 턴-오프되는 동안 포토 다이오드(PD)가 빛에 반응하여 전하를 생성할 수 있다. 포토 다이오드(PD)가 전하를 생성하는 시간은 노출 시간으로 정의될 수 있다.
노출 시간 동안 포토 다이오드(PD)로 입사하는 빛의 세기가 강한 경우, 포토 다이오드(PD)가 전하로 포화되는 현상이 발생할 수 있다. 노출 시간이 경과하기 이전에 포토 다이오드(PD)가 포화되면, 해당 픽셀이 외부에서 입사한 빛의 세기를 충분히 반영한 전압 신호를 출력하지 못할 수 있으며, 결과적으로 이미지의 품질이 저하되는 문제가 발생할 수 있다. 일례로, 빛의 세기가 매우 강한 촬영 조건에서 픽셀들의 밝기 차이가 충분히 표현되지 않을 수 있으며, 결과적으로 이미지 센서의 다이나믹 레인지가 감소할 수 있다.
본 발명의 일 실시예에서는 제2 전송 트랜지스터(TX2)와 제2 플로팅 디퓨전(FD2)을 활용하여 상기와 같은 문제를 해결하고, 이미지 센서의 성능을 개선할 수 있다. 예를 들어, 노출 시간 동안 제1 전송 트랜지스터(TX1)가 제2 전송 트랜지스터(TX2)보다 더 강하게 턴-오프될 수 있다. 일례로, 노출 시간 동안 제1 전송 제어 신호(TG1)는 제1 턴-오프 전압으로 유지되고 제2 전송 제어 신호(TG2)는 제2 턴-오프 전압으로 유지되며, 제2 턴-오프 전압의 레벨을 제1 턴-오프 전압의 레벨보다 더 높게 설정할 수 있다. 이 경우, 제1 전송 트랜지스터(TX1)에 비해 제2 전송 트랜지스터(TX2)에서 더 많은 누설 전류가 흐를 수 있다.
일례로, 제1 턴-오프 전압은 네거티브 전압이며, 제2 턴-오프 전압은 접지 전압일 수 있다. 따라서 제1 전송 트랜지스터(TX1)보다 제2 전송 트랜지스터(TX2)에 더 많은 누설 전류가 흐를 수 있다. 포토 다이오드(PD)가 포화될 정도로 빛의 세기가 매우 강한 경우, 포토 다이오드(PD)가 포화된 이후 추가로 생성되는 전하들은 제2 전송 트랜지스터(TX2)를 통해 제2 플로팅 디퓨전(FD2)으로 이동할 수 있다.
노출 시간이 경과하면, 제1 전송 제어 신호(TG1)에 의해 제1 전송 트랜지스터(TX1)가 턴-온될 수 있다. 제1 전송 트랜지스터(TX1)가 턴-온되면, 노출 시간 동안 포토 다이오드(PD)에서 생성된 전하가 제1 플로팅 디퓨전(FD1)으로 이동할 수 있다. 결과적으로, 제1 플로팅 디퓨전(FD1)이 포토 다이오드(PD)로부터 전하를 수신하는 시점과, 제2 플로팅 디퓨전(FD2)이 포토 다이오드(PD)로부터 전하를 수신하는 시점은 서로 다를 수 있다.
제1 플로팅 디퓨전(FD1)으로 이동하는 전하에 의해 구동 트랜지스터(SF)의 게이트에 입력되는 전압은 감소할 수 있다. 이후 제2 시점(T2)에, 로우 드라이버가 선택 트랜지스터(SEL)를 턴-온시키면, CDS 회로가 칼럼 라인(COL)을 통해 제1 픽셀 전압을 읽어올 수 있다.
다만 앞서 설명한 바와 같이, 포토 다이오드(PD)가 포화된 이후에 추가로 생성되는 전하는 노출 시간 동안 이미 포토 다이오드(PD)에서 제2 플로팅 디퓨전(FD2)으로 이동할 수 있다. 따라서, 제2 시점(T2)에 읽어오는 제1 픽셀 전압에는, 포토 다이오드(PD)에서 생성된 전하가 모두 반영되지 않을 수 있다.
따라서 본 발명의 일 실시예에서는, 제2 시점(T2) 이후 로직 회로에 의해 픽셀의 제1 리셋 트랜지스터(RX1)가 턴-온될 수 있다. 제1 리셋 트랜지스터(RX1)가 턴-온됨에 따라 제2 플로팅 디퓨전(FD2)과 제1 플로팅 디퓨전(FD1)이 연결되며, 노출 시간 동안 제2 플로팅 디퓨전(FD2)으로 이동한 전하가, 노출 시간 이후 제1 전송 트랜지스터(TX1)의 턴-온 동작에 의해 제1 플로팅 디퓨전(FD1)으로 이동한 전하가 합쳐질 수 있다.
로직 회로는 제1 리셋 트랜지스터(RX1)가 턴-온되어 있는 제3 시점(T3)에, 칼럼 라인(COL)을 통해 제2 픽셀 전압을 읽어올 수 있다. 노출 시간 동안 포토 다이오드(PD)가 포화될 정도로 많은 전하가 생성된 경우에는, 제1 픽셀 전압과 제2 픽셀 전압이 서로 다를 수 있으며, 이 경우 로직 회로는 제2 픽셀 전압과 리셋 전압을 이용하여 픽셀 데이터를 획득할 수 있다. 한편 실시예에 따라, 로직 회로는 제1 리셋 트랜지스터(RX1)가 턴-오프 상태로 전환된 이후에 제2 픽셀 전압을 읽어올 수도 있다.
한편, 도 8b에 도시한 일 실시예에서는, 제1 레이어(L1)에 배치되는 둘 이상의 픽셀 영역들(PA1-PA4)이, 제2 레이어(L2)에 배치되는 제1 리셋 트랜지스터(RX1), 제2 리셋 트랜지스터(RX2), 구동 트랜지스터(SF) 및 선택 트랜지스터(SEL)를 공유할 수 있다. 제1 내지 제4 픽셀 영역들(PA1-PA4)은 제1 레이어(L1)에서 서로 인접하여 배치될 수 있다. 또한, 제1 내지 제4 픽셀 영역들(PA1-PA4)에 배치되는 제1 불순물 영역들은 서로 전기적으로 연결되어 제1 플로팅 디퓨전(FD1)을 제공하며, 제1 내지 제4 픽셀 영역들(PA1-PA4)에 배치되는 제2 불순물 영역들은 서로 전기적으로 연결되어 제2 플로팅 디퓨전(FD2)을 제공할 수 있다.
도 8b에 도시한 일 실시예에 따른 이미지 센서의 동작은, 앞서 도 8a와 도 9를 참조하여 설명한 바와 유사할 수 있다. 제1 내지 제4 픽셀 영역들(PA1-PA4)이 순서대로 선택되어 구동 트랜지스터(SF)와 선택 트랜지스터(SEL)를 통해 리셋 전압과 픽셀 전압을 출력할 수 있다. 또한, 제1 내지 제4 포토 다이오드들(PD1-PD4) 각각에 대해, 로직 회로가 제1 리셋 트랜지스터(RX1)가 턴-오프 상태일 때의 제1 픽셀 전압, 및 제1 리셋 트랜지스터(RX2)가 턴-온 상태일 때의 제2 픽셀 전압을 획득함으로써 이미지 센서의 다이나믹 레인지를 개선할 수 있다.
도 10 내지 도 13은, 로직 회로가 픽셀로부터 리셋 전압과 제1 픽셀 전압, 및 제2 픽셀 전압을 읽어오는 동안 포토 다이오드(PD)와 제1 플로팅 디퓨전(FD1) 및 제2 플로팅 디퓨전(FD2) 각각의 상태를 간단히 나타낸 도면들일 수 있다. 먼저 도 10은, 리셋 동작 직후 포토 다이오드(PD)와 제1 플로팅 디퓨전(FD1) 및 제2 플로팅 디퓨전(FD2)의 상태를 나타낸 도면일 수 있다. 도 10에 도시한 바와 같이, 리셋 동작에서 포토 다이오드(PD)와 제1 플로팅 디퓨전(FD1) 및 제2 플로팅 디퓨전(FD2)의 전하가 모두 제거될 수 있다.
다음으로 도 11을 참조하면, 리셋 동작 이후 노출 시간 동안 포토 다이오드(PD)에서 전하가 생성될 수 있다. 포토 다이오드(PD)가 포화될 정도로 강한 세기의 빛이 노출 시간 동안 유입되면, 포토 다이오드(PD)가 포화된 이후 생성되는 전하가 제2 전송 트랜지스터(TX2)를 통해 제2 플로팅 디퓨전(FD2)으로 이동할 수 있다. 전하가 제2 플로팅 디퓨전(FD2)으로 이동할 수 있도록, 도 11에 도시한 바와 같이 노출 시간 동안 제2 전송 트랜지스터(TX2)가 제1 전송 트랜지스터(TX1)보다 더 약하게 턴-오프 상태를 유지할 수 있다.
노출 시간이 경과하면, 도 12에 도시한 바와 같이 제1 전송 트랜지스터(TX1)가 턴-온될 수 있다. 따라서 포토 다이오드(PD)의 전하가 제1 전송 트랜지스터(TX1)를 통해 제1 플로팅 디퓨전(FD1)으로 이동할 수 있다. 이후 로직 회로는 제1 플로팅 디퓨전(FD1)의 전압을 증폭시킨 구동 트랜지스터(SF)의 출력 전압을, 제1 픽셀 전압으로서 획득할 수 있다.
다음으로, 도 13에 도시한 바와 같이 제2 플로팅 디퓨전(FD2)에 축적되어 있던 전하가, 제1 플로팅 디퓨전(FD1)으로 이동할 수 있다. 앞서 설명한 바와 같이, 제1 리셋 트랜지스터(RX1)가 턴-온됨으로써 제2 플로팅 디퓨전(FD2)과 제1 플로팅 디퓨전(FD1)이 서로 연결되어 플로팅 디퓨전이 제공하는 전체 커패시터의 용량이 증가하고, 제2 플로팅 디퓨전(FD2)의 전하가 제1 플로팅 디퓨전(FD1)의 전하와 합쳐질 수 있다.
로직 회로는 제1 플로팅 디퓨전(FD1)의 전하와 제2 플로팅 디퓨전(FD2)의 전하가 합쳐진 후에, 구동 트랜지스터(SF)가 출력하는 제2 픽셀 전압을 획득할 수 있다. 따라서, 포토 다이오드(PD)가 포화될 정도로 많은 전하가 노출 시간 동안 생성되는 경우에도, 전하 손실없이 생성된 전하에 대응하는 픽셀 전압을 로직 회로가 읽어올 수 있으며, 이미지가 표현할 수 있는 밝기의 범위를 증가시키고 이미지 센서의 다이나믹 레인지를 개선할 수 있다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 도시한 회로도이다. 도 15는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
먼저 도 14를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서의 픽셀은, 포토 다이오드(PD), 제1 플로팅 디퓨전(FD1), 제2 플로팅 디퓨전(FD2), 제1 전송 트랜지스터(TX1), 제2 전송 트랜지스터(TX2), 제1 리셋 트랜지스터(RX1), 제2 리셋 트랜지스터(RX2), 제1 구동 트랜지스터(SF1), 제2 구동 트랜지스터(SF2), 제1 선택 트랜지스터(SEL1) 및 제2 선택 트랜지스터(SEL2) 등을 포함할 수 있다. 제1 플로팅 디퓨전(FD1), 제2 플로팅 디퓨전(FD2), 제1 전송 트랜지스터(TX1) 및 제2 전송 트랜지스터(TX2)는 포토 다이오드(PD)와 함께 제1 레이어(L1)에 형성될 수 있다. 반면, 제1 리셋 트랜지스터(RX1), 제2 리셋 트랜지스터(RX2), 제1 구동 트랜지스터(SF1), 제2 구동 트랜지스터(SF2), 제1 선택 트랜지스터(SEL1) 및 제2 선택 트랜지스터(SEL2)는 제2 레이어(L2)에 형성될 수 있다. 제1 선택 트랜지스터(SEL1)는 제1 칼럼 라인(COL1)에 연결되며, 제2 선택 트랜지스터(SEL2)는 제2 칼럼 라인(COL2)에 연결될 수 있다.
도 14에 도시한 바와 같은 구조의 픽셀들을 갖는 이미지 센서는, 깊이 맵을 생성하거나 피사체까지의 거리를 측정할 수 있는 ToF 센서로 동작할 수 있다. 일례로, 로직 회로는 제1 전송 제어 신호(TG1)와 제2 전송 제어 신호(TG2)가 서로 반대 위상을 갖도록 생성할 수 있다. 또한 이미지 센서는 피사체에 빛을 조사하는 광원과 연동되어 동작할 수 있다. 일례로 광원은 소정의 주파수와 듀티 비를 갖는 PWM(Pulse Width Modulation) 신호인 광 제어 신호에 의해 동작하며, 제1 전송 제어 신호(TG1)는 광 제어 신호와 같은 신호이고, 제2 전송 제어 신호(TG2)는 광 제어 신호와 180도의 위상차를 갖는 신호일 수 있다. 이하, 도 15를 함께 참조하여 픽셀의 동작을 설명하기로 한다.
도 15를 함께 참조하면, 이미지 센서와 연동된 광원에 광 제어 신호가 입력되어 광원이 동작할 수 있다. 광원에서 출력되는 빛은 피사체에서 반사되며, 광 수신 신호로 이미지 센서에 입사할 수 있다. 광 수신 신호는 광 제어 신호와 소정의 위상차를 가질 수 있다.
먼저 이미지 센서의 로직 회로는, 제1 리셋 제어 신호(RG1)와 제2 리셋 제어 신호(RG2)로 제1 리셋 트랜지스터(RX1)와 제2 리셋 트랜지스터(RX2)를 턴-온시킴으로써, 제1 플로팅 디퓨전(FD1)과 제2 플로팅 디퓨전(FD2)을 리셋할 수 있다. 이후, 도 15에 도시한 바와 같이 서로 반대 위상을 갖는 제1 전송 제어 신호(TG1)와 제2 전송 제어 신호(TG2)를, 제1 전송 트랜지스터(TX1)와 제2 전송 트랜지스터(TX2)에 각각 입력할 수 있다.
제1 전송 트랜지스터(TX1)가 턴-온 전압을 입력받아 턴-온되는 시간은, 제2 전송 트랜지스터(TX2)가 턴-온 전압을 입력받아 턴-온되는 시간과 같을 수 있다. 제1 전송 트랜지스터(TX1)가 턴-온 전압을 입력받는 동안 제2 전송 트랜지스터(TX2)는 턴-오프 전압을 입력받으며, 제2 전송 트랜지스터(TX2)가 턴-온 전압을 입력받는 동안 제1 전송 트랜지스터(TX1)는 턴-온 전압을 입력받을 수 있다.
제1 전송 제어 신호(TG1)와 제2 전송 제어 신호(TG2)가 서로 반대 위상을 갖기 때문에, 제1 플로팅 디퓨전(FD1)과 제2 플로팅 디퓨전(FD2) 각각에 축적되는 전하량은 광 수신 신호의 위상에 따라 달라질 수 있다. 일례로, 제1 플로팅 디퓨전(FD1)에는 제1 전송 트랜지스터(TX1)의 턴-온 시간과 광 수신 신호의 수신 시간이 중첩되는 제1 시간(TD1) 동안 포토 다이오드(PD)에서 생성되는 전하가 축적될 수 있다. 반면, 제2 플로팅 디퓨전(FD2)에는, 제2 전송 트랜지스터(TX2)의 턴-온 시간과 광 수신 신호의 수신 시간이 중첩되는 제2 시간(TD2) 동안 포토 다이오드(PD)에서 생성되는 전하가 축적될 수 있다.
로직 회로는 제1 구동 트랜지스터(SF1)와 제2 구동 트랜지스터(SF2) 각각이 출력하는 전압 신호를, 제1 칼럼 라인(COL1)과 제2 칼럼 라인(COL2)을 통해 수신할 수 있다. 로직 회로는, 제1 칼럼 라인(COL1)으로 수신한 제1 전압 신호와 제2 칼럼 라인(COL2)으로 수신한 전압 신호를 이용하여, 깊이 맵을 생성하거나 또는 피사체까지의 거리를 판단할 수 있다.
도 16 내지 도 20은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위해 제공되는 도면들이다.
먼저 도 16 및 도 17을 참조하면, 제1 기판(501)에 픽셀 분리막(DTI)을 형성하여 복수의 픽셀 영역들(PA)을 정의하고, 제1 기판(501) 내에 복수의 포토 다이오드들(PD)을 형성할 수 있다. 도 16 내지 도 20을 참조하여 설명하는 실시예에서는 하나의 픽셀 영역(PA) 내에 하나의 포토 다이오드(PD)가 형성되는 것을 가정하였으나, 이와 달리 하나의 픽셀 영역(PA) 내에 둘 이상의 포토 다이오드들(PD)이 형성될 수도 있다.
또한 복수의 픽셀 영역들(PA) 각각에는 플로팅 디퓨전들을 제공하는 불순물 영역들(502, 506), 및 전송 트랜지스터들을 제공하는 전송 게이트들(505, 509)이 형성될 수 있다. 제1 불순물 영역(502)은 제1 플로팅 디퓨전을 제공하고, 제2 불순물 영역(506)은 제2 플로팅 디퓨전을 제공할 수 있다. 또한 제1 전송 게이트(505)는 포토 다이오드(PD) 및 제1 불순물 영역(502)과 함께 제1 전송 트랜지스터를 제공하며, 제2 전송 게이트(509)는 포토 다이오드(PD) 및 제2 불순물 영역(506)과 함께 제2 전송 트랜지스터를 제공할 수 있다. 따라서, 복수의 픽셀 영역들(PA) 각각에 제1 플로팅 디퓨전과 제2 플로팅 디퓨전, 제1 전송 트랜지스터와 제2 전송 트랜지스터가 형성될 수 있다.
다음으로 제1 기판(501)의 노출된 영역에 CMP(Chemical Mechanical Polishing) 공정을 적용하여 제1 기판(501)의 적어도 일부 영역을 제거하고, 제1 기판(501)의 일면에 광학 영역을 형성할 수 있다. 앞서 설명한 바와 같이, 광학 영역은 수평 절연층(530), 컬러 필터들(533), 필터 분리막(534), 평탄화층(535) 및 마이크로 렌즈들(536) 등을 포함할 수 있다. 수평 절연층(530)은 제1 수평 절연층(531) 및 제2 수평 절연층(532)을 포함하며, 제1 수평 절연층(531)은 실리콘 산화물보다 높은 유전율을 갖는 물질로 형성될 수 있다. 제1 수평 절연층(531)에 의해, CMP 공정에서 제1 기판(501)에 생성되는 결함이 큐어링될 수 있다. 제1 기판(501)의 일면에 광학 영역을 형성함으로써 제1 레이어(L1)를 제조할 수 있다.
다음으로 도 19 및 도 20을 참조하면, 제1 레이어(L1)에 제2 레이어(L2)와 제3 레이어(L3)가 부착될 수 있다. 도 19 및 도 20에 도시한 일 실시예에서는 제2 레이어(L2)와 제3 레이어(L3)를 먼저 부착한 후에 제1 레이어(L1)와 제2 레이어(L2)를 부착할 수 있다. 다만 이와 달리, 제1 레이어(L1)에 제2 레이어(L2)를 부착한 후에, 제2 레이어(L2)에 제3 레이어(L3)를 부착할 수도 있다.
도 19 및 도 20을 참조하면, 제1 레이어(L1)와 제2 레이어(L2)는 Cu-Cu 본딩 방식에 의해 서로 부착될 수 있다. 일례로, 제1 레이어(L1)에서 제1 층간 절연층(520)의 외부로 노출된 제1 패드(515)가, 제2 레이어(L2)의 제2 층간 절연층(560)의 외부로 노출된 제2 패드(555)와 Cu-Cu 본딩에 의해 서로 연결될 수 있다. 따라서, 도 20에 도시한 바와 같이, 제1 레이어(L1)의 제1 불순물 영역(502)이 제2 레이어(L2)의 소자들과 연결될 수 있다. 제1 레이어(L1)의 제1 불순물 영역(502)과 연결되는 소자는 앞서 설명한 제1 리셋 트랜지스터일 수 있다.
제2 레이어(L2)와 제3 레이어(L3)는 비아 구조체들(565, 566)에 의해 서로 연결될 수 있다. 일례로, 제1 비아 구조체(565)에 의해 제2 레이어(L2)의 제1 리셋 트랜지스터가 제3 레이어(L3)의 로직 회로와 연결되고, 제2 비아 구조체(566)에 의해 제2 레이어(L2)의 제2 리셋 트랜지스터가 제3 레이어(L3)의 로직 회로와 연결될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10, 100, 300, 400, 500: 이미지 센서
L1: 제1 레이어
L2: 제2 레이어
L3: 제3 레이어
PA: 픽셀 영역
PD: 포토 다이오드
DTI: 픽셀 분리막
302, 402, 502: 제1 불순물 영역
306, 406, 506: 제2 불순물 영역
305, 405, 505: 제1 전송 게이트
309, 409, 509: 제2 전송 게이트
301, 401, 501: 제1 기판
341, 441, 541: 제2 기판
371, 471, 571: 제3 기판

Claims (10)

  1. 제1 기판 내에서 복수의 픽셀 영역들을 따라 배열되는 복수의 포토 다이오드들, 상기 제1 기판의 상면 위에 배치되는 광학 영역, 및 상기 제1 기판의 하면에 배치되는 소자 영역을 포함하며, 상기 복수의 픽셀 영역들 각각에서 상기 소자 영역은 제1 불순물 영역, 상기 제1 불순물 영역과 상기 포토 다이오드 사이에 배치되는 제1 전송 게이트, 상기 제1 불순물 영역과 분리되는 제2 불순물 영역, 및 상기 제2 불순물 영역과 상기 포토 다이오드 사이에 배치되는 제2 전송 게이트를 포함하는, 제1 레이어; 및
    상기 제1 레이어와 적층되는 제2 기판을 포함하는 제2 레이어; 를 포함하고,
    상기 제2 레이어는, 상기 복수의 픽셀 영역들 각각에 대응하는 영역에서 상기 제1 불순물 영역과 제1 컨택을 통해 연결되는 제1 트랜지스터, 및 상기 제2 불순물 영역과 제2 컨택을 통해 연결되는 제2 트랜지스터를 포함하는, 이미지 센서.
  2. 제1항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 적어도 하나는 제1 전원 전압을 공급하는 제1 전원 노드에 직접 연결되는, 이미지 센서.
  3. 제2항에 있어서,
    상기 제1 트랜지스터는 상기 제1 불순물 영역 및 상기 제2 불순물 영역 사이에 연결되며, 상기 제2 트랜지스터는 상기 제2 불순물 영역과 상기 제1 전원 노드 사이에 연결되는, 이미지 센서.
  4. 제2항에 있어서,
    상기 제1 트랜지스터는 상기 제1 불순물 영역과 상기 제1 전원 노드 사이에 연결되고, 상기 제2 트랜지스터는 상기 제2 불순물 영역과 상기 제1 전원 노드 사이에 연결되는, 이미지 센서.
  5. 제1항에 있어서,
    상기 복수의 단위 영역들 각각은 상기 제1 불순물 영역과 연결되는 게이트를 갖는 제3 트랜지스터, 및 상기 제3 트랜지스터와 직렬로 연결되는 제4 트랜지스터를 더 포함하는, 이미지 센서.
  6. 제1항에 있어서,
    상기 제1 전송 게이트, 상기 제2 전송 게이트, 상기 제1 트랜지스터, 및 상기 제2 트랜지스터에 입력되는 제어 전압들을 출력하는 로우 디코더, 및 상기 복수의 포토 다이오드들에서 생성되어 상기 제1 불순물 영역 및 상기 제2 불순물 영역 중 적어도 하나에 축적되는 전하에 대응하는 픽셀 전압을 읽어오는 ADC 회로를 포함하며, 상기 수직 방향에서 상기 제2 레이어와 적층되는 제3 레이어; 를 더 포함하는, 이미지 센서.
  7. 제1항에 있어서,
    상기 제1 트랜지스터는 상기 수직 방향으로 연장되고 상기 제2 기판을 관통하는 제1 비아 구조체에 의해 상기 제1 불순물 영역과 연결되고, 상기 제2 트랜지스터는 상기 제1 비아 구조체와 분리되며 상기 제2 기판을 관통하는 제2 비아 구조체에 의해 상기 제2 불순물 영역과 연결되는, 이미지 센서.
  8. 포토 다이오드, 및 상기 포토 다이오드에 연결되는 복수의 소자들을 각각 갖는 복수의 픽셀들; 및
    상기 복수의 픽셀들로부터 픽셀 전압을 획득하는 로직 회로; 를 포함하며,
    상기 복수의 픽셀들 각각은 상기 포토 다이오드에 연결되며 서로 분리되는 제1 전송 트랜지스터와 제2 전송 트랜지스터, 상기 제1 전송 트랜지스터를 통해 이동하는 전하가 축적되는 제1 플로팅 디퓨전, 상기 제2 전송 트랜지스터를 통해 이동하는 전하가 축적되는 제2 플로팅 디퓨전, 상기 제1 플로팅 디퓨전에 연결되는 제1 리셋 트랜지스터, 상기 제2 플로팅 디퓨전에 연결되는 제2 리셋 트랜지스터, 상기 제1 플로팅 디퓨전에 연결되는 제1 증폭 트랜지스터, 및 상기 제1 증폭 트랜지스터에 연결되는 제1 선택 트랜지스터를 포함하고,
    상기 복수의 픽셀들 각각에서, 상기 제1 전송 트랜지스터, 상기 제2 전송 트랜지스터, 상기 제1 플로팅 디퓨전, 및 상기 제2 플로팅 디퓨전은 제1 기판에 배치되고, 상기 제1 리셋 트랜지스터, 상기 제2 리셋 트랜지스터, 상기 제1 증폭 트랜지스터, 및 상기 제1 선택 트랜지스터는 상기 제1 기판과 적층되는 제2 기판에 배치되는, 이미지 센서.
  9. 제1 기판, 및 상기 제1 기판에 정의되는 복수의 픽셀 영역들을 포함하며, 상기 복수의 픽셀 영역들 각각에는 포토 다이오드, 상기 포토 다이오드에서 생성되는 전하를 수신하는 제1 불순물 영역과 제2 불순물 영역, 및 상기 제1 불순물 영역에 인접한 제1 전송 게이트와 상기 제2 불순물 영역에 인접한 제2 전송 게이트가 배치되는 제1 레이어;
    상기 제1 기판과 다른 제2 기판, 및 상기 제2 기판에 형성되며 상기 복수의 픽셀 영역들 중 적어도 하나와 함께 픽셀을 제공하는 복수의 트랜지스터들을 포함하는 제2 레이어; 및
    상기 제1 전송 게이트, 상기 제2 전송 게이트, 및 상기 복수의 트랜지스터들을 제어하는 로직 회로가 배치되는 제3 레이어; 를 포함하며,
    상기 로직 회로는, 상기 제1 불순물 영역과 상기 제2 불순물 영역이 서로 다른 시점에 상기 포토 다이오드에서 생성되는 전하를 수신하도록 상기 제1 전송 게이트와 상기 제2 전송 게이트를 제어하는, 이미지 센서.
  10. 제9항에 있어서,
    상기 로직 회로가 상기 제1 전송 게이트에 턴-온 전압을 입력하는 시간과 상기 로직 회로가 상기 제2 전송 게이트에 턴-온 전압을 입력하는 시간은 서로 같은, 이미지 센서.

KR1020220079644A 2022-06-29 2022-06-29 이미지 센서 KR20240002437A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220079644A KR20240002437A (ko) 2022-06-29 2022-06-29 이미지 센서
US18/121,222 US20240006429A1 (en) 2022-06-29 2023-03-14 Image sensor
CN202310715107.3A CN117316966A (zh) 2022-06-29 2023-06-15 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220079644A KR20240002437A (ko) 2022-06-29 2022-06-29 이미지 센서

Publications (1)

Publication Number Publication Date
KR20240002437A true KR20240002437A (ko) 2024-01-05

Family

ID=89236085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220079644A KR20240002437A (ko) 2022-06-29 2022-06-29 이미지 센서

Country Status (3)

Country Link
US (1) US20240006429A1 (ko)
KR (1) KR20240002437A (ko)
CN (1) CN117316966A (ko)

Also Published As

Publication number Publication date
CN117316966A (zh) 2023-12-29
US20240006429A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US7960768B2 (en) 3D backside illuminated image sensor with multiplexed pixel structure
US20160020234A1 (en) Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
KR101377063B1 (ko) 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로
US10177182B2 (en) Image sensor having shields and methods of fabricating the same
KR20170070693A (ko) 이미지 센서
JP6254048B2 (ja) 半導体装置
CN102386196A (zh) 半导体器件、其制造方法和电子装置
KR20170051304A (ko) 반도체 장치 및 그 제조 방법
KR20080037095A (ko) 적색 픽셀 상의 캐패시터를 가진 고체 이미저
KR20110011542A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
WO2022209681A1 (ja) 光検出装置及び電子機器
US10950640B2 (en) Image sensor
WO2022185785A1 (ja) 固体撮像素子および電子機器
TW202025467A (zh) 固體攝像裝置及電子機器
KR102492854B1 (ko) 반도체 장치 및 전자 기기
KR102490299B1 (ko) 이미지 센싱 장치 및 그의 구동 방법
KR20240002437A (ko) 이미지 센서
JP6420450B2 (ja) 半導体装置
WO2023171610A1 (ja) 距離画像撮像素子及び距離画像撮像装置
US20240186359A1 (en) Image sensor and manufacturing method of the same
WO2023074157A1 (ja) 固体撮像装置
KR20240045729A (ko) 이미지 센서
TW202412512A (zh) 包括具有與閘極電極相同材料的著陸結構的影像感測器
KR20220125930A (ko) 이미지 센싱 장치
KR20230053478A (ko) 이미지 센서