JP2023002835A - 半導体装置および電力変換装置 - Google Patents
半導体装置および電力変換装置 Download PDFInfo
- Publication number
- JP2023002835A JP2023002835A JP2022177095A JP2022177095A JP2023002835A JP 2023002835 A JP2023002835 A JP 2023002835A JP 2022177095 A JP2022177095 A JP 2022177095A JP 2022177095 A JP2022177095 A JP 2022177095A JP 2023002835 A JP2023002835 A JP 2023002835A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- electrode film
- insulating film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000006243 chemical reaction Methods 0.000 title claims description 31
- 230000001681 protective effect Effects 0.000 claims abstract description 55
- 230000002093 peripheral effect Effects 0.000 claims abstract description 34
- 229920001721 polyimide Polymers 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 56
- 238000007747 plating Methods 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 229920005749 polyurethane resin Polymers 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229920002050 silicone resin Polymers 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract 4
- 239000004634 thermosetting polymer Substances 0.000 abstract 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 40
- 229910010271 silicon carbide Inorganic materials 0.000 description 39
- 239000010410 layer Substances 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000008602 contraction Effects 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Inverter Devices (AREA)
Abstract
【課題】保護絶縁膜の劣化を抑制することができる半導体装置を提供する。【解決手段】保護絶縁膜20は、主面S2上に、第1電極膜91および第2電極膜92の各々の一部のみが覆われるように設けられており、熱硬化性樹脂からなる。主面S2は、外周領域RAと、外周領域RAに囲まれた内側領域RBとを有し、保護絶縁膜20は、外周領域RAを覆う外周部分29と、内側領域RBを横断する第1内側部分21とを有する。開口部は共通の第1電極膜91上に第1および第2開口部OP1、OP2を有する。第1および第2開口部OP1、OP2の各々は、主面S2の角側に第1角部を有する縁を有し、第1角部は曲線形状を有する。第1および第2開口部OP1、OP2の各々の縁は、保護絶縁膜20の外周部分と第1内側部分とによって構成される第2角部を有し、第1角部は第2角部よりも緩やかな曲線形状を有する。【選択図】図1
Description
本発明は、半導体装置および電力変換装置に関し、特に、熱硬化性樹脂からなる保護絶縁膜を有する半導体装置および電力変換装置に関するものである。
特許文献1によれば、インバータ回路を有する電力変換装置が開示されている。電力変換装置は、スイッチング素子としての半導体装置を有している。電力変換装置が駆動状態にある場合、半導体装置はスイッチング動作を行なう。このとき半導体装置から、多くの熱が発生する。電力変換装置が待機状態と駆動状態とを繰り返すと、半導体装置から発生される熱の量が大きく変化する。これにより、電力変換装置は熱サイクルにさらされる。よって、電力変換装置の信頼性を長期間にわたって確保するためには、電力変換装置は、熱サイクルに強いモジュール構造を有する必要がある。
特許文献2によれば、炭化珪素(SiC)を用いたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、すなわちSiC-MOSFET、が開示されている。ワイドバンドギャップ半導体であるSiCを用いることによって、MOSFETのオン抵抗を大幅に小さくすることができる。よって、近年、電力用変換装置用に、SiC-MOSFETが適用され始めている。このMOSFETには、保護絶縁膜として、開口部を有するポリイミド膜が設けられている。
特許文献3によれば、温度センサ素子としてのダイオードと、それに接続されたアノード電極およびカソード電極とが設けられたMOSFETが開示されている。温度センサ素子が設けられることによって、上述した熱に起因してのMOSFETの温度上昇を検知することができる。検知された情報を参照することによって、MOSFETの動作をより安定化させることができる。
上記特許文献1に記載の技術は、半導体装置とそれに取り付けられる部材との間での接続の信頼性を高めることが意図されたものであり、半導体装置自体の構成の改善が意図されたものではない。よって、半導体装置自体が熱サイクルに弱ければ、高い信頼性は得られない。
上記特許文献2に記載の技術によれば、半導体装置は、保護絶縁膜として、開口部を有するポリイミド膜を有している。熱サイクルの影響によって、保護絶縁膜が劣化することがあり、例えば、クラック、または、膜の粗密等によるしわが発生することがある。特に、半導体領域の線膨張率(線膨張係数)が大きいと、半導体領域の線膨張率と保護絶縁膜の線膨張率との差異が広がる結果として、保護絶縁膜が劣化しやすくなる。例えば、SiCの線膨張率6.6[×10-6/K]は、シリコン(Si)の線膨張率2.4[×10-6/K]に比して大幅に大きい。さらに、SiCは、Siに比して高温動作に適した半導体材料であることから、SiCを用いた半導体装置は高温下で用いられることが多い。このため、線膨張率の差異に起因して保護絶縁膜に加わるストレスは、Siの場合に比して、SiCの場合に非常に大きくなり得る。
上記特許文献3に記載の技術によれば、半導体装置に、温度センサ素子としてのダイオードと、それに接続されたアノード電極およびカソード電極とを有する構造が設けられる。当該文献は、この構造を保護絶縁膜によって保護することについて開示していない。本発明者の検討によれば、信頼性確保のために、この構造は保護絶縁膜によって保護されることが望ましい。この場合、保護絶縁膜の開口部の形状は、この構造の配置の影響を受ける。開口部の形状によっては、保護絶縁膜において局所的な劣化が進行しやすくなる。
本発明は以上のような課題を解決するためになされたものであり、その一の目的は、保護絶縁膜の劣化を抑制することができる半導体装置を提供することである。
本発明の半導体装置は、半導体基板と、ゲート絶縁膜と、ゲート電極と、第1電極膜と、第2電極膜と、保護絶縁膜とを有する。半導体基板は、Siの線膨張率よりも高い線膨張率を有する半導体からなり、第1導電型を有するソース領域と、第1導電型と異なる第2導電型を有するベース領域と、ベース領域によってソース領域から隔てられ第1導電型を有するドリフト層とを含み、ソース領域からなる部分を含む主面を有する。ゲート絶縁膜は半導体基板のベース領域を覆っている。ゲート電極はゲート絶縁膜を介して半導体基板のベース領域に面している。第1電極膜は、半導体基板のソース領域に電気的に接続されており、半導体基板の主面上に設けられている。第2電極膜は、ゲート電極に電気的に接続されており、第1電極膜から離れて半導体基板の主面上に設けられている。保護絶縁膜は、第1電極膜および第2電極膜が設けられた半導体基板の主面上に、第1電極膜および第2電極膜の各々の一部のみが覆われるように設けられており、熱硬化性樹脂からなる。半導体基板の主面は、外周領域と、外周領域に囲まれた内側領域とを有する。保護絶縁膜は、外周領域を覆う外周部分と、内側領域を横断する第1内側部分とを有する。保護絶縁膜は、半導体基板の主面の半分未満のみを覆うように開口部を有する。開口部は共通の第1電極膜上に第1および第2開口部を有する。第1および第2開口部の各々は、主面の角側に第1角部を有する縁を有し、第1角部は曲線形状を有する。第1および第2開口部の各々の縁は、保護絶縁膜の外周部分と第1内側部分とによって構成される第2角部を有し、第1角部は第2角部よりも緩やかな曲線形状を有する。第1および第2開口部と外周部分とに対応する保護絶縁膜の断面形状はテーパ形状を有する。
本発明によれば、保護絶縁膜が有する第1内側部分は、保護絶縁膜の外周部分に囲まれた内側領域を横断しているので、第1内側部分の一方端および他方端の各々は保護絶縁膜の外周部分につながれている。これにより、第1内側部分の一方端および他方端において保護絶縁膜の劣化が局所的に進行することが抑制される。よって、保護絶縁膜の劣化を抑制することができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
<実施の形態1>
図1は、本実施の形態1におけるMOSFET101(半導体装置)の構成を概略的に示す平面図である。図2は、図1のMOSFET101の構成を、ポリイミド膜20(保護絶縁膜)の図示を省略しつつ概略的に示す平面図である。図3は、ポリイミド膜20(図1)の構成を説明する平面図である。なお図3においては、図を見やすくするために、ポリイミド膜20にドット模様が付されている。
図1は、本実施の形態1におけるMOSFET101(半導体装置)の構成を概略的に示す平面図である。図2は、図1のMOSFET101の構成を、ポリイミド膜20(保護絶縁膜)の図示を省略しつつ概略的に示す平面図である。図3は、ポリイミド膜20(図1)の構成を説明する平面図である。なお図3においては、図を見やすくするために、ポリイミド膜20にドット模様が付されている。
図4~図7のそれぞれは、図1の線IV-IV、線V-V、線VI-VI、および線VII-VIIに沿う概略的な部分断面図である。詳しくは後述するが、線IV-IV(図1)に沿う図4は、ソース電極パッド91(第1電極膜)の外縁がポリイミド膜20に覆われている箇所に対応している。線V-V(図1)に沿う図5は、ゲート電極パッド92(第2電極膜)がポリイミド膜20に覆われている箇所に対応している。線VI-VI(図1)に沿う図6および線VII-VII(図1)に沿う図7は、電極膜93(第3電極膜)に接続された温度センサ素子60(図6)が設けられた箇所に対応している。
図4に示されているように、MOSFET101は、SiC基板50(半導体基板)と、ゲート絶縁膜5と、ゲート電極6と、層間絶縁膜7と、ソースコンタクト電極8と、ソース電極パッド91と、ポリイミド膜20と、裏面電極10とを有している。またMOSFET101はバリア膜81を有していてよい。
SiC基板50はSiCからなり、前述したように、SiCの線膨張率はSiの線膨張率よりも高い。SiC基板50は、n型(第1導電型)を有するソース領域4と、p型(第1導電型と異なる第2導電型)を有するベース領域2と、n型を有するドリフト層1と、p型を有するコンタクト領域3とを含む。ドリフト層1は、ベース領域2によってソース領域4から隔てられている。SiC基板50は、下面S1、および、下面S1と反対の上面S2(主面)を有している。上面S2は、ソース領域4からなる部分と、コンタクト領域3からなる部分とを含む。
ゲート絶縁膜5はSiC基板50のベース領域2を覆っている。ゲート電極6は、ゲート絶縁膜5を介してSiC基板50のベース領域2に面している。ゲート電極6は、導電性を有する材料からなり、例えば、不純物がドープされたポリシリコンからなる。ゲート電極6は、本実施の形態においては、プレーナ構造を有する。言い換えれば、ゲート電極6は、上面S2に沿った平面形状を有している。
ソースコンタクト電極8は、ソース領域4およびコンタクト領域3に接している。ソースコンタクト電極8のうち、ソース領域4およびコンタクト領域3に接する部分は、シリサイド化されていることが好ましい。ソースコンタクト電極8は、例えば、SiC基板50の上面S2に面するシリサイド化された部分を有するニッケル(Ni)電極である。
ソース電極パッド91は、MOSFET101の外部からソース電位の供給を受ける端子電極である。ソース電極パッド91は、ソースコンタクト電極8が設けられた上面S2上に配置されている。ソース電極パッド91は、ソースコンタクト電極8に接することによって、SiC基板50のソース領域4およびコンタクト領域3に電気的に接続されている。この電気的接続は、バリア膜81を介してのものであってよい。ソース電極パッド91とゲート電極6との間は、層間絶縁膜7によって絶縁されている。層間絶縁膜7は、典型的には、無機材料からなる。ソース電極パッド91は、金属からなり、例えばアルミニウム(Al)またはその合金からなる。
バリア膜81は、水素原子または水素イオンを吸蔵する能力が高い金属からなり、例えばTi(チタン)からなる。MOSFET101の製造工程は水素原子または水素イオンの発生を伴うことがあり、バリア膜81は、水素原子または水素イオンが層間絶縁膜7に侵入することを抑制する。またバリア膜81は、外部からの水素原子または水素イオンの侵入も抑制し得る。
裏面電極10は、SiC基板50の下面S1上に設けられている。裏面電極10は、MOSFET101のドレイン電極として機能する。
図5に示されているように、MOSFET101は、ゲート電極パッド92と、酸化珪素膜11(絶縁膜)とを有している、またMOSFET101は、金属からなるバリア膜82を有していてよい。バリア膜82の材料はバリア膜81の材料と同様であり、それによりバリア膜82はバリア膜81と同様の機能を有する。バリア膜82はバリア膜81から分離されている。
ゲート電極パッド92は、MOSFET101の外部からゲート電位の供給を受ける端子電極である。ゲート電極パッド92は、平面視(図2)において、ソース電極パッド91から離れて配置されている。好ましくは、ゲート電極パッド92はソース電極パッド91から1μm程度以上離れている。ゲート電極パッド92は、ゲート電極6が設けられた上面S2上に配置されている。ゲート電極パッド92はゲート電極6に電気的に接続されている。この電気的接続は、バリア膜82を介してのものであってよい。ゲート電極パッド92近傍において、ゲート電極6と上面S2との間は、酸化珪素膜11によって絶縁されている。ゲート電極パッド92は、金属からなり、例えばAlまたはその合金からなる。ゲート電極パッド92の材料は、ソース電極パッド91の材料と同じであることが好ましい。
図6および図7に示されているように、MOSFET101は、電極膜93と、電極膜93に接続された温度センサ素子60(電気的素子)とを有している。MOSFET101は、酸化膜41(絶縁膜)と、層間絶縁膜42とを有していてよい。
電極膜93は、平面視(図2)において、ソース電極パッド91から離れて配置されている。好ましくは、電極膜93はソース電極パッド91から1μm程度以上離れている。また本実施の形態においては、電極膜93は、平面視(図2)において、ゲート電極パッド92から離れて配置されている。好ましくは、電極膜93はゲート電極パッド92から1μm程度以上離れている。電極膜93は、金属からなり、例えばAlまたはその合金からなる。電極膜93の材料は、ソース電極パッド91およびゲート電極パッド92の少なくともいずれかの材料と同じであることが好ましく、両方の材料と同じであることがより好ましい。
電極膜93は、酸化珪素膜11が設けられた上面S2上に配置されている。よって本実施の形態においては、電極膜93はSiC基板50から絶縁されている。電極膜93は、図示されているように、上面S2上に、酸化珪素膜11だけでなく層間絶縁膜42および酸化膜41を介して配置されていてよい。
電極膜93は、アノード電極膜93aおよびカソード電極膜93cを有している。温度センサ素子60は、pnダイオードであり、p型のアノード領域61と、n型のカソード領域62とを有している。アノード電極膜93aおよびカソード電極膜93cのそれぞれは、アノード領域61およびカソード領域62に接続されている。アノード電極膜93aおよびカソード電極膜93cの各々は、パッド部(図2における、略長方形部分)と、バッド部から延びる配線部(図2における、パッド部の幅よりも小さい幅で延びている部分)とを有している。パッド部は、電極膜93のうち、MOSFET101の外部との電気的接続のための部分である。本実施の形態においては、温度センサ素子60は配線部に接続されている。配線部は、パッド部から離れて配置された温度センサ素子60をパッド部と電気的に接続するために設けられている。
図1および図2を参照して、ポリイミド膜20は、ソース電極パッド91、ゲート電極パッド92および電極膜93が設けられたSiC基板50の上面S2上に設けられている。ポリイミド膜20は、MOSFET101の保護絶縁膜として設けられている。ポリイミド膜20は、大電流を扱う半導体装置、すなわち電力用半導体装置、において、特に必要とされる。
ポリイミド膜20は、ソース電極パッド91およびゲート電極パッド92の各々が少なくとも部分的に露出されるように配置されている。言い換えれば、ポリイミド膜20は、ソース電極パッド91およびゲート電極パッド92の各々の一部のみが覆われるように配置されている。
またポリイミド膜20は、電極膜93の少なくとも一部が覆われるように配置されている。本実施の形態においては、ポリイミド膜20は、アノード電極膜93aおよびカソード電極膜93cの各々のパッド部が少なくとも部分的に露出されるように配置されている。言い換えれば、ポリイミド膜20は、アノード電極膜93aおよびカソード電極膜93cの各々の一部のみが覆われるように配置されている。また本実施の形態においては、ポリイミド膜20は、アノード電極膜93aおよびカソード電極膜93cの各々の配線部が覆われるように配置されている。
上記のような配置が得られるように、ポリイミド膜20は開口部OP(図3)を有している。開口部OPは、平面視において、SiC基板50の上面S2の半分以上を露出していることが好ましい。言い換えれば、開口部OPは、平面視において、SiC基板50の上面S2の半分未満のみを覆っていることが好ましい。言い換えれば、開口部OPは、SiC基板50の上面S2の一部を直接的または間接的に覆っているものの、上面S2の半分以上を直接的にも間接的にも覆っていないことが好ましい。
なお本明細書において、ポリイミド膜20に関連しての「露出され」および「露出し」の文言は、ある領域がポリイミド膜20との関係性において露出されていることを記述するものである。言い換えれば、これら文言は、当該領域がポリイミド膜20に覆われていないことを記述するものである。よってこれら文言は、当該領域がポリイミド膜20以外の他の部材によって覆われることを除外する含意を有するものではない。
ポリイミド膜20は、ソース電極パッド91、ゲート電極パッド92および電極膜93を覆う部分と、他の部分とを有している。当該他の部分は、バリア膜81(図4)を覆う部分、バリア膜82を覆う部分(図5)、バリア膜81とバリア膜82との間で層間絶縁膜7を直接覆う部分(図示せず)、SiC基板50の上面S2を直接覆う部分などを含んでよい。
ポリイミド膜20は熱硬化性樹脂からなる。すなわち本実施の形態においては、保護絶縁膜がポリイミド樹脂からなる。ポリイミド膜20の厚みは、それが覆う部分を保護する機能の観点では大きいことが好ましい。一方で、厚みが大き過ぎると、ポリイミド膜20のパターニングが難しくなる。このためポリイミド膜20の厚みは、1μm程度以上20μm程度以下が好ましく、5μm程度以上20μm程度以下がより好ましく、10μm程度以上20μm程度以下がより好ましい。ポリイミド膜20は、液状材料の塗布と、ベーキングと、パターニングとによって形成することができる。パターニングは写真製版法を用いて行い得る。なお、ポリイミド樹脂とは異なる熱硬化性樹脂からなる保護絶縁膜が用いられてもよい。具体的には、保護絶縁膜として、ポリイミド樹脂、シリコーン(silicone)樹脂、エポキシ樹脂およびポリウレタン樹脂の少なくともいずれかからなる熱硬化性樹脂膜を用いることができる。
図3を参照して、SiC基板50の上面S2は、外周領域RAと、外周領域RAに囲まれた内側領域RBとを有している。ポリイミド膜20は、外周領域RAを覆う外周部分29と、電極膜93の少なくとも一部を覆う第1内側部分21とを有している。第1内側部分21は内側領域RBを横断している。言い換えれば、第1内側部分21は、外周部分29の開口部を横断している。この構成により、ポリイミド膜20の開口部OPは第1開口部OP1および第2開口部OP2を有し、これらは第1内側部分21によって互いに隔てられている。好ましくは、温度センサ素子60(図6および図7)をポリイミド膜20が覆っている。より好ましくは温度センサ素子60をポリイミド膜20の第1内側部分21が覆っており、この場合、温度センサ素子60はSiC基板50の内側領域RBに配置されている。
なお、ソース電極パッド91、ゲート電極パッド92、および電極膜93(図2)に加えて、図8に示すように、電極膜94(図2において図示せず)が設けられていてよい。電極膜94は、例えば、ゲート電極6とゲート電極パッド92との間をつなぐゲート配線として用いられ得る。
なお、本実施の形態においては、ポリイミド膜20の第1内側部分21に覆われた少なくとも1つの電気的素子として、1つの温度センサ素子が設けられている。しかしながら、1つの温度センサ素子の代わりに、ダイオード素子、バイポーラトランジスタ素子、抵抗素子および容量素子の少なくともいずれかの素子を含む少なくとも1つの電気的素子が設けられてもよい。これによりポリイミド膜20に覆われた、ユニポーラトランジスタでない電気的素子を、SiC基板50の内側領域RBに配置することができる。1つではなく複数の電気的素子が設けられる場合、複雑な機能を半導体装置に追加することができる。特に、複数の電気的素子として複数の半導体素子が設けられる場合、より複雑な機能、例えば信号処理機能、を半導体装置に追加することができる。保護絶縁膜がポリイミド膜20のような形状を有する必要があるのは、上述した少なくとも1つの電気的素子の配置の関係上、保護絶縁膜の開口部の形状を、単純な1つの四角形、円または楕円等によって構成することが好ましくない場合である。
(比較例)
図9は、比較例のMOSFET100の構成を示す平面図である。図10は、MOSFET100(図9)が有するポリイミド膜20の構成を説明する平面図である。
図9は、比較例のMOSFET100の構成を示す平面図である。図10は、MOSFET100(図9)が有するポリイミド膜20の構成を説明する平面図である。
比較例のMOSFET100と、本実施の形態のMOSFET101との相違は、ポリイミド膜20の開口部の形状のみである。具体的には、MOSFET100は、MOSFET101の第1内側部分21(図3)に代わって、内側部分21C(図10)を有している。内側部分21Cは、SiC基板50の内側領域RBを横断していない。ソース電極パッド91(図2)と外部との電気的接続箇所をより広く確保するという観点のみでポリイミド膜20の形状が設計されるとすると、第1内側部分21ではなく内側部分21Cが採用されることになる。
上記構成により、内側部分21Cの一方端(図10における上端)と、外周部分29との間は、矢印DFに示すように離れている。この端には熱サイクル下で、クラック等の原因となるストレスが集中しやすい。その結果、内側部分21Cの端においてポリイミド膜20の劣化が局所的に進行しやすい。よって、ポリイミド膜20の劣化が発生しやすい。
(効果)
本実施の形態のMOSFET101によれば、上記比較例と異なり、ポリイミド膜20は第1内側部分21(図3)を有している。第1内側部分21は、ポリイミド膜20の外周部分29に囲まれた内側領域RBを横断しているので、第1内側部分21の一方端および他方端の各々はポリイミド膜20の外周部分29につながれている。これにより、第1内側部分21の一方端および他方端においてポリイミド膜20の劣化が局所的に進行することが抑制される。よって、ポリイミド膜20の劣化を抑制することができる。
本実施の形態のMOSFET101によれば、上記比較例と異なり、ポリイミド膜20は第1内側部分21(図3)を有している。第1内側部分21は、ポリイミド膜20の外周部分29に囲まれた内側領域RBを横断しているので、第1内側部分21の一方端および他方端の各々はポリイミド膜20の外周部分29につながれている。これにより、第1内側部分21の一方端および他方端においてポリイミド膜20の劣化が局所的に進行することが抑制される。よって、ポリイミド膜20の劣化を抑制することができる。
好ましくは、ポリイミド膜20は、SiC基板50の上面S2の半分以上を露出する開口部OP(図3)を有している。言い換えれば、開口部OPは、平面視において、SiC基板50の上面S2の半分未満のみを覆っている。これにより、ポリイミド膜20の開口部OPにおいて、MOSFET101と外部との間の電気的接続箇所を、大電流を扱うのに十分な程度に確保することができる。
電極膜93はゲート電極パッド92から離れていてよい。これにより、ゲート電極パッド92と電気的に短絡されていない電極膜93を有する構成が得られる。
温度センサ素子60(図6および図7)は、ポリイミド膜20の第1内側部分21に覆われていることが好ましい。これにより温度センサ素子60を、SiC基板50(図3)の外周領域RAではなく内側領域RBに配置することができる。これにより、温度センサ素子60がSiC基板50の中央近くに配置される。よって温度センサ素子60がSiC基板50の温度の代表的な位置に配置される。よって温度の検出精度を高めることができる。
<実施の形態2>
図11は、本実施の形態2におけるMOSFET102(半導体装置)の構成を概略的に示す平面図である。図12は、ポリイミド膜20(図11)の構成を説明する平面図である。MOSFET102においては、ポリイミド膜20は、外周部分29および第1内側部分21に加えて、少なくとも1つの第2内側部分22を有している。第2内側部分22の各々は、外周部分29と第1内側部分21との間を横断している。以下、より具体的に説明する。
図11は、本実施の形態2におけるMOSFET102(半導体装置)の構成を概略的に示す平面図である。図12は、ポリイミド膜20(図11)の構成を説明する平面図である。MOSFET102においては、ポリイミド膜20は、外周部分29および第1内側部分21に加えて、少なくとも1つの第2内側部分22を有している。第2内側部分22の各々は、外周部分29と第1内側部分21との間を横断している。以下、より具体的に説明する。
SiC基板50の内側領域RB(図3)は、第1内側部分21によって互いに隔てられた第1領域RBaおよび第2領域RBbを有している。本実施の形態においては、SiC基板50の第1領域RBaおよび第2領域RBbのそれぞれに、ポリイミド膜20の第2内側部分22aおよび第2内側部分22bが設けられている。なお第2内側部分22の数は、本実施の形態においては2つであるが、任意の数であってよい。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、ポリイミド膜20は、外周部分29と第1内側部分21との間を横断する第2内側部分22(図12)を有している。これにより、第1内側部分21の一方端と他方端との間において、第1内側部分21が、ポリイミド膜20の他の部分(すなわち第2内側部分22)につながれている。これにより、大きな長さに渡って延びる第1内側部分21がその一方端と他方端との間において局所的にストレスを受けて劣化することが抑制される。
ここで、第2内側部分22は、外周部分29と第1内側部分21との間を横断している。これにより、第2内側部分22の一方端および他方端の各々は、ポリイミド膜20の他の部分につながれている。よって、第2内側部分22の一方端および他方端においてポリイミド膜20の劣化が局所的に進行することが抑制される。
以上のように、第2内側部分22が設けられることによって第1内側部分21の劣化がより抑制され、かつ、第2内側部分22自体も劣化しにくい。よって、ポリイミド膜20の劣化をさらに抑制することができる。
<実施の形態3>
図13は、本実施の形態3におけるMOSFET103(半導体装置)の構成を概略的に示す平面図である。図14は、図13の線XIV-XIVに沿う概略的な部分断面図である。
図13は、本実施の形態3におけるMOSFET103(半導体装置)の構成を概略的に示す平面図である。図14は、図13の線XIV-XIVに沿う概略的な部分断面図である。
本実施の形態においては、ポリイミド膜20の開口部OPの縁は、チップ角側OPc(図13)において、直角形状ではなく、緩やかな曲線形状を有している。これにより、チップ角側OPcにおけるポリイミド膜20の割れを防ぐことができる。この理由について、以下に説明する。
SiC基板50と、その上に設けられた絶縁部材または金属部材との間での熱膨張係数の相違に起因した応力は、平面方向におけるチップの伸縮につながる。この伸縮は、チップの角部において特に大きくなりやすい。この影響により、一般には、チップ角側OPcにおいてポリイミド膜20が割れやすい傾向がある。上記構成によれば、この伸縮が小さくなり、よってチップ角側OPcにおけるポリイミド膜20の割れを防ぐことができる。
ポリイミド膜20は、図13に示されているように、ソース電極パッド91、ゲート電極パッド92および電極膜93の各々の縁(図13における破線を参照)のすべてを覆っていることが好ましい。これにより平面視において、ソース電極パッド91、ゲート電極パッド92および電極膜93以外の領域の全体をポリイミド膜20で保護することができる。
図15~図17のそれぞれは、図14の一部拡大図であり、ポリイミド膜20の断面形状の第1~第3の例を示す部分断面図である。図15および図16のそれぞれにおいては、ポリイミド膜20の断面形状はテーパ形状および逆テーパ形状を有している。これらのような断面形状は、ポリイミド膜20をウェットエッチ法によってパターニングすることによって得ることができる。ウェットエッチ法を用いることによって、ドライエッチ法に比して、エッチング速度を高くすることができ、またプロセスコストを低くすることができる。一方、図17においては、ポリイミド膜20の断面形状は、厚み方向にほぼ沿った側壁を有している。このような断面形状は、ポリイミド膜20がドライエッチ法によってパターニングされる場合に得られやすい。この場合は、図15の場合に比して、側壁が急峻であり、おおよそ90°の角部(図17における左上部)が形成される。このような角部には、熱収縮に起因した膜応力が集中しやすく、よって,膜応力に起因してポリイミド膜20が割れやすい。これに対して、図15のようなテーパ形状が用いられる場合は、角部の角度が90°よりも大きいので、膜応力が緩和されやすく、よって、膜応力に起因したポリイミド膜20の割れを防ぐことができる。
図15のような断面形状を有するポリイミド膜20が用いられる場合、保護絶縁膜20の第1内側部分21(図3参照)の断面形状も、図18に示されるように、テーパ形状を有する。また、この断面形状の縁は、図18に示されているように、全体的に曲線状とすることができ、これにより膜応力の集中を、より緩和することができる。
なお、図14に示されるように、SiC基板50の主面(図中、上面)の端部には、ポリイミド膜20の下方に配置された終端構造30が設けられることが好ましい。終端構造30は、耐電圧を確保する目的で設けられるものである。終端構造30の具体的な構成は特に限定されないが、図14に示された例においては、p型ウェル領域31と、その上に形成されたn型領域32と、p型ガードリング領域33とが形成されている。
上記以外の構成については、前述した実施の形態1の構成とほぼ同様であるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。また、本実施の形態において説明された、ポリイミド膜20の特徴は、実施の形態1および2のいずれにも適用され得る。
(変形例)
図19は、MOSFET103(図14)の変形例のMOSFET103V(半導体装置)の構成を概略的に示す部分断面図である。MOSFET103Vは、ソース電極パッド91およびゲート電極パッド92上に、めっき層96(金属層)を有している。めっき層96は、特に、ソース電極パッド91およびゲート電極パッド92がAlまたはAl合金から形成されている場合に望ましい。また電極膜93上にも同様のめっき層が設けられてよい。めっき層96は、ポリイミド膜20の内縁に接している。めっき層96は、無電解めっき層であることが好ましく、例えば無電解ニッケルリンめっき層である。無電解めっき法が用いられる場合、開口部OPを有するポリイミド膜20の形成後に、ポリイミド膜20の開口部OPの内側にのみめっき層96を形成することが容易に可能である。めっき層96は平面視において、開口部OPの全体に配置されてよい。また、めっき層96は厚み方向において、ポリイミド膜20の開口部OPによって構成された空間を部分的にのみ埋めていることが好ましい。
図19は、MOSFET103(図14)の変形例のMOSFET103V(半導体装置)の構成を概略的に示す部分断面図である。MOSFET103Vは、ソース電極パッド91およびゲート電極パッド92上に、めっき層96(金属層)を有している。めっき層96は、特に、ソース電極パッド91およびゲート電極パッド92がAlまたはAl合金から形成されている場合に望ましい。また電極膜93上にも同様のめっき層が設けられてよい。めっき層96は、ポリイミド膜20の内縁に接している。めっき層96は、無電解めっき層であることが好ましく、例えば無電解ニッケルリンめっき層である。無電解めっき法が用いられる場合、開口部OPを有するポリイミド膜20の形成後に、ポリイミド膜20の開口部OPの内側にのみめっき層96を形成することが容易に可能である。めっき層96は平面視において、開口部OPの全体に配置されてよい。また、めっき層96は厚み方向において、ポリイミド膜20の開口部OPによって構成された空間を部分的にのみ埋めていることが好ましい。
なお、同様のめっき層(金属層)が裏面電極10上にも設けられてよい。このようなめっき層は、裏面電極10がAlまたはAl合金から形成されている場合に望ましい。
<実施の形態4>
図20は、本実施の形態4におけるMOSFET104の構成を概略的に示す部分断面図である。MOFET101(図4:実施の形態1)においてはゲート電極6がプレーナ構造を有しているが、本実施の形態においては、ゲート電極6はトレンチ構造を有している。以下、より具体的に説明する。
図20は、本実施の形態4におけるMOSFET104の構成を概略的に示す部分断面図である。MOFET101(図4:実施の形態1)においてはゲート電極6がプレーナ構造を有しているが、本実施の形態においては、ゲート電極6はトレンチ構造を有している。以下、より具体的に説明する。
MOSFET104においては、SiC基板50の上面S2にトレンチTRが設けられている。トレンチTRは、ソース領域4およびベース領域2を貫通してドリフト層1に達している。ゲート電極6は、ゲート絶縁膜5を介してトレンチTR内に配置されている。これによりトレンチ構造が得られる。トレンチ構造は、前述したプレーナ構造と同様、大電流を扱う半導体装置である電力用半導体装置に適した構造である。このように大電流が扱われる場合、ポリイミド膜20のような保護絶縁膜を設けることが特に求められる。
なお、上記以外の構成については、上述した実施の形態1~3のいずれかの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態によっても、上述した実施の形態1~3と同様の効果が得られる。
<実施の形態5>
図21は、本実施の形態5による電力変換装置700が適用された電力変換システムの構成を概略的に示すブロック図である。
図21は、本実施の形態5による電力変換装置700が適用された電力変換システムの構成を概略的に示すブロック図である。
本実施の形態5は、上述した実施の形態1~4またはその変形例の半導体装置が電力変換装置に適用されたものである。本発明は特定の電力変換装置に限定されるものではないが、本実施の形態5として、三相のインバータに本発明を適用した場合について、以下に説明する。
図21は、本発明の実施の形態5による電力変換装置700が適用された電力変換システムの構成を概略的に示すブロック図である。
電力変換装置700は、電源600と負荷800との間に接続された三相のインバータであり、電源600から供給された直流電力を交流電力に変換し、負荷800に交流電力を供給する。電力変換装置700は、主変換回路701と、駆動回路702と、制御回路703とを有している。主変換回路701は、スイッチング素子として、実施の形態1~4またはその変形例の半導体装置(例えば、MOSFET101~104)の少なくともいずれかを有しており、入力される直流電力を交流電力に変換してそれを出力する。駆動回路702は、スイッチング素子としての半導体装置の各々を駆動する駆動信号を半導体装置に出力する。制御回路703は、駆動回路702を制御する制御信号を駆動回路702に出力する。
電源600は、直流電源であり、電力変換装置700に直流電力を供給する。電源600は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路またはAC/DCコンバータで構成することとしてもよい。また、電源600を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
負荷800は、電力変換装置700から供給された交流電力によって駆動される三相の電動機である。なお、負荷800は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
以下、電力変換装置700の詳細を説明する。主変換回路701は、スイッチング素子および還流ダイオードを備えている(図示せず)。スイッチング素子がスイッチングすることによって、主変換回路701は、電源600から供給される直流電力を交流電力に変換し、それを負荷800に供給する。主変換回路701の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路701は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子と、それぞれのスイッチング素子に逆並列された6つの還流ダイオードとから構成することができる。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路701の3つの出力端子は、負荷800に接続される。
駆動回路702は、主変換回路701のスイッチング素子を駆動する駆動信号を生成し、主変換回路701のスイッチング素子の制御電極に供給する。具体的には、駆動回路702は、後述する制御回路703からの制御信号に従い、スイッチング素子をオン状態にする駆動信号と、スイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子のしきい値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子のしきい値電圧以下の電圧信号(オフ信号)となる。
制御回路703は、負荷800に所望の電力が供給されるよう主変換回路701のスイッチング素子を制御する。具体的には、制御回路703は、負荷800に供給すべき電力に基づいて、主変換回路701の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM(パルス幅変調:Pulse Width Modulation)制御によって主変換回路701を制御することができる。そして、各時点において、オン状態となるべきスイッチング素子にはオン信号が出力され、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、制御回路703は駆動回路702に制御指令(制御信号)を出力する。駆動回路702は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態5によれば、主変換回路701は、スイッチング素子として、実施の形態1~4またはその変形例の半導体装置(例えば、MOSFET101~104)の少なくともいずれかを有している。これらの半導体装置においては、前述したように、ポリイミド膜20の劣化が局所的に進行することが抑制される。よって、電力変換装置700の動作によって引き起こされる熱サイクルに起因してのポリイミド膜20の劣化を抑制することができる。よって、熱サイクルをともなう動作を行なう電力変換装置700の信頼性を高めることができる。
なお本実施の形態5では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態5では、電力変換装置が2レベルの電力変換装置であるが、3レベルなどのマルチレベルの電力変換装置であっても構わない。また単相負荷に電力を供給する場合には、単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合には、DC/DCコンバータまたはAC/DCコンバータに本発明を適用することも可能である。
また、本発明が適用された電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器および非接触器給電システムのいずれかの電源装置として用いることもでき、さらには太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
上記各実施の形態においては半導体装置がMOSFETである場合について詳述したが、半導体装置はMOSFET以外のMISFET(Metal Insulator Semiconductor Field Effect Transistor)であってよい。また半導体装置はMISFET以外のトランジスタであってよく、例えばIGBT(Insulated Gate Bipolar Transistor)であってよい。IGBTを得るためには、上述した裏面電極10と第1導電型のドリフト層1との間に第2導電型のコレクタ領域が付加されればよい。この場合、上述したソースはIGBTのエミッタとして機能し、裏面電極10はコレクタ電極として機能する。
また上記各実施の形態においては半導体基板がSiCからなる場合について詳述したが、半導体基板は、SiC以外の、Siの線膨張率よりも高い線膨張率を有する半導体からなるものであってよい。例えば、ガリウムヒ素(GaAs)または窒化ガリウム(GaN)からなる半導体基板が用いられてよい。
また上記各実施の形態においては、第1導電型がn型でありかつ第2導電型がp型である場合について詳述したが、第1導電型がp型でありかつ第2導電型がn型であってよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
S1 下面、S2 上面(主面)、RA 外周領域、RB 内側領域、OP 開口部、OP1 第1開口部、OP2 第2開口部、TR トレンチ、RBa 第1領域、RBb 第2領域、1 ドリフト層、2 ベース領域、3 コンタクト領域、4 ソース領域、5 ゲート絶縁膜、6 ゲート電極、7,42 層間絶縁膜、8 ソースコンタクト電極、10 裏面電極、11 酸化珪素膜、20 ポリイミド膜(保護絶縁膜)、21 第1内側部分、22,22a,22b 第2内側部分、29 外周部分、41 酸化膜、50 SiC基板(半導体基板)、60 温度センサ素子(電気的素子)、61 アノード領域、62 カソード領域、81,82 バリア膜、91 ソース電極パッド(第1電極膜)、92 ゲート電極パッド(第2電極膜)、93 電極膜(第3電極膜)、93a アノード電極膜、93c カソード電極膜、94 電極膜、101~104 MOSFET(半導体装置)、600 電源、700 電力変換装置、701 主変換回路、702 駆動回路、703 制御回路、800 負荷。
Claims (16)
- シリコンの線膨張率よりも高い線膨張率を有する半導体からなり、第1導電型を有するソース領域と、前記第1導電型と異なる第2導電型を有するベース領域と、前記ベース領域によって前記ソース領域から隔てられ前記第1導電型を有するドリフト層とを含み、前記ソース領域からなる部分を含む主面を有する半導体基板と、
前記半導体基板の前記ベース領域を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体基板の前記ベース領域に面するゲート電極と、
前記半導体基板の前記ソース領域に電気的に接続され、前記半導体基板の前記主面上に設けられた第1電極膜と、
前記ゲート電極に電気的に接続され、前記第1電極膜から離れて前記半導体基板の前記主面上に設けられた第2電極膜と、
前記第1電極膜および前記第2電極膜が設けられた前記半導体基板の前記主面上に、前記第1電極膜および前記第2電極膜の各々の一部のみが覆われるように設けられ、熱硬化性樹脂からなる保護絶縁膜と、
を備え、
前記半導体基板の前記主面は、外周領域と、前記外周領域に囲まれた内側領域とを有し、前記保護絶縁膜は、前記外周領域を覆う外周部分と、前記内側領域を横断する第1内側部分とを有し、
前記保護絶縁膜は、前記半導体基板の前記主面の半分未満のみを覆うように開口部を有し、前記開口部は共通の前記第1電極膜上に第1および第2開口部を有し、
前記第1および第2開口部の各々は、前記主面の角側に第1角部を有する縁を有し、前記第1角部は曲線形状を有し、
前記第1および第2開口部の各々の前記縁は、前記保護絶縁膜の前記外周部分と前記第1内側部分とによって構成される第2角部を有し、前記第1角部は前記第2角部よりも緩やかな曲線形状を有し、前記第1および第2開口部と前記外周部分とに対応する前記保護絶縁膜の断面形状はテーパ形状を有している、半導体装置。 - 前記第1電極膜から離れて前記半導体基板の前記主面上に設けられた第3電極膜と、
前記第3電極膜に接続され、前記保護絶縁膜の前記第1内側部分に覆われた、少なくとも1つの電気的素子と、をさらに備え、
前記保護絶縁膜は、前記第3電極膜が設けられた前記半導体基板の前記主面上に、前記第3電極膜の少なくとも一部が覆われるように設けられており、
前記第1内側部分は、前記第3電極膜の少なくとも一部を覆っており、かつ前記内側領域を横断しており、
前記少なくとも1つの電気的素子は前記保護絶縁膜の前記第1内側部分に、面内方向において全体的に、覆われている、請求項1に記載の半導体装置。 - 前記保護絶縁膜の、前記少なくとも1つの電気的素子を覆う部分は、1μm以上20μm以下の厚みを有している、請求項2に記載の半導体装置。
- 前記第3電極膜は、前記半導体装置の外部との電気的接続するためのパッド部と、前記パッド部に接続された第1端部と前記少なくとも1つの電気的素子に接続された第2端部とを有する配線部と、を含む、請求項2または3に記載の半導体装置。
- 前記配線部の前記第2端部は、前記第3電極膜の端部をなしており、かつ、前記主面の前記外周領域から離れている、請求項4に記載の半導体装置。
- 前記第3電極膜は前記主面の前記内側領域を横断していない、請求項4または5に記載の半導体装置。
- 前記パッド部は少なくとも部分的に前記主面の前記外周領域に含まれている、請求項4から6のいずれか1項に記載の半導体装置。
- 前記少なくとも1つの電気的素子は温度センサ素子を含む、請求項4から7のいずれか1項に記載の半導体装置。
- 前記少なくとも1つの電気的素子は、前記主面の中央に配置された電気的素子を含む、請求項2から8のいずれか1項に記載の半導体装置。
- 前記第3電極膜は前記第2電極膜から離れている、請求項2から9のいずれか1項に記載の半導体装置。
- 前記少なくとも1つの電気的素子は、ダイオード素子、バイポーラトランジスタ素子、抵抗素子および容量素子の少なくともいずれかの素子を含む、請求項2から10のいずれか1項に記載の半導体装置。
- 前記保護絶縁膜は、前記外周部分と前記第1内側部分との間を横断する第2内側部分を有する、請求項1から11のいずれか1項に記載の半導体装置。
- 前記ゲート電極は、プレーナ構造およびトレンチ構造のいずれかの構造を有する、請求項1から12のいずれか1項に記載の半導体装置。
- 前記第1および第2開口部の前記第1電極膜上に配置されるめっき層をさらに備え、前記めっき層は厚み方向において、前記第1および第2開口部によって構成される空間内を埋めている、請求項1から13のいずれか1項に記載の半導体装置。
- 前記保護絶縁膜は、ポリイミド樹脂、シリコーン樹脂、エポキシ樹脂およびポリウレタン樹脂の少なくともいずれかからなる、請求項1から14のいずれか1項に記載の半導体装置。
- 請求項1から15のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備える、電力変換装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018087136 | 2018-04-27 | ||
JP2018087136 | 2018-04-27 | ||
PCT/JP2019/017854 WO2019208755A1 (ja) | 2018-04-27 | 2019-04-26 | 半導体装置および電力変換装置 |
JP2020515593A JP7218359B2 (ja) | 2018-04-27 | 2019-04-26 | 半導体装置および電力変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020515593A Division JP7218359B2 (ja) | 2018-04-27 | 2019-04-26 | 半導体装置および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023002835A true JP2023002835A (ja) | 2023-01-10 |
JP7446389B2 JP7446389B2 (ja) | 2024-03-08 |
Family
ID=68295014
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020515593A Active JP7218359B2 (ja) | 2018-04-27 | 2019-04-26 | 半導体装置および電力変換装置 |
JP2022177095A Active JP7446389B2 (ja) | 2018-04-27 | 2022-11-04 | 半導体装置および電力変換装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020515593A Active JP7218359B2 (ja) | 2018-04-27 | 2019-04-26 | 半導体装置および電力変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11915988B2 (ja) |
JP (2) | JP7218359B2 (ja) |
CN (1) | CN112005381B (ja) |
DE (1) | DE112019002203T5 (ja) |
WO (1) | WO2019208755A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7314871B2 (ja) | 2020-07-09 | 2023-07-26 | 新東工業株式会社 | 強度計測装置及び強度計測方法 |
JP7381424B2 (ja) | 2020-09-10 | 2023-11-15 | 株式会社東芝 | 半導体装置 |
JP7471199B2 (ja) | 2020-11-12 | 2024-04-19 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法 |
CN116686092A (zh) * | 2021-01-19 | 2023-09-01 | 三菱电机株式会社 | 半导体装置及半导体模块 |
WO2022196273A1 (ja) * | 2021-03-17 | 2022-09-22 | ローム株式会社 | 半導体装置 |
WO2023013223A1 (ja) * | 2021-08-03 | 2023-02-09 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7504066B2 (ja) | 2021-08-17 | 2024-06-21 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3793407B2 (ja) | 2000-09-19 | 2006-07-05 | 株式会社日立製作所 | 電力変換装置 |
JP4967277B2 (ja) * | 2005-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
CN102217070B (zh) | 2009-09-03 | 2013-09-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
JP2011129662A (ja) | 2009-12-17 | 2011-06-30 | Sanyo Electric Co Ltd | 半導体装置 |
JP4795471B2 (ja) | 2010-02-19 | 2011-10-19 | 新日本製鐵株式会社 | 電力用半導体素子 |
JP5601863B2 (ja) | 2010-03-29 | 2014-10-08 | 三菱電機株式会社 | 電力半導体装置 |
JP5694119B2 (ja) * | 2010-11-25 | 2015-04-01 | 三菱電機株式会社 | 炭化珪素半導体装置 |
WO2014156791A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2014155739A1 (ja) | 2013-03-29 | 2014-10-02 | 新電元工業株式会社 | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 |
JP5930130B2 (ja) * | 2013-07-11 | 2016-06-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP6463214B2 (ja) * | 2014-05-08 | 2019-01-30 | 三菱電機株式会社 | 半導体装置 |
JP6274968B2 (ja) * | 2014-05-16 | 2018-02-07 | ローム株式会社 | 半導体装置 |
JP6526981B2 (ja) * | 2015-02-13 | 2019-06-05 | ローム株式会社 | 半導体装置および半導体モジュール |
JP2017054873A (ja) | 2015-09-08 | 2017-03-16 | トヨタ自動車株式会社 | 半導体装置 |
CN106601710B (zh) * | 2015-10-19 | 2021-01-29 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
JP6729003B2 (ja) * | 2015-10-19 | 2020-07-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017168602A (ja) | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE112017001788B4 (de) * | 2016-03-30 | 2024-05-08 | Mitsubishi Electric Corporation | Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler |
WO2017208734A1 (ja) * | 2016-06-03 | 2017-12-07 | 富士電機株式会社 | 半導体装置 |
CN109075192B (zh) | 2016-10-17 | 2021-10-26 | 富士电机株式会社 | 半导体装置 |
-
2019
- 2019-04-26 DE DE112019002203.2T patent/DE112019002203T5/de active Pending
- 2019-04-26 JP JP2020515593A patent/JP7218359B2/ja active Active
- 2019-04-26 WO PCT/JP2019/017854 patent/WO2019208755A1/ja active Application Filing
- 2019-04-26 US US17/048,314 patent/US11915988B2/en active Active
- 2019-04-26 CN CN201980027280.6A patent/CN112005381B/zh active Active
-
2022
- 2022-11-04 JP JP2022177095A patent/JP7446389B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019208755A1 (ja) | 2019-10-31 |
JPWO2019208755A1 (ja) | 2020-12-10 |
CN112005381B (zh) | 2024-05-14 |
JP7446389B2 (ja) | 2024-03-08 |
DE112019002203T5 (de) | 2021-01-07 |
US11915988B2 (en) | 2024-02-27 |
CN112005381A (zh) | 2020-11-27 |
US20210166984A1 (en) | 2021-06-03 |
JP7218359B2 (ja) | 2023-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7218359B2 (ja) | 半導体装置および電力変換装置 | |
JP6253854B1 (ja) | 半導体装置およびその製造方法、電力変換装置 | |
US11158704B2 (en) | Semiconductor device and power conversion device | |
US11842895B2 (en) | Semiconductor device and power conversion device | |
JP6336055B2 (ja) | 半導体装置、半導体装置の製造方法、電力変換装置、3相モータシステム、自動車、および鉄道車両 | |
US20210288140A1 (en) | Semiconductor device and power converter | |
JP6995209B2 (ja) | 半導体装置および電力変換装置 | |
JP2019149477A (ja) | 半導体装置およびその製造方法並びに電力変換装置 | |
JP2021093496A (ja) | 炭化珪素半導体装置および電力変換装置 | |
US20220059688A1 (en) | Power semiconductor device and power converter | |
JP6259931B2 (ja) | 半導体装置および電力変換装置 | |
JP6377309B1 (ja) | 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法 | |
JP7004117B1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP7248138B2 (ja) | 半導体装置および電力変換装置 | |
JP2018049912A (ja) | 半導体装置および電力変換装置 | |
JP6556892B2 (ja) | 半導体装置、半導体装置の製造方法、電力変換装置、3相モータシステム、自動車、および鉄道車両 | |
WO2022034636A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP7262672B2 (ja) | 半導体装置および電力変換装置 | |
JP7062143B1 (ja) | 半導体装置及び電力変換装置 | |
WO2023002795A1 (ja) | 半導体装置 | |
JP2006156479A (ja) | パワー半導体装置 | |
WO2022039276A1 (ja) | 半導体装置 | |
US20230139229A1 (en) | Semiconductor device and power converter | |
JP2023170769A (ja) | 半導体装置 | |
JP2020035946A (ja) | 電力用半導体装置、電力変換装置、電力用半導体装置の製造方法、および、電力変換装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7446389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |