WO2022039276A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022039276A1
WO2022039276A1 PCT/JP2021/030687 JP2021030687W WO2022039276A1 WO 2022039276 A1 WO2022039276 A1 WO 2022039276A1 JP 2021030687 W JP2021030687 W JP 2021030687W WO 2022039276 A1 WO2022039276 A1 WO 2022039276A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
junction
diode
junction diodes
die pad
Prior art date
Application number
PCT/JP2021/030687
Other languages
English (en)
French (fr)
Inventor
秀彰 ▲柳▼田
孝 四戸
裕之 安藤
佑典 松原
英人 北角
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to JP2022544030A priority Critical patent/JPWO2022039276A1/ja
Priority to CN202180050849.8A priority patent/CN115885390A/zh
Publication of WO2022039276A1 publication Critical patent/WO2022039276A1/ja
Priority to US18/111,221 priority patent/US20230207431A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor device, and particularly relates to a semiconductor device capable of improving durability against overcurrent.
  • semiconductor devices have been applied to products in all fields, and along with this, it has become possible to realize complicated functions of the target products by using a plurality of semiconductor elements.
  • Many of such semiconductor devices have a switching function for converting the electric power input from an external power source and supplying a predetermined current or voltage to the target product. Then, by providing a structure for overcurrent countermeasures in the semiconductor element or the circuit, it is possible to protect the target product from overcurrent.
  • FIG. 15 of Patent Document 1 discloses a semiconductor device in which three PN junction diodes connected in series are connected in parallel with a Schottky barrier diode.
  • the forward voltage of a Schottky barrier diode is larger than the forward voltage of a PN junction diode. Therefore, when one Schottky barrier diode and one PN junction diode are connected in parallel, a forward current flows through the PN junction diode during normal operation.
  • an overcurrent such as a surge current occurs by setting the total forward voltage of three PN junction diodes connected in series higher than the forward voltage of one Schottky barrier diode. Can only be conducted through a PN junction diode, resulting in protection of the Schottky barrier diode from overcurrent.
  • both the Schottky barrier diode and the PN junction diode have positive temperature characteristics, the forward current of each diode becomes more difficult to flow as the temperature rises.
  • the PN junction diode and the Schottky barrier diode are placed on separate die pads to prevent mutual thermal interference. This makes it possible to prevent the PN junction diode from being heated under the influence of the heat generated by the Schottky barrier diode.
  • the function of conducting an overcurrent of a predetermined value or more can be maintained.
  • an object of the present invention is to provide a semiconductor device capable of improving durability against overcurrent while reducing the size and increasing the density.
  • One aspect of the present invention includes a plurality of PN junction diodes having negative temperature characteristics and being connected in series, a Schottky barrier diode having positive temperature characteristics and being connected in parallel with the plurality of PN junction diodes, and the plurality of PN junction diodes. It is a semiconductor device having at least one of PN junction diodes and a die pad on which the Schottky barrier diode is placed in common.
  • one aspect of the present invention includes a plurality of PN junction diodes having negative temperature characteristics and being connected in series, a Schottky barrier diode having positive temperature characteristics and being connected in parallel with the plurality of PN junction diodes, and the above.
  • a plurality of first die pad sections on which a plurality of PN junction diodes are mounted and a second die pad section on which the Schottky barrier diode is mounted are provided, and at least one of the first die pad sections and the second die pad section are provided. It is a semiconductor device in which a die pad portion is thermally connected.
  • the heat generated from the Schottky barrier diode is transferred to the PN junction diode via the die pad (die pad portion), and the PN junction diode has negative temperature characteristics, so that the temperature rises. This makes it easier for the current to flow. Therefore, it is possible to maintain and improve the forward conductive characteristics of the PN junction diode against overcurrent such as surge current, and improve the durability against overcurrent while reducing the size and increasing the density.
  • a capable semiconductor device is provided.
  • the plan view which shows the internal arrangement structure of the semiconductor device which concerns on 1st Embodiment of this invention The plan view which shows the internal arrangement structure of the semiconductor device which concerns on 2nd Embodiment of this invention.
  • the schematic circuit block diagram which shows the semiconductor device which concerns on 1st Embodiment of this invention.
  • the graph which shows the I-V curve for demonstrating the operation of the semiconductor device of this invention The schematic circuit block diagram which shows the semiconductor device which concerns on 6th Embodiment of this invention.
  • the block block diagram which shows an example of the control system which adopted the semiconductor device which concerns on embodiment of this invention.
  • the circuit diagram which shows an example of the control system which adopted the semiconductor device which concerns on embodiment of this invention.
  • the block block diagram which shows the other example of the control system which adopted the semiconductor device which concerns on embodiment of this invention.
  • FIG. 1 is a plan view showing an internal arrangement configuration of a semiconductor device according to the first embodiment of the present invention.
  • the semiconductor device 100 includes three vertical PN junction diodes 2a, 2b, 2c and one Schottky barrier diode 3 composed of semiconductor elements. Further, the PN junction diode 2a and the Schottky barrier diode 3 are mounted on a common die pad 4a, and the PN junction diode 2b and the PN junction diode 2c are mounted on the die pad 4b and the die pad 4C, respectively.
  • the semiconductor device 100 is further equipped with terminals 5 and 6 for inputting and outputting electric power to and from the outside.
  • the edge edges of terminals 5 and 6 (the area at the top of the paper surface of terminal 5 and the area at the bottom of the paper surface of terminal 6 in FIG. 1) are exposed from the ceramic package and connected to a circuit board or the like.
  • the terminal 5 is integrally manufactured with the same member as the die pad 4a. That is, as shown by the dotted line, the die pad 4a has two areas made of the same member, and the PN junction diode 2a is placed in the first area (first pad portion) 4a1 and the second area (second area).
  • the Schottky barrier diode 3 is mounted on the pad part) 4a2.
  • the die pad 4b and the die pad 4c are configured as separate structures separated from the terminals 5 and 6 so that the terminals 5 and 6 are not electrically and thermally affected by each other.
  • the die pads 4a, 4b, and 4c are made of a material having high thermal conductivity (for example, copper).
  • the PN junction diodes 2a, 2b, 2c are electrically connected via the die pads 4a, 4b, 4c and the leads 7a, 7b, 7c, and the PN junction diodes 2a, 2b, 2c have terminals 5, 6 It is configured to be connected in series as both ends.
  • the Schottky barrier diode 3 is connected to the terminal 6 via the lead 8, and electrical conduction is performed with the terminals 5 and 6 at both ends, and three PN junction diodes 2a, which are connected in series. It is configured to be connected in parallel to 2b and 2c.
  • FIG. 7 is a schematic circuit configuration of the semiconductor device 100 shown in FIG. 1, and the die pads 4a, 4b, 4c on which the PN junction diodes 2a, 2b, 2c and the Schottky barrier diode 3 are mounted are superimposed on the circuit diagram. It is shown by.
  • the semiconductor of this embodiment can be applied to existing products using the Schottky barrier diode such as inverters, converters, and rectifier devices.
  • Device 100 can be applied.
  • a PN junction diode having a negative temperature characteristic at least under an overcurrent condition that is, a PN junction diode having a characteristic that the electric resistance value decreases as the temperature rises is used.
  • a PN junction diode containing Si is preferable.
  • a PiN diode in which an i-layer is interposed between the P-layer and the N-layer related to the PN junction which can improve the withstand voltage.
  • a Schottky barrier diode having a positive temperature characteristic at least under an overcurrent condition that is, a Schottky barrier diode having a characteristic that the electric resistance value increases as the temperature rises is used.
  • a Schottky barrier diode containing gallium oxide (Ga 2 O 3 ) is preferable, and in particular, from the viewpoint of switching characteristics of the Schottky barrier diode, corundum type gallium oxide ( ⁇ -Ga 2 O 3 ) is used. Is preferable.
  • a Schottky barrier diode containing a mixed crystal containing gallium oxide is also preferable, and a Schottky barrier diode containing a mixed crystal with aluminum (Al) or indium (In) is particularly preferable.
  • the individual forward voltage of the PN junction diode 2a, 2b, 2c is lower than the forward voltage of the Schottky barrier diode 3, but the forward voltage when the PN junction diode 2a, 2b, 2c is connected in series, that is, PN.
  • the sum of the individual forward voltages of the junction diodes 2a, 2b, and 2c is set to be higher than the forward voltage of the Schottky barrier diode 3. For example, 0.7V is used as the individual forward voltage of the PN junction diode 2a, 2b, and 2c, and 1.5V is used as the forward voltage of the Schottky barrier diode 3.
  • the semiconductor device 100 is put into practical use in a form of being housed in a ceramic package (not shown), and is used as a power semiconductor device mounted on various power devices, for example.
  • the Schottky is connected at a voltage of 1.5V. Since the current flows through the barrier diode, no current flows through the three series PN junction diodes with a forward voltage of 2.1V as a whole. In other words, by connecting in series so that the total value of the divided voltage of any number of PN junction diodes is larger than the forward voltage value of one Schottky barrier diode, the PN junction diode connected in series can be connected. Conducts only when an overcurrent occurs, and only the Schottky barrier diode can be operated during normal operation.
  • the Schottky barrier diode 3 since the Schottky barrier diode 3 has a positive temperature characteristic, the forward voltage increases as the temperature rises, and the current becomes difficult to flow. This means that the slope of the line shown by the broken line in FIG. 8 gradually approaches the horizontal direction (gradually falls asleep).
  • the PN junction diodes 2a, 2b, and 2c have negative temperature characteristics, the forward voltage becomes smaller as the temperature rises, and the current becomes easier to flow. This means that the slope of the line shown by the solid line in FIG. 8 gradually approaches (occurs gradually) in the vertical direction.
  • the PN junction diode 2a and the shot key barrier diode 3 are mounted on a common die pad 4a, the heat generated from the shot key barrier diode 3 is transferred to the PN junction diode 2a, so that the PN junction diode 2a is in this order.
  • the directional voltage becomes smaller, and more current can be conducted compared to the case where the PN junction diode and the Schottky barrier diode are placed on separate die pads. Therefore, the PN junction diodes 2a, 2b, 2c connected in series have a forward voltage lower than the sum of the forward voltages at the time of design of the individual PN junction diodes 2a, 2b, 2c, and the generated overcurrent occurs. Can be reliably conducted.
  • the sum of the reverse withstand voltage of the PN junction diodes 2a, 2b, and 2c connected in series is set to be equal to or higher than the reverse withstand voltage of the Schottky barrier diode 3.
  • the reverse withstand voltage of the Schottky barrier diode 3 is 600 V, 200 V or more is used as the individual reverse withstand voltage of the PN junction diodes 2a, 2b, and 2c.
  • the heat generated from the Schottky barrier diode is transferred to the PN junction diode via the die pad (die pad portion). Since the PN junction diode has negative temperature characteristics, it is possible to maintain and improve the forward conductivity characteristics of the PN junction diode against overcurrent such as surge current. Therefore, a semiconductor device capable of improving durability against overcurrent while achieving miniaturization and high density is provided.
  • the Schottky barrier diode 3 can be configured to contain silicon carbide (SiC) or gallium nitride (GaN), but gallium oxide (Ga 2 O 3 ) has a larger wide bandgap characteristic. It becomes a high-performance and compact semiconductor device by being composed of an oxide semiconductor containing. Further, in the present embodiment, since the PN junction diode 2a and the Schottky barrier diode 3 are mounted on the common die pad 4a, the heat dissipation of the Schottky barrier diode 3 can be further improved, and in particular, heat.
  • the semiconductor device can more easily exhibit the performance of the Schottky diode 3.
  • the PN junction diode and the Schottky barrier diode By placing the PN junction diode and the Schottky barrier diode on a common die pad (die pad section) in this way, it is easy to raise the temperature of the PN junction diode via the die pad (die pad section), which makes it more resistant to overcurrent. It will be a more improved semiconductor device.
  • the operating temperature of the PN junction diode can be appropriately designed according to the application, for example, it is preferably configured to have an operating temperature of 175 ° C. or lower.
  • FIG. 2 is a plan view showing the internal arrangement configuration of the semiconductor device according to the second embodiment of the present invention.
  • the semiconductor device 110 in the figure is equipped with PN junction diodes 2d and 2e, which are different from those of the semiconductor device 100 in FIG. That is, the PN junction diode 2a mounted on the first area 4a1 of the die pad 4a is a vertical PN junction diode, and the PN junction diodes 2d and 2e mounted on the die pad 4b and the die pad 4c are both horizontal PN. It is a junction diode.
  • the leads 7d, 7e, and 7c are electrically connected to the PN junction diodes 2d, 2e on the upper surface of the PN junction diodes 2a, 2d, and 2e (the surface opposite to the mounting surface and facing the front of the paper in FIG. 2). It has been done.
  • the leads 7d, 7e, and 7c are all connected to the upper surfaces of the PN junction diodes 2a, 2d, and 2e, the leads 7d, 4b, and 4c are connected to the top surfaces of the PN junction diodes 2a, 2d, and 2e. There is no need to provide space for connecting 7e and 7c. Therefore, the area of the die pads 4a, 4b, and 4c can be suppressed, and the size of the semiconductor device 110 can be reduced.
  • FIG. 3 is a plan view showing the internal arrangement configuration of the semiconductor device according to the third embodiment of the present invention.
  • the semiconductor device 120 in the figure is equipped with three vertical PN junction diodes 2a, 2b, and 2c, to which leads 7a, 7b, and 7c are connected.
  • the semiconductor device 130 is mounted on the lead frame, the die pads 4a, 4b, 4c and the terminals 5, 6 are three-dimensionally deformed into an appropriate shape. Has the same electrical connection as. According to the semiconductor device 120 configured in this way, the same effect as that of the first embodiment can be expected.
  • FIG. 4 is a plan view showing the internal arrangement configuration of the semiconductor device according to the fourth embodiment of the present invention
  • FIG. 5 is a perspective view thereof.
  • the semiconductor device 130 in FIGS. 4 and 5 is equipped with one vertical PN junction diode 2a and two horizontal PN junction diodes 2d, 2e, and leads 7d, 2e thereof. 7e and 7c are connected.
  • the semiconductor device 130 is mounted in the lead frame package 10 (shown by the dotted line in FIG. 5)
  • the die pads 4a, 4b, 4c and the terminals 5, 6 are deformed into appropriate shapes.
  • the same electrical connection as the semiconductor device 110 of the second embodiment is made.
  • the space inside the package 10 is completely molded with an epoxy resin or the like, and when the lead frame corresponds to the lowermost surface of the package 10, the entire upper surface of the lead frame surface is molded, and the lead frame is the package 10.
  • both the upper and lower sides of the lead frame are molded.
  • each embodiment of the present invention includes other surface mount type, insert mount type, contact mount type, and the like. It can be provided in the form of being mounted on various IC packages.
  • the size of the package, the number of terminals to be mounted on the package, the terminal width, and the like are arbitrarily designed according to the application.
  • FIG. 6 is a side view showing the internal arrangement configuration of the semiconductor device according to the fifth embodiment of the present invention.
  • the semiconductor device 140 according to the present embodiment is characterized in that three vertical PN junction diodes 11, 12, and 13 are mounted so as to overlap each other in the thickness direction thereof, and is characterized in a plan view. Is arranged in the first area 4a1 on the die pad 4a, for example, like the vertical PN junction diode 2a shown in FIG.
  • the PN junction diodes 11, 12, and 13 all have the same structure, but the specific structure will be described by taking the PN junction diode 11 as an example.
  • the PN junction diode 11 includes a semiconductor body 11a made of p-type and n-type silicon (Si), a first electrode film 11b as an anode containing nickel (Ni) on the upper surface thereof, and nickel or titanium on the lower surface thereof. It has a second electrode film 11c as a cathode containing (Ti).
  • a wiring film 11d made of an aluminum-based metal film such as aluminum (Al), AlSi, and AlSiCu is provided on the first electrode film 11b.
  • a passivation film 11e made of silicon dioxide (SiO 2 ) or silicon nitride (SiN) and a polyimide film 11f covering the passivation film 11e are provided.
  • a passivation film 11e made of silicon dioxide (SiO 2 ) or silicon nitride (SiN) and a polyimide film 11f covering the passivation film 11e are provided.
  • Each of these components is formed by a known semiconductor manufacturing technique such as film formation or etching.
  • PN junction diodes 11, 12, and 13 having the same structure are laminated on the same die pad.
  • the electrode films facing each other are electrically connected in series via solder, and one end of the lead 7 is fixed to the wiring film 13d of the PN junction diode 13 and connected to the terminal 6.
  • the second electrode film 11c of the PN junction diode 11 is directly connected to the terminal 5.
  • the surfaces of the wiring films 11d, 12d, 13d and the second electrode films 11c, 12c, 13c may be made of gold (Au) or lead (Pd) in order to facilitate connection with each other by soldering. It is possible.
  • the semiconductor device 140 configured in this way, not only the same effect as that of the first embodiment can be expected, but also the heat generated from the Schottky barrier diode 3 is laminated via the die pad 4a3. It can be transmitted to the PN junction diodes 11, 12, and 13 in sequence. Therefore, the PN junction diodes 11, 12, and 13 having negative temperature characteristics are effectively heated, and the overcurrent can be conducted more reliably.
  • FIG. 9 is a schematic circuit configuration diagram of the semiconductor device according to the sixth embodiment of the present invention.
  • the semiconductor device 150 of the present embodiment has a plurality of PN junction diodes 2a, 2b, 2c connected in series, similar to the schematic circuit configuration of the semiconductor device 100 shown in FIG.
  • the semiconductor device 150 of the present embodiment further includes a synchronous rectification MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) 14 in place of the Schottky barrier diode 3 in FIG.
  • MOSFET Metal-Oxide-Semiconductor Field Effect Transistor
  • the series connection or the like is performed so that the total value of the divided voltage (forward voltage value) of any number (1 or 2 or more) of PN junction diodes is larger than the forward voltage value of one MOSFET.
  • the PN junction diode is conductive only when an overcurrent is generated, and only the MOSFET can be operated during normal operation. Therefore, if the forward voltage value when there is one PN junction diode is larger than the forward voltage value when there is one MOSFET 14, the number of PN junction diodes may be one. That is, in the present embodiment, the number of PN junction diodes is not limited to the configuration shown in FIG. When connecting only one PN junction diode, connect the one PN junction diode in the same way as the PN junction diode 2a in FIG. 9 on the die pad 4a common to the synchronous rectification MOSFET 14. It is desirable to configure it so that it is mounted.
  • the one PN junction diode and the synchronous rectifying MOSFET 14 may be configured to be mounted on separate thermally connected die pads.
  • the semiconductor device 150 having improved durability against overcurrent of the synchronous rectification MOSFET is realized as in the above-described embodiment.
  • the material of the synchronous rectification MOSFET 14 can be composed of a material containing silicon carbide (SiC) or gallium nitride (GaN), as well as gallium oxide having a larger wide bandgap characteristic. By being composed of oxide semiconductors containing (Ga 2 O 3 ), it becomes a high-performance and compact semiconductor device.
  • the above-mentioned semiconductor device of the present invention can be applied to a power conversion device such as an inverter or a converter in order to exert the above-mentioned functions. More specifically, it is applied as a diode built in an inverter or converter by combining it with a switching element such as a thyristor, a power transistor, an IGBT (Insulated Gate Bipolar Transistor), or a MOSFET for synchronous rectification illustrated in FIG. be able to.
  • FIG. 10 is a block configuration diagram showing an example of a control system using a semiconductor device according to an embodiment of the present invention
  • FIG. 11 is a circuit diagram of the control system, which is particularly suitable for mounting on an electric vehicle. It is a circuit diagram of the control system.
  • the control system 500 includes a battery (power supply) 501, a boost converter 502, a step-down converter 503, an inverter 504, a motor (drive target) 505, and a drive control unit 506, which are mounted on an electric vehicle. It becomes.
  • the battery 501 is composed of a storage battery such as a nickel hydrogen battery or a lithium ion battery, and stores electric power by charging at a power supply station or regenerating energy during deceleration, and is required for the operation of the traveling system and the electrical system of an electric vehicle. It can output a DC voltage.
  • the boost converter 502 is a voltage converter equipped with, for example, a chopper circuit, and boosts a DC voltage of, for example, 200V supplied from the battery 501 to, for example, 650V by the switching operation of the chopper circuit, and outputs it to a traveling system such as a motor. be able to.
  • the step-down converter 503 is also a voltage converter equipped with a chopper circuit, but by stepping down the DC voltage of, for example, 200V supplied from the battery 501 to, for example, about 12V, a power window, power steering, or an in-vehicle electric device can be used. It can be output to the electrical system including.
  • the inverter 504 converts the DC voltage supplied from the boost converter 502 into a three-phase AC voltage by switching operation and outputs it to the motor 505.
  • the motor 505 is a three-phase AC motor that constitutes the traveling system of an electric vehicle. It is rotationally driven by the three-phase AC voltage output from the inverter 504, and the rotational driving force is shown via a transmission or the like (not shown) for the wheels of the electric vehicle. Communicate to.
  • the drive control unit 506 has the function of a controller equipped with a calculation unit such as a CPU (Central Processing Unit) and a data storage unit such as a memory, and generates a control signal using the input measurement signal to the inverter 504. By outputting as a feedback signal, the switching operation by the switching element is controlled.
  • a calculation unit such as a CPU (Central Processing Unit)
  • a data storage unit such as a memory
  • the AC voltage applied to the motor 505 by the inverter 504 is instantaneously corrected, so that the operation control of the electric vehicle can be accurately executed, and the safe and comfortable operation of the electric vehicle is realized. It is also possible to control the output voltage to the inverter 504 by giving the feedback signal from the drive control unit 506 to the boost converter 502.
  • FIG. 11 is a circuit configuration excluding the step-down converter 503 in FIG. 10, that is, a circuit configuration showing only the configuration for driving the motor 505.
  • the semiconductor device of the present invention is used for switching control by being adopted in a boost converter 502 and an inverter 504, for example, as a Schottky barrier diode.
  • the boost converter 502 is incorporated in a chopper circuit to perform chopper control
  • the inverter 504 is incorporated in a switching circuit including an IGBT to perform switching control.
  • a calculation unit 507 composed of a CPU (Central Processing Unit) and a storage unit 508 composed of a non-volatile memory are provided in the drive control unit 506.
  • the signal input to the drive control unit 506 is given to the calculation unit 507, and a feedback signal for each semiconductor element is generated by performing a programmed calculation as necessary.
  • the storage unit 508 temporarily holds the calculation result by the calculation unit 507, stores the physical constants and functions required for drive control in the form of a table, and outputs them to the calculation unit 507 as appropriate.
  • a known configuration can be adopted for the calculation unit 507 and the storage unit 508, and the processing capacity thereof and the like can be arbitrarily selected.
  • elements such as diodes and switching elements such as thyristors, power transistors, IGBTs, and MOSFETs are used for the switching operation of the boost converter 502, the step-down converter 503, and the inverter 504. Used.
  • gallium oxide (Ga 2 O 3 ), particularly corundum type gallium oxide ( ⁇ -Ga 2 O 3 ) as the material for these semiconductor devices the switching characteristics are significantly improved. Further, by applying the semiconductor device or the like according to the present invention, extremely good switching characteristics can be expected, and further miniaturization and cost reduction of the control system 500 can be realized.
  • each of the boost converter 502, the step-down converter 503, and the inverter 504 can be expected to have the effect of the present invention, and any one of them, any combination of two or more, or a form including the drive control unit 506 is also included.
  • the effect of the present invention can be expected in any of the above.
  • the control system 500 described above can be applied not only to the control system of an electric vehicle by applying the semiconductor device of the present invention, but also to a control system for all purposes such as stepping up / down the power from a DC power source and converting power from DC to AC. It is possible to apply to. It is also possible to use a power source such as a solar cell as the battery.
  • FIG. 12 is a block configuration diagram showing another example of a control system using the semiconductor device according to the embodiment of the present invention
  • FIG. 13 is a circuit diagram of the control system, which is an infrastructure device operated by power from an AC power source. It is a circuit diagram of a control system suitable for mounting on a home appliance or the like.
  • the control system 600 inputs power supplied from an external, for example, a three-phase AC power supply (power supply) 601 and includes an AC / DC converter 602, an inverter 604, and a motor (drive target) 605. It has a drive control unit 606, which can be mounted on various devices (described later).
  • the three-phase AC power source 601 is, for example, a power generation facility of an electric power company (thermal power plant, hydropower plant, geothermal power plant, nuclear power plant, etc.), and its output is supplied as an AC voltage while being stepped down via a substation. To. Further, it is installed in a building or a nearby facility in the form of a private power generator or the like and is supplied by a power cable.
  • the AC / DC converter 602 is a voltage converter that converts AC voltage to DC voltage, and converts 100V or 200V AC voltage supplied from the three-phase AC power supply 601 to a predetermined DC voltage. Specifically, it is converted into a commonly used desired DC voltage such as 3.3V, 5V, or 12V by voltage conversion. When the drive target is a motor, conversion to 12V is performed. It is also possible to use a single-phase AC power supply instead of the three-phase AC power supply. In that case, if the AC / DC converter has a single-phase input, the same system configuration can be obtained.
  • the inverter 604 converts the DC voltage supplied from the AC / DC converter 602 into a three-phase AC voltage by switching operation and outputs it to the motor 605.
  • the form of the motor 604 differs depending on the control target, but when the control target is a train, it drives wheels, in the case of factory equipment, it drives pumps and various power sources, and in the case of home appliances, it drives compressors, etc. It is a three-phase AC motor, which is rotationally driven by the three-phase AC voltage output from the inverter 604, and transmits the rotational driving force to a drive target (not shown).
  • the inverter 604 is no longer required for the control system 600, and as shown in FIG. 12, a DC voltage is supplied from the AC / DC converter 602 to the drive target.
  • a DC voltage of 3.3 V is supplied to a personal computer or the like, and a DC voltage of 5 V is supplied to an LED lighting device or the like.
  • the drive control unit 606 uses various sensors (not shown), measured values such as the rotation speed and torque of the drive target, the temperature and flow rate of the surrounding environment of the drive target, etc. to measure these measurement signals, and these measurement signals are input to the drive control unit 606. At the same time, the output voltage value of the inverter 604 is also input to the drive control unit 606. Based on these measurement signals, the drive control unit 606 gives a feedback signal to the inverter 604 and controls the switching operation by the switching element. As a result, the AC voltage applied to the motor 605 by the inverter 604 is instantaneously corrected, so that the operation control of the drive target can be accurately executed, and the stable operation of the drive target is realized. Further, as described above, when the drive target can be driven by a DC voltage, it is also possible to perform feedback control of the AC / DC converter 602 instead of the feedback to the inverter.
  • FIG. 13 shows the circuit configuration of FIG.
  • the semiconductor device of the present invention is used for switching control by being adopted in an AC / DC converter 602 and an inverter 604, for example, as a Schottky barrier diode.
  • an AC / DC converter 602 for example, a Schottky barrier diode having a circuit configuration in a bridge shape is used, and DC conversion is performed by converting the negative voltage component of the input voltage into a positive voltage and rectifying it.
  • switching control is performed by being incorporated in a switching circuit in the IGBT.
  • An inductor (coil, etc.) is interposed between the three-phase AC power supply 601 and the AC / DC converter 602 to stabilize the current, and a capacitor (electrolytic capacitor) is placed between the AC / DC converter 602 and the inverter 604. Etc.) are intervened to stabilize the voltage.
  • a calculation unit 607 consisting of a CPU and a storage unit 608 consisting of a non-volatile memory are provided in the drive control unit 606.
  • the signal input to the drive control unit 606 is given to the calculation unit 607, and a feedback signal for each semiconductor element is generated by performing a programmed calculation as needed.
  • the storage unit 608 temporarily holds the calculation result by the calculation unit 607, stores the physical constants and functions required for drive control in the form of a table, and outputs them to the calculation unit 607 as appropriate.
  • a known configuration can be adopted for the calculation unit 607 and the storage unit 608, and the processing capacity thereof and the like can be arbitrarily selected.
  • the rectifying operation and switching operation of the AC / DC converter 602 and the inverter 604 are performed by diodes, thyristors, which are switching elements, and power transistors. , IGBT, MOSFET, etc. are used.
  • gallium oxide (Ga 2 O 3 ), particularly corundum type gallium oxide ( ⁇ -Ga 2 O 3 ), as the material for these semiconductor devices the switching characteristics are improved. Further, by applying the semiconductor device according to the present invention, extremely good switching characteristics can be expected, and further miniaturization and cost reduction of the control system 600 can be realized.
  • each of the AC / DC converter 602 and the inverter 604 can be expected to have the effect of the present invention, and the effect of the present invention can be expected in any one or combination of these, or in any form including the drive control unit 606. Can be expected.
  • the motor 605 is illustrated as a drive target in FIGS. 12 and 13, the drive target is not necessarily limited to those that operate mechanically, and many devices that require an AC voltage can be targeted.
  • the control system 600 it can be applied as long as the drive target is driven by inputting power from an AC power source, and infrastructure equipment (for example, power equipment such as buildings and factories, communication equipment, traffic control equipment, water and sewage treatment). It can be installed for drive control of equipment such as equipment, system equipment, labor-saving equipment, trains, and home appliances (for example, refrigerators, washing machines, personal computers, LED lighting equipment, video equipment, audio equipment, etc.). can.
  • only one PN junction diode is directly mounted on a die pad common to the Schottky barrier diode, but two or three PN junction diodes are used. It is also possible to place the diode in a plane on a die pad common to the Schottky barrier diode, which can further improve the durability against overcurrent and facilitate the design of the die pad. If the Schottky barrier diode and multiple PN junction diodes are all mounted on a common die pad, only one die pad is required.
  • the die pad on which the PN junction diode and the Schottky barrier diode are placed in common is preferably made of the same member, but it does not have to be the same member as long as the thermal connection is sufficiently made. Specifically, even if the PN junction diode and the Schottky barrier diode are mounted on different die pads, these two die pads may be thermally connected by a connecting member having high thermal conductivity. Or, when the two die pads and the connecting member are all made of the same material (for example, copper), the same effect as when they are integrally formed can be expected.
  • the number of PN junction diodes connected in series is not limited to three, and the relationship between the Schottky barrier diode used and the forward voltage of the PN junction diode (Fig. 8), surge withstand voltage, reverse withstand voltage, etc. By considering it, any number can be set. In this case as well, it is necessary to make the total withstand voltage of the plurality of PN junction diodes larger than the withstand voltage of the Schottky barrier diode, but it is preferable that the difference between the withstand voltage is small, and the withstand voltage of both is almost the same. It is preferable that the setting is as follows.
  • the size and shape of the die pad on the semiconductor device are not limited to those shown in the figure, and a Schottky barrier diode or a PN junction diode may be placed on any die pad as long as the durability against overcurrent can be maintained. ..
  • multiple PN junction diodes can be connected not only electrically by soldering or wire bonding, but also by ribbon wire or copper clip.
  • both the total withstand voltage of the plurality of PN junction diodes and the withstand voltage of the Schottky barrier diode are designed to be smaller than the withstand voltage of the switching element connected in parallel with them. Is preferable.
  • MOSFET Metal-Oxide-Semiconductor Field Effect Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

小型化や高密度化を図りながら過電流への耐久性を向上させることのできる半導体装置を提供する。本発明の半導体装置は、負の温度特性を備え直列接続される複数のPN接合ダイオードと、正の温度特性を備え前記複数のPN接合ダイオードと並列接続されるショットキーバリアダイオードと、前記複数のPN接合ダイオードの少なくとも一つと前記ショットキーバリアダイオードを共通に載置するダイパッドとを有するものである。

Description

半導体装置
　本発明は半導体装置に係り、特に過電流への耐久性を向上させることのできる半導体装置に関する。
　近年、半導体装置はあらゆる分野の製品に適用され、それに伴い、複数の半導体素子を用いることで対象製品の複雑な機能を実現することができるようになっている。このような半導体装置の多くは、外部電源から入力される電力を変換して所定の電流や電圧を対象製品に供給するためのスイッチング機能を備えている。そして、半導体素子内や回路内に過電流対策用の構造を備えることで、対象製品を過電流から保護することが可能である。
　例えば特許文献1の図15には、直列接続された3個のPN接合ダイオードをショットキーバリアダイオードと並列接続した半導体装置が開示されている。一般的にショットキーバリアダイオードの順方向電圧はPN接合ダイオードの順方向電圧よりも大きい。そのため、ショットキーバリアダイオードとPN接合ダイオードが各1個ずつ並列接続されている場合には、通常動作時にはPN接合ダイオードに順方向の電流が流れる。しかし、直列接続された3個のPN接合ダイオードのトータルの順方向電圧を1個のショットキーバリアダイオードの順方向電圧よりも高く設定しておくことで、サージ電流などの過電流が発生した場合にのみPN接合ダイオードを通じて導通させることができ、結果としてショットキーバリアダイオードが過電流から保護される。
特開2012-248736号公報
　ショットキーバリアダイオードやPN接合ダイオードが共に正の温度特性を備えたものである場合には、高温になるに従って各ダイオードの順方向電流が流れにくくなる。特許文献1の場合、特許文献１の図1や図18に示されるように、PN接合ダイオードとショットキーバリアダイオードは別々のダイパッド上に載置されることで、互いの熱的干渉を防ぐことが可能となり、PN接合ダイオードがショットキーバリアダイオードの発熱の影響を受けて加熱してしまうことが抑制される。PN接合ダイオードの順方向電流の特性を維持することで、所定値以上の過電流を導通する機能を保つことができる。
　しかし、半導体装置の小型化や高密度化のニーズに対して、熱的に独立したダイパッドを限られた実装面上に多数製作するのは好ましいことではない。これは、搭載される半導体素子の個数が多いパワー半導体にあっては特に顕著な問題となる。また、特に酸化ガリウム等のパワー半導体においては、特許文献１に記載のような構成を用いた場合であっても、過電流対策が十分に満足できるものではなく、さらに、実装時の放熱性が十分に確保できない等の課題もあった。
　そこで本発明は、小型化や高密度化を図りながら過電流への耐久性を向上させることのできる半導体装置の提供を目的とするものである。
　本発明の一態様は、負の温度特性を備え直列接続される複数のPN接合ダイオードと、正の温度特性を備え前記複数のPN接合ダイオードと並列接続されるショットキーバリアダイオードと、前記複数のPN接合ダイオードの少なくとも一つと前記ショットキーバリアダイオードを共通に載置するダイパッドと、を有する半導体装置である。
　また、本発明の一態様は、負の温度特性を備え直列接続される複数のPN接合ダイオードと、正の温度特性を備え前記複数のPN接合ダイオードと並列接続されるショットキーバリアダイオードと、前記複数のPN接合ダイオードを載置する複数の第1のダイパッド部と、前記ショットキーバリアダイオードを載置する第2のダイパッド部とを備え、前記第1のダイパッド部の少なくとも一つと前記第2のダイパッド部が熱的に接続されてなる半導体装置である。
　上述のように構成された半導体装置によれば、ショットキーバリアダイオードから発生する熱がダイパッド（ダイパッド部）を介してPN接合ダイオードに伝わり、PN接合ダイオードは負の温度特性を持つため、温度上昇により電流が流れ易くなる。したがって、サージ電流などの過電流に対してPN接合ダイオードの順方向への導電特性を維持向上することが可能となり、小型化や高密度化を図りながら過電流への耐久性を向上させることのできる半導体装置が提供される。
本発明の第1実施形態に係る半導体装置の内部配置構成を示す平面図。 本発明の第2実施形態に係る半導体装置の内部配置構成を示す平面図。 本発明の第3実施形態に係る半導体装置の内部配置構成を示す平面図。 本発明の第4実施形態に係る半導体装置の内部配置構成を示す平面図。 本発明の第4実施形態に係る半導体装置の内部配置構成を示す斜視図。 本発明の第5実施形態に係る半導体装置の内部配置構成を示す側面図。 本発明の第1実施形態に係る半導体装置を示す概略回路構成図。 本発明の半導体装置の動作を説明するためのI-V曲線を示すグラフ。 本発明の第6実施形態に係る半導体装置を示す概略回路構成図。 本発明の実施形態に係る半導体装置を採用した制御システムの一例を示すブロック構成図。 本発明の実施形態に係る半導体装置を採用した制御システムの一例を示す回路図。 本発明の実施形態に係る半導体装置を採用した制御システムの他の例を示すブロック構成図。 本発明の実施形態に係る半導体装置を採用した制御システムの他の例を示す回路図。
　以下、本発明の実施形態に係る半導体装置について、図面を参照しながら説明する。
　図1は、本発明の第1の実施形態に係る半導体装置の内部配置構成を示す平面図である。同図において半導体装置100は、半導体素子からなる3個の縦型PN接合ダイオード2a, 2b, 2cと1個のショットキーバリアダイオード3とを備えている。また、PN接合ダイオード2aとショットキーバリアダイオード3は共通のダイパッド4aに載置され、PN接合ダイオード2bとPN接合ダイオード2cは、それぞれダイパッド4bおよびダイパッド4Cに載置されている。
　半導体装置100にはさらに、外部との電力の入出力を行うための端子5, 6を備えている。端子5, 6の端縁（図1において端子5の紙面最上部の領域と、端子6の紙面最下部の領域）はセラミックパッケージから露出し、回路基板などに接続される。
　ここで、端子5はダイパッド4aと同一部材により一体的に製作されている。すなわち、点線で示されるように、ダイパッド4aは同一部材からなる2つのエリアを有し、第1エリア（第1パッド部）4a1にはPN接合ダイオード2aが載置され、第2エリア（第2パッド部）4a2にはショットキーバリアダイオード3が載置されている。また、ダイパッド4bとダイパッド4cは、端子5, 6とは互いに電気的および熱的な影響を受けないよう、端子5, 6とは離間した別体構造として構成されている。なお、ダイパッド4a, 4b, 4cは熱伝導性の高い材料（例えば銅）で製作される。
　また、PN接合ダイオード2a, 2b, 2cはダイパッド4a, 4b, 4cおよびリード7a, 7b, 7cを介して電気的な接続がなされており、PN接合ダイオード2a, 2b, 2cは端子5, 6を両端として直列接続されるよう構成されている。一方、ショットキーバリアダイオード3はリード8を介して端子6と接続されており、端子5, 6を両端とした電気的な導通が行われるとともに、直列接続された3個のPN接合ダイオード2a, 2b, 2cに対して並列接続されるよう構成されている。
　図7は、図1に示された半導体装置100の概略回路構成であり、PN接合ダイオード2a, 2b, 2cおよびショットキーバリアダイオード3が搭載されるダイパッド4a, 4b, 4cを回路図中に重畳して示したものである。図7に示された回路構成を、過電流保護機能を搭載したショットキーバリアダイオードとして捉えることで、インバータ、コンバータ、整流機器など、ショットキーバリアダイオードを用いた既存の製品に本実施形態の半導体装置100を適用することができる。
　本実施形態では、少なくとも過電流の条件下で負の温度特性を有するPN接合ダイオード、すなわち、温度の上昇に伴い電気抵抗値が減少する特性を持つPN接合ダイオードが用いられる。この場合、例えばSiを含有したPN接合ダイオードが好ましい。また、PN接合に係るP層とN層の間にi層を介在させたPiNダイオードを用いることも可能であり、これによって耐圧の向上を図ることができる。
　一方、本実施形態では、少なくとも過電流の条件下で正の温度特性を有するショットキーバリアダイオード、すなわち、温度の上昇に伴い電気抵抗値が増加する特性を持つショットキーバリアダイオードが用いられる。この場合、例えば酸化ガリウム（Ga2O3）を含有したショットキーバリアダイオードが好ましく、特にショットキーバリアダイオードのスイッチング特性の観点からは、コランダム型酸化ガリウム（α-Ga2O3）を用いるのが好ましい。また、酸化ガリウムを含む混晶を含有したショットキーバリアダイオードも好ましく、特にアルミニウム（Al）やインジウム（In）との混晶を含有したショットキーバリアダイオードが好ましい。
　PN接合ダイオード2a, 2b, 2cの個々の順方向電圧は、ショットキーバリアダイオード3の順方向電圧よりも低いが、PN接合ダイオード2a, 2b, 2cを直列接続した場合の順方向電圧、すなわちPN接合ダイオード2a, 2b, 2cの個々の順方向電圧の和は、ショットキーバリアダイオード3の順方向電圧よりも高くなるように設定されている。例えば、PN接合ダイオード2a, 2b, 2cの個々の順方向電圧として0.7V、ショットキーバリアダイオード3の順方向電圧として1.5Vのものを用いている。
　そして、半導体装置100は、図示しないセラミックパッケージ内に収納されるなどの形態で実用に供され、例えば各種パワーデバイスに搭載されるパワー半導体装置として利用される。
　上記のように構成された本発明の第1実施形態に係る半導体装置1の動作について図8のI-V特性グラフを参照しながら説明する。
　順方向電圧0.7VのPN接合ダイオード1個と、順方向電圧1.5Vのショットキーバリアダイオード1個とを並列接続した場合には、順方向のバイアス電圧が0.7Vの状態でPN接合ダイオードに電流が流れてしまい、1.5V以上で動作するショットキーバリアダイオードには電流が流れない。また同様に、順方向電圧0.7VのPN接合ダイオード2個直列接続し、順方向電圧1.5Vのショットキーバリアダイオード1個を並列接続した場合にも、電圧が1.4Vの状態でPN接合ダイオードに電流が流れてしまい、ショットキーバリアダイオードが動作しない。
　これに対して、順方向電圧0.7VのPN接合ダイオード3個を直列接続し、順方向電圧1.5Vのショットキーバリアダイオード1個を並列接続した場合には、電圧が1.5Vの状態でショットキーバリアダイオードに電流が流れるため、全体として2.1Vの順方向電圧を持つ3個直列のPN接合ダイオードに電流が流れることはない。つまり、ショットキーバリアダイオード1個の順方向電圧値よりも、任意数のPN接合ダイオードのそれぞれ分圧の合計値が大きくなるように直列接続しておくことで、直列接続されたPN接合ダイオードには過電流発生時のみ導通し、通常動作時にはショットキーバリアダイオードのみ動作させることができる。
　第1実施形態に係る半導体装置100においては、PN接合ダイオード2a, 2b, 2cのそれぞれの順方向電圧の和（0.7V+0.7V+0.7V=2.1V）がショットキーバリアダイオード3の順方向電圧（1.5V）より大きいことから、通常動作時にはショットキーバリアダイオード3にのみ電流が流れ、端子5, 6間での導通がなされる。
　一方、サージ電流などの過電流が流れた場合には、瞬間的に高電圧（2.1Vを大きく超える電圧）が発生するが、この場合にはショットキーバリアダイオード3に並列接続された3個のPN接合ダイオード2a, 2b, 2cがこの過電流を導通することができる。すなわち、直列接続された3個のPN接合ダイオード2a, 2b, 2cは、過電流が発生した場合にのみ順方向電流を導通するよう設計されることで、過電流によるショットキーバリアダイオード3の破損を防止することが可能となる。
　さらに本実施形態においては、ショットキーバリアダイオード3は正の温度特性を持つことから、高温になるにつれて順方向電圧が大きくなり、電流が流れにくくなる。これは、図8において破線で示される線の傾きが徐々に水平方向に近くなる（徐々に寝てくる）ことを意味する。一方、PN接合ダイオード2a, 2b, 2cは負の温度特性を持つことから、高温になるにつれて順方向電圧が小さくなり、電流が流れ易くなる。これは、図8において実線で示される線の傾きが徐々に垂直方向に近くなる（徐々に起きてくる）ことを意味する。また、PN接合ダイオード2aとショットキーバリアダイオード3は共通のダイパッド4aに載置されているため、ショットキーバリアダイオード3から発生した熱がPN接合ダイオード2aに伝わることで、PN接合ダイオード2aの順方向電圧がより小さくなり、PN接合ダイオードとショットキーバリアダイオードとを別々のダイパッドに載置した場合と比較して、より多くの電流を導通することができる状態となる。したがって、直列接続されたPN接合ダイオード2a, 2b, 2c は、個々のPN接合ダイオード2a, 2b, 2cの設計時の順方向電圧の和よりも低い順方向電圧を持つこととなり、発生した過電流を確実に導通させることが可能となる。
　なお、直列接続されたPN接合ダイオード2a, 2b, 2cの逆方向耐圧の和がショットキーバリアダイオード3の逆方向耐圧と同等以上に設定されることが好ましい。例えば、ショットキーバリアダイオード3の逆方向耐圧が600Vの場合には、PN接合ダイオード2a, 2b, 2cの個々の逆方向耐圧として200V以上のものを用いる。
　このように動作する本実施形態の半導体装置100によれば、ショットキーバリアダイオードから発生する熱がダイパッド（ダイパッド部）を介してPN接合ダイオードに伝わる。PN接合ダイオードは負の温度特性を持つため、サージ電流などの過電流に対してPN接合ダイオードの順方向への導電特性を維持向上することが可能となる。したがって、小型化や高密度化を図りながら過電流への耐久性を向上させることのできる半導体装置が提供される。
　なお、半導体装置をパワーデバイスに適用する場合にはバンドギャップ特性の優れた半導体素子を用いるのが好ましい。本実施形態においては、ショットキーバリアダイオード3が炭化ケイ素（SiC）や窒化ガリウム（GaN）を含むもので構成することができるが、より大きなワイドバンドギャップ特性を持つ酸化ガリウム（Ga2O3）を含む酸化物半導体で構成されることで高性能かつコンパクトな半導体装置となる。さらに、本実施形態においては、PN接合ダイオード2aとショットキーバリアダイオード3は共通のダイパッド4aに載置されているため、ショットキーバリアダイオード３の放熱性をより向上させることができ、特に、熱伝導性の低い酸化ガリウムまたはその混晶を含む半導体を用いた場合であっても、ショットキーダイオード３の性能をより発現しやすい半導体装置となる。このように、ＰN接合ダイオードとショットキーバリアダイオードを共通のダイパッド（ダイパッド部）に載置することで、ダイパッド（ダイパッド部）を介してPN接合ダイオードを昇温しやすいことから過電流に対する耐性がより向上した半導体装置となる。
　なお、PN接合ダイオードの動作温度については適用用途等に応じて適宜設計することが可能であるが、例えば１７５℃以下の動作温度となるように構成されることが好ましい。
　以下、本発明に係る他の実施形態について説明する。なお、以下の説明において第1実施形態もしくは他の実施形態との間で同一構成要素がある場合には同一符号を付して重複する説明を省略する。
　図2は、本発明の第2実施形態に係る半導体装置の内部配置構成を示す平面図である。同図における半導体装置110は、図1の半導体装置100のものとは異なるPN接合ダイオード2d, 2eを搭載している。すなわち、ダイパッド4aの第1エリア4a1上に載置されたPN接合ダイオード2aは縦型PN接合ダイオードであり、ダイパッド4b上およびダイパッド4c上に載置されたPN接合ダイオード2d, 2eは共に横型PN接合ダイオードである。そして、リード7d, 7e, 7cはPN接合ダイオード2a, 2d, 2eの上面（載置面と反対の面で、図2の紙面手前を向く面）においてPN接合ダイオード2d, 2eと電気的接続がなされている。
　このように構成された半導体装置110によれば、リード7d, 7e, 7cはいずれもPN接合ダイオード2a, 2d, 2eの上面に接続されることから、ダイパッド4a, 4b, 4c上にリード7d, 7e, 7cを接続するためのスペースを設ける必要がなくなる。よって、ダイパッド4a, 4b, 4cの面積を抑制できるとともに、半導体装置110の小型化に寄与する。
　図3は、本発明の第3実施形態に係る半導体装置の内部配置構成を示す平面図である。同図における半導体装置120は、図1の半導体装置100と同様に、3個の縦型PN接合ダイオード2a, 2b, 2cを搭載し、これらにリード7a, 7b, 7cが接続されている。また、半導体装置130をリードフレームに搭載することを前提として、ダイパッド4a, 4b, 4cおよび端子5, 6を三次元的に適切な形状に変形しているが、第1実施形態の半導体装置100と同じ電気接続がなされている。このように構成された半導体装置120によれば、第1実施形態と同様の効果を期待することができる。
　図4は、本発明の第4実施形態に係る半導体装置の内部配置構成を示す平面図であり、図5はその斜視図である。図4および図5における半導体装置130は、図2の半導体装置110と同様に、1個の縦型PN接合ダイオード2aおよび2個の横型PN接合ダイオード2d, 2eを搭載し、これらにリード7d, 7e, 7cが接続されている。また、半導体装置130をリードフレームのパッケージ10（図5中に点線で示す）内に搭載することを前提として、ダイパッド4a, 4b, 4cおよび端子5, 6を適切な形状に変形しているが、第2実施形態の半導体装置110と同じ電気接続がなされている。なお、パッケージ10内の空間はエポキシ樹脂などにより完全にモールドされるのが好ましく、リードフレームがパッケージ10の最下面に相当する場合にはリードフレーム面より上側が全てモールドされ、リードフレームがパッケージ10の中間高さ付近にある場合にはリードフレームの上下両側が全てモールドされるのが好ましい。本実施形態においては、PN接合ダイオード2a, 2d, 2e、ショットキーバリアダイオード3、ダイパッド4a, 4b, 4c、リード7d, 7e, 7c, 8の全てと端子5, 6（パッケージ10の外部に露出し基板へのマウントに供される部分を除く）が、パッケージ10内で一体的にモールドされる。このように構成された半導体装置130によれば、第2実施形態と同様の効果を期待することができる。
　なお、パッケージ10はここでは表面実装型の一種であるSOP（Small Outline Package）型を示したが、本発明の各実施形態はこれ以外の表面実装型や挿入実装型、あるいは接触実装型などの各種ICパッケージに搭載する形態で提供することができる。また、パッケージのサイズや、パッケージに搭載する際の端子数や端子幅などは、適用用途に応じて任意に設計される。
　図6は、本発明の第5実施形態に係る半導体装置の内部配置構成を示す側面図である。本実施形態に係る半導体装置140は、3個の縦型PN接合ダイオード11, 12, 13がその厚み方向に重なるように載置されている状態を特徴とするものであり、平面視した場合には例えば図1に示した縦型PN接合ダイオード2aと同じようにダイパッド4a上の第1エリア4a1内に配置されている。PN接合ダイオード11, 12, 13は全て同一構造からなるが、PN接合ダイオード11を例に挙げて具体的な構造を説明する。
　PN接合ダイオード11は、p型およびn型のシリコン（Si）からなる半導体本体11aを備え、その上面にはニッケル（Ni）を含有するアノードとしての第1電極膜11b、下面にはニッケルもしくはチタン（Ti）を含有するカソードとしての第2電極膜11cを有する。第1電極膜11bの上にはアルミニウム（Al）、AlSi、AlSiCuなどのアルミニウム系金属膜からなる配線膜11dが設けられている。また、PN接合ダイオード11の上面保護膜として、二酸化ケイ素（SiO2）や窒化ケイ素（SiN）からなるパッシベーション膜11eと、パッシベーション膜11eを覆うポリイミド膜11fを備えている。これら各構成要素は、成膜やエッチングなどの公知の半導体製造技術によって形成される。
　そして、同じ構造の3つのPN接合ダイオード11, 12, 13が同一ダイパッド上に積層される。この際、互いに対向する電極膜がはんだを介して電気的に直列接続され、またPN接合ダイオード13の配線膜13dにはリード7の一端が固定されて端子6と接続される。またPN接合ダイオード11の第2電極膜11cは端子5に直接接続される。なお、配線膜11d, 12d, 13dと第2電極膜11c, 12c, 13cは互いにはんだによる接続を容易とするために、その表面を金（Au）や鉛（Pd）からなる層とすることも可能である。
　このように構成された半導体装置140によれば、第1実施形態と同様の効果を期待することができるだけでなく、ショットキーバリアダイオード3から発生する熱をダイパッド4aを介して、積層される3個のPN接合ダイオード11, 12, 13に順次伝えることができる。そのため、負の温度特性を有するPN接合ダイオード11, 12, 13が効果的に加熱され、より確実に過電流を導通させることができるようになる。
　図9は、本発明の第6実施形態に係る半導体装置の概略回路構成図である。本実施形態の半導体装置150は、図7に示された半導体装置100の概略回路構成と同様に、直列接続される複数のPN接合ダイオード2a, 2b, 2cを有する。本実施形態の半導体装置150はさらに、図7におけるショットキーバリアダイオード3に代えて、同期整流用MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）14を備えている。本実施形態においては、ＭＯＳＦＥＴ１個の順方向電圧値よりも、任意数（１または２以上）のPN接合ダイオードのそれぞれ分圧（順方向電圧値）の合計値が大きくなるように直列接続等しておくことで、PN接合ダイオードには過電流発生時のみ導通し、通常動作時にはＭＯＳＦＥＴのみ動作させることができる。そのため、ＭＯＳＦＥＴ１４が１個の場合の順方向電圧値よりも、PN接合ダイオードが１個の場合の順方向電圧値が大きい場合には、ＰＮ接合ダイオードは１個であってもよい。すなわち、本実施形態において、ＰＮ接合ダイオードの数は図９に示す構成に限定されるものではない。なお、PN接合ダイオードを1個だけ接続する場合には、当該1個のPN接合ダイオードを図9中のPN接合ダイオード2aと同様に接続することで、同期整流用MOSFET14と共通のダイパッド4a上に搭載されるように構成するのが望ましい。もしくは、当該1個のPN接合ダイオードと同期整流用MOSFET14とが、熱的に接続された別々のダイパッド上にそれぞれ搭載されるように構成してもよい。このような回路構成とすることにより、上述した実施形態と同様に、同期整流用MOSFETの過電流への耐久性向上が図られた半導体装置150が実現する。なお、同期整流用MOSFET14の材料としては、ショットキーバリアダイオード3と同様に、炭化ケイ素（SiC）や窒化ガリウム（GaN）を含むもので構成できることはもちろん、より大きなワイドバンドギャップ特性を持つ酸化ガリウム（Ga2O3）を含む酸化物半導体で構成されることで高性能かつコンパクトな半導体装置となる。
　上述した本発明の半導体装置は、上記した機能を発揮させるべく、インバータやコンバータなどの電力変換装置に適用することができる。より具体的には、インバータやコンバータに内蔵されるダイオードとして、スイッチング素子であるサイリスタ、パワートランジスタ、IGBT（Insulated Gate Bipolar Transistor）あるいは図9に例示した同期整流用MOSFETと組合わせるなどして適用することができる。図10は、本発明の実施形態に係る半導体装置を用いた制御システムの一例を示すブロック構成図、図11は同制御システムの回路図であり、特に電気自動車（Electric Vehicle）への搭載に適した制御システムの回路図である。
　図10に示すように、制御システム500はバッテリー（電源）501、昇圧コンバータ502、降圧コンバータ503、インバータ504、モータ（駆動対象）505、駆動制御部506を有し、これらは電気自動車に搭載されてなる。バッテリー501は例えばニッケル水素電池やリチウムイオン電池などの蓄電池からなり、給電ステーションでの充電あるいは減速時の回生エネルギーなどにより電力を貯蔵するとともに、電気自動車の走行系や電装系の動作に必要となる直流電圧を出力することができる。昇圧コンバータ502は例えばチョッパ回路を搭載した電圧変換装置であり、バッテリー501から供給される例えば200Vの直流電圧を、チョッパ回路のスイッチング動作により例えば650Vに昇圧して、モータなどの走行系に出力することができる。降圧コンバータ503も同様にチョッパ回路を搭載した電圧変換装置であるが、バッテリー501から供給される例えば200Vの直流電圧を、例えば12V程度に降圧することで、パワーウインドーやパワーステアリング、あるいは車載の電気機器などを含む電装系に出力することができる。
　インバータ504は、昇圧コンバータ502から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ505に出力する。モータ505は電気自動車の走行系を構成する三相交流モータであり、インバータ504から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しないトランスミッション等を介して電気自動車の車輪に伝達する。
　一方、図示しない各種センサを用いて、走行中の電気自動車から車輪の回転数やトルク、アクセルペダルの踏み込み量（アクセル量）などの実測値が計測され、これらの計測信号が駆動制御部506に入力される。また同時に、インバータ504の出力電圧値も駆動制御部506に入力される。駆動制御部506はＣＰＵ（Central Processing Unit）などの演算部やメモリなどのデータ保存部を備えたコントローラの機能を有するもので、入力された計測信号を用いて制御信号を生成してインバータ504にフィードバック信号として出力することで、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ504がモータ505に与える交流電圧が瞬時に補正されることで、電気自動車の運転制御を正確に実行させることができ、電気自動車の安全・快適な動作が実現する。なお、駆動制御部506からのフィードバック信号を昇圧コンバータ502に与えることで、インバータ504への出力電圧を制御することも可能である。
　図11は、図10における降圧コンバータ503を除いた回路構成、すなわちモータ505を駆動するための構成のみを示した回路構成である。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとして昇圧コンバータ502およびインバータ504に採用されることでスイッチング制御に供される。昇圧コンバータ502においてはチョッパ回路に組み込まれてチョッパ制御を行い、またインバータ504においてはIGBTを含むスイッチング回路に組み込まれてスイッチング制御を行う。なお、バッテリー501の出力にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またバッテリー501、昇圧コンバータ502、インバータ504のそれぞれの間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。
　また、図11中に点線で示すように、駆動制御部506内にはCPU（Central Processing Unit）からなる演算部507と不揮発性メモリからなる記憶部508が設けられている。駆動制御部506に入力された信号は演算部507に与えられ、プログラムされた演算を必要に応じて行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部508は、演算部507による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部507に適宜出力する。演算部507や記憶部508は公知の構成を採用することができ、その処理能力等も任意に選定できる。
　図10や図11に示されるように、制御システム500においては、昇圧コンバータ502、降圧コンバータ503、インバータ504のスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、IGBT、MOSFET等の素子が用いられる。これら半導体素子に酸化ガリウム（Ｇａ２Ｏ３）、特にコランダム型酸化ガリウム（α－Ｇａ２Ｏ３）をその材料として用いることでスイッチング特性が大幅に向上する。さらに、本発明に係る半導体装置等を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム500の一層の小型化やコスト低減が実現可能となる。すなわち、昇圧コンバータ502、降圧コンバータ503、インバータ504のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは任意の二つ以上の組合せ、あるいは駆動制御部506も含めた形態のいずれにおいても本発明の効果を期待することができる。
　なお、上述の制御システム500は本発明の半導体装置を電気自動車の制御システムに適用できるだけではなく、直流電源からの電力を昇圧・降圧したり、直流から交流へ電力変換するといったあらゆる用途の制御システムに適用することが可能である。また、バッテリーとして太陽電池などの電源を用いることも可能である。
　図12は、本発明の実施形態に係る半導体装置を採用した制御システムの他の例を示すブロック構成図、図13は同制御システムの回路図であり、交流電源からの電力で動作するインフラ機器や家電機器等への搭載に適した制御システムの回路図である。
　図12に示すように、制御システム600は、外部の例えば三相交流電源（電源）601から供給される電力を入力するもので、AC/DCコンバータ602、インバータ604、モータ（駆動対象）605、駆動制御部606を有し、これらは様々な機器（後述する）に搭載することができる。三相交流電源601は、例えば電力会社の発電施設（火力発電所、水力発電所、地熱発電所、原子力発電所など）であり、その出力は変電所を介して降圧されながら交流電圧として供給される。また、例えば自家発電機等の形態でビル内や近隣施設内に設置されて電力ケーブルで供給される。AC/DCコンバータ602は交流電圧を直流電圧に変換する電圧変換装置であり、三相交流電源601から供給される100Vや200Vの交流電圧を所定の直流電圧に変換する。具体的には、電圧変換により3.3Vや5V、あるいは12Vといった、一般的に用いられる所望の直流電圧に変換される。駆動対象がモータである場合には12Vへの変換が行われる。なお、三相交流電源に代えて単相交流電源を採用することも可能であり、その場合にはAC/DCコンバータを単相入力のものとすれば同様のシステム構成とすることができる。
　インバータ604は、AC/DCコンバータ602から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ605に出力する。モータ604は、制御対象によりその形態が異なるが、制御対象が電車の場合には車輪を、工場設備の場合にはポンプや各種動力源を、家電機器の場合にはコンプレッサなどを駆動するための三相交流モータであり、インバータ604から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しない駆動対象に伝達する。
　なお、例えば家電機器においてはAC/DCコンバータ602から出力される直流電圧をそのまま供給することが可能な駆動対象も多く（例えばパソコン、LED照明機器、映像機器、音響機器など）、その場合には制御システム600にインバータ604は不要となり、図12中に示すように、AC/DCコンバータ602から駆動対象に直流電圧を供給する。この場合、例えばパソコンなどには3.3Vの直流電圧が、LED照明機器などには5Vの直流電圧が供給される。
　一方、図示しない各種センサを用いて、駆動対象の回転数やトルク、あるいは駆動対象の周辺環境の温度や流量などといった実測値が計測され、これらの計測信号が駆動制御部606に入力される。また同時に、インバータ604の出力電圧値も駆動制御部606に入力される。これらの計測信号をもとに、駆動制御部606はインバータ604にフィードバック信号を与え、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ604がモータ605に与える交流電圧が瞬時に補正されることで、駆動対象の運転制御を正確に実行させることができ、駆動対象の安定した動作が実現する。また、上述のように、駆動対象が直流電圧で駆動可能な場合には、インバータへのフィードバックに代えてAC/DCコンバータ602をフィードバック制御することも可能である。
　図13は、図12の回路構成を示したものである。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとしてAC/DCコンバータ602およびインバータ604に採用されることでスイッチング制御に供される。AC/DCコンバータ602は、例えばショットキーバリアダイオードをブリッジ状に回路構成したものが用いられ、入力電圧の負電圧分を正電圧に変換整流することで直流変換を行う。またインバータ604においてはIGBTにおけるスイッチング回路に組み込まれてスイッチング制御を行う。なお、三相交流電源601とAC/DCコンバータ602との間にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またAC/DCコンバータ602とインバータ604の間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。
　また、図13中に点線で示すように、駆動制御部606内にはCPUからなる演算部607と不揮発性メモリからなる記憶部608が設けられている。駆動制御部606に入力された信号は演算部607に与えられ、プログラムされた演算を必要に応じて行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部608は、演算部607による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部607に適宜出力する。演算部607や記憶部608は公知の構成を採用することができ、その処理能力等も任意に選定できる。
　このような制御システム600においても、図10や図11に示した制御システム500と同様に、AC/DCコンバータ602やインバータ604の整流動作やスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、IGBT、MOSFET等が用いられる。これら半導体素子に酸化ガリウム（Ｇａ２Ｏ３）、特にコランダム型酸化ガリウム（α－Ｇａ２Ｏ３）をその材料として用いることでスイッチング特性が向上する。さらに、本発明に係る半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム600の一層の小型化やコスト低減が実現可能となる。すなわち、AC/DCコンバータ602、インバータ604のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは組合せ、あるいは駆動制御部606も含めた形態のいずれにおいても本発明の効果を期待することができる。
　なお、図12および図13では駆動対象としてモータ605を例示したが、駆動対象は必ずしも機械的に動作するものに限られず、交流電圧を必要とする多くの機器を対象とすることができる。制御システム600においては、交流電源から電力を入力して駆動対象を駆動する限りにおいては適用が可能であり、インフラ機器（例えばビルや工場等の電力設備、通信設備、交通管制機器、上下水処理設備、システム機器、省力機器、電車など）や家電機器（例えば、冷蔵庫、洗濯機、パソコン、LED照明機器、映像機器、音響機器など）といった機器を対象とした駆動制御のために搭載することができる。
　以上、本発明の各実施形態について説明したが、本発明はこれら実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施できることは言うまでもない。
　例えば、上述した第1乃至第4実施形態では、ショットキーバリアダイオードと共通のダイパッド上に直接的に載置されたPN接合ダイオードは1個のみであったが、2個もしくは3個のPN接合ダイオードをショットキーバリアダイオードと共通のダイパッドに平面的に載置することも可能であり、これによって過電流への耐久性をより向上させることができるとともに、ダイパッドの設計も容易になる。ショットキーバリアダイオードと複数のPN接合ダイオードを全て共通のダイパッド上に載置する場合には、ダイパッドは1つでよい。この場合、縦型ＰＮ接合ダイオードを１個として残りを全て横型ＰＮ接合ダイオードにすることで、ショットキーバリアダイオードを含めたダイオード相互の電気接続が容易になり、同一パッド上への載置が極めて容易になる。また、第5実施形態に示したように、複数のPN接合ダイオードの幾つかを積層載置することで、ダイパッドの総面積や半導体装置の実装面積をより小さくすることが可能となる。
　PN接合ダイオードとショットキーバリアダイオードとを共通に載置するダイパッドは同一部材からなるものが好ましいが、熱的な接続が十分に行われている限りにおいては同一部材である必要はない。具体的には、PN接合ダイオードとショットキーバリアダイオードとがそれぞれ異なるダイパッド上に載置されていたとしても、これら2つのダイパッドが熱伝導率の高い接続部材で熱的に接続されている場合や、あるいは2つのダイパッドと当該接続部材が全て同一材料（例えば銅など）である場合には、これらが一体形成されているのと同等の効果を期待することができる。
　また、直列接続されるPN接合ダイオードは3個に限定されるものではなく、採用するショットキーバリアダイオードとPN接合ダイオードの順方向電圧との関係（図8）やサージ耐圧、逆方向耐圧などを考慮することで、任意の個数を設定することができる。この場合においても、複数のPN接合ダイオードの耐圧の合計をショットキーバリアダイオードの耐圧よりも大きくする必要があるが、両者の耐圧の差は少ない方が好ましく、両者はほぼ同程度の耐圧となるように設定されるのが好ましい。
　また、半導体装置上のダイパッドの大きさや形状も図示されたもの限定されず、過電流への耐久性が維持できる限りにおいてショットキーバリアダイオードやPN接合ダイオードをどのダイパッド上に載置してもよい。
　また、複数のPN接合ダイオードは、はんだやワイヤボンディングで電気的接続されるだけでなく、リボンワイヤや銅クリップなどで接続することも可能である。
　また、例えば図11や図13において、複数のPN接合ダイオードの耐圧の合計と、ショットキーバリアダイオードの耐圧のいずれもが、これらと並列接続されるスイッチング素子の耐圧より小さくなるように設計されることが好ましい。
　なお、本発明に係る複数の実施形態を組合わせたり、一部の構成要素を他の実施形態に適用することももちろん可能であり、そのようなものも本発明の実施形態に属する。
2a, 2b, 2c, 2d, 2e, 11, 12, 13　　PN接合ダイオード
3　　ショットキーバリアダイオード
4a, 4b, 4c　　ダイパッド
4a1　　第1エリア（第1パッド部）
4a2　　第2エリア（第2パッド部）
5, 6　　端子
7a, 7b, 7c, 7d, 7e, 8　　リード
10　　パッケージ
14　　MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）
100, 110, 120, 130, 140, 150　　半導体装置
500　　制御システム
501　　バッテリー（電源）
502　　昇圧コンバータ
503　　降圧コンバータ
504　　インバータ
505　　モータ（駆動対象）
506　　駆動制御部
507　　演算部
508　　記憶部
600　　制御システム
601　　三相交流電源（電源）
602　　AC/DCコンバータ
604　　インバータ
605　　モータ（駆動対象）
606　　駆動制御部
607　　演算部
608　　記憶部

 

Claims (21)

  1. 　負の温度特性を備え直列接続される複数のPN接合ダイオードと、
    　正の温度特性を備え前記複数のPN接合ダイオードと並列接続されるショットキーバリアダイオードと、
    　前記複数のPN接合ダイオードの少なくとも一つと前記ショットキーバリアダイオードを共通に載置するダイパッドと、
    　を有することを特徴とする半導体装置。
  2. 　前記複数のPN接合ダイオードのそれぞれの順方向電圧の和が、前記ショットキーバリアダイオードの順方向電圧より大きいことを特徴とする請求項１記載の半導体装置。
  3. 　前記複数のPN接合ダイオードの少なくとも一つは縦型ダイオードであることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記複数のPN接合ダイオードの少なくとも一つは他のPN接合ダイオード上に積層載置されることを特徴とする請求項１～３のいずれかに記載の半導体装置。
  5. 　前記複数のPN接合ダイオードが全て同一ダイパッドに載置されることを特徴とする請求項１～４のいずれかに記載の半導体装置。
  6. 　前記複数のPN接合ダイオードはそれぞれシリコンを含有することを特徴とする請求項１～５のいずれかに記載の半導体装置。
  7. 　前記複数のPN接合ダイオードはPiNダイオードを含むことを特徴とする請求項１～６のいずれかに記載の半導体装置。
  8. 　前記ショットキーバリアダイオードは酸化ガリウムもしくはその混晶を含有することを特徴とする請求項１～７のいずれかに記載の半導体装置。
  9. 　負の温度特性を備え直列接続される複数のPN接合ダイオードと、
    　正の温度特性を備え前記複数のPN接合ダイオードと並列接続されるショットキーバリアダイオードと、
    　前記複数のPN接合ダイオードを載置する複数の第1のダイパッド部と、
    　前記ショットキーバリアダイオードを載置する第2のダイパッド部とを備え、
    　前記第1のダイパッド部の少なくとも一つと前記第2のダイパッド部が熱的に接続されてなることを特徴とする半導体装置。
  10. 　前記少なくとも一つの第1のダイパッド部と前記第2のダイパッド部は一体形成されていることを特徴とする請求項９記載の半導体装置。
  11. 　前記複数のPN接合ダイオードのそれぞれの順方向電圧の和が、前記ショットキーバリアダイオードの順方向電圧より大きいことを特徴とする請求項９または１０に記載の半導体装置。
  12. 　前記複数のPN接合ダイオードの少なくとも一つは縦型ダイオードであることを特徴とする請求項９～１１のいずれかに記載の半導体装置。
  13. 　前記複数のPN接合ダイオードの少なくとも一つは他のPN接合ダイオード上に積層載置されることを特徴とする請求項９～１２のいずれかに記載の半導体装置。
  14. 　前記複数のPN接合ダイオードが全て同一ダイパッド部に載置されることを特徴とする請求項９～１３のいずれかに記載の半導体装置。
  15. 　前記複数のPN接合ダイオードはそれぞれシリコンを含有することを特徴とする請求項９～１４のいずれかに記載の半導体装置。
  16. 　前記複数のPN接合ダイオードはPiNダイオードを含むことを特徴とする請求項９～１５のいずれかに記載の半導体装置。
  17. 　前記ショットキーバリアダイオードは酸化ガリウムもしくはその混晶を含有することを特徴とする請求項９～１６のいずれかに記載の半導体装置。
  18. 　負の温度特性を備えるPN接合ダイオードと、
    　正の温度特性を備え前記PN接合ダイオードと並列接続されるMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）と、
    　前記PN接合ダイオードと前記MOSFETを共通に載置するダイパッドと、
    　を有することを特徴とする半導体装置。
  19. 　負の温度特性を備える複数のPN接合ダイオードと、
    　正の温度特性を備え前記PN接合ダイオードと並列接続されるMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）と、
    　前記PN接合ダイオードを載置する第1のダイパッド部と、
    　前記MOSFETを載置する第2のダイパッド部とを備え、
    　前記第1のダイパッド部と前記第2のダイパッド部が熱的に接続されてなることを特徴とする半導体装置。
  20. 　請求項１～１９のいずれかに記載の半導体装置を用いた電力変換装置。
  21. 　請求項１～１９のいずれかに記載の半導体装置を用いた制御システム。
     

     
PCT/JP2021/030687 2020-08-20 2021-08-20 半導体装置 WO2022039276A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022544030A JPWO2022039276A1 (ja) 2020-08-20 2021-08-20
CN202180050849.8A CN115885390A (zh) 2020-08-20 2021-08-20 半导体装置
US18/111,221 US20230207431A1 (en) 2020-08-20 2023-02-17 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-139469 2020-08-20
JP2020139469 2020-08-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/111,221 Continuation-In-Part US20230207431A1 (en) 2020-08-20 2023-02-17 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022039276A1 true WO2022039276A1 (ja) 2022-02-24

Family

ID=80323026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/030687 WO2022039276A1 (ja) 2020-08-20 2021-08-20 半導体装置

Country Status (5)

Country Link
US (1) US20230207431A1 (ja)
JP (1) JPWO2022039276A1 (ja)
CN (1) CN115885390A (ja)
TW (1) TW202226523A (ja)
WO (1) WO2022039276A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001245479A (ja) * 2000-02-29 2001-09-07 Mitsubishi Electric Corp 電力半導体モジュール
JP2004273749A (ja) * 2003-03-07 2004-09-30 Fuji Electric Fa Components & Systems Co Ltd 半導体パワーモジュール
JP2008271207A (ja) * 2007-04-20 2008-11-06 Hitachi Ltd フリーホイールダイオードとを有する回路装置
WO2011111262A1 (ja) * 2010-03-09 2011-09-15 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両
JP2013132155A (ja) * 2011-12-22 2013-07-04 Mitsubishi Electric Corp 半導体モジュール
WO2014132582A1 (ja) * 2013-02-28 2014-09-04 三菱電機株式会社 半導体装置
WO2019064705A1 (ja) * 2017-09-26 2019-04-04 三菱電機株式会社 電力変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001245479A (ja) * 2000-02-29 2001-09-07 Mitsubishi Electric Corp 電力半導体モジュール
JP2004273749A (ja) * 2003-03-07 2004-09-30 Fuji Electric Fa Components & Systems Co Ltd 半導体パワーモジュール
JP2008271207A (ja) * 2007-04-20 2008-11-06 Hitachi Ltd フリーホイールダイオードとを有する回路装置
WO2011111262A1 (ja) * 2010-03-09 2011-09-15 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両
JP2013132155A (ja) * 2011-12-22 2013-07-04 Mitsubishi Electric Corp 半導体モジュール
WO2014132582A1 (ja) * 2013-02-28 2014-09-04 三菱電機株式会社 半導体装置
WO2019064705A1 (ja) * 2017-09-26 2019-04-04 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
US20230207431A1 (en) 2023-06-29
CN115885390A (zh) 2023-03-31
JPWO2022039276A1 (ja) 2022-02-24
TW202226523A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US20200286864A1 (en) Power semiconductor module and power conversion device
CN108306524A (zh) 具有屏蔽涡旋电流的栅极线圈的逆变器开关器件用的功率模块
US11322432B2 (en) Semiconductor module and power conversion apparatus
JP7218359B2 (ja) 半導体装置および電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
CN109727960A (zh) 半导体模块、其制造方法以及电力变换装置
CN109860159B (zh) 半导体模块、其制造方法以及电力变换装置
US20220157767A1 (en) Semiconductor device, power converter, and method of manufacturing semiconductor device
CN108538793B (zh) 半导体功率模块及电力变换装置
CN111052325B (zh) 半导体模块以及电力转换装置
US11908822B2 (en) Power semiconductor module and power conversion apparatus
WO2022039276A1 (ja) 半導体装置
WO2022039277A1 (ja) 半導体装置
JP2020088257A (ja) 半導体装置、半導体装置の製造方法、半導体装置の使用方法及び電力変換装置
US20230130373A1 (en) Semiconductor device
JP7478336B1 (ja) 複合モジュールユニット
JP7504066B2 (ja) 炭化珪素半導体装置および電力変換装置
WO2023175675A1 (ja) パワーモジュール半導体パッケージおよび半導体装置
US20220415748A1 (en) Semiconductor device and power converter
WO2023190107A1 (ja) 半導体装置
WO2022210617A1 (ja) 半導体装置および半導体システム
US11735514B2 (en) Semiconductor device and power conversion device
WO2023190106A1 (ja) 半導体装置
WO2023002795A1 (ja) 半導体装置
JP6541896B1 (ja) 半導体モジュールおよび電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21858419

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022544030

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21858419

Country of ref document: EP

Kind code of ref document: A1