JP2021105597A - 検査装置及び検査方法 - Google Patents
検査装置及び検査方法 Download PDFInfo
- Publication number
- JP2021105597A JP2021105597A JP2019238156A JP2019238156A JP2021105597A JP 2021105597 A JP2021105597 A JP 2021105597A JP 2019238156 A JP2019238156 A JP 2019238156A JP 2019238156 A JP2019238156 A JP 2019238156A JP 2021105597 A JP2021105597 A JP 2021105597A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input voltage
- comparator
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000012544 monitoring process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 35
- 238000004891 communication Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000010587 phase diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3163—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】装置構成の簡素化を可能にした検査装置及び検査方法を提供する。【解決手段】リセット回路10の検査時、第1レジスタ5aは、設定信号Stをリセット回路10のOR回路13に出力することにより、入力電圧Vccが低電圧下でもロジック回路4がリセットされないようにする。また、リセット回路10の検査時、第2レジスタ5bから設定信号Stをレギュレータ回路2に出力してこれをオフし、外部から電圧印加端子34aを介してリセット回路10に入力電圧Vccを供給する。そして、電圧印加端子34aから供給される入力電圧Vccを変化させ、このとき信号出力回路6を経由して外部端子7から出力されるコンパレータ11の出力信号Vcomを確認することにより、リセット回路10が正常に機能するか否かを検査する。【選択図】図1
Description
本発明は、アナログ回路の検査装置及び検査方法に関する。
従来、電源投入からの規定時間の間、信号出力を停止するリセット回路を備えた半導体集積回路が周知である(特許文献1等参照)。半導体集積回路にリセット回路を設けるのは、例えば電源電圧として直流電圧が半導体集積回路に印加された際に、半導体集積回路から出力される信号が定まらないことから、直流電圧が安定する規定時間の間、半導体集積回路から信号が出力されないようにすることにより、半導体集積回路の動作の安定性を確保するためである。
しかし、半導体集積回路にリセット回路を設ける場合、リセット回路に検査開始の信号を供給するための入力端子や、リセット回路からの出力を取り出すための出力端子などが半導体集積回路に必要となってしまう。よって、これが装置サイズの小型化や装置構成の簡素化に支障を来していた。
本発明の目的は、装置構成の簡素化を可能にした検査装置及び検査方法を提供することにある。
前記問題点を解決する検査装置は、入力電圧と閾値とをコンパレータで比較し、その比較結果に応じた制御信号を基に、前記入力電圧が閾値未満の場合にはロジック回路を第1作動状態で作動させ、前記入力電圧が閾値以上となった場合には前記ロジック回路を第2作動状態で作動させるアナログ回路の検査装置であって、前記アナログ回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記アナログ回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路を前記第2作動状態にする解除部と、前記ロジック回路に設けられ、前記アナログ回路の検査時、前記コンパレータの出力信号を監視する状態に切り換わって、前記コンパレータの前記出力信号を前記ロジック回路の外部に出力する切換出力部とを備え、前記アナログ回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記アナログ回路が正常に作動するか否かを検査する。
前記問題点を解決する検査方法は、入力電圧と閾値とをコンパレータで比較し、その比較結果に応じた制御信号を基に、前記入力電圧が閾値未満の場合にはロジック回路を第1作動状態で作動させ、前記入力電圧が閾値以上となった場合には前記ロジック回路を第2作動状態で作動させるアナログ回路の検査方法であって、前記アナログ回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記アナログ回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路を前記第2作動状態にすることと、前記アナログ回路の検査時、前記ロジック回路に設けられた切換出力部を、前記コンパレータの出力信号を監視する状態に切り換え、前記コンパレータの前記出力信号を、前記切換出力部を介して前記ロジック回路の外部に出力することとを備え、前記アナログ回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記アナログ回路が正常に作動するか否かを検査する。
本発明によれば、装置構成の簡素化できる。
以下、検査装置及び検査方法の一実施形態を図1〜図4に従って説明する。
図1に示すように、半導体集積回路1は、電源電圧を所定値に変換して出力するレギュレータ回路2と、外部からの通信信号Saを入力するインターフェース回路3と、レギュレータ回路2から入力する電圧を基に作動するロジック回路4とを備える。ロジック回路4は、複数のレジスタ5(本例は、第1レジスタ5a及び第2レジスタ5bとする)と、半導体集積回路1で処理した各種信号や各種データを外部に出力する信号出力回路6とを備える。信号出力回路6は、半導体集積回路1に設けられた外部端子7に接続されている。
図1に示すように、半導体集積回路1は、電源電圧を所定値に変換して出力するレギュレータ回路2と、外部からの通信信号Saを入力するインターフェース回路3と、レギュレータ回路2から入力する電圧を基に作動するロジック回路4とを備える。ロジック回路4は、複数のレジスタ5(本例は、第1レジスタ5a及び第2レジスタ5bとする)と、半導体集積回路1で処理した各種信号や各種データを外部に出力する信号出力回路6とを備える。信号出力回路6は、半導体集積回路1に設けられた外部端子7に接続されている。
半導体集積回路1は、通常作動時、外部からインターフェース回路3を介し、通信信号Saとして各種信号や各種データを入力する。半導体集積回路1は、インターフェース回路3で入力した信号やデータの保持をロジック回路4のレジスタ5で行い、各種動作を実行する。また、半導体集積回路1は、通常作動時、入力した信号やデータを処理した結果である通常信号Sbを外部出力する場合、信号出力回路6を経由して、外部端子7から通常信号Sbを他の機器や装置に出力する。
半導体集積回路1は、電源が安定してからロジック回路4を起動させるリセット回路10、いわゆるパワーオンリセット回路を備える。リセット回路10は、コンパレータ11、フィルタ12及びOR回路13を備える。コンパレータ11は、一方の入力端子14aがリセット回路10の接続端子15を介してレギュレータ回路2に接続され、他方の入力端子14bに基準電圧が入力されている。コンパレータ11は、基準電圧を閾値Vkとして、レギュレータ回路2から入力する入力電圧Vccと閾値Vkとを比較し、その比較結果であるコンパレータの出力信号Vcomを、フィルタ12に出力する。コンパレータの出力信号Vcomは、フィルタ12及びOR回路13を経由して、制御信号Sc(本例は、リセット信号Sres)としてリセット回路10の出力端子16からロジック回路4に出力される。
各々のレジスタ5には、リセット信号Sresを入力するリセット入力端子19が設けられている。本例の場合、第1レジスタ5aのリセット入力端子19を「19a」と記し、第2レジスタ5bのリセット入力端子19を「19b」と記す。レジスタ5は、リセット入力端子19でリセット信号Sresを入力すると、その入力タイミングで起動して、インターフェース回路3を介して入力した各種データの保持等の各種処理の作動を開始する。
このように、ロジック回路4は、入力電圧Vccが閾値Vk未満の場合、すなわちリセット信号Sresを入力しない場合、第1作動状態として「オフ」の状態をとる。一方、ロジック回路4は、入力電圧Vccが閾値Vk以上の場合、すなわちリセット信号Sresを入力した場合、第2作動状態として「オン」の状態をとる。このように、ロジック回路4は、リセット回路10からリセット信号Sresを入力するタイミングで起動して、外部からインターフェース回路3を介して入力した各種信号や各種データを処理し、その処理結果である通常信号Sbを外部端子7から他の機器や装置に出力する作動を開始する。
半導体集積回路1は、検査対象であるアナログ回路21としてのリセット回路10が正常に機能するか否かを検査する検査装置22を備える。本例の検査装置22は、半導体集積回路1に予め設けられているロジック回路4を利用して、リセット回路10の検査を実行するようにロジック回路4を制御することにより、リセット回路10が正常に機能するか否かを検査するものである。
検査装置22は、リセット回路10の検査時、ロジック回路4がオフにならないようにオン状態を維持させる解除部23を備える。本例の場合、本例の解除部23は、第1レジスタ5a及びOR回路13によって構成されている。第1レジスタ5aには、インターフェース回路3に接続された接続端子24が設けられている。第1レジスタ5aは、インターフェース回路3から接続端子24で通信信号Saとして検査実施の要求を入力する場合、検査実施に必要な設定信号St(本例は、第1設定信号St1と記す)を、リセット回路10のOR回路13に出力する。
リセット回路10は、第1レジスタ5aからの設定信号StをOR回路13で入力した場合、コンパレータ11の出力信号Vcomの状態に関わらず、出力端子16からリセット信号Sresを出力する状態を維持する。このように、解除部23は、リセット回路10の検査時、ロジック回路4に予め設けられた素子25(本例は、第1レジスタ5a)から設定信号Stをリセット回路10に出力して、入力電圧Vccが閾値Vk未満であってもロジック回路4をオンにする。
検査装置22は、リセット回路10の検査時、レギュレータ回路2を停止させるレギュレータ停止部28を備える。本例のレギュレータ停止部28は、ロジック回路4に設けられた第2レジスタ5bである。第2レジスタ5bには、インターフェース回路3に接続された接続端子29が設けられている。第2レジスタ5bは、インターフェース回路3から接続端子29で通信信号Saとして検査実施の要求を入力する場合、検査実施に必要な設定信号St(本例は、第2設定信号St2と記す)を、レギュレータ回路2に出力する。レギュレータ回路2は、第2レジスタ5bから入力する設定信号Stを基に、オンからオフに切り換えられる。
検査装置22は、リセット回路10の検査時、通常信号Sbではなくコンパレータ11の出力信号Vcomをロジック回路4の外部に出力するように作動する切換出力部30を備える。本例の切換出力部30は、ロジック回路4に設けられた信号出力回路6である。信号出力回路6には、インターフェース回路3に接続された接続端子31が設けられている。
また、信号出力回路6には、コンパレータ11の出力信号Vcomを入力する接続端子32が設けられている。信号出力回路6は、インターフェース回路3から接続端子31で通信信号Saとして検査実施の要求を入力する場合、通常信号Sbを出力する状態から、コンパレータ11の出力信号Vcomを外部出力する状態へ切り換わる。すなわち、信号出力回路6は、リセット回路10の検査実施のとき、コンパレータ11の出力信号Vcomを、外部端子7を介して出力する。このように、切換出力部30は、リセット回路10の検査時、コンパレータ11の出力信号Vcomを監視する状態に切り換わって、コンパレータ11の出力信号Vcomをロジック回路4の外部に出力する。
検査装置22は、レギュレータ回路2からの出力(変換後の電圧:Vcc)を半導体集積回路1の外部の任意の回路に出力する接続ポート34を備える。本例の場合、この接続ポート34は、リセット回路10の検査時、外部から半導体集積回路1の内部に電圧印加を可能にする端子(以降、電圧印加端子34aと記す)となる。電圧印加端子34aは、コンパレータ11において入力電圧Vccが入力される入力端子14aに接続されている。検査装置22は、リセット回路10の検査時、レギュレータ回路2を停止させた場合には、レギュレータ回路2に代えて電圧印加端子34aから入力電圧Vccをコンパレータ11に供給し、この入力電圧Vccを変化させて、リセット回路10の検査を実行する。
次に、図2〜図4を用いて、本実施形態の検査装置22の作用について説明する。
[通常作動]
図2に示すように、通常作動時、第1レジスタ5aは、外部からインターフェース回路3を介して検査実施の要求を入力しないので、通常作動を実行し、設定信号St(第1設定信号St1)をOR回路13には出力しない状態をとる。このため、OR回路13は、一方の入力において「Loレベル信号」を入力する状態となる。
[通常作動]
図2に示すように、通常作動時、第1レジスタ5aは、外部からインターフェース回路3を介して検査実施の要求を入力しないので、通常作動を実行し、設定信号St(第1設定信号St1)をOR回路13には出力しない状態をとる。このため、OR回路13は、一方の入力において「Loレベル信号」を入力する状態となる。
通常作動時、第2レジスタ5bは、外部からインターフェース回路3を介して検査実施の要求を入力しないので、通常作動を実行し、設定信号St(第2設定信号St2)をレギュレータ回路2に出力しない状態をとる。このため、レギュレータ回路2は、オン状態をとり、リセット回路10の入力端子14aやロジック回路4に電圧供給することが可能な状態となる。
通常作動時、信号出力回路6は、外部からインターフェース回路3を介して検査実施の要求を入力しないので、通常作動を実行する。このとき、信号出力回路6は、ロジック回路4の作動に基づく通常信号Sb(各種信号や各種データ)を、外部端子7から出力する作動を実行する。また、電圧印加端子34aからは、半導体集積回路1の外部の任意の回路にレギュレータ回路2の電圧が出力される。
図3に示すように、半導体集積回路1の起動時、オン状態のレギュレータ回路2からコンパレータ11の入力端子14aに供給される入力電圧Vccが上昇する。電源投入の初期時、入力電圧Vccは、基準電圧によって設定される閾値Vkよりも低い。これにより、コンパレータ11からは、Loレベルの出力信号Vcomがフィルタ12を介してOR回路13に出力される。このとき、OR回路13の2入力は、ともにLoレベルである。よって、リセット回路10は、ロジック回路4にリセット信号Sresを出力せず、ロジック回路4をオフのままで維持する。
入力電圧Vccが閾値Vk以上となった場合(時刻t1)、コンパレータ11からは、Hiレベルの出力信号Vcomがフィルタ12を介してOR回路13に出力される。このため、OR回路13の2入力の一方がHiレベルとなるので、リセット回路10からロジック回路4にリセット信号Sresが出力される。ロジック回路4は、このリセット信号Sresによって第1レジスタ5a及び第2レジスタ5bがリセットされると起動し、各種処理の実行を開始する。これにより、半導体集積回路1の通常作動が適宜実行される。
[リセット回路10の検査]
図4に示すように、リセット回路10の検査を実施する場合には、通常作動時に用いるインターフェース回路3に検査実施の要求が入力される。この検査実施の要求は、第1レジスタ5a、第2レジスタ5b及び信号出力回路6に入力される。第1レジスタ5a、第2レジスタ5b及び信号出力回路6は、インターフェース回路3を介して検査実施の要求を入力すると、通常作動を実行するのではなく、リセット回路10を検査する作動を実行する。すなわち、ロジック回路4がテストモードに移行する。
図4に示すように、リセット回路10の検査を実施する場合には、通常作動時に用いるインターフェース回路3に検査実施の要求が入力される。この検査実施の要求は、第1レジスタ5a、第2レジスタ5b及び信号出力回路6に入力される。第1レジスタ5a、第2レジスタ5b及び信号出力回路6は、インターフェース回路3を介して検査実施の要求を入力すると、通常作動を実行するのではなく、リセット回路10を検査する作動を実行する。すなわち、ロジック回路4がテストモードに移行する。
図3に示す通り、第1レジスタ5aは、検査実施の要求を接続端子24で入力すると、OR回路13に設定信号St(第1設定信号St1)を出力する(時刻t2)。本例の場合、第1設定信号St1は、Hiレベル信号である。このため、OR回路13は、一方の入力でHiレベル信号を入力する状態をとるので、リセット回路10からは、リセット信号Sresが常時出力される状態となる。これにより、第1レジスタ5a及び第2レジスタ5bが起動するので、ロジック回路4がオフされずにオンのままで維持される。
また、第2レジスタ5bは、検査実施の要求を接続端子29で入力すると、レギュレータ回路2に設定信号St(第2設定信号St2)を出力する(時刻t2)。レギュレータ回路2は、第2レジスタ5bから第2設定信号St2を入力すると、これをトリガにして、オン状態からオフ状態に切り換わる。すなわち、リセット回路10には、レギュレータ回路2から電圧が供給されなくなる。また、電圧印加端子34aからも、半導体集積回路1の外部の任意の回路にレギュレータ回路2の電圧が供給されなくなる。なお、本例の場合、レギュレータ回路2がオフされたタイミングで、これまで印加されていた電圧と同様の電圧が、電圧印加端子34aからロジック回路4及びリセット回路10に供給されることとする。
テストモード時、電圧印加端子34aからリセット回路10に印加する電圧を変化させていき、リセット回路10のオンオフが切り換わった際、すなわちコンパレータ11の出力信号VcomのHi/Loが切り換わった際の電圧印加端子34aの電圧を確認することにより、リセット機能が正常に作動するか否かを判定する。本例の場合、半導体集積回路1がオンからオフに切り換わるときと、半導体集積回路1がオフからオンに切り換わるときとの両方で、リセット機能が正常に作動するか否かを確認する。
本例の場合、半導体集積回路1がオン状態の際に、まず電圧印加端子34aに印加される入力電圧Vccを徐々に低下させていく。そして、コンパレータ11の出力信号Vcomがオンからオフに切り換わった際(時刻t3)、そのときに電圧印加端子34aに印加されている入力電圧Vccの値を確認する。このときの電圧が許容範囲内に収まっていれば、オンからオフへの切り換わり時のリセット機能は正常であると判定される。このようにして、半導体集積回路1がオンからオフされる際のリセット機能が正常に作動するか否かを確認する。
オンからオフ時のリセット機能の確認後、今度は、半導体集積回路1がオフからオンされる際のリセット機能が正常に作動するか否かを確認する。このときは、電圧印加端子34aに印加される入力電圧Vccを徐々に上昇させていく。そして、コンパレータ11の出力信号Vcomがオフからオンに切り換わった際(時刻t4)、そのときに電圧印加端子34aに印加されている入力電圧Vccの値を確認する。このときの電圧が許容範囲内に収まっていれば、オフからオンへの切り換わり時のリセット機能は正常であると判定される。このようにして、半導体集積回路1がオフからオンされる際のリセット機能が正常に作動するか否かを確認する。
上記実施形態の検査装置22によれば、以下のような効果を得ることができる。
(1)検査装置22には、アナログ回路21の検査時、ロジック回路4に予め設けられた素子25から設定信号Stをアナログ回路21に出力して、入力電圧Vccが閾値Vk未満であってもロジック回路4を第2作動状態にする解除部23が設けられる。検査装置22には、アナログ回路21の検査時、コンパレータ11の出力信号Vcomを監視する状態に切り換わって、コンパレータ11の出力信号Vcomをロジック回路4の外部に出力するように、切換出力部30がロジック回路4に設けられる。また、アナログ回路21の検査時、コンパレータ11に入力される入力電圧Vccを変化させ、その際のコンパレータ11の出力信号Vcomを、切換出力部30の出力を通じて確認することにより、アナログ回路21が正常に作動するか否かを検査する。
(1)検査装置22には、アナログ回路21の検査時、ロジック回路4に予め設けられた素子25から設定信号Stをアナログ回路21に出力して、入力電圧Vccが閾値Vk未満であってもロジック回路4を第2作動状態にする解除部23が設けられる。検査装置22には、アナログ回路21の検査時、コンパレータ11の出力信号Vcomを監視する状態に切り換わって、コンパレータ11の出力信号Vcomをロジック回路4の外部に出力するように、切換出力部30がロジック回路4に設けられる。また、アナログ回路21の検査時、コンパレータ11に入力される入力電圧Vccを変化させ、その際のコンパレータ11の出力信号Vcomを、切換出力部30の出力を通じて確認することにより、アナログ回路21が正常に作動するか否かを検査する。
本例の構成によれば、アナログ回路21に設けられたロジック回路4を利用して、アナログ回路21が正常に作動するか否かを検査することが可能となる。このため、アナログ回路21の作動を検査するための部材を別途設ける必要がない。よって、検査装置22において装置構成を簡素化することができる。
(2)ロジック回路4を利用して検査する構成であるので、例えば複雑なテストモードへの移行や設定が可能となる。また、例えば検査用の専用の端子を設けて、この端子からの信号入力を通じて検査を行う場合、テストモードへ偶然移行してしまう懸念があるが、本例の場合、このような問題が生じ難くなる。
(3)ロジック回路4を利用して検査する構成の場合、半導体集積回路1やリセット回路10に係る素子のチップ面積を小さく抑えることができる。
(4)アナログ回路21は、電源投入から所定時間経過後にロジック回路4にリセットを入れるリセット回路10である。リセット回路10は、入力電圧Vccと閾値Vkとをコンパレータ11で比較し、入力電圧Vccが閾値Vk未満の間、リセット信号Sresをロジック回路4に出力せずにロジック回路4をオフにし、入力電圧Vccが閾値Vk以上となった場合にリセット信号Sresをロジック回路4に出力して、ロジック回路4をオンにする。この場合、リセット回路10や半導体集積回路1に検査用の端子を設けることなく、リセット回路10が正常に機能するか否かを検査することができる。よって、リセット回路10の検査装置22において構成を簡素化することができる。
(4)アナログ回路21は、電源投入から所定時間経過後にロジック回路4にリセットを入れるリセット回路10である。リセット回路10は、入力電圧Vccと閾値Vkとをコンパレータ11で比較し、入力電圧Vccが閾値Vk未満の間、リセット信号Sresをロジック回路4に出力せずにロジック回路4をオフにし、入力電圧Vccが閾値Vk以上となった場合にリセット信号Sresをロジック回路4に出力して、ロジック回路4をオンにする。この場合、リセット回路10や半導体集積回路1に検査用の端子を設けることなく、リセット回路10が正常に機能するか否かを検査することができる。よって、リセット回路10の検査装置22において構成を簡素化することができる。
(5)解除部23及び切換出力部30の少なくとも一方は、通常作動時の信号入力の際に使用されるインターフェース回路3を介して検査実施の要求を入力した場合に、リセット回路10の検査を実行する。この場合、リセット回路10の検査の実行への移行を、インターフェース回路3を利用して実現することが可能となるので、検査用の端子を不要にすることができる。
(6)検査装置22には、リセット回路10の検査時、コンパレータ11に入力電圧Vccを供給するレギュレータ回路2に設定信号Stを出力することにより、レギュレータ回路2を停止さえるレギュレータ停止部28がロジック回路4に設けられる。そして、リセット回路10の検査時、レギュレータ回路2に代えて外部から入力電圧Vccをコンパレータ11に供給し、外部からの入力電圧Vccを変化させて、リセット回路10の検査を行う。この場合、外部からリセット回路10に印加する入力電圧Vccを適宜変化させて、リセット回路10が正常に機能するか否かを検査することができる。
(7)レギュレータ停止部28は、通常作動時の信号入力の際に使用されるインターフェース回路3を介して検査実施の要求を入力した場合に、設定信号Stをレギュレータ回路2に出力して、レギュレータ回路2を停止させる。この場合、レギュレータ回路2の停止への移行を、インターフェース回路3を利用して実現することが可能となるので、検査用の端子を不要とすることができる。
なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
[解除部23について]
・解除部23は、第1レジスタ5a及びOR回路13から構成されることに限定されない。例えば、リセット回路10にOR回路相当の部材が予め設けられているのであれば、第1レジスタ5aのみから構成されてもよい。
[解除部23について]
・解除部23は、第1レジスタ5a及びOR回路13から構成されることに限定されない。例えば、リセット回路10にOR回路相当の部材が予め設けられているのであれば、第1レジスタ5aのみから構成されてもよい。
・第1レジスタ5aから出力される設定信号St(第1設定信号St1)は、Hiレベル信号に限定されず、通常作動時との間でHiとLoを反転させて、Loレベル信号としてもよい。また、設定信号Stは、特定の情報を有するデータ信号としてもよい。
・解除部23は、リセット回路10の検査時に、ロジック回路4をオンのまま維持できる部材であればよい。
・ロジック回路4の素子25は、レジスタ5(第1レジスタ5a)に限定されず、ロジック回路4に予め設けられたレジスタ以外の各種デバイスを用いることができる。
・ロジック回路4の素子25は、レジスタ5(第1レジスタ5a)に限定されず、ロジック回路4に予め設けられたレジスタ以外の各種デバイスを用いることができる。
[切換出力部30について]
・切換出力部30は、通常信号Sbを出力可能な信号出力回路6を、出力切り換え可能な回路としたものに限定されない。例えば、切換出力部30は、コンパレータ11の出力信号Vcomの経路上にスイッチング素子でもよい。この場合、このスイッチング素子がオンされた場合に、コンパレータ11の出力信号Vcomを外部に出力するように作動する。
・切換出力部30は、通常信号Sbを出力可能な信号出力回路6を、出力切り換え可能な回路としたものに限定されない。例えば、切換出力部30は、コンパレータ11の出力信号Vcomの経路上にスイッチング素子でもよい。この場合、このスイッチング素子がオンされた場合に、コンパレータ11の出力信号Vcomを外部に出力するように作動する。
・切換出力部30は、検査実施の際に、コンパレータ11の出力を外部に供給できる部材であればよい。
[リセット回路10の検査態様について]
・電源オフ中の半導体集積回路1に対し、電源を投入して直ちにリセット回路10の検査を実施するようにしてもよい。
[リセット回路10の検査態様について]
・電源オフ中の半導体集積回路1に対し、電源を投入して直ちにリセット回路10の検査を実施するようにしてもよい。
・リセット回路10の検査時、レギュレータ回路2を停止し、外部からリセット回路10に入力電圧Vccを供給して検査を実施することに限定されない。例えば、レギュレータ回路2からコンパレータ11に入力される入力電圧Vccを変化させて、リセット回路10を検査するようにしてもよい。この場合、外部から入力電圧Vccを印加する電圧印加端子34aを不要にすることができる。
・インターフェース回路3から検査実施の要求を入力することに限らず、例えば半導体集積回路1に専用の端子を設け、この端子から検査実施の要求を入力するようにしてもよい。
[アナログ回路21について]
・アナログ回路21は、リセット回路10に限定されず、検査が必要な回路であればよい。
・アナログ回路21は、リセット回路10に限定されず、検査が必要な回路であればよい。
・アナログ回路21は、リセット回路10に限定されず、種々の回路であればよい。
[第1作動状態、第2作動状態について]
・第1作動状態は、ロジック回路4のオフに限定されず、種々の状態に変えてもよい。
[第1作動状態、第2作動状態について]
・第1作動状態は、ロジック回路4のオフに限定されず、種々の状態に変えてもよい。
・第2作動状態は、ロジック回路4のオンに限定されず、種々の状態に変えてもよい。
・第1作動状態及び第2作動状態は、互いに相反する作動状態であればよい。
[制御信号Scについて]
・制御信号Scは、リセット信号Sresに限定されず、アナログ回路21の種類に応じて出力される信号であればよい。
・第1作動状態及び第2作動状態は、互いに相反する作動状態であればよい。
[制御信号Scについて]
・制御信号Scは、リセット信号Sresに限定されず、アナログ回路21の種類に応じて出力される信号であればよい。
・制御信号Scは、ロジック回路4の作動を制御し得る信号であればよい。
[その他]
・通常作動は、検査以外にとり得る動作であればよい。
[その他]
・通常作動は、検査以外にとり得る動作であればよい。
・半導体集積回路1は、車載用の回路でもよいし、車載以外の他の機器や装置に使用される回路でもよい。
次に、上記実施形態及び変更例から把握できる技術的思想について記載する。
次に、上記実施形態及び変更例から把握できる技術的思想について記載する。
(イ)入力電圧と閾値とをコンパレータで比較し、前記入力電圧が閾値未満の間、リセット信号をロジック回路に出力せずに前記ロジック回路をオフにし、前記入力電圧が閾値以上となった場合に前記リセット信号を前記ロジック回路に出力して、前記ロジック回路をオンにするリセット回路の検査装置であって、前記リセット回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記リセット回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路をオンにする解除部と、前記ロジック回路に設けられ、前記リセット回路の検査時、前記コンパレータの出力信号を監視する状態に切り換わって、前記コンパレータの前記出力信号を前記ロジック回路の外部に出力する切換出力部とを備え、前記リセット回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記リセット回路が正常に作動するか否かを検査する検査装置。
1…半導体集積回路、2…レギュレータ回路、3…インターフェース回路、4…ロジック回路、5…レジスタ、6…信号出力回路、10…リセット回路、11…コンパレータ、21…アナログ回路、22…検査装置、23…解除部、25…素子、28…レギュレータ停止部、30…切換出力部、Vcc…入力電圧、Vk…閾値、Vcom…出力信号、Sc…制御信号、Sres…リセット信号、St…設定信号、St1…第1設定信号、St2…第2設定信号。
Claims (6)
- 入力電圧と閾値とをコンパレータで比較し、その比較結果に応じた制御信号を基に、前記入力電圧が閾値未満の場合にはロジック回路を第1作動状態で作動させ、前記入力電圧が閾値以上となった場合には前記ロジック回路を第2作動状態で作動させるアナログ回路の検査装置であって、
前記アナログ回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記アナログ回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路を前記第2作動状態にする解除部と、
前記ロジック回路に設けられ、前記アナログ回路の検査時、前記コンパレータの出力信号を監視する状態に切り換わって、前記コンパレータの前記出力信号を前記ロジック回路の外部に出力する切換出力部とを備え、
前記アナログ回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記アナログ回路が正常に作動するか否かを検査する検査装置。 - 前記アナログ回路は、前記入力電圧と前記閾値とを前記コンパレータで比較し、前記入力電圧が閾値未満の間、リセット信号を前記ロジック回路に出力せずに前記ロジック回路をオフにし、前記入力電圧が閾値以上となった場合に前記リセット信号を前記ロジック回路に出力して、前記ロジック回路をオンにするリセット回路であり、
前記制御信号は、リセット信号であり、
前記第1作動状態は、前記ロジック回路のオフであり、
前記第2作動状態は、前記ロジック回路のオンである
請求項1に記載の検査装置。 - 前記解除部及び前記切換出力部の少なくとも一方は、通常作動時の信号入力の際に使用されるインターフェース回路を介して検査実施の要求を入力した場合に、前記リセット回路の検査を実行する
請求項2に記載の検査装置。 - 前記ロジック回路に設けられ、前記リセット回路の検査時、前記コンパレータに前記入力電圧を供給するレギュレータ回路に前記設定信号を出力することにより、前記レギュレータ回路を停止させるレギュレータ停止部を備え、
前記リセット回路の検査時、前記レギュレータ回路に代えて外部から前記入力電圧を前記コンパレータに供給し、外部からの前記入力電圧を変化させて、前記リセット回路の検査を行う
請求項2又は3に記載の検査装置。 - 前記レギュレータ停止部は、通常作動時の信号入力の際に使用されるインターフェース回路を介して検査実施の要求を入力した場合に、前記設定信号を前記レギュレータ回路に出力して、前記レギュレータ回路を停止させる
請求項4に記載の検査装置。 - 入力電圧と閾値とをコンパレータで比較し、その比較結果に応じた制御信号を基に、前記入力電圧が閾値未満の場合にはロジック回路を第1作動状態で作動させ、前記入力電圧が閾値以上となった場合には前記ロジック回路を第2作動状態で作動させるアナログ回路の検査方法であって、
前記アナログ回路の検査時、前記ロジック回路に予め設けられた素子から設定信号を前記アナログ回路に出力して、前記入力電圧が閾値未満であっても前記ロジック回路を前記第2作動状態にすることと、
前記アナログ回路の検査時、前記ロジック回路に設けられた切換出力部を、前記コンパレータの出力信号を監視する状態に切り換え、前記コンパレータの前記出力信号を、前記切換出力部を介して前記ロジック回路の外部に出力することとを備え、
前記アナログ回路の検査時、前記コンパレータに入力される前記入力電圧を変化させ、その際の前記コンパレータの前記出力信号を、前記切換出力部の出力を通じて確認することにより、前記アナログ回路が正常に作動するか否かを検査する検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019238156A JP2021105597A (ja) | 2019-12-27 | 2019-12-27 | 検査装置及び検査方法 |
US17/123,612 US20210199716A1 (en) | 2019-12-27 | 2020-12-16 | Testing device and testing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019238156A JP2021105597A (ja) | 2019-12-27 | 2019-12-27 | 検査装置及び検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021105597A true JP2021105597A (ja) | 2021-07-26 |
Family
ID=76547143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019238156A Ceased JP2021105597A (ja) | 2019-12-27 | 2019-12-27 | 検査装置及び検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20210199716A1 (ja) |
JP (1) | JP2021105597A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114923510A (zh) * | 2022-05-10 | 2022-08-19 | 中广核核电运营有限公司 | 阈值检查装置和阈值检查方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07198762A (ja) * | 1993-12-28 | 1995-08-01 | Fujitsu Ltd | 半導体集積回路装置 |
JPH1038982A (ja) * | 1996-07-30 | 1998-02-13 | Nec Yamagata Ltd | パワーオンクリア試験回路および試験方法 |
JP2004279052A (ja) * | 2003-03-12 | 2004-10-07 | Renesas Technology Corp | 半導体装置 |
JP2015127710A (ja) * | 2015-02-10 | 2015-07-09 | ラピスセミコンダクタ株式会社 | 検査装置及び方法 |
JP2016080623A (ja) * | 2014-10-21 | 2016-05-16 | 旭化成エレクトロニクス株式会社 | 半導体集積回路 |
-
2019
- 2019-12-27 JP JP2019238156A patent/JP2021105597A/ja not_active Ceased
-
2020
- 2020-12-16 US US17/123,612 patent/US20210199716A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07198762A (ja) * | 1993-12-28 | 1995-08-01 | Fujitsu Ltd | 半導体集積回路装置 |
JPH1038982A (ja) * | 1996-07-30 | 1998-02-13 | Nec Yamagata Ltd | パワーオンクリア試験回路および試験方法 |
JP2004279052A (ja) * | 2003-03-12 | 2004-10-07 | Renesas Technology Corp | 半導体装置 |
JP2016080623A (ja) * | 2014-10-21 | 2016-05-16 | 旭化成エレクトロニクス株式会社 | 半導体集積回路 |
JP2015127710A (ja) * | 2015-02-10 | 2015-07-09 | ラピスセミコンダクタ株式会社 | 検査装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210199716A1 (en) | 2021-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20110121357A (ko) | 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템 | |
CN110442216B (zh) | 集成电路的电压调节器的灵活控制的***、装置和方法 | |
JP2021105597A (ja) | 検査装置及び検査方法 | |
US7847441B2 (en) | Semiconductor integrated circuit | |
CN109407648B (zh) | 上电过程中故障排除方法、***及计算机可读存储介质 | |
JP2017072543A (ja) | 電子機器および電子機器のテスト方法 | |
JP5336916B2 (ja) | 半導体装置 | |
JP2017091442A (ja) | 電子制御装置 | |
JP2018133665A (ja) | 入力信号誤判定防止回路 | |
JP2015176349A (ja) | 情報処理装置、故障検出方法及びプログラム | |
JP2508305B2 (ja) | 初期値決定装置 | |
CN114661127B (zh) | 一种复位电路、复位方法和芯片 | |
JP6769490B2 (ja) | 集積回路装置 | |
JP7321173B2 (ja) | パワーオンリセット回路のテストのための電気回路 | |
CN112394769B (zh) | 支持不同种类存储器的主机板 | |
TWM650996U (zh) | 用於電源供應裝置的控制器 | |
JP2009169829A (ja) | 電子機器およびプログラム | |
US20030020449A1 (en) | Acceleration of automatic test | |
JP2007047073A (ja) | 試験装置 | |
JP2000209847A (ja) | 半導体集積回路 | |
JP2005227124A (ja) | 半導体集積回路 | |
JP2010185677A (ja) | 電源電流の測定装置および測定方法 | |
JP2009075046A (ja) | 半導体試験装置 | |
JP2006208067A (ja) | 半導体装置 | |
JPH06295346A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20230530 |