CN110442216B - 集成电路的电压调节器的灵活控制的***、装置和方法 - Google Patents

集成电路的电压调节器的灵活控制的***、装置和方法 Download PDF

Info

Publication number
CN110442216B
CN110442216B CN201910361388.0A CN201910361388A CN110442216B CN 110442216 B CN110442216 B CN 110442216B CN 201910361388 A CN201910361388 A CN 201910361388A CN 110442216 B CN110442216 B CN 110442216B
Authority
CN
China
Prior art keywords
voltage
regulator
integrated circuit
circuit
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910361388.0A
Other languages
English (en)
Other versions
CN110442216A (zh
Inventor
A.宾克
W.H.明哈斯
P.巴尔梅利
R.塞蒂亚万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN110442216A publication Critical patent/CN110442216A/zh
Application granted granted Critical
Publication of CN110442216B publication Critical patent/CN110442216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

集成电路的电压调节器的灵活控制的***、装置和方法。在一实施例中,集成电路包括:电压调节器,用于接收第一电压并调节第一电压以输出经调节的电压;第一逻辑电路,用于使用经调节的电压操作;以及调节器控制电路,用于在集成电路的启动期间经由集成电路的通用焊盘接收控制信号,并至少部分地基于控制信号来控制电压调节器以使能模式和旁路模式中的一个操作。

Description

集成电路的电压调节器的灵活控制的***、装置和方法
背景技术
现代集成电路(IC)容纳大量计算和其他处理能力。这类IC的内部电路可以以不同的电压电平操作。至少最初从片外源提供这类电压。为此,集成电路包括通常被称为引脚或焊盘的多个电源(power)和接地连接。集成电路的信令要求也消耗大量的引脚/焊盘。然而,为适应各种专门化目的的对附加的引脚/焊盘的包含增加了芯片基板面(real estate)和功耗成本,并且提高了布线和其他复杂性。结果,大多数集成电路在引脚/焊盘的使用方面受到约束,特别是当收缩管芯和IC大小时迫使较少的引脚/焊盘的消耗。
发明内容
在一个方面中,一种集成电路包括:电压调节器,用于接收第一电压并调节第一电压以输出经调节的电压;第一逻辑电路,用于使用经调节的电压操作;以及调节器控制电路,用于在集成电路的启动(boot)期间经由集成电路的通用输入/输出(GPIO)焊盘接收控制信号,并至少部分地基于控制信号来控制电压调节器以使能模式(enabled mode)和旁路模式(bypass mode)中的一个操作。
所述集成电路可以包括:第一功率焊盘(power pad),用于接收第一供给电压,第一功率焊盘耦合到调节器控制电路以向调节器控制电路提供第一供给电压;以及第二功率焊盘,用于接收第二供给电压,第二功率焊盘耦合到电压调节器以向电压调节器提供第二供给电压。所述集成电路可以进一步包括在第二功率焊盘和第一逻辑电路之间耦合的旁路电路。在旁路模式中,第二功率焊盘用于接收第三供给电压,第三供给电压小于第二供给电压,并且旁路电路用于向第一逻辑电路提供第三供给电压。在使能模式中,第二功率焊盘用于接收第二供给电压并向电压调节器提供第二供给电压。
调节器控制电路可以被配置为将至少一个信号发送到旁路电路以控制旁路电路。调节器控制电路可以进一步被配置为响应于复位信号的释放而记录控制信号的状态。当控制信号的状态活跃时,调节器控制电路可以控制电压调节器以旁路模式操作。在一示例中,GPIO焊盘是过载焊盘,用于在集成电路的启动期间接收控制信号并且在集成电路的正常操作期间接收至少一个其他信号。调节器控制电路可以控制电压调节器在集成电路上的调试操作期间以旁路模式操作,并且否则控制电压调节器以使能模式操作。
在另一方面中,一种方法包括:响应于经由复位引脚向集成电路提供的复位信号的释放,记录经由第二引脚向集成电路提供的第二信号的状态,其中在复位信号释放之后,第二引脚针对另一个功能是可使用的。所述方法进一步包括:响应于记录的状态是第一状态,控制集成电路的电压调节器用于旁路模式,在旁路模式中经由第三引脚向集成电路提供的第一外部供给电压用于为集成电路的至少一个逻辑电路供电。
在一示例中,所述方法包括在复位信号释放之后利用用于另一个功能的另一个信号使第二引脚过载。所述方法可以进一步包括在控制电压调节器用于旁路模式时使用第一外部供给电压在集成电路上执行扫描操作。响应于记录的状态是第二状态,所述方法可以包括控制电压调节器用于使能模式,在使能模式中电压调节器调节第一外部供给电压以向至少一个逻辑电路提供经调节的电压。
在一示例中,所述方法进一步包括在复位信号释放之后经由第二引脚接收通用输入/输出信号。所述方法还可以包括在集成电路的调节器控制电路中接收第二信号的状态,调节器控制电路由经由第三引脚提供的第一外部供给电压供电。可以在集成电路的调节器控制电路中接收第二信号的状态,调节器控制电路由经由集成电路的第四引脚向集成电路提供的另一外部供给电压供电。
在另一方面中,一种装置包括:第一引脚,用于接收复位信号以指示所述装置的复位;第二引脚,用于在所述装置的启动期间接收控制信号,并且在复位信号的释放之后接收另一信号;电压调节器,用于接收第一供给电压并给出经调节的输出电压;控制电路,用于在所述装置的启动期间经由第二引脚接收控制信号以及经由第一引脚接收复位信号,并且基于在复位信号的释放时的控制信号的状态来控制电压调节器以使能模式和旁路模式中的一个操作;以及第一逻辑电路,用于当电压调节器用于以旁路模式操作时使用第一供给电压操作,并且当电压调节器用于以使能模式操作时使用经调节的电压操作。
所述装置可以进一步包括:第一功率焊盘,用于接收第一供给电压,第一功率焊盘耦合到电压调节器以向电压调节器提供第一供给电压;以及第二功率焊盘,用于接收第二供给电压,第二功率焊盘耦合到控制电路以向控制电路提供第二供给电压。更进一步,所述装置可以包括在第一功率焊盘和第一逻辑电路之间耦合的旁路电路,其中在使能模式中,旁路电路被禁用并且第一功率焊盘用于接收第三供给电压,第三供给电压大于第一供给电压,并且在旁路模式中,旁路电路用于向第一逻辑电路提供第一供给电压。
附图说明
图1A是根据一实施例的集成电路的框图。
图1B是根据另一实施例的集成电路的框图。
图2是根据一实施例的方法的流程图。
图3是图示用于使能模式的电压调节器的控制的时序图。
图4是图示用于旁路模式的电压调节器的控制的时序图。
图5是根据另一实施例的集成电路的框图。
图6是根据一实施例的代表性集成电路的框图。
具体实施方式
在各种实施例中,可以灵活地控制具有至少一个片上电压调节器的集成电路,以使得电压调节器以使能模式和旁路模式中的一个操作,在所述使能模式中电压调节器用于向集成电路的一个或多个逻辑电路提供经调节的电压,在所述旁路模式中向这类一个或多个逻辑电路提供另一电压源。用于模式选择的控制机制可以是通过在集成电路中经由集成电路的给定引脚接收的信号的方式。更具体地,在集成电路的启动操作期间向集成电路提供的该信号可以用于控制电压调节器模式(即使能或旁路)。此后,在其上提供该信号的引脚可以用于其他目的。这样,可以避免针对提供用于电压调节器控制的控制信号的专用引脚的需要,从而减少引脚数和复杂性。
虽然电压调节器操作模式的该灵活控制可以在计算设备或其他装置之内的集成电路的正常操作期间发生,但是应理解,典型用例可以被用于在集成电路上的调试和测试操作期间使用。作为一示例,出于调试操作的目的,可以将集成电路耦合到测试器或其他调试测试***。在这类调试操作中,调试器可以基于将执行的测试类型发送信号来控制电压调节器的操作模式。
利用本文中的实施例,可以设计包括更少数量的引脚的集成电路,同时仍然以可以对最终用户保持隐藏的方式为调试和其他测试情况提供大的灵活性。即,在集成电路上的调试或测试操作期间,可以使用一个或多个引脚来控制例如电压调节器操作模式。在集成电路的正常操作期间,可以使用这些相同的一个或多个引脚用于各种各样的目的,诸如通用信令、接地或其他参考电压提供以及诸如此类。
此外,虽然本文中描述的代表性用例是在电压调节器模式控制的上下文中,但是实施例不限于此。即,在其他示例中,利用在正常操作期间可以用于其他目的的一个或多个引脚,在集成电路的启动期间接收的控制信号可以用于控制集成电路的其他部件。作为一示例,在集成电路启动期间在一个或多个引脚上接收的控制信令可以用于控制诸如片上DC-DC电压转换器或诸如此类的附加部件。继而,在正常的集成电路操作期间,相同的一个或多个引脚可以适于任何最终用户期望的用途。
现在参考图1A,示出的是根据一实施例的集成电路的框图。更具体地,如图1A中所示出的,集成电路100可以是诸如无线收发器、微控制器或诸如此类的任何类型的电路。在一些情况下,可以利用在集成电路100的封装之内适配的单个半导体管芯来实现集成电路100。在其他情况下,多个管芯可以包括在诸如多芯片模块的封装之内。
在图1A中示出的高级别中,集成电路100包括第一逻辑电路110和第二逻辑电路120。更具体地,第一逻辑电路110可以是高压逻辑电路,这是因为它包括将以第一电压电平(例如,以3.0伏特)供电的逻辑电路。各种电路可以位于诸如高压逻辑电路之类的第一逻辑电路110之内,第一逻辑电路110由能够以该第一电压电平操作的晶体管和其他器件形成。应指出的是,第一逻辑电路110可以包括用于集成电路100的起始电路(start upcircuitry),使得在集成电路100的启动时,第一逻辑电路110之内的电路可以以该第一电压电平操作来执行初始化操作以及诸如此类。此外,第一逻辑电路110还可以包括用于复位、隔离、电压调节器、时钟电路以及诸如此类的控制机制。
继而,第二逻辑电路120可以是低压逻辑电路,所述低压逻辑电路包括将以较低的第二电压电平(例如,以1.2伏特)供电的电路。作为一示例,这类电路可以包括用于执行处理操作、数字控制操作以及诸如此类的数字电路。这类数字电路可以包括使用较低电压(即以该第二电压电平)操作的晶体管和其他器件。
如进一步图示的,集成电路100还包括片上电压调节器130。在实施例中,调节器130可以是被控制为以使能模式和旁路模式中的一个操作的低压差(LDO)调节器。更具体地,可以沿着旁路路径135适配至少一个开关S1,旁路路径135与去往电压调节器130的输入以及与电压调节器130的输出并联耦合。照此,当电压调节器130将以使能模式操作时,开关S1断开,使得向去往电压调节器130的输入提供的传入电压在电压调节器130中被处理并作为经调节的电压(例如,在较低的电压处)被输出到第二逻辑电路120。
替代地,当电压调节器130将以旁路模式操作时,开关S1闭合,使得输入电压经由旁路路径135直接输出到第二逻辑电路120。作为一示例,旁路模式可以用于使集成电路100能够直接从外部供给电压启动。即使在电压调节器130可能已经遭受故障状况(failurecondition)的情况下,该模式也可以发生,用于使能集成电路100的功能测试。类似地,该旁路模式可以用于使用外部供给电压执行扫描操作,这可以简化调节器设计。
如在图1A中进一步图示的,集成电路100之内的各种焊盘提供与片外部件的接口,使得可以将电力和信令传送到片上部件(并且反之亦然)。应指出,这类焊盘是在给定的半导体管芯上形成的导电元件,以提供用于与管芯外引脚接触的位置。作为一示例,焊盘可以经由接合引线耦合到集成电路100的相应导电引脚、凸块或任何其他导电连接(本文中一般称为“引脚”),所述集成电路100的相应导电引脚、凸块或任何其他导电连接继而耦合到例如给定***的电路板。此外,在其中正在测试集成电路的用例中,集成电路可以耦合到测试装置,使得在测试器的电路和这类引脚之间做出连接。
更具体地,如图1A中图示的,第一逻辑电路110经由第一焊盘150(并且继而从集成电路100的第一引脚(例如,复位引脚),图1A中未示出)接收复位信号,并且进一步经由另一焊盘152(并且继而从集成电路100的第二引脚,图1A中未示出)接收控制信号,焊盘152在一个实施例中可以是通用输入-输出(GPIO)焊盘。照此,可以经由焊盘152向逻辑电路110提供传入信令信息,并且类似地,输出信令信息可以经由焊盘152输出。此外,功率焊盘156用于向第一逻辑电路110提供第一供给电压,即3.0伏特电压。并且类似地,另一功率焊盘158用于向电压调节器130和/或第二逻辑电路120提供第二供给电压。如图示的那样,该第二供给电压可以在3.0或1.2伏特电平处。还应理解,提供单个功率焊盘以接收被提供到逻辑电路110和120两者的单个传入电压是可能的。在这类实例中,逻辑电路110在低电压和高电压两者上操作可以是可能的,从而减少引脚数。
为了实现电压调节器130的控制,第一逻辑电路110包括调节器控制电路115。在本文中的实施例中,调节器控制电路115被配置为经由复位焊盘150接收复位信号并且经由GPIO焊盘152接收控制信号。在一实施例中,复位信号可以用作时钟信号,并且控制信号可以用作选择线以控制电压调节器操作模式的确定。基于这两个信号的状态,调节器控制电路115可以输出一个或多个对应的控制信号,即调节器_使能信号和旁路_使能信号,以控制电压调节器130的操作。应理解,虽然在图1A的实施例中以该高级别示出,但是给定的集成电路可以包括许多附加电路。此外,虽然为了便于说明而示出了将由代表性电压和经调节的电压供电的代表性逻辑电路,但是应理解,本文中描述的技术可以应用于对具有有限引脚支持的多个片上电压调节器或其他片上部件的控制。
现在参考图1B,示出的是根据另一实施例的集成电路的框图。更具体地,在图1B中,可以与图1的集成电路100基本相同地实现集成电路100’,并且因此相同的参考标号用于指代相同的部件。然而,在图1B的实施例中,与电压调节器130相关联的旁路开关被移除。此外,第三功率焊盘159(DEC)存在并且耦合到低压逻辑电路120。如图1B中示出的,经由焊盘159接收的供给电压在低电压(1.2伏特)处,并且继而单个高压源(例如,3伏特)被提供到功率焊盘156、158。应理解,这些功率焊盘可以组合成单个焊盘。这样,可以实现具有两个功率焊盘的解决方案。
利用该实现,当使能调节器130时,功率焊盘159不从芯片外部被供电,并且调节器130的经调节的输出电压为逻辑电路120供电。在旁路模式期间,调节器130被禁用并且功率焊盘159从芯片外部被供电以向逻辑电路120供给低电压。
现在参考图2,示出的是根据一实施例的方法的流程图。更具体地,图2中示出的方法200是根据一实施例的用于控制电压调节器的方法。在不同的实现中,可以由硬件电路、固件、软件和/或其组合来执行方法200。在如图1A中的特定实施例中,调节器控制电路115可以执行方法200。照此,调节器控制电路115可以包括或耦合到非暂时性存储介质,所述非暂时性存储介质包括当被执行时使其能够执行方法200的指令。
如图示的那样,方法200开始于经由第一引脚在第一逻辑电路中接收复位信号(框210)。在一个示例中,例如在***的启动或其他复位时,可以由包括集成电路的计算***的主处理器发送该复位信号。当***正经历复位时,该复位信号可以具有非活跃或低状态。虽然在正常***操作期间在***复位时传送该复位信号是可能的,但是在许多示例用例中,在调试或其他测试操作期间,诸如当集成电路被适配到测试结构、调试***或诸如此类时,图2的电压调节器控制可以发生。在这类情况下,该复位信号是由测试***传送的信号,以例如出于测试操作、扫描操作或诸如此类目的使得集成电路复位并启动。
无论复位信号的源如何,仍然参考图2,控制转到菱形框220,在菱形框220中确定是否释放该复位信号。当完成复位并且复位信号将状态改变到活跃状态(例如,逻辑高)时,这类复位释放发生。此时,该信号因此指示所述***准备好用于正常操作,已完成其复位操作。
仍然参考图2,控制接下来转到框230,在框230中可以记录通用引脚上的信号的状态。更具体地,可以确定该所选引脚(例如,第一GPIO引脚(其可以被标识为GPIO0))上的值并且可选地将该所选引脚上的值存储在例如控制电路的寄存器之类的存储位置中。在一个特定实施例中,调节器控制电路可以包括诸如D-类型触发电路之类的锁存电路,所述锁存电路具有用于接收控制信号的数据输入和用于接收复位信号的时钟输入。在这类实现中,当复位信号被释放(例如,去往逻辑高)时,控制信号的值因此被记录并作为控制值从触发电路被输出。如所讨论的那样,该控制值可以存储在寄存器中。更进一步如下面描述的那样,该控制值还可以用于控制电压调节器的操作模式。
更具体地,基于信号的该记录或读取,确定该信号状态是否是活跃或逻辑高(菱形框240)。如果不是活跃或逻辑高,则控制转到框250,在框250中可以控制电压调节器在使能模式中。为此,调节器控制电路可以发送一个或多个控制信号(例如,活跃的调节器使能信号),以使得电压调节器被使能用于正常操作。照此,电压调节器接收输入电压、将其调节为经调节的电压电平(例如,在较低的电压电平处)并且输出经调节的电压(所述经调节的电压可以用于为集成电路的一个或多个逻辑电路供电)。替代地,如果信号状态是活跃或逻辑高,则控制转到框260,在框260中可以控制电压调节器在旁路模式中。为此,调节器控制电路可以发送一个或多个控制信号(例如,活跃的旁路使能信号),以使得电压调节器被控制用于旁路操作。照此,直接提供传入供给电压来为集成电路的一个或多个逻辑电路供电。应理解,虽然在图2的实施例中以该高级别示出,但是许多变型和替代方案是可能的。
现在参考图3,示出的是图示用于使能模式的电压调节器的控制的时序图。如图3中图示的,经由第一功率焊盘和第二功率焊盘向集成电路提供多个电压源。如在图3的实施例中所见,这些供给电压中的每个可以处于相同的电平(即3伏特)。由于将以较低电压电平被供电的逻辑电路可能受到这类高电压的不利影响,图3示出了一示例,其中控制电压调节器用于使能模式,使得较低的经调节的电压被提供到这类逻辑电路。因此,如图示的那样,(经由GPIO0引脚/焊盘)接收处于非活跃或低电平的控制信号。因而,当释放复位时(通过复位_N(RESET_N)中的高转变的方式),调节器控制电路可以执行控制更新操作以配置电压调节器用于使能模式。因此,如图示的那样,调节器控制电路输出在活跃或高电平处的使能信号(调节器_使能)。同时,控制电路还可以输出处于非活跃或低状态的使能旁路信号(旁路_使能)。基于该活跃的使能信号(即,调节器_使能信号),可以禁用与电压调节器并联耦合的旁路路径(例如,通过断开一个或多个开关),因此使电压调节器能够以使能模式操作,从而接收并调节给定电压以输出经调节的电压。
应指出,利用本文中的实施例,在控制更新发生之后,集成电路的继续操作是以配置的模式,这里是使能模式。结果,在接着控制更新的给定时间的持续时间之后,在其上接收控制信号的GPIO焊盘/引脚可以用于任何其他期望的目的。更具体地,如图3中示出的,在保持时间(tHOLD)之后,该GPIO焊盘/引脚可用于另一用途。照此,该GPIO焊盘/引脚是过载的焊盘/引脚,使得它可以用于在启动期间提供控制信令,例如,用于本文中描述的电压调节器控制,并且此后任何期望的信令可以在该GPIO焊盘/引脚上发生。换言之,在复位释放之后,在集成电路操作期间,过载的焊盘/引脚可以自由地可用于任何其他用途。应指出,GPIO焊盘/引脚的这种启动时间配置使用(boot-time configuration use)可以诸如通过在用于集成电路的数据表之内公布该特征的方式不暴露给最终用户(或者甚至集成电路的某些购买者)。在这类情况下,该特征可以对客户和最终用户保持隐藏,并且仅由集成电路的制造商(或其代表)出于测试、调试或诸如此类的目的可使用。
现在参考图4,示出的是图示用于旁路模式的电压调节器的控制的时序图。如图4中图示的,经由第一功率焊盘和第二功率焊盘向集成电路提供多个电压源。如图4的实施例中所见,第一供给电压处于高电压(例如,3伏特),并且第二供给电压处于低电压(例如,1.2伏特)。利用该较低的供给电压,利用该电压直接为逻辑电路供电是安全的,并且因此在图4中,控制电压调节器用于旁路模式,使得该较低的未调节的供给电压可以直接提供到某些逻辑电路。因此,如图示的那样,(经由GPIO0引脚/焊盘)接收处于活跃或高电平的控制信号(所述控制信号可以在设置时间tSU期间转变为高)。因而,当释放复位(复位_N的低到高转变)时,调节器控制电路可以执行控制更新操作以配置电压调节器用于旁路模式。因此,如图示的那样,调节器控制电路输出非活跃或低电平使能信号(调节器_使能)。同时,控制电路还输出处于活跃或高状态的旁路信号(旁路_使能)。基于该活跃的旁路信号(即旁路_使能信号),使能与电压调节器并联耦合的旁路路径(例如,通过闭合一个或多个开关),因此使得电压调节器能够以旁路模式操作,使得低供给电压直接被提供到逻辑电路。并且在保持时间之后,提供控制电路的焊盘/引脚可用于另一目的。
应指出,上面的实施例可以向最终用户提供限制,使得当向电压调节器提供的供给电压处于高电压电平(例如,3伏特)时,过载的焊盘在复位释放时不应当被设置为活跃状态。如果该情形将发生,则电压调节器将被绕开(bypass),并且该高供给电压将直接被施加到逻辑电路,诸如可能潜在地被该高供给电压损坏的晶体管和其他器件。
因此,在其他实施例中,出于在启动期间提供控制信号的目的而掩蔽(mask)GPIO引脚(或诸如GPI引脚之类的其他合适的引脚)的使用是可能的。具体地,可以将该引脚在数据表和其他文档中向客户和最终用户标识为接地引脚。照此,没有用户将向该引脚提供高电压,从而避免如同上面描述的情形那样的损坏的潜在性。利用将引脚作为接地引脚的该文档指示,最终用户可以维持该引脚在集成电路外部接地,使得该引脚上不接收到不期望的高逻辑值。应指出,在这类实施例中,即使该引脚在面向客户的文档中被标识为接地引脚,在集成电路内部,该引脚也不与芯片接地连接。
现在参考图5,示出的是根据另一实施例的集成电路的框图。更具体地,如图5中示出的,可以与图1A的集成电路100基本相同地实现集成电路100’’,并且因此相同的参考标号用于指代相同的部件。然而,在该实施例中,代替于使用GPIO引脚/焊盘来传送控制信号,另一个焊盘552(例如,GPI焊盘)向调节器控制电路115提供控制信号。并且功率焊盘558可以耦合到处于高电平(例如,3.0伏特)的供给电压。利用焊盘552在数据表中是接地焊盘的标识以及该配置,可以防止在启动模式期间在该焊盘上的无意高信令 (inadvertent highsignaling),所述无意高信令可以触发将直接向第二逻辑电路120提供高电压的旁路模式。应指出,利用如图5中的该布置,焊盘552在正常操作期间可以针对其他目的不可使用。即,通过在数据表和其他客户文档中将该焊盘标记为接地焊盘,可以维持该引脚始终耦合到低电压电平,从而确保不向低压逻辑电路120提供潜在损坏性的较高电压(例如,如在功率焊盘558上提供的3.0V)。
现在参考图6,示出的是代表性集成电路600的框图,代表性集成电路600可以包括控制电路,用于使用如本文中描述的有限引脚支持在启动操作期间控制IC 600的电压调节器或其他部件。在图6中示出的实施例中,集成电路600可以是例如微控制器、无线收发器或可以用于包括感测、监视、嵌入式应用、通信、应用以及诸如此类的各种用例的其他设备。在示出的实施例中,集成电路600包括存储器***610,在一实施例中,存储器***610可以包括诸如闪速存储器的非易失性存储器和诸如RAM的易失性存储装置。存储器***610经由总线650耦合到数字核620,数字核620可以包括充当集成电路的主处理单元的一个或多个核和/或微控制器。如图示的那样,数字核620被配置为经由多个引脚626和628接收传入信号信息。在本文中的实施例中,出于在启动时控制片上电压调节器的目的,这些引脚可以分别提供复位信号和控制信号。为此,数字核620包括调节器控制电路625,调节器控制电路625可以如上面关于例如图1A所讨论的那样操作。继而,数字核620可以耦合到时钟发生器630,时钟发生器630可以提供一个或多个锁相环或其他时钟生成电路,以生成供IC的电路使用的各种时钟。
如进一步图示的那样,IC 600进一步包括功率电路640。这类功率电路可以包括如本文中描述的一个或多个电压调节器。如图示的那样,至少一个功率焊盘642可以向功率电路640提供电压,包括作为去往电压调节器的输入,所述电压调节器可以具有耦合到其的旁路电路,如本文中描述的那样,以使能取决于在启动期间经由焊盘626和628的信令状态的对电压调节器以使能模式或旁路模式操作的控制。
如图6中进一步图示的,取决于特定实现,可以可选地存在附加电路以提供各种功能性以及与外部设备的交互。这类电路可以包括可以提供与各种片外设备的接口的接口电路660、可以包括各种片上传感器的传感器电路670,所述各种片上传感器包括用于感测所期望的信号的数字和模拟传感器或诸如此类。此外,如图6中示出的,可以提供RF电路680,其可以包括收发器的模拟电路,以使能例如根据局域或广域无线通信方案(诸如Zigbee、蓝牙、IEEE 802.11、蜂窝通信或诸如此类)中的一个或多个的无线信号的传输和接收。应理解,虽然以该高级别视图示出,但是许多变型和替代方案是可能的。
利用如本文中描述的实施例,可以利用减少的引脚数来提供用于控制集成电路的电压调节器或其他部件的特殊能力。如上面描述的那样,可以使用GPIO引脚、接地引脚或诸如此类在启动操作期间提供诸如可以在调试或测试期间使用的控制信令。然而应指出,该特殊控制信令可以对至少某些客户和/或最终用户保持透明或不可见。即,用于集成电路的数据表可以不标识该特殊控制功能性。替代地,在其上该控制信令发生的焊盘/引脚可以简单地被标识为意图用于最终用例中的给定功能的引脚,例如,作为GPIO引脚、接地引脚、GPI引脚、参考引脚或诸如此类。
因此,实施例使能在引脚数方面的减少,包括在附加的功率引脚方面的减少,否则将要求所述附加的功率引脚向集成电路的某个逻辑电路提供较低的外部供给电压。照此,实施例使能启动集成电路的两个不同的方式,即以使能模式使用片上电压调节器或者当控制电压调节器以旁路模式操作时使用外部供给电压。
虽然已经关于有限数量的实施例描述了本发明,但是本领域中的技术人员应当从中理解许多修改和变型。旨在所附权利要求书涵盖如落入本发明的真实精神和范围之内的所有这类修改和变型。

Claims (15)

1.一种集成电路,包括:
电压调节器,用于接收第一电压并调节第一电压以输出经调节的电压;
第一逻辑电路,用于使用经调节的电压操作;以及
调节器控制电路,用于在集成电路的启动期间经由集成电路的通用输入/输出(GPIO)焊盘接收控制信号,并至少部分地基于控制信号来控制电压调节器以使能模式和旁路模式中的一个操作;
第一功率焊盘,用于接收第一供给电压,第一功率焊盘耦合到调节器控制电路以向调节器控制电路提供第一供给电压;
第二功率焊盘,用于接收第二供给电压,第二功率焊盘耦合到电压调节器以向电压调节器提供第二供给电压;以及
在第二功率焊盘和第一逻辑电路之间耦合的旁路电路;
其中在旁路模式中,第二功率焊盘用于接收第三供给电压,第三供给电压小于第二供给电压,并且旁路电路用于向第一逻辑电路提供第三供给电压。
2.根据权利要求1所述的集成电路,其中在使能模式中,第二功率焊盘用于接收第二供给电压并向电压调节器提供第二供给电压。
3.根据权利要求1所述的集成电路,其中调节器控制电路用于将至少一个信号发送到旁路电路以控制旁路电路。
4.根据权利要求1所述的集成电路,其中调节器控制电路用于响应于复位信号的释放而记录控制信号的状态。
5.根据权利要求4所述的集成电路,其中当控制信号的状态活跃时,调节器控制电路用于控制电压调节器以旁路模式操作。
6.根据权利要求1所述的集成电路,其中GPIO焊盘包括过载焊盘,用于在集成电路的启动期间接收控制信号并且在集成电路的正常操作期间接收至少一个其他信号。
7.根据权利要求1所述的集成电路,其中调节器控制电路用于控制电压调节器在集成电路上的调试操作期间以旁路模式操作,并且否则控制电压调节器以使能模式操作。
8.一种用于控制电压调节器的方法,包括:
响应于经由复位引脚向集成电路提供的复位信号的释放,记录经由第二引脚向集成电路提供的第二信号的状态,其中在复位信号释放之后,第二引脚针对另一个功能是可使用的;以及
响应于记录的状态是第一状态,控制集成电路的所述电压调节器用于旁路模式,在旁路模式中经由第三引脚向集成电路提供的第一外部供给电压用于为集成电路的至少一个逻辑电路供电;
在所述集成电路的调节器控制电路中接收所述第二信号的状态,所述调节器控制电路由供给电压供电;
经由第三引脚接收第二外部供给电压以向电压调节器提供第二外部供给电压,第二外部供给电压大于第一外部供给电压。
9.根据权利要求8所述的方法,进一步包括在复位信号释放之后利用用于另一个功能的另一个信号使第二引脚过载。
10.根据权利要求8所述的方法,进一步包括在控制电压调节器用于旁路模式时使用第一外部供给电压在集成电路上执行扫描操作。
11.根据权利要求8所述的方法,进一步包括响应于记录的状态是第二状态,控制电压调节器用于使能模式,在使能模式中电压调节器调节第一外部供给电压以向至少一个逻辑电路提供经调节的电压。
12.根据权利要求8所述的方法,进一步包括在复位信号释放之后经由第二引脚接收通用输入/输出信号。
13.根据权利要求8所述的方法,进一步包括在集成电路的调节器控制电路中接收第二信号的状态,调节器控制电路由经由第三引脚提供的第一外部供给电压供电。
14.根据权利要求8所述的方法,进一步包括在集成电路的调节器控制电路中接收第二信号的状态,调节器控制电路由经由集成电路的第四引脚向集成电路提供的另一外部供给电压供电。
15.一种用于控制电压调节器的装置,包括:
第一引脚,用于接收复位信号以指示所述装置的复位;
第二引脚,用于在所述装置的启动期间接收控制信号,并且在复位信号的释放之后接收另一信号;
所述电压调节器,用于接收第一供给电压并调节第一供给电压来输出经调节的电压;
控制电路,用于在所述装置的启动期间经由第二引脚接收控制信号以及经由第一引脚接收复位信号,并且基于在复位信号的释放时的控制信号的状态来控制电压调节器以使能模式和旁路模式中的一个操作;以及
第一逻辑电路,用于当电压调节器用于以旁路模式操作时使用第一供给电压操作,并且当电压调节器用于以使能模式操作时使用经调节的电压操作;
第一功率焊盘,用于接收第一供给电压,第一功率焊盘耦合到电压调节器以向电压调节器提供第一供给电压;
第二功率焊盘,用于接收第二供给电压,第二功率焊盘耦合到控制电路以向控制电路提供第二供给电压;以及
在第一功率焊盘和第一逻辑电路之间耦合的旁路电路,其中在使能模式中,旁路电路被禁用并且第一功率焊盘用于接收第三供给电压,第三供给电压大于第一供给电压,并且在旁路模式中,旁路电路用于向第一逻辑电路提供第一供给电压。
CN201910361388.0A 2018-05-02 2019-04-30 集成电路的电压调节器的灵活控制的***、装置和方法 Active CN110442216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/968,996 US10579087B2 (en) 2018-05-02 2018-05-02 System, apparatus and method for flexible control of a voltage regulator of an integrated circuit
US15/968996 2018-05-02

Publications (2)

Publication Number Publication Date
CN110442216A CN110442216A (zh) 2019-11-12
CN110442216B true CN110442216B (zh) 2024-06-07

Family

ID=68384863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910361388.0A Active CN110442216B (zh) 2018-05-02 2019-04-30 集成电路的电压调节器的灵活控制的***、装置和方法

Country Status (2)

Country Link
US (1) US10579087B2 (zh)
CN (1) CN110442216B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11385982B2 (en) * 2019-05-02 2022-07-12 Apple Inc. General purpose input/output with hysteresis
US11029716B1 (en) 2020-02-18 2021-06-08 Silicon Laboratories Inc. Providing low power charge pump for integrated circuit
US11402860B2 (en) 2020-02-18 2022-08-02 Silicon Laboratories Inc. Voltage regulator having minimal fluctuation in multiple operating modes
US11075602B1 (en) 2020-03-17 2021-07-27 Silicon Laboratories Inc. Oscillator compensation using bias current

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103970254A (zh) * 2013-01-30 2014-08-06 阿尔特拉公司 用于动态电压-频率调节的可旁路钟控存储电路
CN106415521A (zh) * 2014-10-16 2017-02-15 华为技术有限公司 多处理动态非对称和对称模式切换的硬件设备和方法
CN106716804A (zh) * 2014-06-30 2017-05-24 天工方案公司 用于旁路电压调节器中的电压调节的电路、设备及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036487B2 (ja) * 1995-08-18 2008-01-23 株式会社ルネサステクノロジ 半導体記憶装置、および半導体回路装置
US6795366B2 (en) * 2002-10-15 2004-09-21 Samsung Electronics Co., Ltd. Internal voltage converter scheme for controlling the power-up slope of internal supply voltage
US7181631B2 (en) * 2003-03-25 2007-02-20 Intel Corporation Mechanism to control an on die voltage regulator
US20070069807A1 (en) * 2005-09-23 2007-03-29 Intel Corporation Voltage regulation having varying reference during operation
US7265605B1 (en) * 2005-10-18 2007-09-04 Xilinx, Inc. Supply regulator for memory cells with suspend mode capability for low power applications
KR101552165B1 (ko) * 2009-03-02 2015-09-18 엘지전자 주식회사 전자 기기의 전원 공급 장치 및 방법
ITMI20112412A1 (it) * 2011-12-28 2013-06-29 Stmicroelectronics Private Ltd Regolatore di tensione con capacita' di by-pass per scopi di test
US8629713B2 (en) * 2012-05-29 2014-01-14 Freescale Semiconductor, Inc. System and method for controlling bypass of a voltage regulator
US9323272B2 (en) * 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9983643B2 (en) 2015-09-01 2018-05-29 Silicon Laboratories Inc. Providing multiple power paths in an integrated circuit
US9866215B2 (en) 2015-09-30 2018-01-09 Silicon Laboratories Inc. High speed low current voltage comparator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103970254A (zh) * 2013-01-30 2014-08-06 阿尔特拉公司 用于动态电压-频率调节的可旁路钟控存储电路
CN106716804A (zh) * 2014-06-30 2017-05-24 天工方案公司 用于旁路电压调节器中的电压调节的电路、设备及方法
CN106415521A (zh) * 2014-10-16 2017-02-15 华为技术有限公司 多处理动态非对称和对称模式切换的硬件设备和方法

Also Published As

Publication number Publication date
US20190339729A1 (en) 2019-11-07
CN110442216A (zh) 2019-11-12
US10579087B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
CN110442216B (zh) 集成电路的电压调节器的灵活控制的***、装置和方法
US5818781A (en) Automatic voltage detection in multiple voltage applications
KR101053185B1 (ko) 스마트 카드 및 그것의 혼합모드 제어방법
CN112005457B (zh) 通用串行总线c型(usb-c)连接器***的过电流保护
EP0851583A1 (en) Data processing system having an auto-ranging low voltage detection circuit
US9471120B1 (en) Power management controller for integrated circuit
US9632137B2 (en) Serial wire debug bridge
US8207761B2 (en) Semiconductor device and operation mode switch method
CN109542152B (zh) 在设备测试操作期间可用的电压调节器旁路电路
US10534416B2 (en) Storage system and control method
US8174278B2 (en) Test board and test system
US6321174B1 (en) Apparatus and method for testing add-on device of a computer system
US6520416B1 (en) Interface module for operation between a chip card and a microprocessor-based system
US20140237308A1 (en) Test control using existing ic chip pins
US20070157033A1 (en) Circuit for protecting motherboard
US20180306861A1 (en) Microprocessor interfaces
CN110442539B (zh) 手机otg切换方法和装置
US10732699B2 (en) Redundancy in distribution of voltage-frequency scaling parameters
KR100606750B1 (ko) 휴대 전화기용 프로그램 다운로딩 장치
CN108241117B (zh) 用于测试半导体组件之***及方法
JP4976993B2 (ja) データ処理装置及び通信装置
KR100487195B1 (ko) 프로세서의 누설 전류 감소 회로
CN221352004U (zh) 主机板及电子设备
US7213173B2 (en) Control device for preventing hardware strapping fault of computer system
CN114759913A (zh) 接口电路、参数配置的方法、存储介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant