JP2020522728A - 金属層を有する層状構造を備えたフレキシブル部品 - Google Patents

金属層を有する層状構造を備えたフレキシブル部品 Download PDF

Info

Publication number
JP2020522728A
JP2020522728A JP2019561901A JP2019561901A JP2020522728A JP 2020522728 A JP2020522728 A JP 2020522728A JP 2019561901 A JP2019561901 A JP 2019561901A JP 2019561901 A JP2019561901 A JP 2019561901A JP 2020522728 A JP2020522728 A JP 2020522728A
Authority
JP
Japan
Prior art keywords
layer
flexible
coated substrate
layers
mox
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019561901A
Other languages
English (en)
Other versions
JP2020522728A5 (ja
JP7282688B2 (ja
JPWO2018204944A5 (ja
Inventor
ケステンバウアー,ハラルト
ウィンクラー,イェルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plansee SE
Original Assignee
Plansee SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plansee SE filed Critical Plansee SE
Publication of JP2020522728A publication Critical patent/JP2020522728A/ja
Publication of JP2020522728A5 publication Critical patent/JP2020522728A5/ja
Publication of JPWO2018204944A5 publication Critical patent/JPWO2018204944A5/ja
Application granted granted Critical
Publication of JP7282688B2 publication Critical patent/JP7282688B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/10Sintering only
    • B22F3/105Sintering only by using electric current other than for infrared radiant energy, laser radiation or plasma ; by ultrasonic bonding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/12Both compacting and sintering
    • B22F3/14Both compacting and sintering simultaneously
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/12Both compacting and sintering
    • B22F3/14Both compacting and sintering simultaneously
    • B22F3/15Hot isostatic pressing
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/20Metallic material, boron or silicon on organic substrates
    • C23C14/205Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00Coating starting from inorganic powder
    • C23C24/02Coating starting from inorganic powder by application of pressure only
    • C23C24/04Impact or kinetic deposition of particles
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C23C28/3455Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer with a refractory ceramic layer, e.g. refractory metal oxide, ZrO2, rare earth oxides or a thermal barrier system comprising at least one refractory oxide layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/179Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)
  • Non-Insulated Conductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1回又は繰り返しの曲げ応力、引張応力、及び/又はねじり応力を受けるフレキシブル基板上に直接又は1つ以上の中間層を介して塗布されたMo系層の層平面内での電気伝導率維持のためのCu、Ag、Au又はそれらの混合物である添加物の使用、及びフレキシブル部品とXが、Cu、Ag、Auの群から選択される1つ以上の元素であるMoXを含有する金属層を有する層構造を備えるフレキシブル被覆部品、並びにそのようなフレキシブル被覆部品の製造方法。

Description

本発明は、請求項1の前提部の特徴を有するMo系層の層平面内での電気伝導率維持のための添加物の使用、請求項2の前提部の特徴を有するフレキシブル被覆部品、及び請求項20の前提部の特徴を有するフレキシブル被覆部品の製造方法に関する。
フレキシブル部品の分野における技術的進歩は、薄膜材料分野での進歩と密接に関連している。特に、この進歩は、電子工学、特に、電子(ディスプレイ画面)、例えば、液晶表示装置(液晶ディスプレイ画面:TFT−LCD)、AM−OLED(アクティブマトリックス有機発光ダイオード)又はマイクロLED(発光ダイオード)ディスプレイ画面のアクティブ制御のための構造の一部(アクティブマトリックス)としての、例えば、薄膜トランジスタ(TFT)等の薄膜部品の分野でのさらなる発展を可能にする。アクティブマトリックス構造は、別の用途、例えば、X線放射のためのセンサアレイにおいても使用することができる。これらの用途においては、導電体経路は、行(「ゲートライン」、「ロウ」)及び列(「信号ライン」、「行ライン」、「データライン」)としてマトリックス状に配置されている。導電体路は、電気信号、電流又は電圧をある地点から別の地点へと伝達するための導電経路を提供する。
各アクティブマトリックスの行又は列は、長く細い導体路(例えば、数センチメートル〜2メートル弱までの長さ、数マイクロメートル〜数十マイクロメートルまでの幅、及び数十ナノメートル〜数百ナノメートルまでの全層厚さを有する)からなり、この導体路は、薄膜トランジスタ領域にTFTのゲート電極(「制御電極」)又はソース/ドレイン電極(「流入電極」及び「流出電極」)を形成するそれぞれ1つ以上の拡張部を有する。それらの導体路は、TFTのゲート電極又はソース/ドレイン電極と、外部接触のための接触領域(「導体パッド」)又はディスプレイ画面制御のためのゲートドライバ構造及びデータドライバ構造(行ドライバ及び列ドライバ)が配置されている基板の周辺領域に接続する。
アクティブマトリックス制御によって、それぞれの個々の画素(ピクセル)の輝度は、1つのTFT(例えば、TFT−LCD)又は複数のTFT(例えば、AM−OLEDディスプレイ画面)を全体にわたって個別に調節できる。この場合に、長いゲート導体路及び信号導体路に沿った電圧降下はできるだけ低いことが重要である。なぜなら、長さに依存する不要な輝度差が画素に生ずることとなるからである(人間の目は輝度差に対して非常に敏感に反応する)。
屈曲性、フレキシブル、又は回動可能な基板上に配置されているアクティブマトリックス構造の場合に、特に、長い行導体路及び列導体路は、高い変形応力及び/又は曲げ応力及び/又はねじり応力を受けている。この応力は、TFT構造内のゲート電極及びソース/ドレイン電極で空間的広がり(一般的に、数マイクロメートル〜数十マイクロメートルまでの辺長を有する矩形面)がはるかに小さいためずっと小さい。この応力により、特に、導体路材料が脆性の場合には、すぐに何桁も電気抵抗が増加する。そのため、導体路に沿って配置されたTFTは、もはや規定の電圧を均一に供給せず、ディスプレイ画面用途の場合に長さに依存する輝度差が生じることがある。極端な場合には、導体路はその電気伝導性を完全に失い、画素の全面消灯(Totalausfall)が生ずる。
特に、モバイル用途、例えば、携帯電話、タブレットPC、PDA(携帯情報端末)のためのディスプレイ画面の場合に、ディスプレイ画面基板上には、画像コンテンツの表示のための実際のユニットの他にさらに周辺電気回路が実装されている。それは、例えばゲート電極の制御用回路(ゲートドライバ)、ソース/ドレイン電極の制御回路(データドライバ)、DC−DC変換器、デジタル−アナログ変換器、タイミングコントローラ、又はバッファ回路及びインターフェイス回路である。そのようなディスプレイ画面とその制御ユニットとの組み合わせは、システムオンパネル(SOP)(ディスプレイ画面パネルに搭載されたシステム)又は基板がガラスから成る場合にはシステムオンガラス(SOG)(ガラスに搭載されたシステム)と呼ばれる。別個の筐体を含む外部集積回路(IC)として実装する代わりに、ディスプレイ画面制御のための周辺電気回路を基板上に直接配置することは有利である。基本的な利点は、低い製造コスト、低い電流消費、狭い所要スペース、及び高い信頼性である。システムオンパネルディスプレイ画面は、しばしば低温ポリシリコン(low temperature poly-Silicon)(LTPS)技術によって実現されるが、アモルファスシリコン又は金属酸化物等の別の半導体によっても可能である。基板上に配置された周辺回路の一部は、電気導体路、ゲートライン及び信号ラインを介して個々の画素のTFTと接続され、その長さは、ディスプレイ画面の大きさに応じて数mmから200cmまでである。変形、曲げ又はねじり応力を受けて導体路の抵抗変化は、ディスプレイ画面の個々の画素又は行全体若しくは列全体の消灯を防ぐために、或いはディスプレイ画面の輝度又は色の不要な差(「ムラ」)を防ぐために、できる限り小さくすべきである。
フレキシブル接触センサ(例えば、抵抗性センサ又は容量性センサ)もマトリックス状に配置されたx電極及びy電極を使用するが、一般的に、アクティブTFT構造を有していない。数cm〜数mまでのより大きなセンサの場合には、非常に長く細い、例えば、10cm〜100cmの長さ及び5μm〜50μmの幅を有する導体路構造が使用される。この用途の場合にも、変形、曲げ又はねじり応力受けた導体路の抵抗変化(増加)はできるだけ小さくすべきである。さもないとセンサの故障(例えば、信号対雑音比の低下による)が起こる可能性があるからである。
特許文献1(図7)において、曲げ応力を受けている導体路中の機械的応力を減らすために、非直線的、例えば、正弦曲線形、波形、矩形波形、蛇行形又はのこぎり波形の導体路構造が提案されている。亀裂伝播を防ぐために、分岐して再結合した導体路構造(上記文献中の図8c)が提案されている。しかしながら、これらの全ての構造は単純な直線導体路よりも多くのスペースを必要とし、電流は2つの地点の間で全体的により長い経路を伝わらなければならないので、さらなる電圧降下又は信号対雑音比が低下する可能性がある。
さらに、新たな集積化技術の開発の進歩により、電子装置とフレキシブル基板との組み合わせ、及びその結果として、よりフレキシブルの高い電子部品の製造も可能となる。問題のこの種の従来技術は、特許文献2により形成される。従来技術に関するさらなる情報については、この文献を参照されたい。
国際公開第2016/032175号 オーストリア実用新案第15048号
本発明の目的は、1回又は繰り返しの曲げ応力、引張応力、及び/又はねじり応力を受けるフレキシブル基板上に塗布された金属層の電気伝導率維持することである。特に、本発明の目的は、フレキシブル基板上の電気導体路(金属層)である。電気導体路に沿った、すなわち層平面内での導体路の電気抵抗は、変形応力、曲げ応力又はねじり応力を受けた場合に、ほんの少し、特に、10%以下しか変化しない。
上記目的は、請求項1に記載の添加物の使用、請求項2に記載のフレキシブル被覆部品、及び請求項20の特徴を有するフレキシブル被覆部品の製造方法によって解決される。本発明の好適な実施形態は、従属請求項に規定されている。
本発明によって、フレキシブル部品の1回又は繰り返しの曲げ応力及び/又は引張応力及び/又はねじり応力を受けた場合に、Mo系(モリブデン系の)層又は層平面内での金属層の電気伝導率維持を保証する。これは、フレキシブル部品の延性向上によって実現される。
請求項2に規定されたように、複数の金属層をフレキシブル基板上に設けることができる。その際、各金属層には、半導体層又は電気絶縁性層が両側に直接隣接しており、かつ金属層自体が請求項2により単層構造、2層構造又は3層構造として形成されるという制限が加えられる。
Mo系層又はMoX層は、少なくとも50重量%のMo、特に、少なくとも60重量%のMoを含有する。
MoX層は、別のXを含有するMoX部分層を有する複数のMoX部分層から構成できる。
電気伝導率維持以外に、延性向上により機械的損傷許容性が増加する。例えば、多層複合材料の層間剥離の危険性を低下させる。
当然ながら、Mo系層(MoX層)は、添加物Xを除き純粋なMoである必要はないが、むしろ不純物、特に、PVD(物理的気相成長)法、中でも、スパッタリング法(陰極スパッタリング)のプロセス雰囲気に由来する不純物(例えば、Ar、O、N、C)が存在する場合がある。しかしながら、金属不純物は0.5原子%以下でなければならない。
上記の元素Cu、Ag、Auのうちでも、Cuが特に好ましい。本明細書では、所望の効果を達成するためには、より低い原子%で十分である。さらに、CuはAg及びAuよりもより費用対効果が良い。
本発明によれば、層状構造は、一方の側に直接隣接している半導体層又は電気絶縁性層を有する金属層と、他方の側に金属層に直接隣接している半導体層又は電気絶縁性層とを有する。これらの特性は、少なくともフレキシブル被覆部品のある領域において満たされている(しかしながら、フレキシブル部品、特に、フレキシブル電子部品の全ての領域で必ずしも満たされる必要はない)。さらに、可能な隣接層を以下に詳細に説明する。この場合に、「電気絶縁性」とは、電気抵抗が1メガオームより大きいことを意味すると理解すべきである。
本明細書では、フレキシビリティ及び「フレキシブル」とは、部品の使用に関連する特性に悪影響を与えることなく曲げ応力を吸収する、及び/又はそのような応力に耐える特性と理解すべきである。すなわち、十分にフレキシブルな部品は、大幅に向上した延性も有する。
大幅に向上した延性とは、本発明の意味において、部品及び/又は当然ながら含まれる1つ又は複数の層も、亀裂発生及び亀裂成長に対して高い抵抗性を有し、亀裂がある伸びまで形成されず、又はより大きな伸びで初めて形成されるか、又は亀裂進行の変化を意味すると理解すべきである。
延性及びその結果としてのフレキシビリティを説明するために、本発明の範囲においては臨界伸びを使用する。フレキシブル基板上の1つ又は複数の層の電気抵抗Rが初期状態(R/R=1.1)に対して10%だけ高くなった伸びεが、臨界伸びとして定義される。十分に高いフレキシブルな部品においては、臨界伸びεは大幅に増大しており、1つ又は複数の層の伝導性は、大幅に長く維持される。
フレキシブル基板とは、本発明の範囲においては、曲げ応力を加えたときに、基板上に堆積された1又は複数の層(被覆)に伸びεが生ずる基板と理解すべきである。1つ又は複数の層が基板よりもずっと薄い場合に、伸びは、近似的にε=ds/2Rによって記述される(dsは基板の厚さ、Rは曲げ半径である)。1つ又は複数の層が基板と比べて非常に薄い場合には、1つ又は複数の層における伸びは、引張応力又は圧縮応力のみにほぼ等しく設定できる。例えば、フレキシブル基板は、1つ以上のポリマー素材、例えば、ポリイミド、ポリカーボネート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリアリレート又は多環式オレフィン系で構成できる。1つ以上のポリマー材料をベースとする大部分のフレキシブル基板は、8GPa以下の弾性率を有する。薄板ガラス(1mm以下の厚さを有するガラス)、1mm以下の厚さを有する金属板、例えば、鋼板、1mm以下の厚さを有するアルミニウム箔、銅板若しくはチタン箔、又は例えば、雲母等の鉱物材料も、本発明によるフレキシブル部品に適したフレキシブル基板である。
本発明に適したフレキシブル基板は、同様に、1つ又は複数の層及び/又は1つ又は複数の材料から構成できる。そのような基板は、他の材料から成る1つ以上の層で既に予め完全に又は部分的にのみ被覆できる。
この部品は、フレキシブル被覆部品であるのが好ましい。例えば、金属防湿層又は光学層を有する包装薄膜等のフレキシブル被覆部品と比較して、フレキシブル被覆電子部品は、少なくとも1つの電流を伝導する層を有する。これには、例えば、フレキシブル回路、フレキシブルディスプレイ画面、フレキシブルセンサ素子、フレキシブル薄膜コンデンサ、フレキシブル薄膜電池又は単純な導電性薄膜、例えば、フレキシブルプリント回路基板が該当する。本発明により構成できる上記のフレキシブル電子部品の例は、本明細書の最初に説明した。
本発明によるフレキシブル被覆部品の金属層は、1μm以下の厚さを有するのが好ましい。金属層は、好ましくは5nmの最小厚さを有し、さらに好ましくは少なくとも10nmの厚さを有する。また、5nm〜300nmの厚さ、5nm〜100nmの厚さはなおさらに好ましい。上記の層厚さは、金属層が接着構造層又は拡散障壁層として使用される場合に特に有利である。或いは150nm〜400nmの厚さ範囲が有利である。150nm〜400nmの層厚さは、本発明による被覆されたフレキシブル部品をディスプレイ画面において、例えば、ゲート電極層として使用するために特に良く適している。
請求項2又はその従属請求項の1つに規定された1つ又は複数の金属層は、薄膜トランジスタ(TFT)の一部になることができる。
本発明による部品の例示的実施形態では、少なくとも1つのMoX層において、Xが元素Cuであり、このMoCu層が0.5原子%以下〜50原子%以下のCuを含有し、好ましくは1原子%以上〜20原子%以下のCuを含有することができる。この場合に、金属層のMoX層全体をMoCuから構成するのが特に好ましい。
本発明による部品の例示的実施形態では、少なくとも1つのMoX層において、Xが元素Agであり、このMoAg層が10原子%以上〜50原子%以下のAgを含有し、好ましくは20原子%以上〜50原子%以下のAgを含有することができる。この場合に、金属層のMoX層全体がMoAgから構成するのが特に好ましい。
本発明による部品の例示的実施形態では、少なくとも1つのMoX層において、Xが元素Auであり、このMoAu金属層が5原子%以上〜20原子%以下のAuを含有することができる。この場合に、金属層のMoX層全体がMoAuから構成するのが特に好ましい。
本発明による構成部品の例示的実施形態では、各々のMoX層が、200マイクロオームcm以下、好ましくは100マイクロオームcm以下、特に好ましくは50マイクロオームcm以下の層抵抗ρを有することができる。
本発明による部品の例示的実施形態では、金属層に直接隣接している半導体層又は電気絶縁性層の少なくも一方を複数の層として形成することができる。また、直接隣接している層又は電気絶縁層の両方を複数の層として形成することができる。
本発明による構成部品の例示的実施形態では、金属層は全体で50マイクロオームcm以下、好ましくは10マイクロオームcm以下、特に好ましくは3.5マイクロオームcm以下の層抵抗ρを有することができる。
本発明による方法では、0.5原子%以上〜50原子%以下のXを含有し、XがCu、Ag、Auの群から選択される1つの元素である少なくとも1つのMoX層が堆積される。この場合に、MoX層は、請求項2に規定されているように金属層を形成できるか又はその一部になることができる。
少なくとも1つのMoX層及び/又は金属層の堆積は、各種種類の蒸着法によって行うことができる。例えば、上記の堆積は、物理蒸着又は化学蒸着によって行うことができる。
しかしながら、少なくとも1つのMoX層及び/又は金属層の堆積が、PVD法、特に、スパッタリング法によって行うことが有利である。PVD法(物理的気相成長)は、薄膜被覆技術として知られている。この技術は、被覆材料の粒子を気相に変換してから、基板上に堆積させる。PVD法による堆積によって、特に、均一に堆積できる。その特性は、被覆された面全体にわたり等しく等方的である被覆を堆積できる。この方法のさらなる利点は、結果として実現できる低い基板温度である。従って、例えば、ポリマーの被覆が可能となる。さらに、PVD層は基板への非常に良好な接着の点で優れている。
MoX層又は金属層がスパッタリング法(陰極スパッタリング法とも言う)によって堆積される場合に特に好ましい。スパッタリング法は、大きな面積の均一な被覆に比較的容易に使用できるため、大量生産に費用対効果が良い。
本発明による方法が、0.5原子%〜50原子%以下の間のXを含有するMo系のターゲットを設ける工程をさらに含むことが非常に好ましい。
0.5原子%〜50原子%以下の間のXを含有するMo系のターゲットは、少なくとも1つのMoX層及び/又は少なくとも1つの金属層の堆積前に設けられる。従って、MoX層及び/又は金属層は、設けられたターゲットから堆積される。
この場合に、ターゲットとは、被覆装置の被覆供給源と理解すべきである。1つの好適な方法においては、使用されるターゲットは、スパッタリング法のためのスパッタリングターゲットである。
被覆物の化学組成は、使用されるターゲットの化学組成によって決定される。しかしながら、ターゲット組成からの被覆組成物の偏りは、ターゲットに中に含まれる元素の僅かに異なるスパッタリング挙動(スパッタリング収率)によって起こることがある。
例えば、MoCuターゲットからのCuの好適なスパッタリングによって、堆積された被覆中のCu含有量が僅かに増加することがある。例えば、10原子%以上のCuを含有する被覆を形成するために、対応するターゲットも10原子%以下のCuを含有すべきある。
その代わりに、たった1つのターゲットを使用するために、個々のターゲットからの同時堆積、好ましくは同時スパッタリングによっても金属層を堆積できる。この場合に、被覆物の化学組成は、異なるターゲットの選択によってさらに制御することができる。
金属層の堆積にさらに適したスパッタリングターゲットの製造は、例えば、粉末冶金によって行うことができる。
スパッタリングターゲットの製造のための可能な粉末冶金的方法は、ホットプレス(HP)又は放電プラズマ焼結(SPS)等のホットプレス方法に基づいている。両方の場合において、粉末混合物をプレス金型内に流し込み、その金型内で加熱し、高い圧縮圧力及び高い温度で焼結/ぎっしり詰めて高密度部品にする。この場合に、優先配向(肌理)を有しない均一な粒子を有する均質な微細構造が生じる。
スパッタリングターゲット製造のための類似の粉末冶金的方法は、熱間等方圧加圧法(HIP)である。この場合に、ぎっしり詰められる材料は、変形可能な高密度容器(通常、金属缶)中に流し込まれる。この場合に、この材料は、粉末、粉末混合物又は圧粉体(圧縮粉末の形で)にすることができる。この容器中に存在する材料は、保護ガス(例えば、アルゴン)下で圧力が加えた槽内容器中において高温で焼結/ぎっしり詰められる。ガス圧があらゆる方向から作用するため、この方法は等方圧加圧法と呼ばれる。代表的なプロセスパラメーターは、例えば、1100℃及び100MPaで3時間の保持時間である。この場合に、優先配向(肌理)を有しない均一な粒子を有する均質な微細構造が生じる。
粉末冶金的方法によるスパッタリングターゲット製造のさらなる選択肢は、焼結とその後の成形である。この場合に、粉末成形体は水素雰囲気下又は真空下で焼結される。焼結後に、例えば、圧延又は鍛造等の成形工程を行うことで、99%超の高い相対密度が得られる。この場合に、優先配向(肌理)を有する細長い粒子を有する微細構造が生じる。任意の後続の低張力焼きなまし又は再結晶化焼きなましの場合に、均一な粒子を生ずるが、その粒子がなお優先配向(肌理)を有する均質な微細構造が生じる。
粉末冶金的方法によるスパッタリングターゲット製造のさらなる選択肢は、対応する支持構造物、例えば、金属又は管上に粉末又は粉末混合物を溶射法、例えば、低温ガス溶射又は真空プラズマ溶射(VPS)によって塗布することである。
以下で、本発明を例示的実施形態及び図面に基づきより詳細に説明する。
臨界破断伸びε測定に使用される電気抵抗測定を行う一軸引張試験の概略的構成を示す。 層中のCu含量の関数としてMo及びMoCu合金のR/R曲線を示す。 15%の最大伸び後のMo層及び各種MoCu層の亀裂パターンの電子顕微鏡写真を示す。 層中のAg含量の関数としてMo及びMoAg合金のR/R曲線を示す。 15%の最大伸び後のMo層及び各種MoAg層の亀裂パターンの電子顕微鏡写真を示す。 ボトムゲート型薄膜トランジスタの層状構造の断面を示す。 システムオンパネルディスプレイ画面の概略的ブロック図(上から)を示す。 ドライバ回路とTFTディスプレイ画面領域の間の導体路構造を上から見たシステムオンパネルディスプレイ画面の細部を示す。 TFTのゲート電極及びソース/ドレイン電極とゲートライン及びデータラインとがどのように接続されているかを示すTFTディスプレイ画面構造(上から、平面図)の細部を示す。 トップゲート型LTPS−TFTの層状構造の断面を示す。 シリコンウェハ上のスパッタリングされた500nm厚さのMoCu薄膜のX線回折図を示す。 シリコンウェハ上のスパッタリングされた500nm厚さのMoAg薄膜のX線回折図を示す。
実施例1
一連の複数の実験の範囲内で、Mo系の各種金属層をポリイミド基板上に堆積させた。この場合に、各種化学組成を有する層を形成した。
Mo系の金属層の組成を表1に要約した。
[表1]スパッタリングされたMoCu層の化学組成
モリブデン系合金のための参照材料として、純粋なMoを50nmの厚さを有するモリブデン層の形で使用した。
全ての層を、ポリイミドから成る50μm厚さの薄膜(PI、例えば、Kapton(登録商標))上に室温で堆積した。この場合に、プロセスパラメーターは、結果に対する異なるプロセス条件の影響を可能な限り排除するために一定に保った。層厚さは、結果に対する形状効果の影響を避けるために50nmで一定に保った。
基板表面は完全に被覆されており、例えば、エッチング法によってどのような構造も製造しなかった。
ポリイミド基板上の層試料に対して、MTS Tyron 250(登録商標)汎用試験機を用いて一軸引張試験を実施した。試験構成を図1に概略的に示す。この場合に、基板を15%の最大伸びεまで弾性変形させた。引張試験の間に、四点法を使用して層の電気抵抗Rを連続的に記録した。測定開始時の電気抵抗をRと呼ぶ。この場合に、初期状態における試料長さ(クランプ間の自由長さ)は20mmであり、幅は5mmであった。
測定構成を図1に概略的に示す。この場合に、Lconstは、伸びが生じていない固定クランプ長を示す。ここで、臨界伸びを臨界伸びεとして定義した。フレキシブル基板上の層の電気抵抗Rは、初期状態、つまりR/R=1.1に対して10%だけ増加した。
この引張試験によって求められた臨界伸びεを表2に示す。
[表2]調べたMo層及びMoCu層の臨界伸びε並びに純粋なMoから成る参照試料との差。さらに、非伝導性ホウケイ酸塩ガラス(Corning Eagle XG(登録商標))上の500nm厚さの層の層抵抗を示す。
図2は、伸びεに対する、電気抵抗対初期抵抗(R/R)の増加を示す。曲線「理論値」は、試料の形状変化によってのみ生ずる電気抵抗の増加を示す。参照材料に基づき測定された曲線において明らかなように、電気抵抗は、伸びの増大に伴って非常に急激に増加する。
上記の引張試験後に、試験された層を、光学顕微鏡及び走査型電子顕微鏡で調べた。この場合に、亀裂の形状、及び層中に生じた亀裂間の平均距離を求めた。
例えば、純粋なMo等の脆性の材料をベースとする層において、引張応力下での試料の損傷時に、通常は、脆性材料の挙動に特有の亀裂パターンが生ずる。これは、応力方向にほぼ直角に形成される直線状の平行に走る亀裂から成る網状構造によって特徴付けられる。そのような亀裂パターンは、例えば、図3(Mo、左)に見られる。これらの直線状の亀裂は、大部分が試料の一方の側から他方の側まで全幅にわたって走っているだけでなく、その層の全厚さを貫通して走っている。そのような亀裂は、貫通亀裂(TTC)とも呼ばれる。TTCは層の電気伝導率を大幅に低下させる。なぜなら、最悪の場合には、連続的な導電接続は、もはや層中には存在しないからである。
表2から推測される故障判定基準R/R=1.1の臨界伸びは、層中のCu含量の増加に伴って層の延性が増加することが分かる。この延性の増加は、材料内での容易な変位移動によって引き起こされたと推測される。これにより、臨界伸びの増大とTTCの発生が減少する。
一例として、図2は、試料MoCu7原子%の抵抗曲線R/Rを示す。亀裂の出現パターンはなおTTCに対応するが、臨界伸びεは既に大幅に増加している。
臨界伸びεの増大に加えて観察できるさらなる効果は、亀裂の出現パターンが、脆性材料の挙動から延性材料の挙動にまで変化することである。延性材料の挙動に特有の亀裂は、その亀裂がもはや直線的ではなく、むしろジグザグである。亀裂先端での亀裂の曲がりは、そのような亀裂挙動について考えられる説明である。
図3(中央図、MoCu18原子%)において、MoCu18原子%の場合に亀裂は確かにほぼ平行に走っているが、もはや直線状に走っていないことが分かる。図3(右図、MoCu52原子%)においては、既に延性の亀裂パターンが生じている。延性を有する亀裂は、大部分が全層厚さを貫通して走っているが、必ずしも試料幅全体にわたって走っていないので、それによってまだ導電接続は材料内に存在したままである。この場合に、図2から分かるように、R/R曲線の勾配は小さい(曲線は、急激に上昇しない)。
従って、臨界伸びεは大幅に増大し、亀裂の発生はMo系層中の小さなCu含量から減少する。Cu含量がさらに増加すると、亀裂挙動は、脆性から延性方向へと変化する。従って、Moへの添加物としてのCuは、特に、添加が少なくてもMo系層の延性を大幅に増加させる点と、Cuが材料として比較的費用対効果が良いという点で優れている。
図11は、それぞれ18原子%及び34原子%のCu含量を有する2つのMoCu層のX線回折図を示す。それぞれ純粋なMo層又はCu層の回折図も参照材料として含まれている。全ての層を、DCスパッタリングによって、基板をシリコンウェハ上に室温(基板を加熱せずに)で堆積し、その厚さは500nmである。結晶構造を、Cu−KαのX線源を備えるBruker−AXS D8回折計を用いて斜入射モードにおいて2゜の入射角で記録した。参照材料として、それぞれ体心立方型(cl)モリブデンのX線反射の位置を垂直の点線として、及び面心立方型(cF)銅の反射位置を垂直の破線として示す。データは、ICDD(国際回折データセンター)のデータベースから取得した。図11から分かるように、高い銅含有量を有するMoCu18原子%及びMoCu34原子%の2つの系は、回折図中に対応する反射が存在しないため、別のCu相を有しない。従って、Cuは、混晶の形でモリブデン中に強制溶解、すなわち銅原子がモリブデン空間格子を占有すると推定できる。銅原子は、このようにしてMo格子の歪みを生じさせる。Cu原子(原子半径128pm)は、Mo原子(140pm)よりも小さいので、歪んでいない参照材料と比べて、より大きな屈折角(2θ)へと偏移している2つのMo(110)反射及びMo(200)反射も歪んだMo格子を示す。
さらに、表2の最後の列に、各種Mo薄膜又はMoCu薄膜の層抵抗ρ(マイクロオームcm)を示す(絶縁性ガラス基板上の500nmの層厚さ)。測定のために、表面固有抵抗率R(オーム/シート)を四点法によって測定し、それに層厚さを掛けた。MoCu層の層抵抗は、34原子%のCu含量まで増加した後に、Cu含量の増加に伴って再び減少する。全てのMoCu層は、150マイクロオームcm以下の層抵抗を有する。
MoCu/Cu又はMoCu/Alから成る多層の場合に、長い導体路に沿った層抵抗は、とりわけ良好な導電性を有する材料Cu又はAlによってそれぞれ決定される。50nmのMoCu34原子%及びその上に形成(非伝導性ガラス基板上に堆積された)300nmのCuから成る2層は、2.0マイクロオームcmの層抵抗を有する。50nmのMoCu34原子%及びその上の300nmのAlから成る2層の層は、3.1マイクロオームcmの層抵抗を有する。
調べた層の機械的特性はなおさらに最適化できる推測される。従って、対象とした熱処理によって、堆積されたMo系層の微細構造及び内部応力状態をさらに最適化できるかもしれない。また、堆積条件を対象とした設定によっても、層の成長に故意に影響を及ぼし、延性をさらに増加させることができる可能性が非常に高い。
実施例2
一連の複数の実験の範囲内で、Mo系の各種金属層をポリイミド基板上に堆積した。この場合に、各種化学組成を有する層を形成した。
Mo系金属層の組成を表3に要約した。
[表3]スパッタリングされたMoAg層の化学組成
モリブデン系合金の参照材料として、50nmの厚さを有する純粋なMoをモリブデン層の形で使用した。
全ての層を、ポリイミドから成る50μm厚さの薄膜(PI、例えば、Kapton(登録商標))上に室温で堆積した。この場合に、プロセスパラメーターは、結果に対する異なるプロセス条件の影響を可能な限り排除するために一定に保った。層厚さは、結果に対する幾何学影響を避けるために50nmで一定に保った。
基板表面は完全に被覆されており、例えば、エッチング法によってどのような小さな構造も製造しなかった。
実施例1に記載したような引張試験によって求めた臨界伸びεを表4に示す。
[表4]調べたMo層及びMoAg層の臨界伸びε並びに純粋なMoから成る参照試料との差。さらに、非伝導性ホウケイ酸塩ガラス(Corning Eagle XG)上の500nm厚さの層の層抵抗を示す。
上記の引張試験後に、試験された層を、光学顕微鏡及び走査型電子顕微鏡で調べた。この場合に、亀裂の形状及び層中に生じた亀裂間の平均距離を求めた。
例えば、純粋なMo等の脆性材料をベースとする層において、引張応力下での試料の損傷時に、通常は、脆性材料の挙動に特有の亀裂パターンが生ずる。これは、応力方向にほぼ直角に形成される平行に走る直線状の亀裂から成る網状構造によって特徴付けられる。上記の亀裂パターンは、例えば、図5(Mo、左)に見られる。これらの直線状の亀裂は、大部分が試料の一方の側から他方の側までの全幅にわたって走っているだけでなく、その層の全厚さを貫通して走っている。そのような亀裂は、貫通亀裂(TTC)とも呼ばれる。最悪の場合には、連続的な導電接続は、もはや層中には存在しないため、TTCは、層の電気伝導率を大幅に低下させる。参照材料に基づき測定された曲線において明らかなように、電気抵抗は、伸びの増大に伴って非常に急激に増加する。
それは、伸びεに対する、電気抵抗対初期抵抗(R/R)の増加を示す図4から推測できる。
表4から推測できる故障判定基準R/R=1.1の臨界伸びは、18原子%より大きい層中の臨界Ag含量から、図4及び表4から明らかなように、層の延性が大幅に増大することを示している。この延性の増加は、材料内での容易な変位移動によって引き起こされると推測される。その結果として、臨界伸びが増大し、TTCの発生が減少することになる。従って、Moへの添加物としてのAgは、特に、添加がより多いとMo系層の延性が非常に大きく増加するという点で優れている。
一例として、図4は、各種MoAg試料の抵抗曲線R/Rを示す。図5(右上)から明らかなように、亀裂の出現パターンは、なおTTCに対応するが、臨界伸びεは既に大幅に増大している。
臨界伸びεの増大に加えて観察できるさらなる効果は、亀裂の発生が、脆性材料の挙動から延性材の挙動にまで変化できることである。延性材料の挙動に特徴的な亀裂は、その亀裂がもはや直線的ではなく、むしろジグザグであることを認めることができる。亀裂先端での亀裂の曲がりは、上記の亀裂挙動について考えられる説明である。
図5(MoAg44原子%の図)において、MoAg44原子%の場合に亀裂は確かにほぼ平行に走っているが、もはや直線状に走っていないことが分かる。図5(MoAg52原子%)に、既に多くの延性亀裂パターンが明らかに示されている。多くの延性特性を有する亀裂は、全層厚さを貫通して走っているが、必ずしも試料幅全体にわたって走っていないので、それによってまだ導電接続は材料内に存在したままである。この場合に、図4から分かるように、R/R曲線の勾配は小さい(曲線は、急激に上昇しない)。
18原子%のMo系層中の臨界Ag含量から、臨界伸びεは大幅に増大し、亀裂の発生は減少する。Ag含量がさらに増加すると、亀裂挙動は、延性方向から脆性へと変化する。
図12は、堆積されたMoAg層のX線回折図を示す。結晶構造の層堆積及び分析は、MoCu系と同様に行った(図11)。参照材料として、純粋なMo層又はAg層の回折図も含まれている。図12において、参照材料として、体心立方型(cl)モリブデンのX線反射の位置を垂直の点線として、面心立方型(cF)銀の反射位置を垂直の破線として示す。データは、ICDD(国際回折データセンター)のデータベースから取得した。図12に示すように、MoAg系は、回折図中に対応する反射光が存在しないため、44原子%の銀含量まで別のAg相を有しない。従って、Agは、混晶の形でモリブデン中に強制溶解、すなわち銀原子がモリブデン空間格子を占有すると推定すべきである。銀原子は、このようにしてMo格子の歪みが生じる。歪んでいない参照材料と比べてより低い屈折角(2θ)へと偏移している2つのMo(110)及びMo(200)反射光も、歪んだMo格子を示す。なぜなら、Ag原子(原子半径165pm)は、Mo原子(140pm)よりも大きいので、塩化モリブデンマトリックス中の別の銀相の初期析出を示すMo(220)Ag52原子%の層で示されるように、銀反射のみが認められる。
従って、MoCu薄膜又はMoAg薄膜において、銅又は銀(元素X)は、酸化モリブデン格子中に強制溶解される。純粋な金(Au)の結晶構造は、Cu及びAg(Fm−3m空間群)の結晶構造と同じである。3つの元素は全て、化学元素の周期系の同じ亜族(11)に属し、多くの局面で類似の化学的及び物理的挙動を示す。従って、40原子%以下のAu含量を有するスパッタリングされたMoAu薄膜も、金原子が酸化モリブデンマトリックス中に強制溶解された混晶の形で存在すると推定すべきである。
さらに、表4の最後の列に、各種Mo薄膜又はMoAg薄膜の層抵抗ρ(マイクロオームcm)が示す(絶縁性ガラス基板上の500nmの層厚さ)。測定のために、表面抵抗率R(オーム/シート)を四点法によって測定し、それに層厚さを掛けた。MoAg層の層抵抗は、31原子%のAg含量まで増加した後に、Ag含量の増加に伴って再び減少する。全てのMoAg層は、150マイクロオームcm以下の層抵抗を有する。
MoAg/Cu又はMoAg/Alから成る多層の場合に、長い導体路に沿った層抵抗は、とりわけそれぞれ良好な導電材料Cu又はAlによって決定される。50nmのMoAg31原子%及びその上に形成された300nmのCu(非伝導性ガラス基板上に堆積された)から成る2層は、2.0マイクロオームcmの層抵抗を有する。50nmのMoAg31原子%及びその上に形成された300nmのAlから成る2層の層は、3.1マイクロオームcmの層抵抗を有する。
請求項2及びその従属請求項の1つに規定された1つ以上の金属層は、薄膜トランジスタ(TFT)の一部になることができる。上記の絶縁薄膜部品の層状構造を図6に断面で示す。TFTは、半導体層150と、ゲート電極120と、ソース電極170aと、ドレイン電極170bとからなり、これらの3つの金属導電電極層の少なくとも1つは、本発明による金属層から成る。ゲート電極120と半導体層150は、電気絶縁層(ゲート絶縁体、ゲート誘電体)140によって分離されている。ソース電極170aとドレイン電極170bは、電気絶縁保護層180によって分離されている。さらに、この保護層180は、ソース/ドレイン電極170a/170bをピクセル電極層190から分離する(以下に記載のコンタクトホールを除く)。
以下で、図6の一実施形態に示されているような、ボトムゲート型TFTの一般的な層状構造を説明する。TFT層状構造は、フレキシブル基板100上に配置されている。最初に、フレキシブル基板100の上部の不規則性を補償するか、又は半導体層150中への、例えば、拡散若しくは浸透による不要な不純物の侵入を防ぐことができる。基板100全体を覆う緩衝層110をフレキシブル基板100上に配置できる。緩衝層は、例えば、酸化ケイ素又は窒化ケイ素を含む1層又は複数の層から構成できる。ゲート電極120は、緩衝層110上に配置されている。電圧を印加することによって、半導体層150中の電界効果により、ソース電極170aをドレイン電極170bに導電接続する導電性チャネルを形成できる。ゲート電極120は、本発明による金属層か、又は従来技術に対応する少なくともアルミニウム(Al)、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、クロム(Cr)、ニオブ(Nb)、タンタル(Ta)を含む1層又は複数の層から成るメタライゼーションから構成できる。
電気絶縁性層(ゲート誘電体)140がゲート電極120上に配置されている。この電気絶縁性層140は、例えば、酸化ケイ素、窒化ケイ素、酸化アルミニウム、又は例えば、ベンゾシクロブテン(BCB)若しくはアクリル含有素材等の有機絶縁材料から成る層を含むことができる。
半導体層150は、電気絶縁性層(ゲート誘電体)140と隣接し、例えば、アモルファスシリコン(a−Si)、ポリシリコン、酸化インジウムガリウム亜鉛(IGZO)等の金属酸化物半導体、又は有機半導体を含むことができる。a−Siを含む半導体層150aの場合に、この層上に、例えば、燐ドープされたa−Siが含むn+ドープされた半導体層150bを配置できる。IGZO等の金属酸化物半導体を含む半導体層150aの場合に、一般的に、ドープされた半導体層150bは省かれる。
半導体層150上に、ソース電極層及びドレイン電極層170a及び170bが配置されている。これらの層は、本発明による金属層か、又は従来技術に対応する少なくともアルミニウム(Al)、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、クロム(Cr)、ニオブ(Nb)、タンタル(Ta)を含む1層又は複数の層から成るメタライゼーションから構成できる。
半導体層150及びソース/ドレイン電極層170a/170b上に、保護層180が配置されている。この電気絶保護層180は、例えば、酸化ケイ素、窒化ケイ素、酸化アルミニウム、又は例えば、ベンゾシクロブテン(BCB)若しくはアクリル含有材料等の有機絶縁材料から成る層を含むことができる。
保護層180は、隣接するピクセル電極層190とドレイン電極170bとを電気接続するコンタクトホールによって分離されている。ピクセル電極層190は導電性であり、光透過性層又は光反射層として形成でき、かつ1層又は複数の層で構成できる。ピクセル電極層190が光透過性層として形成されている場合に、その層は、例えば、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)又は酸化アルミニウム亜鉛(AZO)を含むことができる。ピクセル電極層190が光反射層として形成されている場合に、その層は、Al、Ag、Mg、Pt、Pd、Au、Nd、Ni、Irから成る光反射層だけでなく、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)又は酸化アルミニウム亜鉛(AZO)から成る層を含むことができる。
本明細書に記載したTFTは、フレキシブルTFT液晶ディスプレイ画面又は有機ELディスプレイ画面の一部になることができる。
請求項2及びその従属請求項の1つに規定された1つ又は複数の金属層は、TFTアクティブマトリックスディスプレイが基板上に周辺電子制御ユニットと一緒に配置されたシステムオンパネル(SOP)システムの一部になることができる。SOPは、図7に示されている。表示ユニット1は、例えば、液晶表示装置(LCD)、有機発光ダイオード(OLED)、無機発光ダイオード(LED)、又は電気泳動ディスプレイ画面(「E−Ink(登録商標)」、「電子ペーパー」)から成ることができる。表示ユニット1は、画像コンテンツが表示されるディスプレイ画面の実際の可視部を示す。幾つかのドライバ回路及び制御回路がこの領域の周囲に配置されているが、それらは一般的に筐体の光を通さない部分の後ろに隠れており、ユーザーには見えない。原則的に、以下に説明する1つ又は複数の電子回路はSOP上に配置できる。ここでの説明は網羅的なものではなく、使用する表示装置に応じて制御のためになおさらなる回路が必要である。
表示ユニット1を制御するために、水平方向のデータドライバ回路(列ドライバ)2a/bを基板上に配置でき、その回路は、データライン(図示せず)を介してTFTのソース/ドレイン電極170a/b(図示せず)と接続されている。ゲート電極120の制御のために、ゲートライン(図示せず)を介してTFTのゲート電極120(図示せず)と接続されているゲートドライバ構造(行ドライバ)3を基板上に配置できる。
さらに、周辺領域には、低い入力電圧を高い出力電圧へ変換するDC−DC変換器4が配置でき、TFT−LCDディスプレイ画面の制御のためには、例えば、+3.3V〜+5.0Vの電圧を入力に印加することが可能であり、その電圧は、液晶表示装置の制御のために必要とされる−40V〜+40Vの範囲の高い出力電圧へ変換される(「チャージポンプ」)。
さらに、表示ユニット1のための参照電圧(Vcom、例えば、LCDディスプレイ画面用の+5V)を供給する電気回路5をSOP上に配置できる。
さらに、タイミング制御回路(TCon)6と、デジタル−アナログ変換回路7と、放電部8と、Vcomバッファ回路9とを基板上に配置できる。
SOPは、接触領域10を介してディスプレイ画面制御電子回路又はグラフィックカードの残りの部品に接続されている。周辺回路2〜9は、本発明による金属層(図示せず)を用いて表示ユニット1及び接触領域(「導体パッド」)10と互いに接続されている。
一例として、表示ユニット1の接触を図8に示す。行ドライバ3は、電気導体路20を介して表示ユニット1に接続され、列ドライバ2bは、電気導体路21を介して表示ユニット1に接続されている。一方又は両方の導体路20又は21は、請求項2及びその従属請求項の1つに規定された本発明による金属層から構成できる。
図9は、薄膜トランジスタ(TFT)とゲートライン及びデータラインとの接触を示す。ゲート導体路20は、TFT領域において、TFTのゲート電極120を形成する拡張部を有する。データ導体路21は、TFTの領域において、TFTのソース電極170aを形成する拡張部と、TFTのドレイン電極170bを形成し、かつピクセル電極190と接続されている上記ソース電極によって分断された領域とを有する。一方若しくは両方の導体路20若しくは21及び/又はTFT電極120、170a/bは、請求項2及びその従属請求項の1つに規定された本発明による金属層から構成できる。
さらに、請求項2及びその従属請求項の1つに規定された1つ以上の金属層は、その層状構造が、一例として、図10に示す低温ポリシリコン(LTPS)薄膜トランジスタ(TFT)の一部になることができる。図6のTFT構造と比較して、この場合に、トップゲート型TFT、すなわちゲート電極240は、半導体層220の下ではなく上に配置されている。LTPS−TFTは、トップゲート型TFTとして好適に構成される。LTPS半導体は、アモルファスシリコン(0.5cm/Vs〜1.5cm/Vs)と比較して、大幅に高い電荷キャリア移動度を有する(50cm/Vs〜200cm/Vs)。そのため、上記のTFTは、例えば、OLED又はマイクロLED等の電流駆動型の表示装置の制御に使用できる。
以下で、一例として、トップゲート型LTPS TFTの層状構造を説明する。LTPS−TFTは、フレキシブル基板200上に配置されている。最初に、フレキシブル基板200の上の不規則性を補償するか、又は半導体層220中への、若しくはドープされた半導体領域221(ソース電極)及び222(ドレイン電極)中への、例えば、拡散若しくは浸透による不要な不純物の侵入を防ぐために、基板200全体を覆う緩衝層210をフレキシブル基板200上に配置できる。緩衝層210は、例えば、酸化ケイ素、窒化ケイ素又は酸窒化ケイ素を含む1層又は複数の層から構成できる。基板の組成に応じて、緩衝層を省くこともできる。
ドープされていない多結晶シリコンから構成できる半導体層220は、緩衝層210上に配置されている。この層220(「チャネル領域」とも呼ばれる)に隣接して、一方の側にソース電極221が存在し、他方の側にドレイン電極222が存在する。これらの電極はそれぞれドープされたポリシリコンから構成できる。ドーピングは、例えば、イオン注入によって行うことができ、例えば、ホウ素(B)又はBを使用することによって、p−ドーピングを行うことができる。TFTの実施形態に応じて、ドーピングの種類(p又はn)及び/又はドーパントの種類はもちろん変わり得る。
ゲート絶縁体層230は、半導体層220、221及び222上に配置されている。このゲート絶縁体層230は、例えば、窒化ケイ素又は酸化ケイ素から構成できる。ゲート電極240は、そのゲート電極が少なくともチャネル領域(半導体層220)であるオーバーラップ領域(垂直方向に)を有するようにゲート絶縁体層230上に配置されている。ゲート電極240は、本発明による金属層か、又は従来技術に対応する少なくともアルミニウム(Al)、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、クロム(Cr)、ニオブ(Nb)、タンタル(Ta)を含む1層又は複数の層から成るメタライゼーションから構成できる。ゲート電極240は、ゲートライン(図示せず)を介して制御電子装置(図示せず)、とりわけ行ドライバと接続されている。
ゲート電極240又はゲート絶縁体層230上に、ゲート絶縁体層230と同じ材料、例えば、窒化ケイ素又は酸化ケイ素から構成できる絶縁層250が塗布されている。絶縁層250及びゲート絶縁体層230には、ソース電極及びドレイン電極221/222を半導体層に(電気的に)アクセス可能にする貫通孔(「スルーホール」)が設けられている。
制御及び/又はソース接触電極層260及び/又は制御及び/又は接触ドレイン電極層270は、絶縁層250上に配置されており、上記の貫通孔を通じて半導体のソース電極/ドレイン電極221/222と接続されている。制御及び/又はソース/ドレイン電極層260/270は、本発明による金属層、又は従来技術に対応する少なくともアルミニウム(Al)、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、クロム(Cr)、ニオブ(Nb)、タンタル(Ta)を含む1層又は複数の層から成る金属堆積層から構成できる。制御及び/又は接触ソース電極層260は、データライン(信号ライン;図示せず)を介して制御電子装置、とりわけ列ドライバ(図示せず)と接続されている。
薄膜トランジスタは、半導体層220、ゲート電極240、制御及び/又は接触ソース/ドレイン電極層260/270から形成される。しかしながら、TFT構成は、上記の例示的実施形態に限定されず、むしろ当業者によって容易に実装可能な数多くの別の構成を有することもでき。
特に、TFT上になおさらなる発光層、例えば、OLED層(図示せず)が配置された場合に、TFT構造上にさらに平坦化層280も配置できる。平坦化層280は、例えば、ポリアクリレート樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンスルフィド樹脂、又はベンゾシクロブテン(BCB)を含むことができる。平坦化層280には、制御及び/又は接触ドレイン電極層270領域へのアクセスを可能にする貫通孔が設けられている。
図10には、一例として、ピクセル電極層290も示されており、そのピクセル電極層290は、平坦化層280上に形成され、かつ貫通孔を通じて制御及び/又は接触ドレイン電極層270と導電接続されている。LTPS−OLEDディスプレイ画面の場合には、ピクセル電極層290は、発光構造の第1の電極(一般的に上方へと放射する構造ではアノード)を形成する。ピクセル電極層290が光透過性層として形成されている場合に、その層は、例えば、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)又は酸化アルミニウム亜鉛(AZO)を含むことができる。
ピクセル電極層290が光透過性層として形成されている場合に、その層は、Al、Ag、Mg、Pt、Pd、Au、Nd、Ni、Irから成る反射層だけでなく、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)又は酸化アルミニウム亜鉛(AZO)を含む層も含むことができる。
調べた層の機械的特性はなおさらに最適化できると推測される。このように、対象とした熱処理によって、堆積されたモリブデンベース層の微細構造及び内部応力状態をさらに最適化することができるだろう。また堆積条件の対象とした設定によっても、層の成長に故意に影響を及ぼし、延性のさらに増大することができる可能性が非常に高い。
R 層の電気抵抗
測定開始時の電気抵抗
表面固有抵抗
ε 最大伸び
ε 臨界伸び
const 伸びが生じていない固定クランプ長さ
ρ 層抵抗
1 表示装置
2a/b データドライバ回路(列ドライバ)
3 ゲートドライバ構造(行ドライバ)
4 DC−DC変換回路
5 電気回路
6 タイミング制御回路(TCon)
7 デジタル−アナログ変換回路
8 放電部
9 バッファ回路
10 接触領域(「導体パッド」)
20 電気導体路
21 電気導体路
100 フレキシブル基板
110 緩衝層
120 ゲート電極
140 絶縁層(ゲート絶縁体、ゲート誘電体)
150 半導体層
170a ソース電極
170b ドレイン電極
180 絶縁性保護層
190 ピクセル電極層
200 フレキシブル基板
210 緩衝層
220 半導体層
221 ドープした半導体領域(ソース電極)
222 ドープした半導体領域(ドレイン電極)
230 ゲート絶縁体層
240 ゲート電極
250 絶縁層
260 制御及び/又は接触ソース電極層
270 制御及び/又は接触ドレイン電極層
280 平坦化層
290 ピクセル電極層

Claims (21)

  1. 1回又は繰り返しの曲げ応力、引張応力、及び/又はねじり応力を受けるフレキシブル基板(100、200)上に直接又は1つ以上の中間層を介して塗布された層平面内のMo系層の電気伝導率維持のための添加物の使用であって、前記添加物は、Cu、Ag、Au、又はそれらの混合物であることを特徴とする、添加物の使用。
  2. フレキシブル基板(100、200)と、
    前記フレキシブル基板(100、200)上に直接又は1つ以上の中間層を介して配置され、直接隣接している半導体層又は電気絶縁性層を一方の側に有し、かつ直接隣接している半導体層又は電気絶縁性層を他方の側に有する金属層を有する少なくとも1つの層状構造と、を備えるフレキシブル被覆基板であって、
    前記金属層は、
    MoXから成る単層構造、
    MoXとCu系層との組み合わせ又はMoXとAl系層との組み合わせから成る2層構造、又は、
    2つのMoX層とその間に介在したCu系層又は2つのMoX層とその間に介在したAl系層から成る3層構造、から形成され、
    ここで、Xは、Cu、Ag、Auの群から選択される1つ以上の元素であることを特徴とする、フレキシブル被覆基板。
  3. 少なくとも1つのMoX層において、Xは元素Cuであり、このMoCu層は、0.5原子%以上〜50原子%以下のCuを含有する、請求項2に記載のフレキシブル被覆基板。
  4. 少なくとも1つのMoX層において、Xは元素Agであり、このMoAg層は、10原子%以上〜50原子%以下のAgを含有する、請求項2又は3に記載のフレキシブル被覆基板。
  5. 少なくとも1つのMoX層において、Xは元素Auであり、このMoAu金属層は、5原子%以上〜20原子%以下のAuを含有する、請求項2〜4のいずれか1項に記載のフレキシブル被覆基板。
  6. Mo層中のXは、混晶の形で溶解して形成されている、請求項2〜5のいずれか1項に記載のフレキシブル被覆基板。
  7. 前記各々のMoX層は、200マイクロオームcm以下の層抵抗ρを有する、請求項2〜6のいずれか1項に記載のフレキシブル被覆基板。
  8. 前記フレキシブル基板(100、200)は、前記電気絶縁性層とは別に形成されている、請求項2〜7のいずれか1項に記載の構成部品。
  9. 前記フレキシブル基板(100、200)は、前記金属層に直接隣接している半導体層又は電気絶縁性層の1つによって形成される、請求項1〜7のいずれか1項に記載のフレキシブル被覆基板。
  10. 前記金属層に直接隣接している半導体層又は電気絶縁性層の少なくとも1つは、複数層(140、150、220、250)として形成されている、請求項2〜9のいずれか1項に記載のフレキシブル被覆基板。
  11. 前記金属層の厚さは、1μm以下、好ましくは500nm以下、好ましくは5nm〜100nmである、請求項2〜10のいずれか1項に記載のフレキシブル被覆基板。
  12. 前記フレキシブル基板(100、200)は、透明である、請求項2〜11のいずれか1項に記載のフレキシブル被覆基板。
  13. 前記金属層全体は、50マイクロオームcm以下の層抵抗ρを有する、請求項2〜12のいずれか1項に記載のフレキシブル被覆基板。
  14. 前記フレキシブル基板(100、200)は、
    ポリマーと、
    薄板ガラスと、
    金属箔と、
    鉱物材料と、
    から成る群から選択される少なくとも1つの材料を含む、請求項2〜13のいずれか1項に記載のフレキシブル被覆基板。
  15. 前記金属層は、測定開始時の電気抵抗(R)に対する電気抵抗(R)が、2%の弾性伸び(ε)で1.2以下の比率(R/R)を有する、請求項2〜14のいずれか1項に記載のフレキシブル被覆基板。
  16. 前記フレキシブル被覆基板(100、200)は、少なくとも1つの導体路構造を有し、かつ前記金属層が前記少なくとも1つの導体路構造の一部となるように好適に形成されている、請求項2〜15のいずれか1項に記載のフレキシブル被覆基板。
  17. 前記金属層は、TFT構造の一部である、請求項2〜16のいずれか1項に記載のフレキシブル被覆基板。
  18. 前記金属層は、アクティブマトリックス構造の一部である、請求項2〜17のいずれか1項に記載のフレキシブル被覆基板。
  19. 前記フレキシブル被覆基板は、フレキシブル液晶ディスプレイ画面、フレキシブル有機ELディスプレイ画面、フレキシブル電気泳動ディスプレイ画面(電子ペーパー、E−Ink(登録商標))、フレキシブル太陽電池、エレクトロクロミックフレキシブル膜、フレキシブル薄膜電池の群から選択される部品である、請求項2〜18のいずれか1項に記載のフレキシブル被覆基板。
  20. フレキシブル基板(100、200)を準備する工程と、
    直接又は1つ以上の中間層を介して前記フレキシブル基板(100、200)を少なくとも1つのMoX層の堆積により被覆する工程と、の少なくとも1つを含み、
    特に、請求項2〜19のいずれか1項に記載のフレキシブル被覆基板、特に、請求項1に記載の添加物の使用で用いるフレキシブル被覆基板の製造方法であって、
    前記MoX層は、0.5原子%以上のXを含有し、
    ここで、Xは、Cu、Ag、Au成る群から選択される1つ以上の元素であることを特徴とする、フレキシブル被覆基板の製造方法。
  21. 前記少なくとも1つの金属層は、PVD法によって堆積される、請求項20に記載のフレキシブル被覆基板の製造方法。
JP2019561901A 2017-05-11 2018-04-19 金属層を有する層状構造を備えたフレキシブル部品 Active JP7282688B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATGM104/2017 2017-05-11
ATGM104/2017U AT15574U3 (de) 2017-05-11 2017-05-11 Flexibles Bauteil mit Schichtaufbau mit metallischer Lage
PCT/AT2018/000026 WO2018204944A1 (de) 2017-05-11 2018-04-19 Flexibles bauteil mit schichtaufbau mit metallischer lage

Publications (4)

Publication Number Publication Date
JP2020522728A true JP2020522728A (ja) 2020-07-30
JP2020522728A5 JP2020522728A5 (ja) 2021-04-01
JPWO2018204944A5 JPWO2018204944A5 (ja) 2023-02-09
JP7282688B2 JP7282688B2 (ja) 2023-05-29

Family

ID=61597295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019561901A Active JP7282688B2 (ja) 2017-05-11 2018-04-19 金属層を有する層状構造を備えたフレキシブル部品

Country Status (6)

Country Link
JP (1) JP7282688B2 (ja)
KR (1) KR102557501B1 (ja)
CN (1) CN110651373B (ja)
AT (1) AT15574U3 (ja)
TW (1) TWI793121B (ja)
WO (1) WO2018204944A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008475A1 (ja) * 2021-07-30 2023-02-02 株式会社ニコン 金属配線の製造方法、トランジスタの製造方法及び金属配線

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018123944A1 (de) * 2018-09-27 2020-04-02 Liebherr-Hausgeräte Ochsenhausen GmbH Vakuumdämmkörper für Kühl- und/oder Gefriergeräte
CN112582479A (zh) * 2020-12-30 2021-03-30 福建华佳彩有限公司 一种顶栅结构的薄膜晶体管及制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324874A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 配線基板
JP2002353353A (ja) * 2001-05-22 2002-12-06 Kyocera Corp 半導体素子収納用パッケージ
WO2004038049A1 (ja) * 2002-10-28 2004-05-06 A.L.M.T.Corp. 複合材料、その製造方法およびそれを用いた部材
JP2006221162A (ja) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP2014199920A (ja) * 2013-03-12 2014-10-23 日立金属株式会社 電子部品用金属薄膜および金属薄膜形成用Mo合金スパッタリングターゲット材
JP2014529006A (ja) * 2012-01-12 2014-10-30 宝鶏市科廸普有色金属加工有限公司 モリブデン・ニオブ合金板ターゲット材の加工方法
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016504495A (ja) * 2012-11-29 2016-02-12 エーリコン・サーフェス・ソリューションズ・アーゲー・トリューバッハ 層表面の構造化方法およびそのための装置
US20160365368A1 (en) * 2015-06-11 2016-12-15 Samsung Display Co., Ltd. Thin film transistor array panel
JP2016224429A (ja) * 2015-05-29 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、及び当該半導体装置を有する表示装置
JP2017503336A (ja) * 2013-11-15 2017-01-26 エボニック デグサ ゲーエムベーハーEvonik Degussa GmbH 低接触抵抗薄膜トランジスタ
JP2017028279A (ja) * 2015-07-17 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、照明装置、および車両

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232142A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板およびその製造方法
JP4496518B2 (ja) * 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
JP2007069561A (ja) * 2005-09-09 2007-03-22 Sumitomo Metal Mining Co Ltd 2層フレキシブル基板とその製造方法
WO2009033503A1 (en) * 2007-09-12 2009-03-19 Flisom Ag Method for manufacturing a compound film
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5874308B2 (ja) * 2011-10-21 2016-03-02 三菱瓦斯化学株式会社 銅及びモリブデンを含む多層膜用エッチング液
KR102194818B1 (ko) * 2013-08-06 2020-12-24 삼성디스플레이 주식회사 플렉서블 터치 표시 패널
CN103606389B (zh) * 2013-10-28 2016-11-16 中国科学院长春光学精密机械与物理研究所 高导电性无机、金属掺杂多层结构透明导电薄膜的制备方法
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
JP6706418B2 (ja) * 2015-03-20 2020-06-10 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
AT15048U1 (de) * 2015-11-27 2016-11-15 Plansee Se Beschichtetes flexibles Bauteil

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324874A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 配線基板
JP2002353353A (ja) * 2001-05-22 2002-12-06 Kyocera Corp 半導体素子収納用パッケージ
WO2004038049A1 (ja) * 2002-10-28 2004-05-06 A.L.M.T.Corp. 複合材料、その製造方法およびそれを用いた部材
JP2006221162A (ja) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP2014529006A (ja) * 2012-01-12 2014-10-30 宝鶏市科廸普有色金属加工有限公司 モリブデン・ニオブ合金板ターゲット材の加工方法
JP2016504495A (ja) * 2012-11-29 2016-02-12 エーリコン・サーフェス・ソリューションズ・アーゲー・トリューバッハ 層表面の構造化方法およびそのための装置
JP2014199920A (ja) * 2013-03-12 2014-10-23 日立金属株式会社 電子部品用金属薄膜および金属薄膜形成用Mo合金スパッタリングターゲット材
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2017503336A (ja) * 2013-11-15 2017-01-26 エボニック デグサ ゲーエムベーハーEvonik Degussa GmbH 低接触抵抗薄膜トランジスタ
JP2016224429A (ja) * 2015-05-29 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、及び当該半導体装置を有する表示装置
US20160365368A1 (en) * 2015-06-11 2016-12-15 Samsung Display Co., Ltd. Thin film transistor array panel
JP2017028279A (ja) * 2015-07-17 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、照明装置、および車両

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008475A1 (ja) * 2021-07-30 2023-02-02 株式会社ニコン 金属配線の製造方法、トランジスタの製造方法及び金属配線

Also Published As

Publication number Publication date
TW201903177A (zh) 2019-01-16
KR20200008575A (ko) 2020-01-28
WO2018204944A1 (de) 2018-11-15
CN110651373B (zh) 2023-08-15
TWI793121B (zh) 2023-02-21
CN110651373A (zh) 2020-01-03
JP7282688B2 (ja) 2023-05-29
AT15574U3 (de) 2018-05-15
KR102557501B1 (ko) 2023-07-20
AT15574U2 (de) 2018-03-15

Similar Documents

Publication Publication Date Title
JP7282688B2 (ja) 金属層を有する層状構造を備えたフレキシブル部品
KR101124831B1 (ko) 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP6857084B2 (ja) スパッタリングターゲット、及び酸化物半導体膜の作製方法
US7825515B2 (en) Semiconductor device, display device, and method of manufacturing semiconductor device
TW201322833A (zh) 電子裝置以及顯示裝置
JP7077294B2 (ja) 複合酸化物半導体、半導体装置及び表示装置
CN100583443C (zh) 一种薄膜晶体管结构及其制备方法
KR20110082561A (ko) 유기 el 디스플레이용 반사 애노드 전극 및 배선막
GB2531392A (en) Organic light emitting diode display panel and method of fabricating the same
KR101934026B1 (ko) 비정질 금속층을 포함하는 전극 또는 배선을 포함하는 유연 디스플레이 소자 및 이의 제조방법
US20160224151A1 (en) Electrode to be used in input device and method for producing same
KR102578294B1 (ko) 코팅된 연성 부품
KR20160064235A (ko) 표시 장치용 배선 구조
KR20080024037A (ko) 평판표시소자 및 그 제조방법
US20210057532A1 (en) Thin film transistor substrate
JPWO2018204944A5 (ja)
EP3465792B1 (en) Display panel, display apparatus having the same, and fabricating method thereof
US20090134407A1 (en) A1 alloy film, electronic device, and active matrix substrate for use in electrooptic display device
CN109390414A (zh) 一种薄膜晶体管、阵列基板以及显示面板
JP2014103312A (ja) 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
CN115714128A (zh) 一种阵列基板及其制备方法、显示面板及显示装置
KR20210128341A (ko) Al 합금 증착막, 디스플레이용 배선막, 디스플레이 장치 및 스퍼터링 타깃
CN102486696B (zh) 触摸板传感器
JP2003307742A (ja) 電気光学装置用基板、電気光学装置用基板の製造方法、液晶装置、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220407

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20230201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230517

R150 Certificate of patent or registration of utility model

Ref document number: 7282688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150