KR20160064235A - 표시 장치용 배선 구조 - Google Patents

표시 장치용 배선 구조 Download PDF

Info

Publication number
KR20160064235A
KR20160064235A KR1020167013272A KR20167013272A KR20160064235A KR 20160064235 A KR20160064235 A KR 20160064235A KR 1020167013272 A KR1020167013272 A KR 1020167013272A KR 20167013272 A KR20167013272 A KR 20167013272A KR 20160064235 A KR20160064235 A KR 20160064235A
Authority
KR
South Korea
Prior art keywords
layer
alloy
wiring structure
nitride
group
Prior art date
Application number
KR1020167013272A
Other languages
English (en)
Inventor
히로유키 오쿠노
도시히로 구기미야
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20160064235A publication Critical patent/KR20160064235A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/016—Layered products comprising a layer of metal all layers being exclusively metallic all layers being formed of aluminium or aluminium alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/017—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of aluminium or an aluminium alloy, another layer being formed of an alloy based on a non ferrous metal other than aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C14/00—Alloys based on titanium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/02—Alloys based on vanadium, niobium, or tantalum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/06—Substrate layer characterised by chemical composition
    • C09K2323/061—Inorganic, e.g. ceramic, metallic or glass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

450∼600℃ 정도의 고온하에 노출되어도 힐록이 발생하지 않고 고온 내열성이 우수하고, 배선 구조 전체의 전기 저항(배선 저항)도 낮게 억제되어 있고, 또한 불산 내성도 우수한 표시 장치용 배선 구조를 제공한다. 본 발명의 표시 장치용 배선 구조는, 기판측으로부터 순서대로 Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt으로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소와, 희토류 원소의 적어도 1종을 포함하는 Al 합금의 제1 층과; Ti, Mo, Al, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Y군)으로부터 선택되는 적어도 1종의 원소의 질화물 또는 Al 합금의 질화물의 제2 층이 적층된 구조를 갖는다.

Description

표시 장치용 배선 구조 {WIRING STRUCTURE FOR DISPLAY DEVICE}
본 발명은 액정 디스플레이 등의 표시 장치에 사용되고, 전극 및 배선 재료로서 유용한, Al 합금막을 갖는 표시 장치용 배선 구조, 상기 배선 구조의 제조 방법 및 상기 배선 구조를 구비한 표시 장치에 관한 것이다.
Al 합금막은 주로 전극 및 배선 재료로서 사용되고 있고, 전극 및 배선 재료로서는, 액정 디스플레이(LCD)에 있어서의 박막 트랜지스터용의 게이트, 소스 및 드레인 전극, 및 배선 재료, 유기 EL 디스플레이(OLED)에 있어서의 박막 트랜지스터용의 게이트, 소스 및 드레인 전극, 및 배선 재료, 필드 에미션 디스플레이(FED)에 있어서의 캐소드 및 게이트 전극, 및 배선 재료, 형광 진공관(VFD)에 있어서의 애노드 전극 및 배선 재료, 플라즈마 디스플레이(PDP)에 있어서의 어드레스 전극 및 배선 재료, 무기 EL에 있어서의 배면 전극 등을 들 수 있다.
이하에서는, 액정 표시 장치로서 액정 디스플레이를 대표적으로 예로 들고, 설명하지만 이것으로 한정하는 취지는 아니다.
액정 디스플레이는, 최근에는 100인치를 초과하는 대형의 것이 상품화되고, 저소비 전력 기술도 진척되어 있고, 주요한 표시 디바이스로서 범용되고 있다. 액정 디스플레이에는 동작 원리가 상이한 것이 있지만, 이 중, 화소의 스위칭에 박막 트랜지스터(Thin Film Transistor, 이하, TFT라고 칭함)를 사용하는 액티브·매트릭스형 액정 디스플레이는, 고정밀도 화질을 갖고, 고속 동화상에도 대응할 수 있으므로, 주력으로 되어 있다. 그 중에서, 더욱 저소비 전력으로 화소의 고속 스위칭이 요구되는 액정 디스플레이에서는, 아몰퍼스·실리콘이 아니라, 다결정 실리콘이나 연속 입계 결정 실리콘을 반도체층에 사용한 TFT가 사용되고 있다.
예를 들어, 아몰퍼스·실리콘을 사용한 액티브 매트릭스형의 액정 디스플레이는, 스위칭 소자인 TFT, 도전성 산화막으로 구성되는 화소 전극 및 주사선이나 신호선을 포함하는 배선을 갖는 TFT 기판을 구비하고 있고, 주사선이나 신호선은, 화소 전극에 전기적으로 접속되어 있다. 주사선이나 신호선을 구성하는 배선 재료에는, Al-Ni 합금 등의 Al기 합금 박막이 사용되고 있다(예를 들어, 특허문헌 1∼5). 한편, 다결정 실리콘에서는, 주사선을 구성하는 배선 재료에는 Mo 등의 고융점 금속, 신호선을 구성하는 배선 재료에는, Al-Ni 합금 등의 Al기 합금 박막이 사용되고 있다.
도 1을 참조하면서, 반도체층으로서 다결정 실리콘을 사용한 TFT 기판의 중핵부의 구성을 설명한다. 도 1은 각종 배선을 성막한 후, 패터닝한 후의 구성을 도시하고 있다.
도 1에 도시한 바와 같이, 글래스 기판(1) 상에는, 주사선(4)과, 반도체층인 다결정 실리콘층(2)이 형성되어 있다. 주사선(4)의 일부는, TFT의 온·오프를 제어하는 게이트 전극(5)으로서 기능하고 있고, 채널층인 다결정 실리콘층(2) 상에 게이트 절연막(질화 실리콘막 등)(6)을 통해 게이트 전극(5)이 형성되고, 또한 보호막(질화 실리콘막 등)(7)이 형성된다. 다결정 실리콘층(2)은 저저항의 다결정 실리콘층(3)을 통해, 신호선(10)의 일부인 소스 전극(8) 및 드레인 전극(9)에 접합되고, 전기적인 도통성을 갖는다. 드레인 전극(9)은 ITO(Indium Tin Oxide) 등의 투명 전극(12)과 접속되어 있다. 저저항의 다결정 실리콘층(3)은 주사선(4)을 형성한 후, 인이나 붕소 등의 원소를 이온 주입하는 등을 한 후에, 약 450∼600℃ 정도의 고온에서 활성화 열처리함으로써 형성된다.
이와 같이 주사선(4)은 약 450∼600℃ 정도의 고온에 노출되는 경우가 있지만, 상기 특허문헌 1∼5에 개시된 TFT 배선용 Al기 합금의 내열성은, 최대 350℃로, 고온에서의 내열성이 뒤떨어지고 있다. 그로 인해, 종래의 Al기 합금 대신에 고온에서의 내열성이 우수한 Mo이나 Mo 합금 등의 고융점 금속이 사용되고 있다. 그러나 Mo이나 Mo 합금 등의 고융점 금속은, 전기 저항이 높다.
한편, 신호선(10)의 일부인 소스 전극(8) 및 드레인 전극(9)을 저저항의 다결정 실리콘층(3)에 접합할 때, 다결정 실리콘층(3)이나 비아 홀(11)의 표면에 형성된 자연 산화 피막을 제거하는 공정이 행해지는 경우가 있다. 이것은, 자연 산화 피막의 형성에 의해, 소스 전극(8)이나 드레인 전극(9)과 다결정 실리콘층(3)의 콘택트 저항의 증대에 의해 TFT 특성이 악화되기 때문이며, 통상, 약 1％ 정도의 불산(희불산) 수용액에 의한 세정이 행해지고 있다. 도 1에 도시하는 구조에서는, 불산 수용액에 의한 세정은, 다결정 실리콘층(3)이나 비아 홀(11)에 대해 행해지지만, 종래의 Al기 합금 박막은 불산 내성이 나쁘기 때문에, 당해 Al기 합금막이 소실된다고 하는 문제가 있었다.
일본 특허 공개 제2007-157917호 공보 일본 특허 공개 제2007-81385호 공보 일본 특허 공개 제2006-210477호 공보 일본 특허 공개 제2007-317934호 공보 일본 특허 공개 평7-90552호 공보
최근에는, TFT의 성능을 크게 좌우하는 반도체 실리콘층의 캐리어 이동도를 가능한 한 높여, 액정 디스플레이의 에너지 절약과 고성능화(고속 동화상 대응 등)를 진척시킨다고 하는 요구가 강해지고 있다. 그로 인해, 반도체 실리콘층의 구성 재료인 수소화 아몰퍼스·실리콘을 결정화시켜 다결정 실리콘층으로 하는 것이 유용하다. 전자의 이동도는 연속 입계 결정 실리콘에서는 약 300㎠/V·s, 다결정 실리콘에서는 약 100㎠/V·s, 수소화 아몰퍼스·실리콘에서는 약 1㎠/V·s 이하이다. 수소화 아몰퍼스·실리콘을 증착한 후에 열처리를 행하면, 수소화 아몰퍼스·실리콘이 미결정화되어 캐리어 이동도가 향상된다. 이 열처리는, 가열 온도가 높고, 가열 시간이 긴 편이, 수소화 아몰퍼스·실리콘의 미결정화는 진행되어, 캐리어의 이동도는 향상된다.
또한, 저저항의 다결정 실리콘층을 형성하기 위해서는, 인이나 붕소 등의 원소를 이온 주입하는 등을 한 후에 450∼600℃ 정도의 활성화 열처리가 유용하다. 이 활성화 열처리는, 가열 온도가 높고, 가열 시간이 긴 편이, 활성화가 진행되어 TFT의 성능은 향상된다. 그 반면, 가열 온도를 높게 하면, 열응력에 의해 Al 합금 배선 박막에 돌기 형상의 형상 이상(힐록)이 발생한다. 따라서 종래는, Al 합금 박막을 사용한 경우의 열처리 온도의 상한을, 최대 350℃ 정도로 하고 있었다. 그로 인해, 350℃보다도 고온에서 열처리할 때는, Mo 등의 고융점 금속 박막이 일반적으로 사용되고 있지만, 배선 저항이 높기 때문에, 표시 디스플레이의 대형화나 고정밀화, 고속 구동 등에 대응할 수 없다.
상술한 고온 내열성 외에, Al 합금막에는, 다양한 특성이 요구된다. 우선, Al 합금막에는, 450∼600℃ 정도의 높은 열처리 온도를 적용한 경우에서도, 전기 저항을 충분히 저감시킬 수 있는 것이 요구되고 있다.
또한, Al 합금막에는, 우수한 내식성의 겸비도 요구되고 있다. 특히, TFT 기판의 제조 공정에서는 복수의 웨트 프로세스를 통하며, 각종 약액에 노출되지만, 예를 들어 Al 합금막이 노출된 경우, 약액에 의한 데미지를 받기 쉬워진다. 특히, 다결정 실리콘층이나 비아 홀 등의 표면에 형성되는 산화 피막의 제거에 사용되는 희불산에 의한 데미지의 저감이 요구되고 있다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 그 목적은, 450∼600℃ 정도의 고온하에 노출되어도 힐록이 발생하지 않고 고온 내열성이 우수하고, 배선 구조 전체의 전기 저항(배선 저항)도 낮게 억제되어 있고, 또한 불산 내성(불산에 의한 세정 후의 배선 구조의 에칭 레이트가 낮게 억제되어 있는 것)도 우수한 표시 장치용 배선 구조, 이와 같은 배선 구조를 제조하는 방법 및 당해 배선 구조를 구비한 표시 장치 등을 제공하는 것에 있다.
상기 과제를 해결할 수 있었던 본 발명에 관한, 450∼600℃의 가열 처리를 하였을 때의 내열성 및 불산 내성이 우수한 표시 장치용 배선 구조는, 표시 장치에 사용되는 배선 구조이며, 상기 배선 구조는, 기판측으로부터 순서대로 Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt으로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소와, 희토류 원소의 적어도 1종을 포함하는 Al 합금의 제1 층과; Ti, Mo, Al, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Y군)으로부터 선택되는 적어도 1종의 원소의 질화물 또는 Al 합금의 질화물의 제2 층이 적층된 구조를 포함하고, 상기 제1 층을 구성하는 Al 합금과, 상기 제2 층을 구성하는 Al 합금은, 동일하거나 또는 상이한 것에 요지를 갖는 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 제1 층의 Al 합금은, Cu 및/또는 Ge을 더 포함하는 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 제1 층의 Al 합금은, Ni 및/또는 Co를 더 포함하는 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 배선 구조는, 상기 제2 층 상에 Ti, Mo, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Z군)으로부터 선택되는 적어도 1종의 원소를 포함하는 제3 층이 적층된 구조를 포함하는 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 배선 구조에 대해 450∼600℃의 가열 처리를 행하였을 때, 하기 (1)∼(3)의 요건을 만족하는 것이다.
(1) 전기 저항률이 15μΩ㎝ 이하,
(2) 힐록 밀도가 1×109개/㎡ 이하,
(3) 0.5중량％의 불산 용액에 1분간 침지하였을 때의 에칭 레이트가 200㎚/min 이하.
상기 배선 구조를 구성하고 있는 제2 층의 전기 저항률은, 제2 층을 구성하는 질화물의 종류에 의해서도 상이하다. 후기하는 실시예에 기재된 방법에 의하면, Mo의 질화물의 경우에는, 제2 층의 전기 저항률은 75μΩ㎝ 이상이며, Ti의 질화물의 경우에는, 제2 층의 전기 저항률은 90μΩ㎝ 이상이며, Al 합금의 질화물의 경우에는, 제2 층의 전기 저항률은 27μΩ㎝ 이상이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 배선 구조에 대해 450∼600℃의 가열 처리를 행하였을 때, 상기 제1 층을 구성하는 Al 합금 중에 혼입되는 질소 농도는 1원자％ 이하로 억제된 것이다.
본 발명의 바람직한 실시 형태에 있어서, 상기 제2 층의 막 두께는 10㎚ 이상 100㎚ 이하이다.
또한, 상기 과제를 해결한 본 발명에 관한 배선 구조의 제조 방법은, 상기 중 어느 하나에 기재된 표시 장치용 배선 구조를 제조하는 방법이며, 상기 제2 층을 구성하는 질화물은, 질소 가스와 불활성 가스의 혼합 가스를 사용한 반응성 스퍼터링법에 의해 형성되고, 또한 상기 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)은 2％ 이상인 것에 요지를 갖는 것이다.
본 발명에는, 상기한 표시 장치용 Al 합금막을 구비한 표시 장치도 포함된다.
본 발명에는, 상기한 표시 장치용 Al 합금막을 구비한 액정 디스플레이도 포함된다.
본 발명에는, 상기한 표시 장치용 Al 합금막을 구비한 유기 EL 디스플레이도 포함된다.
본 발명에는, 상기한 표시 장치용 Al 합금막을 구비한 필드 에미션 디스플레이도 포함된다.
본 발명에는, 상기한 표시 장치용 Al 합금막을 구비한 형광 진공관도 포함된다.
본 발명에는, 상기한 표시 장치용 Al 합금막을 구비한 플라즈마 디스플레이도 포함된다.
본 발명에는, 상기한 표시 장치용 Al 합금막을 구비한 무기 EL 디스플레이도 포함된다.
본 발명의 배선 구조는 상기한 바와 같이 구성되어 있으므로, 약 450∼600℃ 정도의 고온하에 노출되었을 때의 내열성이 우수하고, 고온 가열 처리 후의 배선 구조 자체의 전기 저항(배선 저항)도 낮게 억제할 수 있고, 또한 불산 내성도 높일 수 있었다.
본 발명에 따르면, 특히, 다결정 실리콘이나 연속 입계 결정 실리콘을 반도체층에 사용하는 박막 트랜지스터 기판을 제조하는 프로세스에 있어서, 450∼600℃ 정도의 고온 환경하에 노출된 경우에도, 반도체 실리콘층의 캐리어 이동도가 높아지므로, TFT의 응답 속도가 향상되어, 에너지 절약이나 고속 동화상 등에 대응 가능한 고성능의 표시 장치를 제공할 수 있다.
본 발명의 배선 구조는, 예를 들어 주사선이나 신호선 등의 배선; 게이트 전극, 소스 전극, 드레인 전극 등의 배선 재료나 전극 재료 등으로서 적절하게 사용된다. 특히, 고온 열이력의 영향을 받기 쉬운 박막 트랜지스터 기판의 게이트 전극 및 관련한 배선막 재료로서, 보다 적합하게 사용된다.
도 1은 패터닝 후의 박막 트랜지스터의 중핵부의 단면 구조를 도시하는 도면이다.
도 2는 액정 디스플레이의 일례를 도시하는 개략 단면도이다.
도 3은 유기 EL 디스플레이의 일례를 도시하는 개략 단면도이다.
도 4는 필드 에미션 디스플레이의 일례를 도시하는 개략 단면도이다.
도 5는 형광 진공관의 일례를 도시하는 개략 단면도이다.
도 6은 플라즈마 디스플레이의 일례를 도시하는 개략 단면도이다.
도 7은 무기 EL 디스플레이의 일례를 도시하는 개략 단면도이다.
본 발명자들은, 약 450∼600℃의 고온하에 노출되어도, 힐록이 발생하지 않고 고온 내열성이 우수하고, 또한 배선막(엄밀하게는 적층막으로 이루어지는 배선 구조) 자체의 전기 저항(배선 저항)도 낮게 억제되어 있고, 또한 불산 내성(불산에 의한 세정 후의 배선 구조의 에칭 레이트가 낮게 억제되어 있는 것)도 우수한 표시 장치용 배선 구조를 제공하기 위해, 검토를 거듭해 왔다.
그 결과, 기판 상에
(I) 고온하의 내열성(고온 내열성)의 향상 및 막 자체의 전기 저항(배선 저항)의 저감에 기여하는 층으로서, Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt으로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소와, 희토류 원소의 적어도 1종을 포함하는 Al 합금의 제1 층(Al-X군 원소-REM 합금)과;
(II) 당해 Al 합금(제1 층) 상에 고온 내열성 작용, 배선 저항 저감 작용 외에, 불산 내성의 향상에 기여하는 층으로서, Ti, Mo, Al, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Y군)으로부터 선택되는 적어도 1종의 원소(Y군 원소)의 질화물 또는 Al 합금의 질화물의 제2 층(여기서, 상기 제1 층을 구성하는 Al 합금과, 상기 제2 층을 구성하는 Al 합금은, 동일하거나, 상이함)
이 적층된 배선 구조로 하면, 원하는 작용 효과(고온 처리시의 높은 내열성 및 낮은 전기 저항, 또한 우수한 불산 내성)가 발휘되는 것을 발견하였다. 전술한 바와 같이, 본 발명에 사용되는 제1 층의 Al-X군 원소-REM 합금은, 고온 처리시의 높은 내열성 및 낮은 전기 저항을 발휘시키는 데에 유용하다. 그러나 당해 Al 합금(제1 층)만으로는, 우수한 불산 내성도 더 구비할 수는 없는 것이, 본 발명자들의 실험에 의해 판명되었다(후기하는 실시예의 표 1B의 No.42, 46을 참조).
상기 배선 구조는, 요컨대 기판 상에, Al-X군 원소-REM 합금(제1 층)과, Y군 원소의 질화물 또는 Al 합금의 질화물(제2 층)이 순차 적층된 2층으로 이루어지는 적층 구조를 갖는 것이다. 본 명세서에서는, 상기한 2층 구조로 이루어지는 배선 구조를, 특히 제1 배선 구조라고 칭하는 경우가 있다.
또한, 상기 제2 층 상에 Ti, Mo, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Z군)으로부터 선택되는 적어도 1종의 원소(Z군 원소)를 포함하는 제3 층이 적층된 배선 구조로 해도 된다. 이와 같은 배선 구조도, 본 발명에 의한 작용 효과(고온 처리시의 높은 내열성 및 낮은 전기 저항, 또한 우수한 불산 내성)가 유효하게 발휘되는 것을 발견하였다. 상기 제3 층의 형성에 의해, 그 위에 적층되는 배선막과의 콘택트 저항을 낮게 억제할 수 있는 등의 효과가 발휘되게 된다.
상기 배선 구조는, 요컨대 기판 상에, Al-X군 원소-REM 합금(제1 층)과, Y군 원소의 질화물 또는 Al 합금의 질화물(제2 층)과, Y군 원소 중 Al을 제외한 Y군 원소를 포함하는 층(제3 층)이 순차 적층된 3층으로 이루어지는 적층 구조를 갖는 것이다. 본 명세서에서는, 상기한 3층 구조로 이루어지는 배선 구조를, 특히 제2 배선 구조라고 칭하는 경우가 있다.
본 발명의 배선 구조(구체적으로는, 상기 제1 및 제2 배선 구조)는 당해 배선 구조에 대해 450∼600℃의 가열 처리를 행하였을 때, 하기 (1)∼(3)의 요건을 만족하는 것이다.
(1) 전기 저항률이 15μΩ㎝ 이하,
(2) 힐록 밀도가 1×109개/㎡ 이하,
(3) 0.5중량％의 불산 용액에 1분간 침지하였을 때의 에칭 레이트가 200㎚/min 이하.
이하, 각 배선 구조에 대해 상세하게 설명한다.
(1) 제1 배선 구조에 대해
우선, 본 발명에 관한 제1 배선 구조에 대해 설명한다.
전술한 바와 같이 상기 제1 배선 구조는, 기판측으로부터 순서대로 Al-X군 원소-REM 합금의 제1 층과; Ti, Mo, Al, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Y군)으로부터 선택되는 적어도 1종의 원소(Y군 원소)의 질화물 또는 Al 합금의 질화물의 제2 층이 적층된 것이다. 여기서, 상기 제1 층을 구성하는 Al 합금과, 상기 제2 층을 구성하는 Al 합금은, 동일하거나, 상이하다.
(1-1) 기판
본 발명에 사용되는 기판은, 표시 장치에 통상 사용되는 것이면 특별히 한정되지 않고, 예를 들어 무알칼리 글래스, 소다 라임 글래스, 실리콘, 실리콘 카바이드 등이 예시된다. 이들 중 바람직한 것은, 무알칼리 글래스이다.
(1-2) Al 합금(제1 층)
상기 기판 상에, Al-X군 원소-REM 합금(제1 층)이 형성된다. 여기서 「기판 상」이라 함은, 기판의 바로 위 및 산화 실리콘이나 질화 실리콘 등의 층간 절연막을 개재하고 그 위의 양쪽 모두를 포함하는 취지이다.
(제1 Al 합금막)
상기 제1 Al 합금막은, Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt으로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소와, 희토류 원소(REM)의 적어도 1종을 함유하는 Al-X군 원소-REM 합금막이다.
여기서, 상기 X군의 원소(X군 원소)는 융점이 대략 1600℃ 이상인 고융점 금속으로 구성되어 있고, 단독으로 고온하의 내열성 향상에 기여하는 원소이다. 이들 원소는, 단독으로 첨가해도 되고, 2종 이상을 병용해도 된다. 상기 X군 원소 중 바람직한 것은, Ta, Ti이며, 보다 바람직하게는 Ta이다.
상기 X군 원소의 함유량(단독으로 함유하는 경우에는 단독의 양이며, 2종 이상을 병용할 때는 합계량임)은 0.1∼5원자％인 것이 바람직하다. X군 원소의 함유량이 0.1원자％ 미만에서는, 상기 작용이 유효하게 발휘되지 않는다. 한편, X군 원소의 함유량이 5원자％를 초과하면, Al 합금막의 전기 저항이 지나치게 높아지는 것 외에, 배선 가공시에 잔사가 발생하기 쉬워진다. X군 원소의 보다 바람직한 함유량은, 0.1원자％ 이상 3.0원자％ 이하이고, 더욱 바람직한 함유량은, 0.3원자％ 이상 2.0원자％ 이하이다.
또한, 상기 희토류 원소(REM)는 상기 X군 원소와 복합 첨가함으로써 고온 내열성 향상에 기여하는 원소이다. 또한, 상기 희토류 원소는 단독으로, 알칼리 환경하에서의 내식성 작용이라 하는 상기 X군 원소에는 없는 작용도 갖고 있다. 구체적으로는, 상기 희토류 원소는, 예를 들어 포토리소그래피 공정에서 사용되는 알칼리성의 현상액에 의한 데미지를 저감시켜, 내알칼리 부식성을 향상시키는 작용도 갖고 있다.
여기서, 희토류 원소라 함은, 란타노이드 원소(주기율표에 있어서, 원자 번호 57의 La으로부터 원자 번호 71의 Lu까지의 합계 15원소)에, Sc(스칸듐)과 Y(이트륨)을 첨가한 원소군을 의미한다. 본 발명에서는, 상기 희토류 원소를 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 희토류 원소 중 바람직한 것은, Nd, La, Gd이며, 보다 바람직한 것은, Nd, La이다.
희토류 원소에 의한 상기 작용을 유효하게 발휘시키기 위해서는, 희토류 원소의 함유량(단독으로 함유하는 경우에는 단독의 양이며, 2종 이상을 병용할 때는 합계량임)은 0.1∼4원자％인 것이 바람직하다. 희토류 원소의 함유량이 0.1원자％ 미만이면 내알칼리 부식성이 유효하게 발휘되지 않는다. 한편, 희토류 원소의 함유량이 4원자％를 초과하면, Al 합금막 자체의 전기 저항이 지나치게 높아지고, 배선 가공시에 잔사가 발생하기 쉬워진다. 희토류 원소의 보다 바람직한 함유량은, 0.3원자％ 이상 3.0원자％ 이하이고, 더욱 바람직한 함유량은, 0.5원자％ 이상 2.5원자％ 이하이다.
상기 제1 Al 합금막은, 상기 원소를 함유하고, 잔량부:Al 및 불가피적 불순물이다.
여기서 상기 불가피적 불순물로서는, 예를 들어 Fe, Si, B 등이 예시된다. 불가피적 불순물의 합계량은 특별히 한정되지 않지만, 대략 0.5원자％ 이하 정도를 함유해도 된다. 각 불가피적 불순물 원소는, B는 0.012원자％ 이하, Fe, Si는 각각 0.12원자％ 이하를 함유하고 있어도 된다.
또한, 상기 제1 층의 Al 합금막은, 이하의 원소를 함유해도 된다.
(Cu 및/또는 Ge)
Cu 및/또는 Ge은, 고온 내열성 향상에 기여하고, 고온 프로세스하에서의 힐록의 발생을 방지하는 작용을 갖고 있다. Cu 및/또는 Ge은 단독으로 첨가해도 되고, 양쪽 모두를 첨가해도 된다.
이와 같은 작용을 유효하게 발휘시키기 위해서는, Cu 및/또는 Ge의 함유량(단독의 경우에는 단독의 함유량이며, 양쪽 모두를 함유하는 경우에는 합계량임)을 0.1∼2원자％로 하는 것이 바람직하다. Cu 및/또는 Ge의 함유량이 0.1원자％ 미만인 경우, 원하는 효과가 얻어지지 않아, 가일층의 내열성 향상에 기여하는 제2 석출물의 밀도를 확보할 수 없다. 한편, Cu 및/또는 Ge의 함유량이 2원자％를 초과하면, 전기 저항률이 상승하게 된다. 상기 원소의 보다 바람직한 함유량은, 0.1원자％ 이상 1.0원자％ 이하이고, 더욱 바람직하게는, 0.1원자％ 이상 0.6원자％ 이하이다.
(Ni 및/또는 Co)
Ni 및 Co는, 투명 도전막과의 직접 접속(다이렉트·콘택트)을 가능하게 하는 원소이다. 이것은, TFT의 제조 과정에 있어서의 열이력에 의해 형성되는 도전성이 높은 Ni 및/또는 Co 함유 Al계 석출물을 통해, 투명 도전막과의 전기적인 도통이 가능하게 되기 때문이다. 이들은 단독으로 첨가해도 되고, 양쪽 모두를 첨가해도 된다.
이와 같은 작용을 유효하게 발휘시키기 위해서는, Ni 및/또는 Co의 함유량(단독의 경우에는 단독의 함유량이며, 양쪽 모두를 함유하는 경우에는 합계량임)을 0.1∼3원자％로 하는 것이 바람직하다. Ni 및/또는 Co의 함유량이 0.1원자％ 미만인 경우에는, 원하는 효과가 얻어지지 않아, 투명 도전막과의 접촉 저항 저감에 기여하는 제3 석출물의 밀도를 확보할 수 없다. 즉, 제3 석출물의 크기가 작고, 밀도도 감소하므로, 투명 도전막과의 낮은 접촉 저항을 안정적으로 유지하는 것이 곤란해진다. 한편, Ni 및/또는 Co의 함유량이 3원자％를 초과하면, 알칼리 환경하에서의 내식성이 저하되게 된다. Ni 및/또는 Co의 보다 바람직한 함유량은, 0.1원자％ 이상 1.0원자％ 이하이고, 더욱 바람직하게는, 0.1원자％ 이상 0.6원자％ 이하이다.
이상, 제1 층의 Al 합금을 구성하는 원소에 대해 설명하였다.
또한, 후술하는 바와 같이 상기 Al 합금(제1 층) 상에는 소정의 질화물(제2 층)이 형성되지만, 당해 질화물의 형성에 있어서 도입된 질소 가스의 영향이나 열처리시의 확산 등에 의해, Al 합금(제1 층) 중에 질소가 혼입되는 경우가 있다. 그 경우, 제1 층을 구성하는 Al 합금 중에 혼입되는 질소 농도는 1원자％ 이하로 억제되어 있는 것이 바람직하다. Al 합금 중에 많은 질소가 도입되면, 전기 저항이 상승한다. Al 합금(제1 층) 중에 포함되는 질소 농도는 최대한 적은 편이 좋고, 보다 바람직하게는, 대략 0.1원자％ 이하이고, 더욱 바람직하게는, 대략 0.01원자％ 이하이다.
상기 Al 합금(제1 층)의 바람직한 막 두께는, 대략 50∼800㎚이다. 상기 막 두께가 50㎚를 하회하면 배선 저항이 증대한다. 한편, 상기 막 두께가 800㎚를 초과하면 배선 단부면의 형상 이상이나 그것에 수반되는 상층막의 단선 등의 문제가 발생한다. 상기 Al 합금의 보다 바람직한 막 두께는, 대략 100∼500㎚이다.
(1-3) Y군 원소의 질화물 또는 Al 합금의 질화물(제2 층)
상기 제1 배선 구조에서는, 상기 Al 합금(제1 층) 상에 Ti, Mo, Al, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Y군)으로부터 선택되는 적어도 1종의 원소(Y군 원소)의 질화물 또는 Al 합금의 질화물(제2 층)이 형성된다. Y군 원소 및 Al 합금의 질화물은, 각각 단독으로, 고온하의 내열성 향상 작용 및 전기 저항 저감 작용, 또한 불산 내성 향상에 기여하는 것으로, 단독으로 첨가해도 되고, 2종 이상을 병용해도 된다.
상기 제2 층은, 원하는 작용 효과를 발휘시키기 위해 많은 기초 실험으로부터 선택된 것이며, 소정 금속(Y군 원소)의 질화물 또는 Al 합금의 질화물을 제2 층으로서 사용함으로써 원하는 작용 효과가 발휘되는 것이 판명되었다(후기하는 실시예를 참조). 여기서 「Al 합금(제1 층) 상」이라 함은, Al 합금(제1 층)의 바로 위를 의미하고, 제1 층과 제2 층 사이에 개재하는 층(중간층)은 포함하지 않는 취지이다.
여기서 「Y군 원소의 질화물」이라 함은, Y군 원소를 1종 또는 2종 이상 포함하는 질화물을 의미한다. 상기 Y군 원소가 질화된 질화물을 「-N」로 나타내면, 예를 들어 「Ti-N」(Y군 원소로서 Ti만을 포함하는 질화물)이어도 되고, 「Ti-Mo-N」(Y군 원소로서 Ti 및 Mo을 포함하는 질화물)이어도 된다.
또한, 「Al 합금의 질화물」이라 함은, 전술한 제1 층을 구성하는 Al 합금과 동일하거나, 상이한 것이다. 전자의 경우, 제1 층과 제2 층은, 동일한 Al 합금으로 구성되어 있거나, 다른 Al 합금으로 구성되어 있다. 또한, 생산성 등의 관점으로 보면, 제1 층과 제2 층은, 동일한 Al 합금으로 구성되어 있는 것이 바람직하다.
본 발명에 사용되는 「Al 합금의 질화물」을 구성하는 Al 합금에 대해, 더욱 상세하게 설명한다. 상술한 바와 같이 제2 층을 구성하는 「Al 합금의 질화물」에는, 원하는 불산 내성 향상 작용을 갖고 있는 것이 요구된다. 제1 층을 구성하는 Al 합금이, 고온하의 내열성 향상 작용 및 전기 저항 저감 작용을 갖고 있으므로, 제2 층은, 이들 「고온하의 내열성 향상 작용 및 전기 저항 저감 작용」을, 반드시 구비하고 있을 필요가 있는 것은 아니다. 이와 같은 제2 층에 사용되는 Al 합금으로서, 전술한 제1 층과 동일한 Al 합금(Al-X군 원소-REM 합금, Al-X군 원소-REM-Cu/Ge 합금, Al-X군 원소-REM-Ni/Co 합금, Al-X군 원소-REM-Cu/Ge-Ni/Co 합금)을 들 수 있다. 각 원소의 상세한 것은, 전술한 Al 합금(제1 층)의 설명을 참조하면 된다. 구체적으로는, 예를 들어 Al-Nd-Ti 합금, Al-Ta-Nd-Ni-Ge 합금, Al-Ta-Nd-Ni-Ge-Zr 합금 등을 들 수 있다.
상기 외에, 제2 층에 사용되는 Al 합금으로서, Al-X군 원소 합금(예를 들어, Al-Zr 합금 등), Al-REM 합금(예를 들어, Al-Nd 합금, Al-Y 합금, Al-Ce 합금 등), Al-Cu 합금, Al-Si 합금, Al-Fe-Si 합금 등을 들 수 있다. 단, Al의 에칭액(예를 들어, 인산, 질산, 아세트산의 혼합액 등)에 용해되기 어려운 원소인 Au이나 Pt 등을, 대략 1.0원자％ 이상 포함하는 Al 합금은, 에칭 잔사가 발생하므로, 제2 층을 구성하는 Al 합금으로서 사용하는 것은 바람직하지 않다.
상기 질화물 중, 당해 질화물을 제조하기 위한 스퍼터링 타깃의 생산 비용 저감 등의 관점에서 바람직한 것은, Y군 원소로서 Al, Ti, Mo 중 적어도 1종을 포함하는 질화물이나, Al 합금의 질화물을 들 수 있다. 여기서 「Ti, Mo 중 적어도 1종을 포함하는 질화물」에는, Ti만을 포함하는(잔량부:불가피적 불순물) 질화물, Mo만을 포함하는(잔량부:불가피적 불순물) 질화물 외에, Ti과, Ti 이외의 상기 Y군 원소의 적어도 1종을 포함하는 Ti 합금의 질화물이나, Mo과, Mo 이외의 상기 Y군 원소의 적어도 1종을 포함하는 Mo 합금의 질화물 등이 포함된다. 보다 바람직하게는, Al의 질화물, Ti의 질화물, Mo의 질화물, Al 합금의 질화물이다.
여기서 「질화물」은, Y군 원소 또는 Al 합금의 모두가 반드시 질화되어 있을 필요는 없지만, 당해 질화물에 의한 작용 효과를 유효하게 발휘시키기 위해서는, 질화의 비율은 가능한 한 많은 편이 좋고, 모두가 질화되어 있는 것이 가장 바람직하다. 예를 들어, 2종 이상의 Y군 원소를 포함하는 질화물이나, 2종 이상의 합금 원소를 포함하는 Al 합금의 질화물의 경우, 당해 질화물을 구성하는 모든 원소가, 가능한 한 질화되어 있는 것이 바람직하고, 모든 원소가 질화되어 있는 것이 가장 바람직하다. 구체적으로는, 후술하는 바와 같이 질화물 성막시에 있어서의 혼합 가스 중의 질소 가스의 비율(유량비, ％)을 2％ 이상(제2 층의 질화물을 구성하는 원소의 종류에 따라서는 3％ 이상)으로 제어하여 형성된 질화물이면, 본 발명의 질화물에 포함된다. 단, 질화물은 본래, 절연물이며, 질화물의 비율이 많아지면, 제2 층의 전기 저항률이 높아져, 배선 구조 전체의 전기 저항률이 높아지는 경향이 있다. 또한, 질화물을 구성하는 원소의 종류에 따라서는, 습식 에칭에 의한 배선 가공성 등, 표시 장치용 배선 구조에 요구되는 일반적 특성이 저하될 우려가 있으므로, 질화의 정도를 적절하게 제어하는 것이 추장된다.
상기 질화물(제2 층)의 바람직한 막 두께는, 대략 10∼100㎚이다. 상기 막 두께가 10㎚를 하회하면 핀 홀이 생성된다. 한편, 상기 막 두께가 100㎚를 초과하면, 배선막 전체의 저항 증대나 성막 시간의 장시간화 등의 문제가 발생한다. 상기 질화물(제2 층)의 보다 바람직한 막 두께는, 대략 15∼70㎚이다.
상기 배선 구조는, 당해 배선 구조에 대해 450∼600℃의 가열 처리를 행하였을 때, 하기 (1)∼(3)의 요건을 만족하는 것이다.
(1) 전기 저항률이 15μΩ㎝ 이하,
(2) 힐록 밀도가 1×109개/㎡ 이하,
(3) 0.5중량％의 불산 용액에 1분간 침지하였을 때의 에칭 레이트가 200㎚/min 이하.
여기서 상기 (1)의 요건은, 「고온 가열 처리 후의 낮은 전기 저항」의 지표로 되는 값이며, 상기 (2)의 요건은, 「고온 가열 처리 후의 높은 고온 내열성」의 지표로 되는 값이며, 상기 (3)의 요건은, 「고온 가열 처리 후의 우수한 불산 내성」의 지표로 되는 값이다. 상세한 것은, 표 10의 합격 기준을 참조하면 된다. 또한, 불산 내성의 상세한 측정 방법은, 후기하는 실시예의 란에 기재한 바와 같다.
여기서, 「450∼600℃의 가열 처리를 행하였을 때」라 함은, TFT의 제조 공정에서 부하되는 고온 가열 처리를 상정한 것이다. 이와 같은 고온 가열 처리에 대응하는 TFT 제조 프로세스로서는, 예를 들어 아몰퍼스·실리콘의 결정화를 위한(결정화 실리콘으로 하기 위한) 레이저 등에 의한 어닐, 저저항의 다결정 실리콘층을 형성하기 위한 활성화 열처리 등을 들 수 있다. 특히 활성화를 위한 열처리에서, 상기한 바와 같은 고온하에 노출되는 경우가 많다. 이 가열 처리는, 진공, 질소 가스, 불활성 가스의 분위기 중에서 행해지는 것이 바람직하고, 처리 시간은, 1분 이상 60분 이하인 것이 바람직하다.
또한, 제2 층을 구성하는 질화물의 종류에 따라, 제2 층의 전기 저항률은, 적절한 범위를 가질 수 있다. 상술한 바와 같이 제2 층을 구성하는 질화물은, 불산 내성의 향상에 유용하지만, 질화물은 본래, 절연물이며, 질화물의 종류에 따라, 제2 층의 전기 저항률은 다양한 범위를 가질 수 있다.
예를 들어, 제2 층이 Mo의 질화물인 경우에는, 이후에 상세하게 설명하는 바와 같이, 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)을 3％ 이상으로 함으로써 불산 내성에 유용한 질화물이 얻어진다. 그때의 제2 층의 전기 저항률은, 후기하는 실시예에 기재된 방법에 의하면, 75μΩ㎝ 이상이다. 또한, 이후에 상세하게 설명하는 바와 같이, 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)의 바람직한 상한은 50％이며, 그때의 제2 층의 전기 저항률은 400μΩ㎝ 이하이다.
또한, 제2 층이 Ti의 질화물인 경우에는, 이후에 상세하게 설명하는 바와 같이, 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)을 2％ 이상으로 함으로써 불산 내성에 유용한 질화물이 얻어진다. 그때의 제2 층의 전기 저항률은, 후기하는 실시예에 기재된 방법에 의하면, 90μΩ㎝ 이상이다. 또한, 이후에 상세하게 설명하는 바와 같이, 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)의 바람직한 상한은 50％이며, 그때의 제2 층의 전기 저항률은 600μΩ㎝ 이하이다.
또한, 제2 층이, 표 9에 나타내는 Al 합금의 질화물인 경우에는, 이후에 상세하게 설명하는 바와 같이, 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)을 3％ 이상으로 함으로써 불산 내성에 유용한 질화물이 얻어진다. 그때의 제2 층의 전기 저항률은, 후기하는 실시예에 기재된 방법에 의하면, 27μΩ㎝ 이상이다. 또한, 이후에 상세하게 설명하는 바와 같이, 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)의 바람직한 상한은 15％이며, 그때의 제2 층의 전기 저항률은 1300μΩ㎝ 이하이다.
이상, 본 발명에 관한 제1 배선 구조에 대해 설명하였다.
(2) 제2 배선 구조
이어서, 본 발명에 관한 제2 배선 구조에 대해 설명한다.
전술한 바와 같이 상기 제2 배선 구조는, 상기 제1 배선 구조 상[즉, 상기 질화물(제2 층) 상]에, Ti, Mo, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Z군)으로부터 선택되는 적어도 1종의 원소를 포함하는 제3 층이 적층된 것이다. 제2 배선 구조도, 전술한 (1) 및 (2)의 요건, 즉 (1) 전기 저항률이 15μΩ㎝ 이하 및 (2) 힐록 밀도가 1×109개/㎡ 이하의 요건을 만족하고 있고, 또한 불산 내성도 우수한 것이다.
상기 제2 배선 구조에 있어서, 제1 배선 구조와 중복되는 부분[기판, Al 합금(제1 층) 및 Al 합금(제2 층)]에 대해서는, 전술한 (1-1) 및 (1-2)를 참조하면 된다. 이하에서는, 상기 제3 층에 대해 설명한다.
(2-1) 제3 층
상기 제3 층은, 당해 제3 층 상에 형성될 수 있는, 다른 배선막과의 콘택트 저항의 저감화 등의 목적으로, 상기 질화물(제2 층) 상에 형성되는 것이다. 여기서 「상기 질화물(제2 층) 상」이라 함은, 상기 질화물(제2 층)의 바로 위를 의미하고, 제2 층과 제3 층 사이에 개재하는 층(중간층)은 포함하지 않는 취지이다.
구체적으로는 상기 제3 층은, 상술한 Z군 원소를 포함하는 층으로 구성되어 있다. 상기 Z군 원소는, 전술한 Y군 원소로부터, Al을 제외한 군으로부터 선택되는 적어도 1종의 원소이다. 여기서 「Z군 원소를 포함하는 층」이라 함은, 상기 Z군 원소를 1종 또는 2종 이상 포함하고, 잔량부는, 제조상 불가피하게 포함되는 불순물 원소를 의미한다. Z군 원소는, 단독으로 함유해도 되고, 2종 이상을 함유해도 된다. 상기 제3 층을 제조하기 위해, 스퍼터링 타깃의 생산 비용 저감 등의 관점에서 바람직한 것은, Z군 원소로서 Ti, Mo의 적어도 1종을 포함하는 것이다. 여기서 「Ti, Mo의 적어도 1종을 포함하는 것」에는, Ti만을 포함하는 것(잔량부:불가피적 불순물), Mo만을 포함하는 것(잔량부:불가피적 불순물) 외에, Ti과, Ti 이외의 상기 Z군 원소의 적어도 1종을 포함하는 Ti 합금, Mo과, Mo 이외의 상기 Z군 원소의 적어도 1종을 포함하는 Mo 합금 등이 포함된다. 보다 바람직하게는, Ti만을 포함하는 것, Mo만을 포함하는 것이다.
상기 제3 층이 바람직한 막 두께는, 대략 10∼100㎚이다. 상기 막 두께가 10㎚를 하회하면 핀 홀이 생성된다. 한편, 상기 막 두께가 100㎚를 초과하면 배선 저항이 증대한다. 보다 바람직한 상기 제3 층의 막 두께는, 대략 15∼70㎚이다.
이상, 본 발명에 관한 제2 배선 구조에 대해 설명하였다.
본 발명에는, 상기 배선 구조의 제조 방법도 포함된다. 본 발명의 제조 방법은, 상기 질화물(제2 층)의 제조 공정에 특징 부분이 있고, 그 이외의 공정(제1 층 및 제3 층의 형성 공정)은 통상 사용되는 성막 공정을 적절히 채용할 수 있다.
즉, 본 발명의 제조 방법에 있어서, 상기 제2 층을 구성하는 질화물은, 질소 가스와 불활성 가스(대표적으로는 아르곤 가스)의 혼합 가스를 사용한 반응성 스퍼터링법에 의해 스퍼터링 타깃(이하 「타깃」이라고 하는 경우가 있음)을 사용하여 형성되고, 또한 상기 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)은 2％ 이상(제2 층의 질화물을 구성하는 원소의 종류에 따라서는 3％ 이상)인 것에 특징이 있다.
상기 불활성 가스로서는, 예를 들어 아르곤 가스, 네온 가스 등을 들 수 있지만, 이들 중 바람직한 것은 아르곤 가스이다.
또한, 상기 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)을 2％ 이상(제2 층의 질화물을 구성하는 원소의 종류에 따라서는 3％ 이상)으로 함으로써, 원하는 작용 효과를 발휘할 수 있는 소정의 질화물이 형성된다.
상기 제2 층으로서, 예를 들어 Ti의 질화물을 형성하는 경우에는, 상기 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)을 2％ 이상으로 한다. 질소 가스의 바람직한 비율은 3％ 이상이며, 보다 바람직하게는 5％ 이상, 더욱 바람직하게는 10％ 이상이다.
상기 제2 층으로서, 예를 들어 Mo, Al, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소의 질화물 또는 Al 합금의 질화물을 형성하는 경우에는, 상기 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)을 3％ 이상으로 하는 것이 바람직하다. 질소 가스의 보다 바람직한 비율은 5％ 이상, 더욱 바람직하게는 10％ 이상이다.
단, 혼합 가스 중의 질소 가스의 비율이 지나치게 많아지면, 성막 속도가 저하되기 때문에, 상한은, 50％ 이하인 것이 바람직하고, 보다 바람직하게는 40％ 이하이고, 더욱 바람직하게는 30％ 이하이다.
특히, 상기 제2 층으로서, Al 합금의 질화물을 형성하는 경우에는, 상기 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)은 15％ 이하로 하는 것이 추장된다. 질소 가스의 비율을 지나치게 높이면, 제2 층 중에 생성되는 질화물량이 많아지고, 제2 층의 전기 저항률이 지나치게 높아져 절연체(구체적으로는, 전기 저항률이 108Ω㎝ 이상)로 된다. 그 결과, 배선 구조 전체의 전기 저항률이 높아질 우려가 있다. 또한, 제2 층의 전기 저항률이 지나치게 높아지면, 에칭(특히, 습식 에칭)에 의한 배선 가공성이 열화되는 경우가 있다.
이상, 본 발명을 특징짓는 질화물의 제조 방법에 대해 설명하였다.
본 발명에 있어서, 제1 층(Al 합금) 및 제3 층(Z군 원소를 포함하는 층)은 스퍼터링법에 의해 스퍼터링 타깃을 사용하여 형성하는 것이 바람직하다. 이온 플레이팅법이나 전자 빔 증착법, 진공 증착법에 의해 형성된 박막보다도, 성분이나 막 두께의 막 면내 균일성이 우수한 박막을 용이하게 형성할 수 있기 때문이다.
또한, 상기 스퍼터링법에 의해 상기 제1 층 또는 제3 층을 형성하기 위해서는, 상기 타깃으로서, 전술한 원소를 포함하는 것이며, 원하는 층과 동일한 조성의 스퍼터링 타깃을 사용하는 것이 바람직하다. 이에 의해, 조성 어긋남의 우려가 없어, 원하는 성분 조성의 층을 형성할 수 있다.
상기 타깃의 형상은, 스퍼터링 장치의 형상이나 구조에 따라 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상, 원통 형상 등)으로 가공한 것이 포함된다.
상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법으로, 예를 들어 Al 합금으로 이루어지는 잉곳을 제조하여 얻는 방법이나, Al 합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화하여 얻어지는 방법을 들 수 있다.
본 발명은 상기 배선 구조가, 박막 트랜지스터에 사용되는 표시 장치도 포함하는 것이다. 그 형태로서, 상기 배선 구조가, 예를 들어 주사선이나 신호선 등의 배선; 게이트 전극, 소스 전극, 드레인 전극 등의 배선 재료나 전극 재료 등으로서 사용되는 것을 들 수 있다. 특히, 상기 배선 구조가, 고온 열이력의 영향을 받기 쉬운 게이트 전극 및 주사선에 사용되는 것 등을, 적절하게 들 수 있다.
또한, 상기 게이트 전극 및 주사선과, 상기 소스 전극 및/또는 드레인 전극, 및 신호선이, 동일한 조성의 배선 구조인 것이 형태로서 포함된다.
본 발명에 사용되는 투명 화소 전극은 특별히 한정되지 않고, 예를 들어, 산화인듐주석(ITO), 산화인듐아연(IZO) 등을 들 수 있다.
또한, 본 발명에 사용되는 반도체층도 특별히 한정되지 않고 아몰퍼스·실리콘, 다결정 실리콘, 연속 입계 결정 실리콘 등을 들 수 있다.
본 발명의 배선 구조를 구비한 표시 장치를 제조하는 데 있어서는, 표시 장치의 일반적인 공정을 채용할 수 있고, 예를 들어 전술한 특허문헌 1∼5에 기재된 제조 방법을 참조하면 된다.
이상, 액정 표시 장치로서 액정 디스플레이를 대표적으로 예로 들고, 설명하였다. 상기 설명한 본 발명의 표시 장치용 배선 구조는, 주로 전극 및 배선 재료로서 각종 액정 표시 장치에 사용할 수 있다. 예를 들어, 도 2에 예시되는 액정 디스플레이(LCD)에 있어서의 박막 트랜지스터용의 게이트, 소스 및 드레인 전극, 및 배선 재료, 예를 들어 도 3에 예시되는 유기 EL 디스플레이(OLED)에 있어서의 박막 트랜지스터용의 게이트, 소스 및 드레인 전극, 및 배선 재료, 예를 들어 도 4에 예시되는 필드 에미션 디스플레이(FED)에 있어서의 캐소드 및 게이트 전극, 및 배선 재료, 예를 들어 도 5에 예시되는 형광 진공관(VFD)에 있어서의 애노드 전극 및 배선 재료, 예를 들어 도 6에 예시되는 플라즈마 디스플레이(PDP)에 있어서의 어드레스 전극 및 배선 재료, 예를 들어 도 7에 예시되는 무기 EL 디스플레이에 있어서의 배면 전극 등을 들 수 있다. 이들에 본 발명의 표시 장치용 배선 구조를 사용한 경우에, 상기 소정의 효과가 얻어지는 것은 실험에 의해 확인되었다.
본 발명은, 2011년 9월 28일에 출원된 일본 특허 출원 제2011-213506호 및 2012년 7월 26일에 출원된 일본 특허 출원 제2012-166391호에 기초하는 우선권의 이익을 주장하는 것이다. 상기 일본 특허 출원 제2011-213506호 및 상기 일본 특허 출원 제2012-166391호의 명세서의 전체 내용이, 본 발명에 참고를 위해 원용된다.
실시예
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 하기 실시예에 의해 제한되지 않고, 전·후술하는 취지에 적합할 수 있는 범위에서 변경을 가하여 실시하는 것도 가능하고, 그것들은 모두 본 발명의 기술적 범위에 포함된다.
(제1 실시예)
여기서는, 제1 배선 구조로서, 표 1에 나타내는 각종 Al 합금(제1 층) 상에 표 1에 나타내는 각종 조성의 제2 층을 적층시켰을 때의, 450∼600℃로 가열한 후의 배선 저항 및 내열성(힐록 밀도), 또한 불산 내성을 조사하였다. 본 실시예에서 사용한 제1 층의 Al 합금은, 모두, 본 발명의 요건을 만족하는 Al-X군 원소-REM 합금이다(표에서는, 원자％를 at％로 기재).
우선, 글래스 기판(코닝사제의 Eagle-XG 글래스 기판, 두께 0.7㎜) 상에, 상기한 Al-0.5원자％Ta-2.0원자％Nd-0.1원자％Ni-0.5원자％Ge 합금막, Al-0.5원자％Ta-2.0원자％Nd-0.1원자％Ni-0.5원자％Ge-0.35원자％Zr 합금막, 또는 Al-0.5원자％Ta-2.0원자％La-0.1원자％Ni-0.5원자％Ge 합금막(제1 층, 막 두께＝300㎚)을 DC 마그네트론·스퍼터법[분위기 가스＝아르곤(유량:30sccm), 압력＝2mTorr, 기판 온도＝25℃(실온)]에 의해 성막하였다.
계속해서, 진공 분위기를 유지한 채, 표 1에 기재된 No.1∼38의 각 질화막(제2 층, 막 두께＝50㎚)을 DC 마그네트론·스퍼터법[분위기 가스＝아르곤(유량:26sccm) 및 질소(유량:4sccm)의 혼합 가스(유량비≒13％), 압력＝2mTorr, 기판 온도＝25℃(실온)]에 의해 성막하고, 2층으로 이루어지는 제1 배선 구조를 제작하였다. 비교를 위해, No.39∼41, 43∼45에 기재된 각 금속막(막 두께＝50㎚)을 상기한 바와 같이 하여 성막하였다. 또한, 질화막에 의한 작용 효과를 확인하기 위해, No.42 및 No.46으로서, 제1 층의 Al 합금만을 성막한 것(제2 층 없음)을 비교를 위해, 사용하였다.
또한, 상기 각종 질화막의 형성에는, 진공 용해법에 의해 제작한 각종 조성의 금속 또는 합금 타깃을 스퍼터링 타깃으로서 사용하였다.
또한, 상기 질화막 중, Al 합금 질화막 중에 있어서의 각 합금 원소의 함유량은, ICP 발광 분석(유도 결합 플라즈마 발광 분석)법에 의해 구하였다.
상기한 바와 같이 하여 형성한 제1 적층 구조에 대해 450∼600℃의 고온 가열 처리를 1회 행하였다. 고온 가열 처리 후의 배선 구조에 대해, 내열성, 당해 배선 구조 자체의 전기 저항(배선 저항) 및 0.5％ 불산 내성의 각 특성을, 각각 하기에 나타내는 방법에 의해 측정하였다.
(1) 가열 처리 후의 내열성
상기한 바와 같이 하여 제작한 각종 배선 구조에 대해 불활성 분위기 가스(N2) 분위기하에서, 600℃에서 10분간의 가열 처리를 1회 행하고, 그 표면 성상을 광학 현미경(배율:500배)을 사용하여 관찰하고, 힐록의 밀도(개/㎡)를 측정하였다. 표 10에 기재된 판단 기준에 의해 내열성을 평가하고, 본 실시예에서는 우수, 양호 또는 가능을 합격, 불가를 불합격으로 하였다.
(2) 가열 처리 후의 배선 구조 자체의 배선 저항
상기한 바와 같이 하여 제작한 각종 배선 구조에 대해 10㎛ 폭의 라인 앤 스페이스 패턴을 형성한 것에, 불활성 분위기 가스(N2) 분위기하에서, 450℃, 550℃ 또는 600℃의 각 온도에서 10분간의 가열 처리를 1회 행하고, 4단자법에 의해 전기 저항률을 측정하였다. 표 10에 기재된 판단 기준에 의해 각 온도의 배선 저항을 평가하고, 본 실시예에서는 우수 또는 양호를 합격, 가능 또는 불가를 불합격으로 하였다.
(3) 불산 내성
상기한 바와 같이 하여 제작한 각종 배선 구조에 대해 불활성 분위기 가스(N2) 분위기하에서, 600℃의 온도에 10분간의 가열 처리를 1회 행하고, 마스크를 실시한 후, 0.5％의 불산 용액 중에 25℃에서 30초 및 1분간 침지하고, 그 에칭량을 촉진식 단차계를 사용하여 측정하였다. 30초 침지 후의 에칭량과 1분간 침지 후의 에칭량의 차로부터 에칭 레이트를 산출하였다. 표 10에 기재된 판단 기준에 의해 불산 내성을 평가하고, 본 실시예에서는 우수, 양호, 가능을 합격, 불가를 불합격으로 하였다.
또한, 상기한 바와 같이 하여 제작한 각종 배선 구조에 대해 불활성 분위기 가스(N2) 분위기하에서, 600℃의 온도에서 10분간의 가열 처리를 1회 행한 후의, 상기 제1 층(Al-0.5원자％Ta-2.0원자％Nd-0.1원자％Ni-0.5원자％Ge 합금막, Al-0.5원자％Ta-2.0원자％Nd-0.1원자％Ni-0.5원자％Ge-0.35원자％Zr 합금막 또는 Al-0.5원자％Ta-2.0원자％La-0.1원자％Ni-0.5원자％Ge 합금막) 중에 혼입되는 질소 농도(원자％)를 2차 이온 질량 분석법에 의해 구하였다.
이들의 결과를 표 1에 병기한다.
[표 1A]
Figure pat00001
[표 1B]
Figure pat00002
이들 표로부터, 본 발명의 요건을 만족하는 No.1∼38은 어느 고온 가열 처리를 행한 후에도, 낮은 배선 저항과 높은 내열성을 겸비하고 있고, 또한 불산 내성도 양호하였다. 또한, 표 1의 No.는 모두, 제1 층 중에 혼입되는 질소 농도(원자％)는 1원자％ 미만으로 억제되어 있었다(표에는 나타내지 않는다).
이에 대해, No.39∼41, 43∼45(표 1B를 참조)와 같이, 제2 층으로서 질화물이 아니라 Ti, Mo, Al의 각 금속을 적층한 것은, 제1 층의 Al 합금의 종류에 관계없이, 이하의 문제가 발생하였다. 우선, No.39, 43과 같이 제2 층으로서 Ti을 적층한 것은, 내열성 및 불산 내성은 양호하였지만, 450℃, 550℃ 및 600℃의 가열 처리 후의 배선 저항이 크게 상승하였다. 이것은, Ti과 기초의 Al 합금이 확산하였기 때문으로 추찰된다. 동일한 경향은, Ti 대신에 Mo을 적층시킨 No.40, 44에 있어서도 보이고, Mo과 기초의 Al 합금이 확산하였기 때문에 450℃ 이상의 고온 가열 처리를 행하면 배선 저항이 상승하였다. 이들의 결과로부터, 제2 층으로서 고융점 금속의 층을 적층시킨 것에서는, 원하는 특성을 얻을 수 없는 것이 확인되었다.
또한, No.41, 45와 같이 제2 층으로서 Al을 적층한 것은, 고온에서의 배선 저항은 낮게 억제되었지만, 불산 내성이 크게 저하되었다. 이 결과는, Al은 내열성이 낮고 불산 내성도 뒤떨어지다고 하는 종래의 지식을 뒷받침하는 것이었다.
또한, No.42, 46과 같이, 제2 층(질화물)을 성막하지 않고, 제1 층만으로 이루어지는 것은, 고온 가열 처리 후의 낮은 배선 저항과 높은 내열성을 겸비하고 있지만, 불산 내성이 저하되었다.
(제2 실시예)
전술한 제1 실시예에 있어서, 제1 층의 Al 합금 및 제2 층의 질화물의 종류를, 표 2∼표 5에 나타내는 바와 같이 다양하게 변화시킨 것 이외는, 제1 실시예와 마찬가지로 하여 배선 구조를 제작하고, 450∼600℃로 가열한 후의 배선 저항 및 내열성(힐록 밀도), 또한 불산 내성을 조사하였다.
이들의 결과를 표 2∼5에 나타낸다.
[표 2A]
Figure pat00003
[표 2B]
Figure pat00004
[표 2C]
Figure pat00005
[표 2D]
Figure pat00006
[표 2E]
Figure pat00007
[표 2F]
Figure pat00008
[표 3A]
Figure pat00009
[표 3B]
Figure pat00010
[표 3C]
Figure pat00011
[표 3D]
Figure pat00012
[표 3E]
Figure pat00013
[표 3F]
Figure pat00014
[표 4A]
Figure pat00015
[표 4B]
Figure pat00016
[표 4C]
Figure pat00017
[표 4D]
Figure pat00018
[표 4E]
Figure pat00019
[표 4F]
Figure pat00020
[표 5A]
Figure pat00021
[표 5B]
Figure pat00022
[표 5C]
Figure pat00023
[표 5D]
Figure pat00024
[표 5E]
Figure pat00025
[표 5F]
Figure pat00026
본 실시예에서는, 제1 층 및 제2 층에, 본 발명에서 규정하는 요건을 만족하는 것을 사용하고 있으므로, 상기 표에 나타내는 바와 같이, 모든 특성이 우수하다.
상세하게는, 표 2는 제2 층으로서, Al 합금의 질화물을 포함하는 예이다. 표 3은 제2 층으로서, 본 발명에서 규정하는 Y군 원소(Ti)의 질화물을 포함하는 예이다. 표 4는 제2 층으로서, 본 발명에서 규정하는 Y군 원소(Mo)의 질화물을 포함하는 예이다. 표 5는 제2 층으로서, 본 발명에서 규정하는 Y군 원소(Al)의 질화물을 포함하는 예이다. 어느 경우든, 제1 층의 Al 합금의 종류에 관계없이, 어느 고온 가열 처리를 행한 후에도, 낮은 배선 저항과 높은 내열성을 겸비하고 있고, 또한 불산 내성도 양호하였다. 또한, 표 2∼5의 No.는 모두, 제1 층 중에 혼입되는 질소 농도(원자％)는 1원자％ 미만으로 억제되어 있었다(표에는 나타내지 않는다).
(제3 실시예)
여기서는, 제2 배선 구조로서, 표 6에 나타내는 Al 합금(제1 층) 상에 표 6에 나타내는 각종 조성의 제2 층 및 제3 층을 순차 적층시켰을 때의, 450∼600℃로 가열한 후의 배선 저항 및 내열성(힐록 밀도), 또한 불산 내성을, 전술한 제1 실시예와 마찬가지로 하여 조사하였다. 본 실시예에서 사용한 제1 층의 Al 합금은, 모두, 본 발명의 요건을 만족하는 Al-X군 원소-REM 합금이다.
구체적으로는, 우선, 전술한 제1 실시예와 마찬가지로 하여 글래스 기판 상에, 표 6의 Al 합금막(제1 층, 막 두께＝300㎚)을 성막하였다.
계속해서, 전술한 제1 실시예와 마찬가지로 하여, 표 6에 기재된 No.1∼50의 각 질화막(제2 층, 막 두께＝50㎚)을 성막하였다.
계속해서, 진공 분위기를 유지한 채, 표 6에 기재된 No.1∼50의 각 금속막(제3 층, 막 두께＝20㎚)을 DC 마그네트론·스퍼터법[분위기 가스＝아르곤(유량:30sccm), 압력＝2mTorr, 기판 온도＝25℃(실온)]에 의해 성막하고, 3층으로 이루어지는 제2 배선 구조를 제작하였다.
이들의 결과를 표 6에 병기한다.
[표 6A]
Figure pat00027
[표 6B]
Figure pat00028
이들 표로부터, No.1∼50은 모두, 본 발명의 요건을 만족하고 있으므로, 고온 가열 처리를 행한 후에도, 낮은 배선 저항과 높은 내열성을 겸비하고 있고, 또한 불산 내성도 양호하였다. 또한, 표 6의 No.는 모두, 제1 층 중에 혼입되는 질소 농도(원자％)는 1원자％ 미만으로 억제되어 있었다(표에는 나타내지 않는다).
(제4 실시예)
여기서는, 표 7에 나타내는 각종 Al 합금(제1 층) 상에 표 7에 나타내는 각종 조성의 제2 층을 적층시킴과 함께, 당해 제2 층의 막 두께를, 표 7에 나타내는 바와 같이 10∼50㎚의 범위에서 다양하게 변화시켰을 때의, 450∼600℃로 가열한 후의 배선 저항 및 내열성(힐록 밀도), 또한 불산 내성을, 전술한 제1 실시예와 마찬가지로 하여 조사하였다. 본 실시예에서 사용한 제1 층의 Al 합금은, 모두, 본 발명의 요건을 만족하는 Al-X군 원소-REM 합금이다.
이들의 결과를 표 7에 병기한다.
[표 7A]
Figure pat00029
[표 7B]
Figure pat00030
[표 7C]
Figure pat00031
이들 표로부터, 제2 층으로서 본 발명의 요건을 만족하는 Y군 원소의 질화물을 사용한 No.1∼60에서는, 당해 제2 층의 막 두께를 10∼50㎚의 범위에서 변화시켰다고 해도, 원하는 특성을 모두 확보할 수 있었다. 또한, 표 7의 No.는 모두, 제1 층 중에 혼입되는 질소 농도(원자％)는 1원자％ 미만(＜0.1％)으로 억제되어 있었다(표에는 나타내지 않는다).
이에 대해, 제2 층으로서 Ti 및 Mo의 각 금속을 적층한 No.61∼68(표 7C를 참조)에서는, 제1 층의 Al 합금의 종류에 관계없이, 막 두께를 50㎚로부터 10㎚로 감소시켜도, 원하는 특성을 모두 확보할 수는 없었다.
상세하게는, No.61, 62, 65, 66과 같이 제2 층으로서 Ti을 적층한 것은, 막 두께를 50㎚(No.62, 66)로부터 10㎚(No.61, 65)로 감소시킴으로써 Ti과 기초의 Al 합금의 확산이 억제되므로, 450∼600℃로 가열한 후의 배선 저항 및 내열성(힐록 밀도)을 모두 합격 기준에까지 높일 수 있었다. 그러나 반대로, 불산 내성은 크게 저하되었다.
동일한 경향은 제2 층으로서 Ti 대신에 Mo을 적층시킨 경우에서도 보여졌다. 즉, No.63, 64, 67, 68과 같이 제2 층으로서 Mo을 적층한 것은, 막 두께를 50㎚(No.64, 68)로부터 10㎚(No.63, 67)로 감소시킴으로써 Mo과 기초의 Al 합금의 확산이 억제되므로, 450∼600℃로 가열한 후의 배선 저항 및 내열성(힐록 밀도)을 모두 합격 기준에까지 높일 수 있었지만, 반대로, 불산 내성은 크게 저하되었다.
이들의 결과로부터, 제2 층으로서 고융점 금속의 층을 적층시킨 경우, 당해 제2 층의 막 두께를 변화시켰다고 해도, 원하는 특성을 모두 확보할 수 없는 것이 가능하지 않은 것이 확인되었다.
(제5 실시예)
여기서는, 표 8에 나타내는 Al 합금(제1 층) 상에 표 8에 나타내는 각종 조성의 제2 층을 적층시킴과 함께, 당해 제2 층의 질화막 성막시에 있어서의 혼합 가스 중의 질소 가스의 비율(유량비, ％)을 표 8에 나타내는 바와 같이 1∼50％로 되도록 다양하게 변화시켰을 때의, 450∼600℃로 가열한 후의 배선 저항 및 내열성(힐록 밀도), 또한 불산 내성을, 전술한 제1 실시예와 마찬가지로 하여 조사하였다. 본 실시예에서 사용한 제1 층의 Al 합금은, 모두, 본 발명의 요건을 만족하는 Al-X군 원소-REM 합금이다.
이들의 결과를 표 8에 병기한다.
[표 8A]
Figure pat00032
[표 8B]
Figure pat00033
[표 8C]
Figure pat00034
이들 표로부터, 제2 층으로서, 혼합 가스 중의 질소 가스의 비율이 본 발명의 요건을 만족하도록(질소 가스의 비율≥2％) 하여 Y군 원소의 질화물을 성막한 No.2∼8, 10∼16, 18∼23, 25∼30, 32∼35, 37∼40, 42∼45, 47∼50, 52∼55, 57∼60, 62∼65, 67∼70에서는, 원하는 특성을 모두 확보할 수 있었다. 또한, 표 8의 No.1∼70은 모두, 제1 층 중에 혼입되는 질소 농도(원자％)는 1원자％ 미만으로 억제되어 있었다(표에는 나타내지 않는다).
이에 대해, 제2 층으로서, 혼합 가스 중의 질소 가스의 비율이 본 발명의 요건을 하회하는 조건으로 성막한 No.1, 9, 17, 24(이상, 표 8A를 참조), No.31, 36, 41, 46(이상, 표 8B를 참조), No.51, 56, 61, 66(이상, 표 8C를 참조)은 질화가 불충분하고, 원하는 작용 효과를 발휘하는 정도의, Y군 원소의 질화물이 형성되어 있지 않으므로, 모두 불산 내성이 저하되었다.
이들의 결과로부터, 제2 층을 구성하는 Y군 원소의 질화물 또는 Al 합금의 질화물에 의한 작용 효과를 유효하게 발휘시키기 위해서는, 당해 질화물의 성막 조건을 적절하게 제어하는 것이 중요한 것이 확인되었다.
(제6 실시예)
상기 제5 실시예에 있어서의 표 8A에 나타낸 No.1∼30에 대해, 상기 배선 구조의 전기 저항률을 측정하였을 때와 동일한 조건으로, 4단자법에 의해, 제2 층 단막의 전기 저항률을 측정하였다. 측정 결과를 하기 표 9에 나타낸다. 또한, 표 9에 있어서, 「절연체」라 함은, 전기 저항률이 108Ω㎝ 이상인 것을 의미하고 있다. 또한, 하기 표 9에는, 표 8A에 나타낸 불산 내성의 결과도 아울러 나타낸다.
하기 표 9로부터 다음과 같이 고찰할 수 있다. 표 9의 No.2∼8은 혼합 가스 중의 질소 가스의 비율을 2％ 이상으로 제어하여, 불산 내성에 유용한 Ti의 질화물을 형성한 예이며, 제2 층 단막의 전기 저항률은 90μΩｍ 이상이었다.
또한, No.10∼16은 혼합 가스 중의 질소 가스의 비율을 3％ 이상으로 제어하여, 불산 내성에 유용한 Mo의 질화물을 형성한 예이며, 제2 층 단막의 전기 저항률은 75μΩｍ 이상이었다.
또한, No.18∼22, 25∼29는 혼합 가스 중의 질소 가스의 비율을 3％ 이상으로 제어하여, 불산 내성에 유용한 Al 합금의 질화물을 형성한 예이며, 제2 층 단막의 전기 저항률은 27μΩｍ 이상이었다.
단, 표 9의 No.23, 30에 나타내는 바와 같이, Al 합금의 질화물을 형성한 경우에는, 제2 층을 형성할 때의 혼합 가스 중에 포함되는 질소 가스의 비율을 지나치게 높이면, 제2 층 단막의 전기 저항률이 지나치게 높아져, 고저항의 절연체가 되어, 에칭(특히, 습식 에칭)에 의한 배선 가공성이 열화될 우려가 있다. 따라서 제2 층으로서 Al 합금의 질화물을 형성하는 경우에는, 혼합 가스 중에 포함되는 질소 가스의 비율을 15％ 이하로 하는 것이 바람직하다.
[표 9]
Figure pat00035
[표 10]
Figure pat00036
1 : 글래스 기판
2 : 다결정 실리콘층
3 : 저저항의 다결정 실리콘층
4 : 주사선
5 : 게이트 전극
6 : 게이트 절연막
7 : 보호막
8 : 소스 전극
9 : 드레인 전극
10 : 신호선
11 : 비아 홀
12 : 투명 전극

Claims (16)

  1. 표시 장치에 사용되는 배선 구조이며,
    상기 배선 구조는, 기판측으로부터 순서대로,
    Ta, Nb, Re, Zr, W, Mo, V, Hf, Ti, Cr 및 Pt으로 이루어지는 군(X군)으로부터 선택되는 적어도 1종의 원소와, 희토류 원소의 적어도 1종을 포함하는 Al 합금의 제1 층과;
    Ti, Mo, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Y군)으로부터 선택되는 적어도 1종의 원소의 질화물의 제2 층이 적층된 구조를 포함하고,
    상기 X군 원소로부터 선택되는 적어도 1종의 원소의 함유량은 합계로 0.1 내지 5원자％이고, 상기 희토류 원소의 적어도 1종의 함유량은 합계로 0.1 내지 4원자%이고,
    상기 제2 층의 막 두께는 10㎚ 이상 100㎚ 이하인 것을 특징으로 하는, 표시 장치용 배선 구조.
  2. 제1항에 있어서,
    상기 제1 층의 Al 합금은, Cu와 Ge 중 하나 이상을 더 포함하는 것인, 표시 장치용 배선 구조.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 층의 Al 합금은, Ni과 Co 중 하나 이상을 더 포함하는 것인, 표시 장치용 배선 구조.
  4. 제1항에 있어서,
    상기 배선 구조는, 상기 제2 층 상에,
    Ti, Mo, Ta, Nb, Re, Zr, W, V, Hf 및 Cr으로 이루어지는 군(Z군)으로부터 선택되는 적어도 1종의 원소를 포함하는 제3 층이 적층된 구조를 포함하는 것인, 표시 장치용 배선 구조.
  5. 제1항에 있어서,
    상기 배선 구조에 대해 450∼600℃의 가열 처리를 하였을 때에 하기 (1)∼(3)의 요건을 만족하는 것인, 표시 장치용 배선 구조.
    (1) 전기 저항률이 15μΩ㎝ 이하,
    (2) 힐록 밀도가 1×109개/㎡ 이하,
    (3) 0.5중량％의 불산 용액에 1분간 침지하였을 때의 에칭 레이트가 200㎚/min 이하
  6. 제5항에 있어서,
    상기 제2 층이 Mo의 질화물이며, 상기 제2 층의 전기 저항률이 75μΩ㎝ 이상인, 표시 장치용 배선 구조.
  7. 제5항에 있어서,
    상기 제2 층이 Ti의 질화물이며, 상기 제2 층의 전기 저항률이 90μΩ㎝ 이상인, 표시 장치용 배선 구조.
    제1항에 기재된 배선 구조를 구비한, 무기 EL 디스플레이.
  8. 제1항에 있어서,
    상기 배선 구조에 대해 450∼600℃의 가열 처리를 행하였을 때, 상기 제1 층을 구성하는 Al 합금 중에 혼입되는 질소 농도는 1원자％ 이하로 억제된 것인, 표시 장치용 배선 구조.
  9. 제1항에 기재된 배선 구조를 제조하는 방법이며,
    상기 제2 층을 구성하는 질화물은, 질소 가스와 불활성 가스의 혼합 가스를 사용한 반응성 스퍼터링법에 의해 형성되고, 또한,
    상기 혼합 가스 중에 포함되는 질소 가스의 비율(유량비)은 2％ 이상인 것을 특징으로 하는, 배선 구조의 제조 방법.
  10. 제1항에 기재된 배선 구조를 구비한, 표시 장치.
  11. 제1항에 기재된 배선 구조를 구비한, 액정 디스플레이.
  12. 제1항에 기재된 배선 구조를 구비한, 유기 EL 디스플레이.
  13. 제1항에 기재된 배선 구조를 구비한, 필드 에미션 디스플레이.
  14. 제1항에 기재된 배선 구조를 구비한, 형광 진공관.
  15. 제1항에 기재된 배선 구조를 구비한, 플라즈마 디스플레이.
  16. 제1항에 기재된 배선 구조를 구비한, 무기 EL 디스플레이.
KR1020167013272A 2011-09-28 2012-09-03 표시 장치용 배선 구조 KR20160064235A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011213506 2011-09-28
JPJP-P-2011-213506 2011-09-28
JP2012166391A JP2013084907A (ja) 2011-09-28 2012-07-26 表示装置用配線構造
JPJP-P-2012-166391 2012-07-26
PCT/JP2012/072339 WO2013047095A1 (ja) 2011-09-28 2012-09-03 表示装置用配線構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007643A Division KR20140054339A (ko) 2011-09-28 2012-09-03 표시 장치용 배선 구조

Publications (1)

Publication Number Publication Date
KR20160064235A true KR20160064235A (ko) 2016-06-07

Family

ID=47995142

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147007643A KR20140054339A (ko) 2011-09-28 2012-09-03 표시 장치용 배선 구조
KR1020167013272A KR20160064235A (ko) 2011-09-28 2012-09-03 표시 장치용 배선 구조

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020147007643A KR20140054339A (ko) 2011-09-28 2012-09-03 표시 장치용 배선 구조

Country Status (6)

Country Link
US (1) US10365520B2 (ko)
JP (1) JP2013084907A (ko)
KR (2) KR20140054339A (ko)
CN (1) CN103782374B (ko)
TW (1) TWI525702B (ko)
WO (1) WO2013047095A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160105490A (ko) * 2014-02-07 2016-09-06 가부시키가이샤 고베 세이코쇼 플랫 패널 디스플레이용 배선막
CN104532066A (zh) * 2014-12-11 2015-04-22 徐国华 一种耐热抗氧化的铝质输电导线
US9711397B1 (en) * 2016-03-18 2017-07-18 Applied Materials, Inc. Cobalt resistance recovery by hydrogen anneal
US9570345B1 (en) * 2016-03-18 2017-02-14 Applied Materials, Inc. Cobalt resistance recovery by hydrogen anneal
WO2018134957A1 (ja) * 2017-01-20 2018-07-26 凸版印刷株式会社 表示装置及び表示装置基板
CN114807709B (zh) * 2022-04-22 2023-11-10 昆明理工大学 一种稀贵金属铌合金梯度材料及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790552A (ja) 1993-07-27 1995-04-04 Kobe Steel Ltd Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2006210477A (ja) 2005-01-26 2006-08-10 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
JP2007081385A (ja) 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2007157917A (ja) 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP2007317934A (ja) 2006-05-26 2007-12-06 Mitsubishi Electric Corp 半導体デバイスおよびアクティブマトリクス型表示装置

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
US6239492B1 (en) * 1996-05-08 2001-05-29 Micron Technology, Inc. Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2000231346A (ja) * 1999-02-09 2000-08-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2003045873A (ja) * 2001-07-27 2003-02-14 Casio Comput Co Ltd 配線の形成方法及び薄膜トランジスタの製造方法
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP4021194B2 (ja) 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP2003249547A (ja) * 2002-02-22 2003-09-05 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
JP4072015B2 (ja) * 2002-07-26 2008-04-02 シャープ株式会社 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
US6794284B2 (en) * 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
JP4190259B2 (ja) * 2002-11-11 2008-12-03 シャープ株式会社 アクティブマトリクス基板、その製造方法および表示装置
JP2004172150A (ja) 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4207691B2 (ja) 2003-07-23 2009-01-14 セイコーエプソン株式会社 薄膜半導体素子の製造方法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP2007093686A (ja) 2005-09-27 2007-04-12 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP5231282B2 (ja) 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
US20110008640A1 (en) 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
TWI395333B (zh) 2008-04-23 2013-05-01 Kobe Steel Ltd An aluminum alloy film for a display device, a display device, and a sputtering target
JP5584436B2 (ja) 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP5308760B2 (ja) 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
JP5357515B2 (ja) 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
CN102197335A (zh) 2008-11-05 2011-09-21 株式会社神户制钢所 显示装置用Al合金膜、显示装置和溅射靶
JP2010135300A (ja) 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
WO2010101160A1 (ja) 2009-03-02 2010-09-10 株式会社神戸製鋼所 Ａｌ合金反射膜、及び、自動車用灯具、照明具、装飾部品、ならびに、Ａｌ合金スパッタリングターゲット
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP5681368B2 (ja) 2010-02-26 2015-03-04 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790552A (ja) 1993-07-27 1995-04-04 Kobe Steel Ltd Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2006210477A (ja) 2005-01-26 2006-08-10 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
JP2007081385A (ja) 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2007157917A (ja) 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP2007317934A (ja) 2006-05-26 2007-12-06 Mitsubishi Electric Corp 半導体デバイスおよびアクティブマトリクス型表示装置

Also Published As

Publication number Publication date
TWI525702B (zh) 2016-03-11
US10365520B2 (en) 2019-07-30
CN103782374B (zh) 2017-06-16
KR20140054339A (ko) 2014-05-08
US20140227462A1 (en) 2014-08-14
TW201330104A (zh) 2013-07-16
JP2013084907A (ja) 2013-05-09
WO2013047095A1 (ja) 2013-04-04
CN103782374A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
TWI437697B (zh) Wiring structure and a display device having a wiring structure
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
JP5032687B2 (ja) Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
JP5179604B2 (ja) 表示装置用Ａｌ合金膜
KR20160064235A (ko) 표시 장치용 배선 구조
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
KR20050054469A (ko) 평면 패널 디스플레이용 Ａｇ기 합금 배선 전극막, Ａｇ기합금 스퍼터링 타겟 및 평면 패널 디스플레이
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
JP6475997B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP4264397B2 (ja) フラットパネルディスプレイ用Ａｇ基合金配線電極膜およびＡｇ基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
JP2007224397A (ja) 平面表示パネル及びＣｕスパッタリングターゲット
TWI654339B (zh) Wiring film
JP2014120486A (ja) 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
JP2014103312A (ja) 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
JP6545625B2 (ja) 表示装置用配線構造
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid