JP2006221162A - 表示装置用配線、薄膜トランジスタ表示板及びその製造方法 - Google Patents

表示装置用配線、薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2006221162A
JP2006221162A JP2006021337A JP2006021337A JP2006221162A JP 2006221162 A JP2006221162 A JP 2006221162A JP 2006021337 A JP2006021337 A JP 2006021337A JP 2006021337 A JP2006021337 A JP 2006021337A JP 2006221162 A JP2006221162 A JP 2006221162A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
copper alloy
copper
chromium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006021337A
Other languages
English (en)
Inventor
Seong-Kweon Heo
成 權 許
Kunki Bin
勳 基 閔
Inn-Sung Lee
李　仁　成
Sung-Su Hong
性 秀 洪
Ho-Min Kang
鎬 民 姜
Ki-Wan Ahn
基 完 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006221162A publication Critical patent/JP2006221162A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G23/00—Other table equipment
    • A47G23/02—Glass or bottle holders
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A47G19/23—Drinking vessels or saucers used for table service of stackable type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G2400/00—Details not otherwise provided for in A47G19/00-A47G23/16
    • A47G2400/02—Hygiene
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本発明は、表示装置用配線及び前記配線を含む薄膜トランジスタ表示板に関する。
【解決手段】本発明は、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する銅合金からなる表示装置用配線、並びに、基板、前記基板上に形成されているゲート線、前記ゲート線と交差するデータ線、前記ゲート線及び前記データ線に接続されている薄膜トランジスタ、及び前記薄膜トランジスタに接続されている画素電極を含み、前記ゲート線及び前記データ線のうちの少なくとも一つは、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する合金からなる薄膜トランジスタ表示板を提供する。
【選択図】図２

Description

本発明は、表示装置用配線及び前記配線を含む薄膜トランジスタ表示板に関する。
液晶表示装置（Liquid Crystal Display）は、現在最も広く使用されている平板表示装置（Flat Panel Display）のうちの一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に用いられているのは、電界生成電極が二つの表示板に各々備えられている構造である。この中でも、一つの表示板には複数の画素電極が行列状に配列されており、他の表示板には一つの共通電極が表示板の全面を覆っている構造の形態が主流である。このような液晶表示装置での画像の表示は、各画素電極に別途の電圧を印加することによって行われる。このために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線とを表示板になす。薄膜トランジスタは、ゲート線を通じて伝達される走査信号に応じて、データ線を通じて伝達される画像信号を画素電極に伝達又は遮断するスイッチング素子としての役割を果たす。また、このような薄膜トランジスタは、自ら発光する素子である能動型有機発光表示素子（Active Matrix Organic Light Emitting Device; ＡＭ−ＯＬＥＤ）においても、これら各発光素子を個別的に制御するスイッチング素子としての役割を果たす。
このような薄膜トランジスタにおいて、ゲート電極を含むゲート線、ソース電極を含むデータ線、及びドレイン電極などの材料としてはクロム（Ｃｒ）が主に利用された。
しかし、液晶表示装置又は有機発光表示素子の面積が次第に大型化される傾向に伴ってゲート線及びデータ線の長さも長くなるようになり、そのために、従来のクロム配線を利用すると相対的に高い抵抗によって信号遅延などの問題が発生する。
このような問題点を克服するために、低い比抵抗を有する銅（Ｃｕ）が大面積液晶表示装置に適した金属として知られているが、銅（Ｃｕ）は、ガラス基板との接着性及び下部層又は上部層への拡散問題のため、実際の工程に適用するには信頼性が劣る。
本発明は前記問題点を解決するためのものであって、低抵抗性及び信頼性を同時に確保できる表示装置用配線及び前記配線を含む薄膜トランジスタ表示板を提供することを目的とする。
本発明による表示装置用配線は、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属とを含有する銅合金からなる。
また、本発明による薄膜トランジスタ表示板は、基板と、前記基板上に形成されたゲート線と、前記ゲート線と交差して形成されたデータ線と、前記ゲート線及び前記データ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続されている画素電極とを含み、前記ゲート線及び前記データ線のうちの少なくとも一つは、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属とを含有する銅合金からなる。
また、本発明による薄膜トランジスタ表示板は、基板と、前記基板上に形成されたゲート電極を含むゲート線と、前記ゲート線上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上の所定の領域に形成された半導体層と、前記ゲート絶縁膜及び前記半導体層上に形成された抵抗性接触部材と、前記抵抗性接触部材上に形成されており、前記抵抗性接触部材より狭い幅で形成されているソース電極を含むデータ線と、及び前記抵抗性接触部材上に形成されており、前記抵抗性接触部材より狭い幅で形成されており、前記ソース電極と所定の間隔をおいて対向しているドレイン電極と、並びに前記ドレイン電極に接続されている画素電極とを含み、前記ゲート線及び前記データ線のうちの少なくともある一つは、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属とを含有する銅合金からなる。
また、本発明による薄膜トランジスタ表示板の製造方法は、基板上に、ゲート電極を含むゲート線を形成し、前記ゲート線上に、ゲート絶縁膜、半導体層、及び抵抗性接触部材を順に積層して形成し、前記抵抗性接触部材及び前記半導体層をエッチングしてパターニングし、前記絶縁膜及び前記抵抗性接触部材上に、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属とを含有する銅合金層を形成し、前記銅合金層の上部にフォトレジストパターンを形成し、前記フォトレジストパターンに沿って前記銅合金層をエッチングして、ソース電極を含むデータ線、及び前記ソース電極と所定の間隔をおいて対向しているドレイン電極を形成し、前記フォトレジストパターンを利用して前記抵抗性接触部材をエッチングし、前記ドレイン電極に接続される画素電極をなす。
本発明によれば、銅にモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する銅合金からなる配線を用いることにより、銅の低い比抵抗の利点はそのまま利用しながらも配線の接着性を改善させ、上部膜及び/又は下部膜への拡散を防止することができる。
以下、添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相違した形態で実現でき、ここで説明する実施例に限定されない。
図面においては、いろいろな層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似な部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上にある」とすれば、これは他の部分の「直上にある」場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の「直上にある」とすれば、中間に他の部分がないことを意味する。
まず、図１及び図２を参照して、本発明の一つの実施例による薄膜トランジスタ表示板の構造について詳細に説明する。
図１は、本発明の一つの実施例による薄膜トランジスタ表示板の構造を示した配置図であり、図２は、図１の薄膜トランジスタ表示板をＩＩ−ＩＩ´線によって切断した断面図である。
図１及び図２のように、透明なガラスなどからなる絶縁基板１１０上に、ゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は横方向に延びており、各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、各ゲート線１２１の他の一部は下方向に突出して複数の拡張部１２７を構成し、他の一部は外部回路に接続するためのゲート線の端部１２９をなす。
ゲート線１２１は、銅（Ｃｕ）を主成分とする銅合金（Cu-alloy）からなる。銅合金は、銅（Ｃｕ）と、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する。
銅（Ｃｕ）は低い比抵抗を有する金属であって、表示装置の面積が大型化されるに伴って配線の長さが増加する場合にも、他の金属に比べて信号遅延のような問題点を著しく改善させることができる。しかし、銅（Ｃｕ）はガラス基板との接着性が不良であるため、配線のリフティング（lifting；持ち上がり）又はピーリング（peeling；剥がれ）が発生する恐れがある。また、銅の高い酸化性のために下部及び/又は上部層へ容易に拡散し、むしろ抵抗を増加させる恐れもある。
本発明ではこのような問題点を解決するために、銅を主成分として、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する銅合金を提供する。
前記銅合金を配線の材料として利用する場合、銅の低抵抗特性をそのまま維持しながらもガラス基板との接着性を改善させることができ、下部及び/又は上部層への拡散も著しく減少させることができる。特に、低抵抗性配線の利点を充分に発揮するためには、前記モリブデン、タングステン又はクロムのような金属は合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。下限０.１重量％は拡散防止特性を考慮して決められたものであり、この数値は臨界的な数値であり、これ以下であると拡散防止をはかることが困難となる。上限３重量％は配線の低抵抗性を考慮して決められたものであり、この数値は臨界的な数値であり、これ以上であると抵抗値が急に増加する。
また、銅合金は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含むことができる。この場合、前記金属は、合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。
前記銅合金からなるゲート線１２１は、約３０乃至８０度の傾斜角を有するように傾いている。
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（hydrogenated amorphous silicon）などからなる複数の線状半導体層１５１が形成されている。線状半導体層１５１は縦方向に延びており、これから複数の突出部１５４がゲート電極１２４に向かって延びて出ている。また、線状半導体層１５１は、ゲート線１２１と会う地点の付近で幅が大きくなってゲート線１２１の広い面積を覆っている。
半導体層１５１の上部には、シリサイド（silicide）又はｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島型抵抗性接触部材１６１、１６５が形成されている。線状接触部材１６１は複数の突出部１６３を有しており、前記突出部１６３と島型接触部材１６５は対をなして半導体１５１の突出部１５４の上に位置している。
半導体層１５１と抵抗性接触部材１６１、１６５の側面もまた傾いており、その傾斜角は基板１１０に対して約３０乃至８０゜である。
抵抗性接触部材１６３、１６５及びゲート絶縁膜１４０の上には、各々複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成されている。
データ線１７１は、縦方向に延びてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かって延びた複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は互いに分離されており、ゲート電極１２４に対して互いに反対側に位置している。
ソース電極１７３を含むデータ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７は、銅（Ｃｕ）を主成分とする銅合金からなる。銅合金は、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する。
前述のように、銅（Ｃｕ）は低い比抵抗を有する金属であって、表示装置の面積が大型化されるに伴って配線の長さが増加する場合にも、他の金属に比べて信号遅延のような問題点を著しく改善させることができる。しかし、銅は高い酸化性を有するため、下部及び/又は上部層へ容易に拡散する。このために、半導体層１５１と画素電極１９０との間に位置するデータ線１７１の場合、下部の半導体層１５１と上部の画素電極１９０へ拡散することがある。
本発明ではこのような問題点を解決するために、銅を主成分として、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属をさらに含有する銅合金を提供する。
銅合金を配線の材料に利用する場合、銅の低抵抗特性をそのまま維持しながらも下部及び/又は上部への拡散も著しく減少させることができるので、低抵抗性配線への利点を極大化することができる。
特に、低抵抗性配線の利点を充分に発揮するためには、前記モリブデン、タングステン又はクロムのような金属は合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。下限０.１重量％は拡散防止特性を考慮して決められたものであり、この数値は臨界的な数値であり、これ以下であると拡散防止をはかることが困難となる。上限３重量％は配線の低抵抗性を考慮して決められたものであり、この数値は臨界的な数値であり、これ以上であると抵抗値が急に増加する。
また、前記合金は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含むのがさらに望ましい。この場合、前記金属は、合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７の側面、は約３０乃至８０度の傾斜角を有するように形成されている。
ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（Thin Film Transistor、ＴＦＴ）をなし、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成されている。ストレージキャパシタ用導電体１７７はゲート線１２１の拡張部１２７と重なっている。
抵抗性接触部材１６１、１６５は、その下部の半導体層１５４とその上部のソース電極１７３及びドレイン電極１７５の間に存在し、接触抵抗を低くする役割を果たす。特に、本発明において、抵抗性接触部材の突出部１６３及び島型抵抗性接触部材１６５は、ソース電極１７３及びドレイン電極１７５下部でソース電極１７３及びドレイン電極１７５より広い領域に形成されており、図２のように、チャネル領域でのその断面構造は、ソース電極１７３及びドレイン電極１７５より突出した形態に形成されている。
線状半導体層１５１は、ソース電極１７３とドレイン電極１７５との間を始めとしてデータ線１７１及びドレイン電極１７５に覆われずに露出された部分を有しており、大部分の領域で線状半導体層１５１の幅がデータ線１７１の幅より小さいが、前述のように、ゲート線１２１と会う部分で幅が大きくなってデータ線１７１の断線を防止する。
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及び露出された半導体層１５１の上には、平坦化特性が優れており、感光性を有する有機物質、プラズマ化学気相蒸着（Plasma Enhanced Chemical Vapor Deposition、ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、又は無機物質である窒化ケイ素（ＳｉＮｘ）などからなる保護膜１８０が単一層又は複数層で形成されている。例えば、有機物質で形成する場合には、ソース電極１７３とドレイン電極１７５との間の半導体層１５４が露出された部分で保護膜１８０の有機物質が接触することを防止するために、有機膜の下部に窒化ケイ素（ＳｉＮｘ）又は酸化ケイ素（ＳｉＯ２）からなる絶縁膜（図示せず）が追加的に形成されてもよい。
保護膜１８０には、ゲート線１２１の端部１２９、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線１７１の端部１７９を各々露出させる複数の接触孔１８１、１８５、１８７、１８２が形成されている。
保護膜１８０の上には、ＩＴＯ又はＩＺＯからなる複数の画素電極１９０、及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は、接触孔１８１、１８５、１８７、１８２を介してドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線１７１と各々物理的・電気的に接続されてドレイン電極１７５からデータ電圧の印加を受け、ストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって液晶層の液晶分子を再配列させる。
また、前述のように、画素電極１９０と共通電極（図示せず）は液晶キャパシタ（liquid crystal capacitor）を構成して、薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持の能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設け、これを「ストレージ電極（storage electrode）」という。ストレージ電極は、画素電極１９０及びこれと隣接するゲート線１２１［これを「前段ゲート線」という］の重なりなどで形成され、ストレージ電極の静電容量、つまり、保持容量を増やすためにゲート線１２１を拡張した拡張部１２７を設けて重なり面積を大きくする一方、画素電極１９０に接続され、拡張部１２７と重なるストレージ電極用導電体１７７を保護膜１８０の下に設けて二つの間の距離を近くする。
低誘電率有機物質で保護膜１８０をなす場合には、画素電極１９０を隣接するゲート線１２１及びデータ線１７１と重ねて開口率（aperture ratio）を高めることができる。
接触補助部材８１、８２は、接触孔１８１、１８２を介してゲート線１２１の端部１２９及びデータ線１７１の端部１７９に各々接続される。この接触補助部材８１、８２はゲート線１２１及びデータ線１７１の端部と駆動集積回路のような外部装置との接着性を補完し、これらを保護する。
以下、図１及び図２に示した前記薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３Ａ乃至図７Ｂと図１及び図２を参照して詳細に説明する。
図３Ａ、図４Ａ、図５Ａ、及び図７Ａは、図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板を順に羅列した配置図であり、図３Ｂは、図３ＡのＩＩＩＢ−ＩＩＩＢ´線に沿って切断した断面図であり、図４Ｂは、図４ＡのＩＶＢ−ＩＶＢ´線に沿って切断した断面図であり、図５Ｂは、図５ＡのＶＢ−ＶＢ´線に沿って切断した断面図であり、図６は、図５Ｂに連続する工程による断面図であり、図７Ｂは、図７ＡのＶＩＩＢ−ＶＩＩＢ´線によって切断した断面図である。
まず、図３Ａ及び図３Ｂに図示したように、透明ガラスなどの絶縁基板１１０上に銅合金層を形成する。
銅合金層は、銅を主成分として、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属をさらに含む。
前記モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属は、合金の総重量に対して０.１乃至３重量％で含まれている。
また、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含んでもよい。この場合、前記金属は、合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。
続いて、銅合金層をエッチング液を利用した湿式エッチングでパターニングする。この場合、銅合金層は純粋の銅層と違い、過酸化水素（Ｈ２Ｏ２）エッチング液又はリン酸５０乃至８０％、硝酸２乃至１０％、酢酸２乃至１５％、及び残量の脱塩水を含むアルミニウムエッチング液又はクロムエッチング液を使用するのが望ましい。
したがって、複数のゲート電極１２４、複数の拡張部１２７、及び外部回路に接続するためのゲート線の端部１２９を含むゲート線１２１が形成される。
その次に、図４Ａ及び図４Ｂに図示したように、ゲート電極１２４を含むゲート線１２１を覆うように、窒化ケイ素（ＳｉＮｘ）又は酸化ケイ素（ＳｉＯ２）を蒸着してゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０の積層温度は約２５０乃至５００℃、厚さは約２００乃至５００ｎｍ程度であるのが好ましい。
そして、ゲート絶縁膜１４０上に真性非晶質シリコン層及び不純物がドーピングされた非晶質シリコン層の３層膜を連続して積層し、不純物がドーピングされた非晶質シリコン層と真性非晶質シリコン層を写真エッチングして、複数の突出部１５４と複数の不純物半導体パターン１６４を各々含む線状の真性半導体層１５１を形成する。
次に、図５Ａ及び図５Ｂに図示したように、不純物がドーピングされた非晶質シリコン層１６１上に、同時スパッタリングなどの方法で、銅を主成分としてモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含む銅合金層を形成する。この場合、銅合金層は約３００ｎｍ程度の厚さで形成し、スパッタリング温度は約１５０℃程度で行う。
その次に、銅合金層上にフォトレジストを塗布した後に露光及び現像して、フォトレジストパターンを形成する。
次に、前記フォトレジストパターンを利用して銅合金層をエッチングする。ここで使用されるエッチング液としては、例えば、過酸化水素（Ｈ２Ｏ２）エッチング液、又はリン酸５０乃至８０％、硝酸２乃至１０％、酢酸２乃至１５％、及び残量の脱塩水を含むアルミニウムエッチング液又はクロムエッチング液を利用してもよい。
このようにして、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線の端部１７９が形成される。
次に、前記フォトレジストパターンを除去しない状態で、前記フォトレジストパターンをマスクとしてチャネル領域に露出された不純物半導体層１６１、１６５部分を乾式エッチングする。ここで用いる乾式エッチングとは、塩素ガス（Ｃｌ２）を利用したプラズマエッチングである。
この場合、フォトレジストパターンをマスクとして乾式エッチングを行うので、不純物半導体層の突出部１６３と島型抵抗性接触部材１６５はソース電極１７３及びドレイン電極１７５より広い領域が露出される。
前記のように、データ線１７１形成時に利用したフォトレジストパターンを利用して下部の不純物半導体層１６１、１６５をエッチングすることにより、乾式エッチング時に銅合金層に塩素ガス（Ｃｌ２）が直接接触されることを防止することができる。
したがって、図６のように、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１と複数の島型抵抗性接触部材１６５を完成する一方、その下の真性半導体１５４部分を露出させる。
また、露出された真性半導体１５４部分の表面を安定化させるために酸素（Ｏ２）プラズマを実施するのが好ましい。
次に、図７Ａ及び図７Ｂに図示したように、平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、又は無機物質である窒化ケイ素（ＳｉＮｘ）などを単一層又は複数層で形成して保護膜１８０を形成する。
その次に、保護膜１８０上にフォトレジストを塗布した後、光マスクを通して感光膜に光を照射した後に現像する。次に、酸素（Ｏ２）によって銅合金層が酸化されることを防止するために、ＣＦ４又はＳＦ６のようなフッ素系ガスとＮ２ガスを利用した乾式エッチングを行う。最後に、フォトレジストパターンを除去することによって、複数の接触孔１８１、１８５、１８７、１８２を形成する。
その次に、最後に図１及び図２に図示したように、基板上にＩＴＯ又はＩＺＯをスパッタリングで積層し、写真エッチング工程で複数の画素電極１９０と複数の接触補助部材８１、８２を形成する。
以下では、有機発光表示素子用薄膜トランジスタ表示板について、図８乃至図２４Ｂを参照して詳細に説明する。
図８は、本発明の一つの実施例による有機発光表示素子の構造を示した配置図であり、図９Ａ及び図９Ｂは、図８の薄膜トランジスタ表示板をＩＸＡ−ＩＸＡ´及びＩＸＢ−ＩＸＢ´線によって切断した断面図である。
ガラス基板の絶縁基板１１０上に、ゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は横方向に延びており、各ゲート線１２１の一部は突き出されて複数の第１ゲート電極１２４ａをなす。また、ゲート線１２１と同一層で第２ゲート電極１２４ｂが形成されており、第２ゲート電極１２４ｂには、縦方向に延びた維持電極１３３が接続されている。
ゲート線１２１、第１及び第２ゲート電極１２４ａ、１２４ｂ、及び維持電極１３３は、銅（Ｃｕ）を主成分とする銅合金からなる。銅合金は、銅（Ｃｕ）と、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する。
銅（Ｃｕ）は低い比抵抗を有する金属であって、表示装置の面積が大型化されるに伴って配線の長さが増加する場合にも他の金属に比べて信号遅延のような問題点を著しく改善させることができる。しかし、銅（Ｃｕ）はガラス基板との接着性が不良であって配線のリフティング又はピーリングが発生する恐れがある。また、銅は、高い酸化性によって下部及び/又は上部層へ容易に拡散し、むしろ抵抗を増加させる恐れもある。
本発明ではこのような問題点を解決するために、銅を主成分として、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属をさらに含有する銅合金を提供する。
前記銅合金を配線の材料に利用する場合、銅の低抵抗特性をそのまま維持しながらもガラス基板との接着性を改善させることができ、下部及び/又は上部層への拡散も著しく減少させることができる。したがって、低抵抗性配線への利点を極大化することができる。
特に、低抵抗性配線の利点を充分に発揮するためには、前記モリブデン、タングステン又はクロムのような金属は合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。下限０.１重量％は拡散防止特性考慮して決められたものであり、この数値は臨界的な数値であり、これ以下であると拡散防止をはかることが困難となる。上限３重量％は配線の低抵抗性を考慮して決められたものであり、この数値は臨界的な数値であり、これ以上であると抵抗値が急に増加する。
また、銅合金は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含むことができる。この場合、前記金属は、合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。
ゲート線１２１と維持電極１３３の側面は傾いており、傾斜角は基板１１０に対して３０乃至８０度をなす。
ゲート線１２１の上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０の上部には、水素化非晶質シリコンなどからなる複数の線状半導体１５１と島型半導体１５４ｂが形成されている。線状半導体１５１は縦方向に延びており、これから複数の突出部が第１ゲート電極１２４ａに向かって延びて、第１ゲート電極１２４ａと重なる第１チャンネル部１５４ａをなす。また、線状半導体１５１は、ゲート線１２１と会う地点の付近で幅が拡張されている。島型半導体１５４ｂは第２ゲート電極１２４ｂと交差する第２チャンネル部を含み、維持電極１３３と重なる維持電極部１５７を有する。
線状半導体１５１及び島型半導体１５４ｂの上部には、シリサイド又はｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島型抵抗性接触部材１６１、１６５ａ、１６３ｂ、１６５ｂが形成されている。線状接触層１６１は複数の突出部１６３ａを有しており、この突出部１６３ａと島型接触層１６５ａは対をなして線状半導体１５１の突出部１５４ａ上に位置する。また、複数の突出部１６３ｂ及び島型接触層１６５ｂは第２ゲート電極１２４ｂを中心に対向して対をなし、島型半導体１５４ｂの上部に位置する。
半導体１５１、１５４ｂと抵抗性接触部材１６１、１６５ａ、１６３ｂ、１６５ｂの側面もまた傾いており、傾斜角は３０乃至８０度である。
抵抗性接触部材１６１、１６５ａ、１６３ｂ、１６５ｂ及びゲート絶縁膜１４０の上には、各々複数のデータ線１７１、複数の第１ドレイン電極１７５ａ、複数の電源線１７２、及び第２ドレイン電極１７５ｂが形成されている。
データ線１７１及び電源線１７２は縦方向に延びてゲート線１２１と交差し、データ電圧と電源電圧を各々伝達する。各データ線１７１で第１ドレイン電極１７５ａに向かって延びた複数の枝が第１ソース電極１７３ａをなし、各電源線１７２で第２ドレイン電極１７５ｂに向かって延びた複数の枝が第２ソース電極１７３ｂをなす。一対の第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂは互いに分離されており、各々第１及び第２ゲート電極１２４ａ、１２４ｂに対して互いに反対側に位置している。
第１ゲート電極１２４ａ、第１ソース電極１７３ａ、及び第１ドレイン電極１７５ａは線状半導体１５１の突出部１５４ａと共にスイッチング用薄膜トランジスタをなし、第２ゲート電極１２４ｂ、第２ソース電極１７３ｂ、及び第２ドレイン電極１７５ｂは島型半導体１５４ｂと共に駆動用薄膜トランジスタをなす。この時、電源線１７２は島型半導体１５４ｂの維持電極部１５７と重なっている。
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び電源線１７２は、銅（Ｃｕ）を主成分とする銅合金からなる。銅合金は、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含む。
前述のように、銅（Ｃｕ）は低い比抵抗を有する金属であって、表示装置の面積が大型化されるに伴って配線の長さが増加する場合にも他の金属に比べて信号遅延のような問題点を著しく改善させることができる。しかし、銅は高い酸化性を有するために下部及び/又は上部層へ容易に拡散する。このために、半導体層１５１と画素電極１９０との間に位置するデータ線１７１の場合、下部の半導体層１５１と上部の画素電極１９０へ拡散する恐れがある。
本発明ではこのような問題点を解決するために、銅を主成分としてモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属をさらに含有する銅合金を提供する。
銅合金を配線の材料に利用する場合、銅の低抵抗特性をそのまま維持しながらも下部及び/又は上部への拡散も著しく減少させることができるので、低抵抗性配線への利点を極大化することができる。
特に、低抵抗性配線の利点を充分に発揮するためには、前記モリブデン、タングステン又はクロムのような金属は合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。下限０.１重量％は拡散防止特性を考慮して決められたものであり、この数値は臨界的な数値であり、これ以下であると拡散防止をはかることが困難となる。上限３重量％は配線の低抵抗性を考慮して決められたものであり、この数値は臨界的な数値であり、これ以上であると抵抗値が急に増加する。
また、前記合金は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含むことができる。この場合、前記金属は、合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び電源線１７２もゲート線１２１と同様に、その側面が約３０乃至８０度の角度で各々傾いている。
抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂは、その下部の線状半導体１５１及び島型半導体１５４ｂとその上部のデータ線１７１、第１ドレイン電極１７５ａ、１７５ｂ、電源線１７２の間に存在して接触抵抗を低くする役割を果たす。
また、図９Ａ及び図９Ｂのように、複数の突出部１６３ａと島型接触層１６５ａは、上部の第１ソース電極１７３ａと第１ドレイン電極１７５ａより広い領域に形成されている。また、複数の突出部１６５ａと島型接触層１６５ｂは、上部の第２ソース電極１７３ｂと第２ドレイン電極１７５ｂより広い領域に形成されている。
線状半導体１５１は第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間、データ線１７１及び第１ドレイン電極１７５ａに覆われない露出された部分を有しており、大部分の領域では線状半導体１５１の幅がデータ線１７１の幅より小さいが、前述のようにゲート線１２１と会う部分で幅が大きくなって、ゲート線１２１による段差部分でデータ線１７１が断線することを防止する。
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、電源線１７２と露出された半導体１５１、１５４ｂ部分の上には、平坦化特性が優れており、感光性を有する有機物質又はプラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質などからなる保護膜１８０が形成されている。
保護膜１８０を有機物質で形成する場合には、線状半導体１５１及び島型半導体１５４ｂが露出された部分に有機物質が直接接触することを防止するために、有機膜の下部に窒化ケイ素（ＳｉＮｘ）又は酸化ケイ素（ＳｉＯ２）からなる無機絶縁膜が追加的に形成されることができる。
保護膜１８０には、第１ドレイン電極１７５ａ、第２ゲート電極１２４ｂ、第２ドレイン電極１７５ｂ、及びゲート線の端部１２９とデータ線の端部１７９を各々露出させる複数の接触孔１８９、１８３、１８５、１８１、１８２が形成されている。
保護膜１８０上には、ＩＴＯ又はＩＺＯからなる複数の画素電極１９０、複数の接続部材１９２、及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は、接触孔１８５を介して第２ドレイン電極１７５ｂと各々物理的・電気的に接続されており、接続部材１９２は、接触孔１８９、１８３を介して第１ドレイン電極１７５ａと第２ゲート電極１２４ｂを接続する。接触補助部材８１、８２は、接触孔１８１、１８２を介してゲート線の端部１２９及びデータ線の端部１７９に各々接続されている。
保護膜１８０の上部には、有機絶縁物質又は無機絶縁物質からなっており、有機発光セルを分離させるための隔壁８０３が形成されている。この隔壁８０３は、画素電極１９０の周縁の周辺を囲んで有機発光層７０が充填される領域を限定する。
隔壁８０３に囲まれた画素電極１９０上の領域には発光層７０が形成されている。発光層７０は、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）のうちのいずれか一つを発光する有機物質からなり、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の発光材料が順に反復的に配置されている。
又は、隔壁８０３に囲まれた画素電極１９０上の領域に正孔注入層（図示せず）が形成された後、正孔注入層の上に発光層７０が形成されてもよい。この場合、正孔注入層は、ポリ（３,４−エチレンジオキシチオフェン）−ポリ（スチレンスルホン酸）（ＰＥＤＯＴ/ＰＳＳ）で形成されてもよい。
隔壁８０３上には、隔壁８０３と同一な模様のパターンからなり、低い比抵抗を有する導電物質からなる補助電極２７２が形成されている。補助電極２７２は、以降に形成される共通電極２７０と接触して共通電極２７０の抵抗を減少させる役割を果たす。
隔壁８０３、発光層７０、及び補助電極２７２上には共通電極２７０が形成されている。共通電極２７０は、アルミニウム（Ａｌ）などの低い抵抗性を有する金属からなる。本実施例では背面発光型有機発光表示素子を例示しているが、前面発光型有機発光表示素子又は両面発光型有機発光表示素子の場合には、共通電極２７０がＩＴＯ又はＩＺＯなどの透明な導電物質で形成されてもよい。
以下、図８乃至図９Ｂに示した有機発光表示素子を製造する方法について、図１０乃至図２４Ｂを参照して詳細に説明する。
まず、図１０乃至図１１Ｂのように、透明ガラス又はプラスチック素材などからなる絶縁基板１１０上にゲート用金属層を積層する。
ゲート用金属層は、銅（Ｃｕ）を主成分としてモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属をさらに含有する銅合金層で形成する。ここで、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属は銅合金の総重量に対して０.１乃至３重量％で含まれている。また、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含むことができる。この場合、前記金属は、合金の総重量に対して０.１乃至３重量％で含まれているのが好ましい。
続いて、エッチング液を利用して銅合金層をエッチングして、複数のゲート電極１２４ａを含むゲート線１２１、第２ゲート電極１２４ｂ、及び維持電極１３３を形成する。ここで、銅合金層は純粋な銅層とは違い、過酸化水素（Ｈ２Ｏ２）エッチング液又はリン酸５０乃至８０％、硝酸２乃至１０％、酢酸２乃至１５％、及び残量の脱塩水を含むアルミニウムエッチング液又はクロムエッチング液を使用することができる。
次に、図１２乃至図１３Ｂに図示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、及び不純物非晶質シリコン層の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層を写真エッチングして、複数の線状不純物半導体１６４と複数の突出部１５４ａを各々含む線状半導体１５１及び島型半導体１５４ｂをなす。ゲート絶縁膜１４０の材料としては窒化ケイ素（ＳｉＮｘ）が好ましく、積層温度は約２５０乃至５００℃、厚さは約２００乃至５００ｎｍ程度が好ましい。
次に、図１４Ａ及び図１４Ｂに図示したように、不純物半導体１６４上に、共同スパッタリングなどの方法で、銅（Ｃｕ）を主成分としてモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含む銅合金層を形成する。この場合、銅合金層は約３００ｎｍ程度の厚さで形成し、スパッタリング温度は約１５０℃程度である。
その次に、銅合金層の上にフォトレジストを塗布した後に露光及び現像して、フォトレジストパターンを形成する。
次に、前記フォトレジストパターンを利用して銅合金層をエッチングする。ここで使用されるエッチング液としては、例えば、過酸化水素（Ｈ２Ｏ２）エッチング液又はリン酸５０乃至８０％、硝酸２乃至１０％、酢酸２乃至１５％、及び残量の脱塩水を含むアルミニウムエッチング液又はクロムエッチング液を利用することができる。
このようにして、複数の第１ソース電極１７３ａを有する複数のデータ線１７１、複数の第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び複数の第２ソース電極１７３ｂを有する電源線１７２を形成する。
次に、データ線１７１、電源線１７２、及び第１及び第２ドレイン電極１７５ａ、１７５ｂ上部のフォトレジストパターンを除去しない状態で、前記フォトレジストパターンをマスクとして、露出された不純物半導体１６４部分を乾式エッチングする。ここで用いる乾式エッチングは、塩素ガス（Ｃｌ２）を利用したプラズマエッチングである。前記のように、データ線１７１形成時に利用したフォトレジストパターンを利用して下部の不純物半導体１６４をエッチングすることによって、乾式エッチング時に銅合金層に塩素ガス（Ｃｌ２）が直接接触することを防止することができる。
この場合、フォトレジストパターンをマスクとして乾式エッチングを行うので、図１６Ａ及び図１６Ｂに示されているように、それぞれの複数の突出部１６３ａ、１６３ｂと島型抵抗性接触部材１６５ａ、１６５ｂは上部のソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂより広い領域に形成され、チャネル領域でその断面構造は、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂより突出した構造を示す。
このようにして、複数の突出部１６３ａを各々含む複数の線状抵抗性接触部材１６１と複数の島型抵抗性接触部材１６５ａ、１６５ｂ、１６３ｂを完成する一方、その下の線状真性半導体１５１及び島型真性半導体１５４ｂの一部分を露出させる。
次に、真性半導体１５１、１５４ｂの露出された表面を安定化させるために酸素プラズマを次いで実施する。
次に、図１７乃至図１８Ｂのように、有機絶縁物質又は無機絶縁物質を塗布して保護膜１８０を形成し、写真工程で乾式エッチングして複数の接触孔１８９、１８５、１８３、１８１、１８２を形成する。接触孔１８９、１８５、１８３、１８１、１８２は、第１及び第２ドレイン電極１７５ａ、１７５ｂ、第２ゲート電極１２４ｂの一部、ゲート線の端部１２９、及びデータ線の端部１７９を露出させる。
次に、図１９乃至図２０Ｂに図示したように、画素電極１９０、接続部材１９２、及び接触補助部材８１、８２８をＩＴＯ又はＩＺＯで形成する。
次に、図２１乃至図２２Ｂのように、一つのマスクを利用した写真エッチング工程で隔壁８０３と補助電極２７２を形成する。
次いで、図２３乃至図２４Ｂに図示したように、正孔注入層（図示せず）上に発光層７０を形成する。
最後に、発光層７０上に共通電極２７０を形成する。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。
低抵抗性及び信頼性を同時に確保できる表示装置用配線及び前記配線を含む薄膜トランジスタ表示板を提供することができる。
本発明の一つの実施例による薄膜トランジスタ表示板の構造を示した配置図である。 図１の薄膜トランジスタ表示板をＩＩ−ＩＩ´線によって切断した断面図である。 本発明の一つの実施例による薄膜トランジスタ表示板の製造工程中の平面図である。 図３ＡのＩＩＩＢ−ＩＩＩＢ´線に沿って切断した断面図である。 本発明の一つの実施例による薄膜トランジスタ表示板の製造工程中の平面図である。 図４ＡのＩＶＢ−ＩＶＢ´線に沿って切断した断面図である。 本発明の一つの実施例による薄膜トランジスタ表示板の製造工程中の平面図である。 図５ＡのＶＢ−ＶＢ´線に沿って切断した断面図である。 図５Ｂに連続する工程による断面図である。 本発明の一つの実施例による薄膜トランジスタ表示板の製造工程中の平面図である。 図７ＡのＶＩＩＢ−ＶＩＩＢ´線によって切断した断面図である。 本発明の一つの実施例による有機発光表示素子の構造を示した配置図である。 図８の薄膜トランジスタ表示板をＩＸＡ−ＩＸＡ´線によって切断した断面図である。 図８の薄膜トランジスタ表示板をＩＸＢ−ＩＸＢ´線によって切断した断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の平面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の平面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の平面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の平面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の平面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の平面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の平面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。 本発明の一つの実施例による有機発光表示素子の製造工程中の断面図である。
符号の説明
７０ 有機発光層
８１、８２ 接触補助部材
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１２４ａ 第１ゲート電極
１２４ｂ 第２ゲート電極
１２７ 拡張部
１２９ ゲート線の端部
１３３ 維持電極
１４０ ゲート絶縁膜
１５１ 線状半導体層
１５４、１６３、１６３ａ 突出部
１５４ａ 第１チャネル部
１５４ｂ 島型半導体
１５７ 維持電極部
１６１、１６３ｂ、１６５ａ、１６５ｂ 抵抗性接触部材
１６４ 島型抵抗性接触部材
１６５ 不純物半導体層
１７１ データ線
１７２ 電源線
１７３ ソース電極
１７３ａ 第１ソース電極
１７３ｂ 第２ソース電極
１７５ ドレイン電極
１７５ａ 第１ドレイン電極
１７５ｂ 第２ドレイン電極
１７７ ストレージキャパシタ用導電体
１７９ データ線の端部
１８０ 保護膜
１８１、１８２、１８３、１８５、１８７、１８９ 接触孔
１９０ 画素電極
１９２ 接続部材
２７２ 補助電極
８０３ 隔壁

Claims (15)

  1. 銅（Ｃｕ）、並びにモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する銅合金からなることを特徴とする、表示装置用配線。
  2. 前記モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属は、銅合金の総重量に対して０.１乃至３重量％含まれていることを特徴とする、請求項１に記載の表示装置用配線。
  3. 前記表示装置用配線は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含むことを特徴とする、請求項１に記載の表示装置用配線。
  4. 基板と、
    前記基板上に形成されたゲート線と、
    前記ゲート線と交差して形成されたデータ線と、
    前記ゲート線及び前記データ線に接続された薄膜トランジスタと
    前記薄膜トランジスタに接続された画素電極とを含み、
    前記ゲート線及び前記データ線のうちの少なくとも一つは、銅（Ｃｕ）と、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属とを含有する銅合金からなることを特徴とする、薄膜トランジスタ表示板。
  5. 前記モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属は、銅合金の総重量に対して０.１乃至３重量％含まれていることを特徴とする、請求項４に記載の薄膜トランジスタ表示板。
  6. 前記銅合金は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含むことを特徴とする、請求項４に記載の薄膜トランジスタ表示板。
  7. 前記アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属は、銅合金の総重量に対して０.１乃至３重量％含まれていることを特徴とする、請求項６に記載の薄膜トランジスタ表示板。
  8. 基板と、
    前記基板上に形成された、ゲート電極を含むゲート線と、
    前記ゲート線上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上の所定の領域に形成された半導体層と、
    前記ゲート絶縁膜及び前記半導体層上に形成されたソース電極を含むデータ線、及び前記ソース電極と所定の間隔をおいて対向しているドレイン電極と、
    前記ソース電極及び前記ドレイン電極の下部に形成された、前記ソース電極とドレイン電極より広い領域に形成された抵抗性接触部材と、
    前記ドレイン電極に接続された画素電極とを含み、
    前記ゲート線及び前記データ線のうちの少なくとも一つは、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属とを含有する銅合金からなることを特徴とする、薄膜トランジスタ表示板。
  9. 前記モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属は、銅合金の総重量に対して０.１乃至３重量％含まれていることを特徴とする、請求項８に記載の薄膜トランジスタ表示板。
  10. 前記銅合金は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属をさらに含むことを特徴とする、請求項８に記載の薄膜トランジスタ表示板。
  11. 前記アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）から選択された少なくとも一つの金属は、銅合金の総重量に対して０.１乃至３重量％含まれていることを特徴とする、請求項１０に記載の薄膜トランジスタ表示板。
  12. 基板上に、ゲート電極を含むゲート線を形成し、
    前記ゲート線上に、ゲート絶縁膜、半導体層、及び抵抗性接触部材を順に形成し、
    前記抵抗性接触部材及び前記半導体層をエッチングしてパターニングし、
    前記絶縁膜及び前記抵抗性接触部材上に、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属とを含有する銅合金層を形成し、
    前記銅合金層の上部にフォトレジストパターンを形成し、前記フォトレジストパターンに沿って前記銅合金層をエッチングして、ソース電極を含むデータ線及び前記ソース電極と所定の間隔をおいて対向しているドレイン電極を形成し、
    前記フォトレジストパターンを利用して前記抵抗性接触部材をエッチングし、
    前記ドレイン電極に接続される画素電極を形成することを特徴とする、薄膜トランジスタ表示板の製造方法。
  13. 前記ゲート線は、銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）から選択された少なくとも一つの金属を含有する銅合金層で形成することを特徴とする、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  14. 前記銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）は、銅合金の総重量に対して０.１乃至３重量％含まれていることを特徴とする、請求項１３に記載の薄膜トランジスタ表示板の製造方法。
  15. 前記銅（Ｃｕ）とモリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）は、銅合金の総重量に対して０.１乃至３重量％含まれていることを特徴とする、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
JP2006021337A 2005-02-07 2006-01-30 表示装置用配線、薄膜トランジスタ表示板及びその製造方法 Withdrawn JP2006221162A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011467A KR20060090523A (ko) 2005-02-07 2005-02-07 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판

Publications (1)

Publication Number Publication Date
JP2006221162A true JP2006221162A (ja) 2006-08-24

Family

ID=36779070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006021337A Withdrawn JP2006221162A (ja) 2005-02-07 2006-01-30 表示装置用配線、薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (1) US20060175610A1 (ja)
JP (1) JP2006221162A (ja)
KR (1) KR20060090523A (ja)
CN (1) CN100521189C (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060095A (ja) * 2007-08-07 2009-03-19 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置を具備する電子機器
JP2010074017A (ja) * 2008-09-22 2010-04-02 Mitsubishi Materials Corp 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
JP2015065471A (ja) * 2009-10-09 2015-04-09 株式会社半導体エネルギー研究所 半導体装置
JP2017138557A (ja) * 2016-02-05 2017-08-10 凸版印刷株式会社 導電性基材、配線付きカラーフィルタ、および液晶ディスプレイ
JP2020038970A (ja) * 2008-07-31 2020-03-12 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置
JP2020074359A (ja) * 2007-12-21 2020-05-14 株式会社半導体エネルギー研究所 表示装置
JP2020522728A (ja) * 2017-05-11 2020-07-30 プランゼー エスエー 金属層を有する層状構造を備えたフレキシブル部品
JP2020188276A (ja) * 2008-10-24 2020-11-19 株式会社半導体エネルギー研究所 半導体装置
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070109192A (ko) * 2006-05-10 2007-11-15 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
US8558382B2 (en) * 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
CN103730414B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
KR102221842B1 (ko) * 2014-04-08 2021-03-03 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 갖는 표시장치
CN204302634U (zh) * 2015-01-04 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN107799496B (zh) * 2017-09-01 2020-05-22 华南理工大学 一种电子封装用高可靠性铜合金键合丝及其制备方法
CN112490282B (zh) * 2020-12-03 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582877B2 (ja) * 2000-08-09 2010-11-17 三菱電機株式会社 Ｔｆｔアレイの製造方法
KR100396695B1 (ko) * 2000-11-01 2003-09-02 엘지.필립스 엘시디 주식회사 에천트 및 이를 이용한 전자기기용 기판의 제조방법
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
KR100776505B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 화소전극 제조 방법
JP2002245907A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 真空バルブ用電極とその製法及び真空バルブ並びに真空遮断器と真空バルブ電極用電気接点
US20030024611A1 (en) * 2001-05-15 2003-02-06 Cornie James A. Discontinuous carbon fiber reinforced metal matrix composite
KR100857133B1 (ko) * 2002-06-28 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
JP2004353011A (ja) * 2003-05-27 2004-12-16 Ykk Corp 電極材料及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060095A (ja) * 2007-08-07 2009-03-19 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置を具備する電子機器
JP2020074359A (ja) * 2007-12-21 2020-05-14 株式会社半導体エネルギー研究所 表示装置
JP2020038970A (ja) * 2008-07-31 2020-03-12 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2022106865A (ja) * 2008-07-31 2022-07-20 株式会社半導体エネルギー研究所 半導体装置
JP2010074017A (ja) * 2008-09-22 2010-04-02 Mitsubishi Materials Corp 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
JP2020188276A (ja) * 2008-10-24 2020-11-19 株式会社半導体エネルギー研究所 半導体装置
JP2015065471A (ja) * 2009-10-09 2015-04-09 株式会社半導体エネルギー研究所 半導体装置
JP2017138557A (ja) * 2016-02-05 2017-08-10 凸版印刷株式会社 導電性基材、配線付きカラーフィルタ、および液晶ディスプレイ
JP2020522728A (ja) * 2017-05-11 2020-07-30 プランゼー エスエー 金属層を有する層状構造を備えたフレキシブル部品
JP7282688B2 (ja) 2017-05-11 2023-05-29 プランゼー エスエー 金属層を有する層状構造を備えたフレキシブル部品

Also Published As

Publication number Publication date
CN100521189C (zh) 2009-07-29
CN1828886A (zh) 2006-09-06
US20060175610A1 (en) 2006-08-10
KR20060090523A (ko) 2006-08-11

Similar Documents

Publication Publication Date Title
JP2006221162A (ja) 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP5190578B2 (ja) 薄膜トランジスタ表示板の製造方法
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4748473B2 (ja) 導電体用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
JP4977352B2 (ja) 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法
US7352004B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4423194B2 (ja) 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP4859469B2 (ja) エッチング液組成物及び薄膜トランジスタ表示板の製造方法
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
TWI532186B (zh) 薄膜電晶體及其形成方法
JP2008311616A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006332674A (ja) 表示装置用配線、これを含む薄膜トランジスタ表示板、及びその製造方法
JP2006049889A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
JP4977450B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006018281A (ja) 薄膜トランジスタ表示板の製造方法
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4731897B2 (ja) 薄膜トランジスタ表示板とその製造方法
KR20060027918A (ko) 박막 트랜지스터 표시판과 그 제조방법
KR20090078527A (ko) 표시 기판
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090731