JP2020068458A - 受信装置および送受信システム - Google Patents

受信装置および送受信システム Download PDF

Info

Publication number
JP2020068458A
JP2020068458A JP2018200168A JP2018200168A JP2020068458A JP 2020068458 A JP2020068458 A JP 2020068458A JP 2018200168 A JP2018200168 A JP 2018200168A JP 2018200168 A JP2018200168 A JP 2018200168A JP 2020068458 A JP2020068458 A JP 2020068458A
Authority
JP
Japan
Prior art keywords
signal
transmission
dummy
unit
restoration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018200168A
Other languages
English (en)
Other versions
JP7280587B2 (ja
Inventor
良太 藤澤
Ryota Fujisawa
良太 藤澤
知久 樋口
Tomohisa Higuchi
知久 樋口
智大 石田
Tomohiro Ishida
智大 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2018200168A priority Critical patent/JP7280587B2/ja
Priority to US17/287,635 priority patent/US11646862B2/en
Priority to PCT/JP2019/040748 priority patent/WO2020085171A1/ja
Publication of JP2020068458A publication Critical patent/JP2020068458A/ja
Application granted granted Critical
Publication of JP7280587B2 publication Critical patent/JP7280587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】送受信の際の通信リンクの本数を削減することができる受信装置および送受信システムを提供する。【解決手段】送信装置10Bは、シリアライザ11により生成された信号(クロックが埋め込まれたデータ)を常に通信リンクへ送出する。受信装置20Bは、復元部22、デシリアライザ23、選択部25およびトレーニング信号生成部32を含む。トレーニング信号生成部32は、復元部22の復元動作を周波数同期させるためのトレーニング信号を生成して出力する。選択部25は、送信装置10Bから通信リンクを経て到達した信号を受信するとともに、トレーニング信号生成部32から出力されるトレーニング信号を入力する。選択部25は、復元部22から出力されたロック信号のレベルに応じて受信信号およびトレーニング信号のうちの何れか一方を選択して出力する。【選択図】図3

Description

本発明は、受信装置および送受信システムに関するものである。
デジタルデータ通信において、通信リンクの本数を削減するために、パラレル伝送よりシリアル伝送が好適に用いられる。シリアル伝送方式の例としてRS-232C規格が挙げられる。この方式では、送信装置および受信装置の双方がクロック源を備えている。送信装置は、自己が備えるクロック源から出力される基準クロックに基づいてクロックを生成し、このクロックに同期して受信装置へ送出すべき信号を生成し送出する。受信装置は、自己が備えるクロック源から出力される基準クロックに基づいてクロックを生成し、このクロックに同期して受信信号のサンプリングを行う。
送信装置および受信装置それぞれのクロック源の発振周波数の間に差があると、送信装置における送信信号の送出タイミングと受信装置における受信信号のサンプリングのタイミングとの間にずれが生じる。時間経過とともに、そのずれが蓄積されていき、受信装置における受信信号のサンプリングの際にビットエラーが生じてしまう場合がある。送受信する信号のデータレートが高く、1ビットの間隔が短いほど、この問題が生じ易くなる。したがって、この方式を高速伝送に用いることは困難である。
このような問題を解消し得る技術としてクロックデータ復元(CDR: Clock Data Recovery)技術が知られている(非特許文献1参照)。CDR技術では、クロックが埋め込まれたデータとして信号を送信装置が送出して、その信号を受信した受信装置がクロックおよびデータを復元する。受信装置は、受信信号から復元したクロックを用いて受信信号のサンプリングを行ってデータを復元する。したがって、クロック周波数の差による問題は生じない。
受信装置において、クロックおよびデータを正しく復元するためには、受信信号から抽出されたクロックは、受信信号のデータのエッジに対して周波数および位相に関して同期した状態でなければならない。そこで、非特許文献1に記載された技術では、復元動作を周波数同期させるためのトレーニング信号(例えばデューティ比が0.5で一定周期の信号)を送信装置から受信装置へ送るための通信リンクと、クロックが埋め込まれたデータの信号を送信装置から受信装置へ送るための通信リンクと、が別個に設けられている。
また、共通の通信リンクを用いて、送信装置から受信装置へ、トレーニング信号を送るとともに、クロックが埋め込まれたデータの信号を送ることもできる。この場合、先ず、復元動作を周波数同期させるためのトレーニング信号を送信装置が送出し、このトレーニング信号を用いて受信装置は復元動作を周波数同期させる。トレーニング信号を用いた受信装置の復元動作が周波数同期すると、その旨を示すロック信号が受信装置から送信装置へ送られ、そのロック信号を受けた送信装置はトレーニング信号に替えて本来の信号(クロックが埋め込まれたデータ)を送出する。本来の信号を受信した受信装置は、復元動作を位相同期させて、受信信号からクロックおよびデータを復元する。もし、位相同期した後にノイズ等の要因により周波数同期が外れると、受信装置から送信装置へ送られるロック信号は周波数同期が外れた旨を示すものとなり、そのロック信号を受けた送信装置は再びトレーニング信号を送出する。
Ming-ta Hsieh, et al, "Architecturesfor multi-gigabit wire-linked clock and data recovery," IEEE Circuits andSystems Magazine, Vol.8, Issue 4, Fourth Quarter, pp.45-57 (2008).
CDR技術を用いた従来の送受信システムでは、クロックが埋め込まれたデータの信号およびトレーニング信号を送信装置から受信装置へ送るための通信リンクに加えて、受信装置の復元動作が周波数同期しているか否かを示すロック信号を受信装置から送信装置へ送るための通信リンク(以下「ロック信号用通信リンク」という。)も必要である。
省スペース化および低価格化のためには、通信リンクの本数の削減が望まれる。また、光ファイバによる通信リンクの場合、ロック信号用通信リンクを不要とすることができれば、ロック信号の送受信のための電気信号と光信号との間の変換部をも不要とすることができるので、この点でも低価格化を図ることができる。また、無線による通信リンクの場合、ロック信号用通信リンクを不要とすることができれば、ロック信号の送受信のための電気信号と無線信号との間の変換部をも不要とすることができるだけでなく、無線通信に必要な帯域を低減することができるので、この点でも低価格化を図ることができる。
本発明は、上記問題点を解消する為になされたものであり、CDR技術を用いた信号の送受信の際の通信リンクの本数を削減することができる受信装置および送受信システムを提供することを目的とする。
本発明の受信装置は、送信装置からクロックが埋め込まれたデータとして送出された信号を受信する受信装置であって、(1) 入力された信号に基づいてデータおよびクロックを復元して出力するとともに、その復元動作が周波数同期しているか否かを示すロック信号を出力する復元部と、(2) 復元部の復元動作を周波数同期させるためのトレーニング信号を生成し出力するトレーニング信号生成部と、(3) 送信装置からの受信信号、トレーニング信号およびロック信号を入力し、復元動作が周波数同期している旨をロック信号が示しているときに受信信号を復元部へ入力させ、復元動作が周波数同期していない旨をロック信号が示しているときにトレーニング信号を復元部へ入力させる選択部と、を備える。
本発明の受信装置は、復元動作が周波数同期していない旨をロック信号が示しているときと比べて、復元動作が周波数同期している旨をロック信号が示しているときに、トレーニング信号生成部における消費電力を低減させるのが好適である。
本発明の受信装置は、第1ダミー信号を生成する第1ダミー信号生成部と、トレーニング信号および第1ダミー信号のうちトレーニング信号を選択して選択部へ出力する第1ダミー選択部と、を更に備えるのが好適である。
本発明の送受信システムは、クロックが埋め込まれたデータとして信号を送出する送信装置と、送信装置から送出された信号を受信する上記の本発明の受信装置と、を備える。
本発明の送受信システムにおいて、送信装置は、受信装置へ送出すべき送信信号を生成し出力する送信信号生成部と、第2ダミー信号を生成し出力する第2ダミー信号生成部と、送信信号および第2ダミー信号のうち送信信号を選択して受信装置へ送出する第2ダミー選択部と、を含むのが好適である。
本発明の送受信システムにおいて、受信装置の第1ダミー信号生成部、トレーニング信号生成部および第1ダミー選択部を含む回路ブロックは、送信装置の送信信号生成部、第2ダミー信号生成部および第2ダミー選択部を含む回路ブロックと、同じ回路構成を有するのが好適である。
本発明によれば、CDR技術を用いた信号の送受信の際の通信リンクの本数を削減することができる。さらに、省スペース化および低価格化が可能となる。
図1は、送受信システム1Aの構成を示す図である。 図2は、復元部22の構成を示す図である。 図3は、送受信システム1Bの構成を示す図である。 図4は、送受信システム1Cの構成を示す図である。 図5は、送受信システム1Dの構成を示す図である。 図6は、送受信システム1Eの構成を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
初めに比較例の送受信システム1Aの構成について説明し、その後に、この比較例と対比しつつ実施形態の送受信システム1B〜1Eの構成について説明する。
図1は、送受信システム1Aの構成を示す図である。比較例の送受信システム1Aは、送信装置10Aおよび受信装置20Aを備える。
送信装置10Aは、シリアライザ11、トレーニング信号生成部12、選択部13、出力バッファ14、入力バッファ15およびクロック源16を含む。シリアライザ11は、パラレルデータを入力して、これをシリアルデータに変換する。シリアライザ11は、受信装置20Aへ送出すべき送信信号(クロックが埋め込まれたシリアルデータ)を生成して出力する送信信号生成部である。トレーニング信号生成部12は、受信装置20Aの復元部22の復元動作を周波数同期させるためのトレーニング信号(例えばデューティ比が0.5で一定周期の信号)を生成して出力する。
選択部13は、シリアライザ11から出力される送信信号を入力するとともに、トレーニング信号生成部12から出力されるトレーニング信号を入力する。選択部13は、入力バッファ15から与えられるロック信号を入力し、このロック信号のレベルに応じて送信信号およびトレーニング信号のうちの何れか一方を選択して出力する。出力バッファ14は、選択部13から出力された信号を通信リンクへ送出する。入力バッファ15は、受信装置20Aから送られてきたロック信号を入力して、そのロック信号を選択部13へ与える。クロック源16は、送信装置10Aの全体の動作のタイミングを規定する基準クロックを出力する。特に、シリアライザ11から出力される送信信号、および、トレーニング信号生成部12から出力されるトレーニング信号は、クロック源16から出力される基準クロックに基づいて生成されるクロックに同期して生成される。
受信装置20Aは、入力バッファ21、復元部22、デシリアライザ23および出力バッファ24を含む。入力バッファ21は、送信装置10Aの出力バッファ14から通信リンクを経て到達した信号を受信し、その受信信号を復元部22へ入力させる。復元部22は、入力された信号に基づいてデータおよびクロックを復元して出力するとともに、その復元動作が周波数同期しているか否かを示すロック信号を出力する。デシリアライザ23は、復元部22から出力された復元データ(シリアルデータ)を入力して、これをパラレルデータに変換する。出力バッファ24は、復元部22から出力されたロック信号を送信装置10Aへ送出する。
このように構成される送受信システム1Aにおいて、受信装置20Aの復元部22の復元動作が周波数同期していないとき、その旨を示すロック信号が、復元部22から出力バッファ24および入力バッファ15を経て選択部13に与えられる。そして、送信装置10Aの選択部13においてトレーニング信号が選択されて出力され、そのトレーニング信号は出力バッファ14および入力バッファ21を経て復元部22に与えられる。復元部22は、このトレーニング信号を用いて復元動作を周波数同期させる。
復元部22の復元動作が周波数同期すると、その旨を示すロック信号が、復元部22から出力バッファ24および入力バッファ15を経て選択部13に与えられる。そして、送信装置10Aの選択部13において送信信号(クロックが埋め込まれたデータ)が選択されて出力され、その送信信号は出力バッファ14および入力バッファ21を経て復元部22に与えられる。この信号を入力した復元部22は、復元動作を位相同期させて、受信信号からクロックおよびデータを復元する。
この比較例の送受信システム1Aでは、送信信号(クロックが埋め込まれたデータ)およびトレーニング信号を送信装置10Aから受信装置20Aへ送るための通信リンクに加えて、復元部22の復元動作が周波数同期しているか否かを示すロック信号を受信装置20Aから送信装置10Aへ送るためのロック信号用通信リンクも必要である。
図2は、復元部22の構成を示す図である。復元部22は、第1位相比較器41、第2位相比較器42、ロック検出器43、チャージポンプ44、ループフィルタ45、電圧制御発振器46、分周器47、分周器48、スイッチ51、スイッチ52およびインバータ回路53を含む。
第1位相比較器41は、入力バッファ21から出力された信号を入力するとともに、電圧制御発振器46から出力された発振信号を入力して、これら入力した2つの信号の間の位相差を表す第1位相差信号を出力する。第1位相比較器41は、Bang-Bang型の位相比較器(BBPD: Bang-Bang Phase Detector)である。
第2位相比較器42は、入力バッファ21から出力された信号を入力するとともに、電圧制御発振器46から出力された発振信号が分周器48により分周された信号を入力して、これら入力した2つの信号の間の位相差を表す第2位相差信号を出力する。第2位相比較器42は、位相周波数比較器(PFD: Phase Frequency Detector)である。
ロック検出器43は、第2位相比較器42に入力される2つの信号の間で周波数同期しているか否かを示すロック信号を出力する。スイッチ51およびスイッチ52は、ロック検出器43の出力信号に応じてオン/オフの状態が設定される。ロック検出器43の出力端とスイッチ52との間にインバータ回路53が設けられており、このインバータ回路53によりスイッチ51およびスイッチ52のうち一方がオン状態であるとき他方はオフ状態となる。
周波数同期していないとロック検出器43が判断している期間、スイッチ51はオフ状態であり、スイッチ52はオン状態である。逆に、周波数同期しているとロック検出器43が判断している期間、スイッチ51はオン状態であり、スイッチ52はオフ状態である。すなわち、ロック検出器43から出力されるロック信号のレベルに応じて、第2位相比較器42を含むループおよび第1位相比較器41を含むループのうちの何れか一方のループが動作する。
チャージポンプ44は、ロック検出器43により周波数同期していないことが検出されている期間に、第2位相比較器42から出力される第2位相差信号を入力する。チャージポンプ44は、ロック検出器43により周波数同期していることが検出されている期間に、第1位相比較器41から出力される第1位相差信号を入力する。チャージポンプ44は、入力した第1位相差信号または第2位相差信号が表す位相差に応じた量の充放電電流をループフィルタ45へ出力する。
ループフィルタ45は、チャージポンプ44から出力された充放電電流を容量部に入力して、その容量部の蓄積電荷量に応じた電圧値を電圧制御発振器46へ出力する。電圧制御発振器46は、ループフィルタ45から出力された電圧値を入力して、その電圧値に応じた周波数を有する発振信号を第1位相比較器41および分周器48へ出力する。
復元部22は、ロック検出器43により周波数同期していないことが検出されている期間に、第2位相比較器42を含むループにより、トレーニング信号に基づいて周波数同期を行う。復元部22は、ロック検出器43により周波数同期していることが検出されている期間に、第1位相比較器41を含むループにより、クロックが埋め込まれたデータの信号に基づいて位相同期を行って、第1位相比較器41から復元データを出力し、電圧制御発振器46から出力される発振信号を復元クロックとして出力する。
復元部22のロック検出器43から出力されるロック信号は、出力バッファ24および入力バッファ15を経て送信装置10Aの選択部13に与えられる。この比較例の送受信システム1Aでは、送信信号(クロックが埋め込まれたデータ)およびトレーニング信号を送信装置10Aから受信装置20Aへ送るための通信リンクに加えて、復元部22の復元動作が周波数同期しているか否かを示すロック信号を受信装置20Aから送信装置10Aへ送るためのロック信号用通信リンクも必要である。これに対して、以下に説明する実施形態の送受信システム1B〜1Eでは、ロック信号用通信リンクは不要である。
図3は、送受信システム1Bの構成を示す図である。本実施形態の送受信システム1Bは、送信装置10Bおよび受信装置20Bを備える。
送信装置10Bは、シリアライザ(送信信号生成部)11、出力バッファ14およびクロック源16を含む。これらの要素は、図1中の送信装置10Aに含まれていた同名の要素と同様の構成を有する。送信装置10Bは、図1中の送信装置10Aに含まれていたトレーニング信号生成部12、選択部13および入力バッファ15を含んでいなくてもよい。送信装置10Bは、シリアライザ11により生成された信号(クロックが埋め込まれたデータ)を常に通信リンクへ送出することができる。
受信装置20Bは、図1中の受信装置20Aの入力バッファ21、復元部22、デシリアライザ23および出力バッファ24を含む回路ブロック200に加えて、選択部25、トレーニング信号生成部32およびクロック源36をも含む。
トレーニング信号生成部32は、復元部22の復元動作を周波数同期させるためのトレーニング信号(例えばデューティ比が0.5で一定周期の信号)を生成して出力する。このトレーニング信号生成部32は、トレーニング信号生成部12と同様の構成とすることができる。クロック源36は、トレーニング信号生成部32がトレーニング信号を生成する際の基準クロックを出力する。
選択部25は、送信装置10Bの出力バッファ14から通信リンクを経て到達した信号を受信するとともに、トレーニング信号生成部32から出力されるトレーニング信号を入力する。選択部25は、復元部22から出力され出力バッファ24を経て入力されたロック信号を入力し、このロック信号のレベルに応じて受信信号およびトレーニング信号のうちの何れか一方を選択して入力バッファ21へ出力する。入力バッファ21は、選択部25から出力された信号を復元部22へ入力させる。
このように構成される送受信システム1Bにおいて、シリアライザ11により生成された信号(クロックが埋め込まれたデータ)は、常に出力バッファ14を経て受信装置20Bの選択部25により受信され得る。
受信装置20Bの復元部22の復元動作が周波数同期していないとき、その旨を示すロック信号が、復元部22から出力バッファ24を経て選択部25に与えられる。そして、選択部25においてトレーニング信号が選択されて出力され、そのトレーニング信号は入力バッファ21を経て復元部22に与えられる。復元部22は、このトレーニング信号を用いて復元動作を周波数同期させる。
復元部22の復元動作が周波数同期すると、その旨を示すロック信号が、復元部22から出力バッファ24を経て選択部25に与えられる。そして、選択部25において受信信号(クロックが埋め込まれたデータ)が選択されて出力され、その受信信号は入力バッファ21を経て復元部22に与えられる。この信号を入力した復元部22は、復元動作を位相同期させて、受信信号からクロックおよびデータを復元する。
この送受信システム1Bでは、復元部22の復元動作が周波数同期しているか否かを示すロック信号を受信装置20Bから送信装置10Bへ送るためのロック信号用通信リンクが不要である。このように、CDR技術を用いた信号の送受信の際の通信リンクの本数を削減することができる。さらに、省スペース化および低価格化が可能となる。
また、受信装置20Bにおいてクロック源36から出力される基準クロックは、トレーニング信号生成部32がトレーニング信号を生成する際に用いられ、周波数同期した後に復元部22が受信信号からクロックおよびデータを復元する際には用いられない。したがって、送信装置および受信装置の双方がクロック源を備えていても、両クロック源の発振周波数の相違に起因するサンプリングのタイミングずれの問題は生じない。
図4は、送受信システム1Cの構成を示す図である。本実施形態の送受信システム1Cは、送信装置10Cおよび受信装置20Cを備える。送信装置10Cは、図3中の送信装置10Bと同様の構成を有する。
受信装置20Cは、図3中の受信装置20Bに含まれていた回路ブロック200、選択部25、トレーニング信号生成部32およびクロック源36に加えて、第1ダミー信号生成部31、第1ダミー選択部33、出力バッファ34および入力バッファ35をも含む。
第1ダミー信号生成部31は、任意の第1ダミー信号を生成し出力する。第1ダミー選択部33は、第1ダミー信号生成部31から出力される第1ダミー信号を入力するとともに、トレーニング信号生成部32から出力されるトレーニング信号を入力して、そのうちのトレーニング信号を常に選択して出力バッファ34へ出力する。出力バッファ34は、第1ダミー選択部33から出力されたトレーニング信号を選択部25へ出力する。入力バッファ35は、復元部22が周波数同期していないときのロック信号のレベルと同じレベルを常に入力して、そのレベルを第1ダミー選択部33に与える。
第1ダミー信号生成部31、トレーニング信号生成部32、第1ダミー選択部33、出力バッファ34および入力バッファ35を含む回路ブロック210は、図1中の送信装置10Aのシリアライザ11、トレーニング信号生成部12、選択部13、出力バッファ14および入力バッファ15を含む回路ブロック100と同様の構成とすることができる。第1ダミー選択部33は、復元部22が周波数同期していないときのロック信号のレベルと同じレベルが常に入力されることで、トレーニング信号を常に選択して出力バッファ34へ出力することができる。
このように構成される送受信システム1Cは、前述の送受信システム1Bと同様に動作し同様の効果を奏する。なお、第1ダミー信号生成部31は、送受信システム1Cの動作に対し実質的には寄与しない。また、第1ダミー選択部33は、常にトレーニング信号を選択して出力するので、実質的には選択動作をしない。
送受信システム1Cでは、受信装置20Cの回路ブロック200は、図1中の受信装置20Aの回路ブロック200と同じ回路構成を有することができる。また、受信装置20Cの回路ブロック210は、図1中の送信装置10Aの回路ブロック100と同じ回路構成を有することができる。したがって、回路ブロック100を搭載する半導体製品および回路ブロック200を搭載する半導体製品が既にあれば、これら二つの半導体製品を用いることで容易に受信装置20Cを構成することができる。
図5は、送受信システム1Dの構成を示す図である。本実施形態の送受信システム1Dは、送信装置10Dおよび受信装置20Dを備える。受信装置20Dは、図3中の受信装置20Bと同様の構成を有する。
送信装置10Dは、図1中の送信装置10Aの構成と比較すると、トレーニング信号生成部12に替えて第2ダミー信号生成部17を含む点で相違し、選択部13に替えて第2ダミー選択部18を含む点で相違し、また、復元部22が周波数同期しているときのロック信号のレベルと同じレベルを入力バッファが常に入力する点で相違する。
第2ダミー信号生成部17は、任意の第2ダミー信号を生成し出力する。第2ダミー選択部18は、シリアライザ11から出力される送信信号(クロックが埋め込まれたシリアルデータ)を入力するとともに、第2ダミー信号生成部17から出力される第2ダミー信号を入力し、そのうちの送信信号を常に選択して出力バッファ14へ出力する。出力バッファ14は、第2ダミー選択部18から出力された送信信号を通信リンクへ送出する。入力バッファ15は、復元部22が周波数同期しているときのロック信号のレベルと同じレベルを常に入力して、そのレベルを第2ダミー選択部18に与える。
シリアライザ11、第2ダミー信号生成部17、第2ダミー選択部18、出力バッファ14および入力バッファ15を含む回路ブロック110は、図1中の送信装置10Aの回路ブロック100と同様の構成とすることができる。第2ダミー選択部18は、復元部22が周波数同期しているときのロック信号のレベルと同じレベルが常に入力されることで、シリアライザ11から出力される送信信号(クロックが埋め込まれたシリアルデータ)を常に選択して出力バッファ14へ出力することができる。
このように構成される送受信システム1Dは、前述の送受信システム1B,1Cと同様に動作し同様の効果を奏する。なお、第2ダミー信号生成部17は、送受信システム1Dの動作に対し実質的には寄与しない。また、第2ダミー選択部18は、常に送信信号を選択して出力するので、実質的には選択動作をしない。
送受信システム1Dでは、送信装置10Dの回路ブロック110は、図1中の送信装置10Aの回路ブロック100と同じ回路構成を有することができる。したがって、回路ブロック100を搭載する半導体製品が既にあれば、この半導体製品を用いることで容易に送信装置10Dを構成することができる。
図6は、送受信システム1Eの構成を示す図である。本実施形態の送受信システム1Eは、送信装置10Eおよび受信装置20Eを備える。送信装置10Eは、図5中の送信装置10Dと同様の構成を有する。受信装置20Eは、図4中の受信装置20Cと同様の構成を有する。
このように構成される送受信システム1Eは、前述の送受信システム1B〜1Dと同様に動作し同様の効果を奏する。なお、第1ダミー信号生成部31は、送受信システム1Eの動作に対し実質的には寄与しない。第1ダミー選択部33は、常にトレーニング信号を選択して出力するので、実質的には選択動作をしない。第2ダミー信号生成部17は、送受信システム1Eの動作に対し実質的には寄与しない。第2ダミー選択部18は、常に送信信号を選択して出力するので、実質的には選択動作をしない。
送受信システム1Eでは、受信装置20Eの回路ブロック200は、図1中の受信装置20Aの回路ブロック200と同じ回路構成を有することができる。受信装置20Eの回路ブロック210は、図1中の送信装置10Aの回路ブロック100と同じ回路構成を有することができる。送信装置10Eの回路ブロック110は、図1中の送信装置10Aの回路ブロック100と同じ回路構成を有することができる。したがって、回路ブロック100を搭載する半導体製品および回路ブロック200を搭載する半導体製品が既にあれば、これら二つの半導体製品を用いることで容易に送信装置10Eおよび受信装置20Eを構成することができる。
送受信システム1B〜1Eの何れにおいても、復元部22の復元動作が周波数同期していない旨をロック信号が示しているときと比べて、復元動作が周波数同期している旨をロック信号が示しているときに、トレーニング信号生成部32における消費電力を低減させるのが好適である。復元動作が周波数同期している旨をロック信号が示しているときに、トレーニング信号生成部32を停止させるのも好適である。クロック源36についても同様である。このようにすることで、復元部22が受信信号からクロックおよびデータを復元している通常動作の際の受信装置の消費電力を低減させることができる。
1A〜1E…送受信システム、10A〜10E…送信装置、11…シリアライザ、12…トレーニング信号生成部、13…選択部、14…出力バッファ、15…入力バッファ、16…クロック源、17…第2ダミー信号生成部、18…第2ダミー選択部、20A〜20E…受信装置、21…入力バッファ、22…復元部、23…デシリアライザ、24…出力バッファ、25…選択部、31…第1ダミー信号生成部、32…トレーニング信号生成部、33…第1ダミー選択部、34…出力バッファ、35…入力バッファ、36…クロック源、41…第1位相比較器、42…第2位相比較器、43…ロック検出器、44…チャージポンプ、45…ループフィルタ、46…電圧制御発振器、47…分周器、48…分周器、51…スイッチ、52…スイッチ、53…インバータ回路。

Claims (6)

  1. 送信装置からクロックが埋め込まれたデータとして送出された信号を受信する受信装置であって、
    入力された信号に基づいてデータおよびクロックを復元して出力するとともに、その復元動作が周波数同期しているか否かを示すロック信号を出力する復元部と、
    前記復元部の復元動作を周波数同期させるためのトレーニング信号を生成し出力するトレーニング信号生成部と、
    前記送信装置からの受信信号、前記トレーニング信号および前記ロック信号を入力し、前記復元動作が周波数同期している旨を前記ロック信号が示しているときに前記受信信号を前記復元部へ入力させ、前記復元動作が周波数同期していない旨を前記ロック信号が示しているときに前記トレーニング信号を前記復元部へ入力させる選択部と、
    を備える受信装置。
  2. 前記復元動作が周波数同期していない旨を前記ロック信号が示しているときと比べて、前記復元動作が周波数同期している旨を前記ロック信号が示しているときに、前記トレーニング信号生成部における消費電力を低減させる、
    請求項1に記載の受信装置。
  3. 第1ダミー信号を生成する第1ダミー信号生成部と、
    前記トレーニング信号および前記第1ダミー信号のうち前記トレーニング信号を選択して前記選択部へ出力する第1ダミー選択部と、
    を更に備える請求項1または2に記載の受信装置。
  4. クロックが埋め込まれたデータとして信号を送出する送信装置と、前記送信装置から送出された信号を受信する請求項1〜3の何れか1項に記載の受信装置と、を備える送受信システム。
  5. 前記送信装置は、
    前記受信装置へ送出すべき送信信号を生成し出力する送信信号生成部と、
    第2ダミー信号を生成し出力する第2ダミー信号生成部と、
    前記送信信号および前記第2ダミー信号のうち前記送信信号を選択して前記受信装置へ送出する第2ダミー選択部と、
    を含む、
    請求項4に記載の送受信システム。
  6. クロックが埋め込まれたデータとして信号を送出する送信装置と、前記送信装置から送出された信号を受信する請求項3に記載の受信装置と、を備え、
    前記送信装置は、
    前記受信装置へ送出すべき送信信号を生成し出力する送信信号生成部と、
    第2ダミー信号を生成し出力する第2ダミー信号生成部と、
    前記送信信号および前記第2ダミー信号のうち前記送信信号を選択して前記受信装置へ送出する第2ダミー選択部と、
    を含み、
    前記受信装置の前記第1ダミー信号生成部、前記トレーニング信号生成部および前記第1ダミー選択部を含む回路ブロックは、前記送信装置の前記送信信号生成部、前記第2ダミー信号生成部および前記第2ダミー選択部を含む回路ブロックと、同じ回路構成を有する、
    送受信システム。
JP2018200168A 2018-10-24 2018-10-24 受信装置および送受信システム Active JP7280587B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018200168A JP7280587B2 (ja) 2018-10-24 2018-10-24 受信装置および送受信システム
US17/287,635 US11646862B2 (en) 2018-10-24 2019-10-16 Reception device and transmission and reception system
PCT/JP2019/040748 WO2020085171A1 (ja) 2018-10-24 2019-10-16 受信装置および送受信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018200168A JP7280587B2 (ja) 2018-10-24 2018-10-24 受信装置および送受信システム

Publications (2)

Publication Number Publication Date
JP2020068458A true JP2020068458A (ja) 2020-04-30
JP7280587B2 JP7280587B2 (ja) 2023-05-24

Family

ID=70330714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018200168A Active JP7280587B2 (ja) 2018-10-24 2018-10-24 受信装置および送受信システム

Country Status (3)

Country Link
US (1) US11646862B2 (ja)
JP (1) JP7280587B2 (ja)
WO (1) WO2020085171A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230044078A (ko) * 2021-09-24 2023-04-03 삼성디스플레이 주식회사 데이터 전송 방법 및 데이터 복원 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074524A (ja) * 2004-09-02 2006-03-16 Sharp Corp シリアル信号送信装置、シリアル信号受信装置、シリアル伝送装置、シリアル伝送方法
WO2010053021A1 (ja) * 2008-11-05 2010-05-14 ザインエレクトロニクス株式会社 送信装置、受信装置、及び通信システム
WO2012105334A1 (ja) * 2011-01-31 2012-08-09 日本電信電話株式会社 信号多重装置
WO2016140076A1 (ja) * 2015-03-04 2016-09-09 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
JP2017079353A (ja) * 2015-10-19 2017-04-27 キュリアス株式会社 クロックリカバリ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667154B1 (ko) * 2004-10-26 2007-01-12 한국전자통신연구원 주파수 락 검출기
US8165258B2 (en) * 2008-08-11 2012-04-24 Himax Technologies Limited Clock generating device and method thereof
US8649473B2 (en) * 2009-07-01 2014-02-11 Megachips Corporation Method and apparatus for receiving burst data without using external detection signal
US10644868B2 (en) * 2018-09-12 2020-05-05 Texas Instruments Incorporated Frequency/phase lock detector for clock and data recovery circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074524A (ja) * 2004-09-02 2006-03-16 Sharp Corp シリアル信号送信装置、シリアル信号受信装置、シリアル伝送装置、シリアル伝送方法
WO2010053021A1 (ja) * 2008-11-05 2010-05-14 ザインエレクトロニクス株式会社 送信装置、受信装置、及び通信システム
WO2012105334A1 (ja) * 2011-01-31 2012-08-09 日本電信電話株式会社 信号多重装置
WO2016140076A1 (ja) * 2015-03-04 2016-09-09 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
JP2017079353A (ja) * 2015-10-19 2017-04-27 キュリアス株式会社 クロックリカバリ回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MING-TA HSIEH ET AL.: "Architectures for multi-gigabit wire-linked clock and data recovery", IEEE CIRCUITS AND SYSTEMS MAGAZINE, vol. 2008年/第8巻/第4号, JPN6022017749, 9 December 2008 (2008-12-09), pages 45 - 57, ISSN: 0004909190 *

Also Published As

Publication number Publication date
JP7280587B2 (ja) 2023-05-24
US11646862B2 (en) 2023-05-09
WO2020085171A1 (ja) 2020-04-30
US20210391974A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
CN101622814A (zh) 数据通信***的快速上电
US9118392B2 (en) Isolated serializer-deserializer
US8634503B2 (en) Fast lock clock-data recovery for phase steps
US20120008701A1 (en) Phase interpolator based transmission clock control
KR100868299B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
JPWO2008029438A1 (ja) データ再生回路
CN108063661A (zh) 基于曼彻斯特编码的采样电路和接收电路
US8396171B2 (en) Data receiver circuit
KR20140135113A (ko) 클록 및 데이터 복원 회로에서 수신된 데이터 신호를 추적하는 시스템 및 방법
US7180343B2 (en) Apparatus for synchronizing clock using source synchronous clock in optical transmission system
US20160218818A1 (en) Method For Retaining Clock Traceability Over An Asynchronous Interface
US9705665B2 (en) Oversampling CDR which compensates frequency difference without elasticity buffer
KR100513385B1 (ko) 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치 및 그 방법
JP7280587B2 (ja) 受信装置および送受信システム
US7965800B2 (en) Clock recovery apparatus
JP2001352318A (ja) 送信回路とその方法、受信回路とその方法およびデータ通信装置
EP1113616B1 (en) Method for recovering a clock signal in a telecommunications system and circuit thereof
US8750430B2 (en) Data receiver circuit
JP6922576B2 (ja) インバータシステムの同期制御方法及びインバータシステム
JP2002094494A (ja) クロック回復回路
KR20140135112A (ko) 클록 및 데이터 복원 회로에서 수신된 데이터 신호를 획득하는 시스템 및 방법
KR101272886B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design
KR101482233B1 (ko) 데이터 송수신 장치
JP2001156759A (ja) シリアル送受信回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230502

R150 Certificate of patent or registration of utility model

Ref document number: 7280587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150