KR20230044078A - 데이터 전송 방법 및 데이터 복원 방법 - Google Patents

데이터 전송 방법 및 데이터 복원 방법 Download PDF

Info

Publication number
KR20230044078A
KR20230044078A KR1020210126567A KR20210126567A KR20230044078A KR 20230044078 A KR20230044078 A KR 20230044078A KR 1020210126567 A KR1020210126567 A KR 1020210126567A KR 20210126567 A KR20210126567 A KR 20210126567A KR 20230044078 A KR20230044078 A KR 20230044078A
Authority
KR
South Korea
Prior art keywords
data
transition
data packet
bits
data packets
Prior art date
Application number
KR1020210126567A
Other languages
English (en)
Inventor
김흰돌
김종수
박채희
이지예
정영석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210126567A priority Critical patent/KR20230044078A/ko
Priority to US17/863,791 priority patent/US20230098067A1/en
Priority to CN202211160057.9A priority patent/CN115865265A/zh
Publication of KR20230044078A publication Critical patent/KR20230044078A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

본 발명의 일 실시예에 따른 클록 임베디드 방식으로 데이터를 전송하는 방법에 있어서, 데이터를 전송하는 방법은, 데이터를 비트수가 a인 복수의 데이터 패킷들로 구분하는 단계, 데이터 패킷들 중, 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷 및 제2 트랜지션 촉진 데이터 패킷 정보를 포함하는, 트랜지션 코드를 결정하는 단계, 복수의 데이터 패킷들을 트랜지션 코드를 이용하여 트랜지션 보장 데이터 패킷들로 변환하는 단계, 및 트랜지션 코드 및 트랜지션 보장 데이터 패킷들을 전송하는 단계를 포함한다.

Description

데이터 전송 방법 및 데이터 복원 방법{Method For Data Transmission and Method For Data Recovery}
본 발명은 데이터 전송 방법 및 데이터 복원 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
별도의 클록 라인이 없는 클록 임베디드 방식의 송수신기는, 클록 데이터 복원을 위해 0에서 1, 또는 1에서 0과 같이 데이터의 트랜지션(transition)(또는, 천이)이 요구된다. 이를 위해, 데이터 전송 시, 송신기 측에서 데이터를 기 설정된 비트 수로 구분하여 복수의 데이터 패킷들을 형성하고, 각각의 데이터 패킷들을 변환 코드와 논리 연산(ex: XOR)을 통해 인코딩하고, 수신기 측에서 인코딩된 데이터 패킷들을 변환 코드를 이용하여 다시 디코딩하는 방식이 사용되고 있다.
해결하고자 하는 기술적 과제는, 복잡한 논리 연산 대신 단순한 알고리즘을 통해 데이터 트랜지션을 보장할 수 있는 데이터의 전송 방법 및 데이터 복원 방법을 제공하는 데 있다.
본 발명의 일 실시예에 따른 클록 임베디드 방식으로 데이터를 전송하는 방법에 있어서, 상기 데이터를 전송하는 방법은, 상기 데이터를 비트수가 a인 복수의 데이터 패킷들로 구분하는 단계, 상기 데이터 패킷들 중, 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷 및 제2 트랜지션 촉진 데이터 패킷 정보를 포함하는, 트랜지션 코드를 결정하는 단계, 상기 복수의 데이터 패킷들을 상기 트랜지션 코드를 이용하여 트랜지션 보장 데이터 패킷들로 변환하는 단계, 및 상기 트랜지션 코드 및 상기 트랜지션 보장 데이터 패킷들을 전송하는 단계를 포함한다.
상기 비트수가 a인 경우, 상기 데이터가 표현할 수 있는 데이터 값들은 2a 개일 수 있다.
상기 트랜지션 코드를 결정하는 단계는, 상기 트랜지션 코드 하나 당 2a-1-1 개의 상기 데이터 패킷들을 포함하도록 상기 데이터 패킷들을 그룹화하는 단계를 더 포함할 수 있다.
상기 제1 트랜지션 촉진 데이터 패킷 및 상기 제2 트랜지션 촉진 데이터 패킷은 상기 데이터 패킷의 그룹에 미포함될 수 있다.
상기 트랜지션 코드는, 최하위 비트([0])를 상기 상위 비트([a-1:1])에 포함된 비트들 중 어느 하나의 비트의 보수로 설정될 수 있다.
상기 트랜지션 보장 데이터 패킷들로 변환하는 단계는, 상기 복수의 데이터 패킷들 중 트랜지션을 미포함하는 데이터 패킷이 존재하는 경우, 상기 트랜지션을 미포함하는 데이터 패킷의 모든 비트가 0인 경우에는 상기 제1 트랜지션 촉진 데이터 패킷으로 변환하고, 상기 트랜지션이 없는 데이터 패킷의 모든 비트가 1인 경우에는 상기 제2 트랜지션 촉진 데이터 패킷으로 변환할 수 있다.
상기 모든 비트가 0인 데이터 패킷은, 블랙 계조를 표현하는 데이터에 대응되고, 상기 모든 비트가 1인 데이터 패킷은, 화이트 계조를 표현하는 데이터에 대응될 수 있다.
상기 제1 트랜지션 촉진 데이터 패킷의 최하위 비트([0])는 0이고, 상기 제2 트랜지션 촉진 데이터 패킷의 최하위 비트([0])는 1일 수 있다.
상기 트랜지션 보장 데이터 패킷들로 변환하는 단계는, 상기 복수의 데이터 패킷들 중 트랜지션을 포함하는 데이터 패킷은, 동일한 값을 갖는 트랜지션 보장 데이터 패킷으로 변환할 수 있다.
본원의 일 실시예에 따른 클록 임베디드 방식으로 전송된 데이터를 복원하는 방법에 있어서, 트랜지션 보장 데이터들을 데이터 패킷들로 복원하는 방법은, 트랜지션 코드 및 상기 트랜지션 보장 데이터 패킷들을 수신하는 단계, 및 상기 트랜지션 보장 데이터 패킷들을 상기 트랜지션 코드를 이용하여 상기 데이터 패킷들로 복원하는 단계를 포함한다.
상기 복수의 데이터 패킷들은 비트수가 a이고, 상기 트랜지션 코드는, 상기 데이터 패킷들 중, 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷 및 제2 트랜지션 촉진 데이터 패킷을 포함한다.
상기 트랜지션 코드는, 최하위 비트([0])를 상기 상위 비트([a-1:1])에 포함된 비트들 중 어느 하나의 비트의 보수로 설정될 수 있다.
상기 데이터 패킷들로 복원하는 단계는, 상기 트랜지션 보장 데이터들을 상기 트랜지션 코드와 비교하여, 상기 트랜지션 보장 데이터의 상위 비트([a-1:1])가 상기 트랜지션 코드의 상위 비트([a-1:1])와 동일하고, 상기 트랜지션 보장 데이터의 최하위 비트([0])가 0인 경우, 모든 비트가 0인 데이터 패킷으로 변환하고, 상기 트랜지션 보장 데이터의 상위 비트([a-1:1])가 상기 트랜지션 코드의 상위 비트([a-1:1])와 동일하고, 상기 트랜지션 보장 데이터의 최하위 비트([0])가 1인 경우, 모든 비트가 1인 데이터 패킷으로 변환할 수 있다.
상기 모든 비트가 0인 데이터 패킷은, 블랙 계조를 표현하는 데이터에 대응되고, 상기 모든 비트가 1인 데이터 패킷은, 화이트 계조를 표현하는 데이터에 대응될 수 있다.
상기 데이터 패킷들로 복원하는 단계는, 상기 트랜지션 보장 데이터의 상위 비트([a-1:1])가 상기 트랜지션 코드의 상위 비트([a-1:1])와 비동일한 경우, 상기 트랜지션 보장 데이터와 동일한 값을 갖는 데이터 패킷으로 변환할 수 있다.
상기 비트수가 a인 경우, 상기 데이터가 표현할 수 있는 데이터 값들은 2a 개일 수 있다.
상기 트랜지션 코드 및 상기 트랜지션 보장 데이터들을 수신하는 단계는,
상기 트랜지션 코드 및 상기 트랜지션 보장 데이터들을 그룹 단위로 수신하되, 상기 그룹은 상기 트랜지션 코드 하나 당 2a-1-1 개의 상기 트랜지션 보장 데이터들을 포함할 수 있다.
본 발명에 따른 데이터의 전송 방법 및 데이터 복원 방법은 복잡한 논리 연산 대신 단순한 알고리즘을 통해 데이터 트랜지션을 보장할 수 있다.
도 1 및 도 2는 일 실시예에 따른 송수신기를 설명하기 위한 도면들이다.
도 3 및 도 4는 도 1 및 도 2에 도시된 송신기의 동작을 설명하기 위한 도면들이다.
도 5는 일 실시예에 따른 수신기의 동작을 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 수신기의 구성을 설명하기 위한 도면이다.
도 7은 도 3에 도시된 인코더에 의해 데이터 패킷들 각각이 적어도 하나의 트랜지션을 갖도록 데이터 패킷을 트랜지션 보장 데이터 패킷으로 변환하는 방법을 설명하기 위한 도면이다.
도 8은 도 5에 도시된 디코더에 의해 트랜지션 보장 데이터 패킷을 원래의 데이터 패킷으로 복원하는 방법을 설명하기 위한 도면이다.
도 9는 데이터 패킷의 비트 깊이가 a인 경우, 제1 트랜지션 촉진 데이터 패킷 및 제2 트랜지션 촉진 데이터 패킷을 결정하는 방법을 설명하기 위한 표이다.
도 10은 데이터 패킷들을 트랜지션 보장 데이터 패킷으로 변환하고, 트랜지션 보장 데이터 패킷을 데이터 패킷들로 복원하는 방법을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
또한, 설명에서 "동일하다"라고 표현한 것은, "실질적으로 동일하다"는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 "실질적으로"가 생략된 표현들일 수 있다.
도 1 및 도 2는 일 실시예에 따른 송수신기를 설명하기 위한 도면들이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 송수신기(TSCV)는 송신기(TXD) 및 수신기(RXD)를 포함할 수 있다.
송신기(TXD)는 송신 제어기(TXC), 제1 데이터 송신 유닛(TX1), 및 인코더(ENC)를 포함할 수 있다. 수신기(RXD)는 수신 제어기(RXC), 제1 데이터 수신 유닛(RX1), 디코더(DEC), 및 지연 유닛(DLY)을 포함할 수 있다.
제1 데이터 송신 유닛(TX1)은 제1 라인(dp1) 및 제2 라인(dn1)을 통해서 제1 데이터 수신 유닛(RX1)과 연결될 수 있다. 제1 데이터 송신 유닛(TX1) 및 제1 데이터 수신 유닛(RX1)을 제1 데이터 채널이라고 할 수 있다. 제1 데이터 송신 유닛(TX1) 및 제1 데이터 수신 유닛(RX1)은 OSI 7 계층 모델 중 물리 계층(physical layer) 및 데이터 링크 계층(datalink layer)에 해당하거나, TCP/IP 프로토콜의 네트워크 인터페이스(network interface)에 해당하거나, MIPI(Mobile Industry Processor Interface) 프로토콜의 물리 계층에 해당할 수 있다. MIPI 프로토콜의 물리 계층은 D-PHY, C-PHY, M-PHY 등 미리 정해진 다양한 사양(specification)에 따라 구성될 수 있다. 이하에서는 제1 데이터 송신 유닛(TX1) 및 제1 데이터 수신 유닛(RX1)이 MIPI 프로토콜의 물리 계층 중 D-PHY 사양에 따라 구성된 경우를 예로 들어 설명한다.
송신 제어기(TXC) 및 수신 제어기(RXC)는 OSI 7 계층 모델 중 네트워크 계층(network layer) 및 트랜스포트 계층(transport layer)에 해당하거나, TCP/IP 프로토콜의 인터넷(internet) 및 트랜스포트(transport)에 해당하거나, MIPI 프로토콜의 프로토콜 계층(protocol layer)에 해당할 수 있다. MIPI 프로토콜의 프로토콜 계층은 DSI(Display Serial Interface), CSI(Camera Serial Interface) 등 미리 정의된 다양한 사양에 따라 구성될 수 있다. 이하에서는 송신 제어기(TXC) 및 수신 제어기(RXC)가 MIPI 프로토콜의 프로토콜 계층 중 DSI 사양에 따라 구성된 경우를 예로 들어 설명한다.
송신 제어기(TXC), 제1 데이터 송신 유닛(TX1), 및 인코더(ENC)는 하드웨어적으로 서로 분리된 구성일 수도 있고, 하드웨어적으로 2 개 이상이 통합된 구성일 수도 있다. 한편, 송신 제어기(TXC), 제1 데이터 송신 유닛(TX1), 및 인코더(ENC)는 소프트웨어적으로 서로 분리된 구성일 수도 있고, 소프트웨어적으로 2 개 이상이 통합된 구성일 수도 있다. 한편, 송신기(TXD)는 다른 제어기(예를 들어, AP(application processor), GPU(Graphics Processing Unit), CPU(central processing unit) 등)의 일부(하드웨어 또는 소프트웨어)로 구성될 수도 있고, 독립된 하드웨어(예를 들어, 송신 전용 IC)로 구성될 수도 있다.
수신 제어기(RXC), 제1 데이터 수신 유닛(RX1), 디코더(DEC), 및 지연 유닛(DLY)은 하드웨어적으로 서로 분리된 구성일 수도 있고, 하드웨어적으로 2 개 이상이 통합된 구성일 수도 있다. 한편, 수신 제어기(RXC), 제1 데이터 수신 유닛(RX1), 디코더(DEC), 및 지연 유닛(DLY)은 소프트웨어적으로 서로 분리된 구성일 수도 있고, 소프트웨어적으로 2 개 이상이 통합된 구성일 수도 있다. 한편, 수신기(RXD)는 다른 제어기(예를 들어, TCON(timing controller), TED(TCON Embedded Driver IC), D-IC(Driver IC) 등)의 일부(하드웨어 또는 소프트웨어)로 구성될 수도 있고, 독립된 하드웨어(예를 들어, 수신 전용 IC)로 구성될 수도 있다.
송신 제어기(TXC)는 제3 페이로드(즉, 오리지널 페이로드(original payload))를 포함하는 제1 데이터(Data1)를 인코더(ENC)로 제공할 수 있다. 인코더(ENC)는 제1 데이터(Data1)를 인코딩하여 제1 페이로드(즉, 인코디드 페이로드(encoded payload))를 포함하는 제1 인코디드 데이터(eData1)를 생성하고, 제1 인코디드 데이터(eData1)를 제1 데이터 송신 유닛(TX1)에 제공할 수 있다. 제1 데이터 송신 유닛(TX1)은 미리 정해진 프로토콜에 따라서, 제1 인코디드 데이터(eData1)의 전후로 다른 데이터를 추가하여 송신할 수 있다.
제1 데이터 수신 유닛(RX1)은 제1 인코디드 데이터(eData1)를 이용하여 클록 신호를 생성하고, 생성된 클록 신호를 기준으로 제1 라인(dp1) 및 제2 라인(dn1)을 통해서 수신된 데이터를 샘플링할 수 있다. 예를 들어, 제1 데이터 수신 유닛(RX1)은 클록 데이터 복원 회로(CDR; clock data recovery circuit), 디시리얼라이저(DES; de-serializer), 레지스터(REG; register) 등을 포함할 수 있다. 제1 데이터 수신 유닛(RX1)은 제1 인코디드 데이터(eData1)와 동일한 제1 페이로드를 포함하는 제2 인코디드 데이터(eData2)를 디코더(DEC)에 제공할 수 있다. 디코더(DEC)는 제2 인코디드 데이터(eData2)를 디코딩하여 제1 데이터(Data1)와 동일한 페이로드를 포함하는 제2 데이터(Data2)를 생성하고, 제2 데이터(Data2)를 수신 제어기(RXC)에 제공할 수 있다.
한편, 제1 데이터 수신 유닛(RX1)은 프로토콜에 따라서 필요한 복수의 제어 신호들(RxActiveHS, RxValidHS, RxSyncHS, RxByteClkHS)을 생성할 수 있다. 이때, 지연 유닛(DLY)은 복수의 제어 신호들(RxActiveHS, RxValidHS, RxSyncHS, RxByteClkHS)을, 디코딩 시간만큼 지연시켜, 수신 제어기(RXC)에 제공할 수 있다. 여기서 디코딩 시간은 디코더(DEC)가 제2 인코디드 데이터(eData2)를 디코딩하여 제2 데이터(Data2)를 생성하는데 소요되는 시간일 수 있다.
또한, 제어 신호(RxByteClkHS)는 바이트(Byte) 단위의 데이터 전송 단위를 알리기 위한 클록 신호일 수 있다. 예를 들어, 제어 신호(RxByteClkHS)의 한 주기마다 제2 데이터(Data2)의 한 바이트가 전송됨을 가리킬 수 있다. 또한, 제어 신호(RxByteClkHS)는 수신 제어기(RXC)에서 데이터 처리를 위해 사용되는 클록 신호일 수 있다. 예를 들어, 제어 신호(RxByteClkHS)는 디시리얼라이저(deserializer) 이후 데이터 처리를 위한 전체 시스템 클록(system clock)일 수 있다.
한편, 도 1의 송수신기(TSCV)는 하나의 데이터 채널로 구성됨을 예로 들지만, 송수신기(TSCV)는 도 2와 같이 복수의 데이터 채널들(예를 들어, 4 개의 데이터 채널들)로 구성될 수도 있다.
도 2를 참조하면, 송신기(TXD)는 제2 내지 제4 데이터 송신 유닛들(TX2, TX3, TX4) 및 대응하는 인코더들(ENCb, ENCc, ENCd)을 포함할 수 있다. 수신기(RXD)는 제2 내지 제4 데이터 수신 유닛들(RX2, RX3, RX4) 및 대응하는 디코더들(DECb, DECc, DECd)를 포함할 수 있다. 또한, 수신기(RXD)는 제어 신호 생성부(CSG) 및 지연 유닛(DLY)을 포함할 수 있다.
제2 데이터 송신 유닛(TX2)은 제1 라인(dp2) 및 제2 라인(dn2)을 통해서 제2 데이터 수신 유닛(RX2)과 연결될 수 있다. 제2 데이터 송신 유닛(TX2) 및 제2 데이터 수신 유닛(RX2)을 제2 데이터 채널이라고 할 수 있다. 제3 데이터 송신 유닛(TX3)은 제1 라인(dp3) 및 제2 라인(dn3)을 통해서 제3 데이터 수신 유닛(RX3)과 연결될 수 있다. 제3 데이터 송신 유닛(TX3) 및 제3 데이터 수신 유닛(RX3)을 제3 데이터 채널이라고 할 수 있다. 제4 데이터 송신 유닛(TX4)은 제1 라인(dp4) 및 제2 라인(dn4)을 통해서 제4 데이터 수신 유닛(RX4)과 연결될 수 있다. 제4 데이터 송신 유닛(TX4) 및 제4 데이터 수신 유닛(RX4)을 제4 데이터 채널이라고 할 수 있다. 복수의 데이터 채널들은 서로 독립적인 데이터들을 송수신할 수 있다.
인코더들(ENCb, ENCc, ENCd)이 데이터들(Data1b, Data1c, Data1d)을 인코딩하여 인코디드 데이터들(eData1b, eData1c, eData1d)을 생성하는 동작은 인코더(ENC)의 동작과 실질적으로 동일하므로 중복된 설명을 생략한다.
디코더들(DECb, DECc, DECd)이 인코디드 데이터들(eData2b, eData2c, eData2d)을 디코딩하여 데이터들(Data2b, Data2c, Data2d)을 생성하는 동작은 디코더(DEC)의 동작과 실질적으로 동일하므로 중복된 설명을 생략한다.
제어 신호 생성부(CSG)는 제2 내지 제4 데이터 수신 유닛들(RX2, RX3, RX4)이 수신한 데이터들을 이용하여 제어 신호들(RxActiveHS, RxValidHS, RxSyncHS, RxByteClkHS)을 생성할 수 있다. 예를 들어, 제어 신호 생성부(CSG)는 제2 내지 제4 데이터 수신 유닛들(RX2, RX3, RX4)이 수신한 데이터들의 타이밍을 정렬(align)하고, 정렬된 데이터들에 기초하여 제어 신호들(RxActiveHS, RxValidHS, RxSyncHS, RxByteClkHS)을 생성할 수 있다.
지연 유닛(DLY)은 복수의 제어 신호들(RxActiveHS, RxValidHS, RxSyncHS, RxByteClkHS)을 디코딩 시간만큼 지연시켜, 수신 제어기(RXC)에 제공할 수 있다. 여기서 디코딩 시간은 디코더들(DEC, DECb, DECc, DECd)이 제2 인코디드 데이터들(eData2, eData2b, eData2c, eData2d)을 디코딩하여 제2 데이터들(Data2, Data2b, Data2c, Data2d)을 생성하는데 소요되는 시간일 수 있다. 예를 들어, 디코더들(DEC, DECb, DECc, DECd)의 디코딩 시간들이 각각 다르다면, 지연 유닛(DLY)은 가장 느린 디코딩 시간에 기초하여 복수의 제어 신호들(RxActiveHS, RxValidHS, RxSyncHS, RxByteClkHS)을 지연시킬 수 있다.
이하에서는, 도 3 및 도 4를 참조하여, 송신기에 관하여 살펴본다.
도 3 및 도 4는 도 1 및 도 2에 도시된 송신기의 동작을 설명하기 위한 도면들이다.
도 3을 참조하면, 인코더(ENC)는 제3 페이로드(Payload)를 포함하는 제1 데이터(Data1)를 수신할 수 있다. 인코더(ENC)는 제3 페이로드(Payload)를 인코딩하여 제1 페이로드(ePayload)를 생성하고, 제1 페이로드(ePayload)의 전후에 데이터를 추가하여, 제1 인코디드 데이터(eData1)를 생성할 수 있다. 예를 들어, 제1 인코디드 데이터(eData1)는 클록 트레이닝 패턴(CLK-T), 시작 패턴(STP), 제1 페이로드(ePayload), 및 종료 패턴(EDP)을 순차적으로 포함할 수 있다.
클록 트레이닝 패턴(CLK-T)은 클록 정보를 포함할 수 있다. 수신기(RXD)는 이러한 클록 정보를 이용하여, 특정 주파수 및 특정 위상을 갖는 클록 신호를 생성할 수 있다. 예를 들어, 클록 트레이닝 패턴(CLK-T)은 하나의 1과 하나의 0이 반복되는 패턴일 수 있다 (예를 들어, 01010101...). 수신기(RXD)의 클록 데이터 복원 회로에서 생성된 클록 신호는 외부 요인(노이즈, 온도 등)에 의해서 주파수 및 위상이 바람직하지 않게 변경될 수 있다. 수신기(RXD)는 클록 트레이닝 패턴(CLK-T)을 이용하여 클록 신호의 주파수 및 위상을 보정할 수 있다. 다른 예에서, 클록 트레이닝 패턴(CLK-T)은 복수의 연속된 0들 및 복수의 연속된 1들을 반복하여 포함할 수 있다(예를 들어, 0000111100001111...). 일 실시예에서, 복수의 연속된 0들의 개수 또는 복수의 연속된 1들의 개수에 따라서, 클록 트레이닝 패턴(CLK-T)이 가리키는 주파수 정보 및 위상 정보가 달라질 수도 있다.
시작 패턴(STP)은 제1 페이로드(ePayload)의 전송 시작을 알리는 패턴일 수 있다. 시작 패턴(STP)은 인코딩된 상태인 제1 페이로드(ePayload)가 포함할 수 없는(=사용 금지된) 패턴일 수 있다. 예를 들어, 시작 패턴(STP)은 24b'011100_000000_111111_110001'로 구성될 수 있다.
제1 페이로드(ePayload)는 클록 정보를 포함할 수 있다. 예를 들어, 제3 페이로드(Payload)에서 복수의 연속된 0이 많거나 복수의 연속된 1이 많으면 신호의 트랜지션(transition)이 적게 되어, 제1 데이터 수신 유닛(RX1)에서 클록 신호의 위상 보정이 충분히 수행되지 못할 수 있고, 클록 신호의 스큐(skew)가 발생할 수 있다. 따라서, 인코더(ENC)는 제3 페이로드(Payload)에 비해서 제1 페이로드(ePayload)의 트랜지션(0에서 1로 변경 또는 0에서 1로 변경)이 많도록, 인코딩할 수 있다. 실시예에 따르면, 인코더(ENC)는 제1 페이로드(ePayload)에 포함된 트랜지션 보장 데이터 패킷(TGDP, 도 7 참조) 각각이 적어도 하나의 트랜지션을 갖도록 인코딩할 수 있다. 이에 관해서 도 7 내지 도 10을 통해 자세히 후술한다.
종료 패턴(EDP)은 제1 페이로드(ePayload)의 전송 종료를 알리는 패턴일 수 있다. 예를 들어, 종료 패턴(EDP)은 24b'011100_111111_000000_110001'로 구성될 수 있다. 종료 패턴(EDP)은 인코딩된 상태인 제1 페이로드(ePayload)가 포함할 수 없는(=사용 금지된) 패턴일 수 있다.
제1 데이터 송신 유닛(TX1)은 제1 페이로드(ePayload)를 포함하는 제1 인코디드 데이터(eData1)를 수신할 수 있다. 제1 데이터 송신 유닛(TX1)은 미리 정해진 프로토콜에 따라서, 제1 인코디드 데이터(eData1)의 전후로 다른 데이터를 추가하여 송신할 수 있다. 예를 들어, 미리 정해진 프로토콜이 MIPI 프로토콜이라면, 제1 데이터 송신 유닛(TX1)은 패턴(HS-zero), 패턴(HS-sync), 제1 인코디드 데이터(eData1), 패턴(HS-trail), 및 패턴(HS-exit)을 순차적으로 송신할 수 있다.
도 4를 참조하면, 송신기(TXD)(특히, 제1 데이터 송신 유닛(TX1))는 제1 모드(mode1)에서 제1 전압 범위(vr1)를 갖는 신호들을 제1 라인(dp1) 및 제2 라인(dn1)으로 송신할 수 있다. 한편, 송신기(TXD)는 제2 모드(mode2)에서 제1 전압 범위(vr1)보다 작은 제2 전압 범위(vr2)를 갖는 신호들을 제1 라인(dp1) 및 제2 라인(dn1)으로 송신할 수 있다.
예를 들어, 제1 전압 범위(vr1)의 상한은 제2 전압 범위(vr2)의 상한보다 크고, 제1 전압 범위(vr1)의 하한은 제2 전압 범위(vr2)의 하한보다 작을 수 있다. 송수신기(TSCV)에 MIPI 프로토콜이 적용되는 경우, 제1 모드(mode1)는 LP(Low Power) 모드이고, 제2 모드(mode2)는 HS(High Speed) 모드일 수 있다.
제1 모드(mode1)에서 제1 라인(dp1) 및 제2 라인(dn1)은 싱글-엔디드(single-ended) 방식으로 사용될 수 있다. 즉, 제1 모드(mode1)에서 제1 라인(dp1) 및 제2 라인(dn1) 각각에 전송되는 신호는 서로 동일할 수도 있고, 서로 다를 수도 있다. 한편, 제2 모드(mode2)에서 제1 라인(dp1) 및 제2 라인(dn1)은 차분(differential) 방식으로 사용될 수 있다. 즉, 제2 모드(mode2)에서 제1 라인(dp1) 및 제2 라인(dn1) 각각에 전송되는 신호는 서로 다르다. 제1 라인(dp1)은 포지티브 라인이고, 제2 라인(dn1)은 네거티브 라인일 수 있다.
송신기(TXD)는 수신기(RXD)로 제1 페이로드(ePayload)를 송신함에 있어서, 제1 모드(mode1), 제2 모드(mode2), 및 제1 모드(mode1)로 순차적으로 구동되고, 제2 모드(mode2)에서 클록 트레이닝 패턴(CLK-T)과 제1 페이로드(ePayload)를 송신할 수 있다.
송신기(TXD)는 제1 모드(mode1)에서 제2 모드(mode2)로 전환됨을 알리기 위해서, 미리 정의된 패턴들(예를 들어, 패턴(LP-11), 패턴(LP-01), 패턴(LP-00))을 제1 라인(dp1) 및 제2 라인(dn1)으로 송신할 수 있다.
예를 들어, 송신기(TXD)는 시점(t1c) 이전에 제1 라인(dp1) 및 제2 라인(dn1)에 인가된 신호들을 로직 하이 레벨로 유지할 수 있다(LP-11 패턴). 신호의 전압 레벨이 미리 정의된 제1 임계 전압 레벨보다 크면 로직 하이 레벨로 결정되고, 신호의 전압 레벨이 미리 정의된 제2 임계 전압 레벨보다 작으면 로직 로우 레벨로 결정될 수 있다. 다음으로, 송신기(TXD)는 시점(t1c)에서 제1 라인(dp1)의 신호를 로직 로우 레벨로 변경하고, 제2 라인(dn1)의 신호를 로직 하이 레벨로 유지할 수 있다(즉, 패턴(LP-01)). 다음으로, 송신기(TXD)는 시점(t2c)에서 제1 라인(dp1)의 신호를 로직 로우 레벨로 유지하고, 제2 라인(dn1)의 신호를 로직 로우 레벨로 변경할 수 있다(즉, 패턴(LP-00)).
다음으로, 송신기(TXD)는, 제2 모드(mode2)에서, 전술한 패턴(HS-zero), 패턴(HS-sync), 제1 인코디드 데이터(eData1), 패턴(HS-trail), 및 패턴(HS-exit)을 순차적으로 송신할 수 있다. 예를 들어, 송신기(TXD)는 기간(t3c~t4c) 동안 패턴(HS-zero)을 송신하고, 기간(t4c~t5c) 동안 패턴(HS-sync)을 송신하고, 기간(t5c~t6c) 동안 클록 트레이닝 패턴(CLK-T)을 송신하고, 기간(t6c~t7c) 동안 시작 패턴(STP)을 송신하고, 기간(t7c~t8c) 동안 제1 페이로드(ePayload)를 송신하고, 기간(t8c~t9c) 동안 종료 패턴(EDP)을 송신하고, 기간(t9c~t10c) 동안 패턴(HS-trail)을 송신하고, 시점(t10c) 이후 패턴(HS-exit)을 송신할 수 있다.
패턴(HS-zero)은 제1 모드(mode1)에서 제2 모드(mode2)로 진입한 이후 대기 구간을 알리기 위한 패턴일 수 있다. 예를 들어, 패턴(HS-zero)은 0이 반복되는 패턴일 수 있다.
패턴(HS-sync)은 제1 인코디드 데이터(eData1)의 전송 시작을 알리는 패턴일 수 있다. 예를 들어, 패턴(HS-sync)은 OxB8h 값 또는 00011101 값을 가질 수 있다.
패턴(HS-trail)은 제1 인코디드 데이터(eData1)의 전송 종료를 알리는 패턴일 수 있다. 패턴(HS-trail)은 제1 인코디드 데이터(eData1)의 마지막 데이터와 반대되는 값이 반복되는 패턴일 수 있다. 예를 들어, 제1 인코디드 데이터(eData1)의 마지막 데이터(비트)가 0인 경우, 패턴(HS-trail)은 1이 반복되는 패턴일 수 있다. 예를 들어, 제1 인코디드 데이터(eData1)의 마지막 데이터(비트)가 1인 경우, 패턴(HS-trail)은 0이 반복되는 패턴일 수 있다.
패턴(HS-exit)은 제2 모드(mode2)가 종료되고 제1 모드(mode1)가 시작됨을 알리는 패턴일 수 있다. 패턴(HS-exit)은 특정한 비트로 구성되는 것이 아니라, 제2 전압 범위(vr2)를 초과하도록 전압이 증가하는 과도기적인 패턴일 수 있다.
송신기(TXD)는 시점(t11c)부터 제1 라인(dp1) 및 제2 라인(dn1)에 인가된 신호들을 로직 하이 레벨로 변경할 수 있다(즉, 패턴(LP-11)). 이에 따라서, 송신기(TXD)는 제2 모드(mode2)가 종료되고 제1 모드(mode1)가 시작됨을 알릴 수 있다.
수신기(RXD)는 클록 트레이닝 패턴(CLK-T) 및 제1 페이로드(ePayload)를 이용하여 클록 신호를 생성할 수 있다. 제1 데이터 수신 유닛(RX1)은 클록 데이터 복원 회로(CDR, 도 6 참조)를 포함할 수 있고, 클록 트레이닝 패턴(CLK-T)을 이용하여 특정 주파수 및 위상을 갖는 클록 신호를 생성할 수 있다. 또한, 제1 데이터 수신 유닛(RX1)은 제1 인코디드 데이터(eData1)를 이용하여 클록 신호의 스큐(skew)를 방지하도록 클록 신호의 위상을 지속적으로 보정할 수 있다. 제1 데이터 수신 유닛(RX1)은 생성된 클록 신호를 이용하여 수신된 데이터를 샘플링할 수 있다. 따라서, 클록 라인 없이도 MIPI 프로토콜을 이용하여 통신할 수 있는 송수신기(TSCV)가 제공될 수 있다.
이하에서는, 도 5 및 도 6을 참조하여, 수신기에 관하여 살펴본다.
도 5는 일 실시예에 따른 수신기의 동작을 설명하기 위한 도면이고, 도 6은 일 실시예에 따른 수신기의 구성을 설명하기 위한 도면이다. 이하에서는 도 1 내지 도 4를 함께 참조하여 설명한다.
도 5를 참조하면, 제1 데이터 수신 유닛(RX1)은 수신된 데이터들 중 제1 페이로드(ePayload)를 포함하는 제2 인코디드 데이터(eData2)를 디코더(DEC)로 제공할 수 있다.
디코더(DEC)는 제2 인코디드 데이터(eData2)(즉, 제1 페이로드(ePayload))를 디코딩하여 제2 데이터(Data2)를 생성하고, 생성된 제2 데이터(Data2)를 수신 제어기(RXC)에 제공할 수 있다. 제2 데이터(Data2)는 제2 페이로드(Payload) 및 더미 패턴(Dummy)을 포함할 수 있다. 제2 페이로드(Payload)는 송신 제어기(TXC)에서 제공한 제1 데이터(Data1)의 제3 페이로드와 동일하다.
더미 패턴(Dummy)은 인코더(ENC)에서 제1 페이로드(ePayload)에 내재되도록 미리 인코딩된 것일 수도 있고, 디코더(DEC)에서 부가된 것일 수도 있다. 더미 패턴(Dummy)은 동일한 값이 반복되는 데이터일 수 있다. 예를 들어, 제2 페이로드(Payload)의 마지막 값이 0일 때, 더미 패턴(Dummy)은 1이 반복되는 데이터이고, 제2 페이로드(Payload)의 마지막 값이 1일 때, 더미 패턴(Dummy)은 0이 반복되는 데이터일 수 있다.
도 6을 참조하면, 제1 데이터 수신 유닛(RX1)은 클록 데이터 복원 회로(CDR), 디시리얼라이저(DES; deserializer), 및 데이터 수신 제어기(DRX)를 포함할 수 있다.
클록 데이터 복원 회로(CDR)는 수신된 클록 트레이닝 패턴에 대응하는 클록 신호를 생성할 수 있다. 즉, 클록 데이터 복원 회로(CDR)는 수신된 트레이닝 패턴의 주파수 정보 및 위상 정보를 생성할 수 있다. 예를 들면, 클록 데이터 복원 회로(CDR)는 제1 클록 트레이닝 패턴을 수신하고, 제1 클록 트레이닝 패턴의 제1 주파수 정보 및 제1 위상 정보를 이용하여 제1 클록 신호를 생성할 수 있다.
디시리얼라이저(DES)는 위상 검출기가 출력하는 데이터를 버스 신호로 변환하여 출력할 수 있다. 예를 들면, 디시리얼라이저(DES)는 위상 검출기가 출력하는 데이터를 2:24의 버스 신호로 변환할 수 있다.
데이터 수신 제어기(DRX)는 수신 제어기(RXC)와 수신할 수 있는 아날로그 로직일 수 있다. 데이터 수신 제어기(DRX)는 제1 데이터 수신 유닛(RX1)에 포함될 수 있다. 데이터 수신 제어기(DRX)는 수신 제어기(RXC)와 파이 프로토콜 인터페이스(PPI; PHY protocol interface) 통신을 할 수 있다.
이하, 도 7 내지 도 10을 통해, 송신기(TXD)에서 제1 페이로드(ePayload)에 포함된 트랜지션 보장 데이터 패킷(TGDP, 도 7 참조) 각각이 적어도 하나의 트랜지션을 갖도록 변환 및 전송하고, 수신기(RXD)에서 트랜지션 보장 데이터 패킷(TGDP, 도 7 참조)을 원래 데이터 패킷(ADP, 도 7 참조)으로 복원하는 방법에 대해 설명한다.
도 7은 도 3에 도시된 인코더에 의해 데이터 패킷들 각각이 적어도 하나의 트랜지션을 갖도록 데이터 패킷을 트랜지션 보장 데이터 패킷으로 변환하는 방법을 설명하기 위한 도면이다. 도 8은 도 5에 도시된 디코더에 의해 트랜지션 보장 데이터 패킷을 원래의 데이터 패킷으로 복원하는 방법을 설명하기 위한 도면이다. 도 9는 데이터 패킷의 비트 깊이가 a인 경우, 제1 트랜지션 촉진 데이터 패킷 및 제2 트랜지션 촉진 데이터 패킷을 결정하는 방법을 설명하기 위한 표이다. 도 10은 데이터 패킷들을 트랜지션 보장 데이터 패킷으로 변환하고, 트랜지션 보장 데이터 패킷을 데이터 패킷들로 복원하는 방법을 설명하기 위한 도면이다.
이 때, 도 7 및 도 8에서는 제1 데이터(Data1)에 포함된 한 화소행에 대응되는 데이터 패킷들(ADP)만을 도시하였으나, 제1 데이터(Data1)에는 복수의 화소행들에 대응되는 데이터 패킷들(ADP)을 더 포함할 수 있다. 복수의 화소행들에 대응되는 데이터 패킷들(ADP)을 더 포함하는 경우, 각 화소행에 대응되는 데이터 패킷들(ADP) 전단과 후단에 라인 블랭크 패턴 및 제어 신호 패턴이 포함될 수 있다. 이하, 설명의 편의를 위해, 제1 데이터(Data1)에 포함된 한 화소행에 대응되는 데이터 패킷들(ADP)을 기준으로 데이터의 전송 및 복원 방법을 설명한다.
도 7 및 도 9를 참조하면, 인코더(ENC)는 제1 데이터(Data1)를 인코딩하여 제1 페이로드(즉, 인코디드 페이로드(encoded payload))를 포함하는 제1 인코디드 데이터(eData1)를 생성할 수 있다.
일 실시예에 따른 제1 데이터(Data1)를 전송하는 방법은, 제1 데이터(Data1)를 비트 깊이가 a인 복수의 데이터 패킷들(ADP)로 구분하는 단계, 데이터 패킷들(ADP) 중, 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)을 포함하는, 트랜지션 코드(TCD)를 결정하는 단계, 복수의 데이터 패킷들(ADP)을 트랜지션 코드(TCD)를 이용하여 트랜지션 보장 데이터 패킷들(TGDP)로 변환하는 단계, 및 트랜지션 코드(TCD) 및 트랜지션 보장 데이터 패킷들(TGDP)을 전송하는 단계를 포함할 수 있다.
우선, 인코더(ENC)는, 제1 데이터(Data1)를 비트 깊이가 a인 복수의 데이터 패킷들(ADP)로 구분할 수 있다. 다시 말해, 제1 데이터(Data1)를 비트수가 a인 복수의 데이터 패킷들(ADP)로 구분할 수 있다. 예를 들어, 총 a*n 비트의 제1 데이터(Data1)는, 비트수 a로 구분하는 경우 n개의 데이터 패킷들(ADP0, ADP1, ?? ADP(n-1))을 포함할 수 있다.
데이터 패킷(ADP)의 비트 깊이가 a인 경우, 제1 데이터(Data1)가 표현할 수 있는 데이터 값들은 2a 개일 수 있다. 예를 들어, 데이터 패킷(ADP)의 비트 깊이가 4인 경우, 제1 데이터(Data1)가 표현할 수 있는 데이터 값들은 24 =16개일 수 있다. 즉, 제1 데이터(Data1)는 비트 깊이가 4인 데이터 패킷(ADP) 단위로 데이터 값들을 표현하는 경우, 10진수 기준으로 0부터 15 범위 내에서 선택된 데이터 값들의 나열일 수 있다.
다음, 인코더(ENC)는, 복수의 데이터 패킷들(ADP) 중, 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)을 임의로 결정할 수 있다. 이 때, 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)으로 결정되면 트랜지션 보장 데이터 패킷(TGDP)으로 변환되는 데이터 패킷(ADP)의 그룹(G1, G2)에 포함될 수 없다. 예를 들어, 0(즉, 0000)과 1(즉, 0001)을 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)으로 결정한 경우, 0(즉, 0000)과 1(즉, 0001)은 트랜지션 보장 데이터 패킷(TGDP)으로 변환되는 데이터 패킷들(ADP)의 그룹(G1, G2)에 포함되지 않는다. 또한, 14(즉, 1110)와 15(즉, 1111)를 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)으로 결정한 경우, 14(즉, 1110)와 15(즉, 1111)는 트랜지션 보장 데이터 패킷(TGDP)으로 변환되는 데이터 패킷들(ADP)의 그룹에 포함되지 않는다.
복수의 데이터 패킷들(ADP) 중, 상위 비트([a-1:1])가 동일한 경우라면 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)으로 결정될 수 있으므로, 도 9에 도시된 표에서, 0(즉, 0000)과 1(즉, 0001), 2(즉, 0010)와 3(즉, 0011), 4(즉, 0100)와 5(즉, 0101), 6(즉, 0110)과 7(즉, 0111), 8(즉, 1000)과 9(즉, 1001), 10(즉, 1010)과 11(즉, 1011), 12(즉, 1100)와 13(즉, 1101), 및 14(즉, 1110)와 15(즉, 1111) 각각의 쌍은 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)의 후보가 될 수 있다.
트랜지션 코드(TCD)를 결정하는 단계는, 데이터 패킷(ADP)의 비트 깊이가 a인 경우, 트랜지션 코드(TCD) 하나 당 2a-1-1 개의 데이터 패킷들(ADP)을 포함하도록 데이터 패킷들(ADP)을 그룹화하는 단계를 더 포함할 수 있다.
이는 다시 말해서, 데이터 패킷(ADP)의 비트 깊이가 a인 경우, 제1 데이터(Data1)가 표현할 수 있는 데이터 값들(즉, 2a 개) 중, 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)을 반드시 포함시키기 위한 최소한의 조건으로서, 트랜지션 보장 데이터 패킷(TGDP)으로 변환되는 데이터 패킷들(ADP)에 존재하지 않는 데이터 패킷들(ADP)의 상위 비트([a-1:1])가 모두 다른 최악의 상황이라도, 어느 데이터 패킷(ADP)이 하나 더 존재하지 않으면 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)을 결정할 수 있다.
도 9를 참조하면, 트랜지션 보장 데이터 패킷(TGDP)으로 변환되는 데이터 패킷들(ADP)에 존재하지 않는 데이터 패킷들(ADP)이 1, 2, 5, 7, 9, 10, 13, 및 14인 경우, 상위 비트([3:1])가 동일한 데이터 패킷(ADP)이 존재하지 않는다. 이 때, 7과 상위 비트([3:1])가 011로 동일한 6을 추가로 미포함시키는 경우, 6을 제1 트랜지션 촉진 데이터 패킷(D1)로 결정하고 7을 제2 트랜지션 촉진 데이터 패킷(D2)으로 결정할 수 있다. 즉, 데이터 패킷(ADP)의 비트 깊이가 4인 경우, 트랜지션 보장 데이터 패킷(TGDP)으로 변환되는 데이터 패킷들(ADP)에 포함되는 데이터 패킷들(ADP)의 개수는 7개이고, 미포함되는 데이터 패킷들(ADP)의 개수는 9개이다.
트랜지션 코드(TCD)는 트랜지션 보장 데이터 패킷들(TGDP)과 함께 수신기 (RXD, 도 2 참조)로 전송되므로, 트랜지션 코드(TCD) 자체도 인접하는 두 비트에서 트랜지션이 적어도 하나는 존재할 필요가 있다.
일 실시예에 따르면, 트랜지션 코드(TCD)는 최하위 비트([0])를 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)의 동일한 상위 비트([a-1:1])에 포함된 비트들 중 어느 하나의 비트의 보수로 설정할 수 있다. 예를 들어, 상술한 바와 같이, 6(즉, 0110)과 7(즉, 0111)을 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)으로 결정한 경우, 인코더(ENC)는 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)의 상위 비트([3:1])(즉, 011)에 포함된 비트들 0, 1, 1 중 최상위 비트([3])인 0의 보수에 해당하는 1을 최하위 비트([0])로 설정함으로써, 트랜지션 코드(TCD)를 0111로 결정할 수 있다.
한편, 0(즉, 0000)과 1(즉, 0001)을 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)으로 결정한 경우, 인코더(ENC)는 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)의 상위 비트([3:1])(즉, 000)에 포함된 비트들 0, 0, 0 중 두번째 상위 비트([2])인 0의 보수에 해당하는 1을 최하위 비트([0])로 설정함으로써, 트랜지션 코드(TCD)를 0001로 결정할 수 있다. 이와 같이, 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)의 상위 비트([3:1])가 000에 해당하여 트랜지션이 없더라도, 상위 비트([3:1])에 포함된 비트들 중 어느 하나의 보수를 최하위 비트([0])로 설정함으로써, 데이터 패킷(ADP)에 포함된 인접하는 두 비트에서 트랜지션을 적어도 하나를 갖도록 할 수 있다.
마찬가지로, 14(즉, 1110)와 15(즉, 1111)를 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)으로 결정한 경우, 인코더(ENC)는 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)의 상위 비트([3:1])(즉, 111)에 포함된 비트들 1, 1, 1 중 세번째 상위 비트([1])인 1의 보수에 해당하는 0을 최하위 비트([0])로 설정함으로써, 트랜지션 코드(TCD)를 1110으로 결정할 수 있다. 이와 같이, 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)의 상위 비트([3:1])가 111에 해당하여 트랜지션이 없더라도, 상위 비트([3:1])에 포함된 비트들 중 어느 하나의 보수를 최하위 비트([0])로 설정함으로써, 데이터 패킷(ADP)에 포함된 인접하는 두 비트에서 트랜지션을 적어도 하나를 갖도록 할 수 있다.
다음, 인코더(ENC)는, 그룹화된 복수의 데이터 패킷들(ADP)을 트랜지션 코드(TCD)를 이용하여 트랜지션 보장 데이터 패킷들(TGDP)로 변환할 수 있다. 이 때, 제1 그룹(G1)의 복수의 데이터 패킷들(ADP0 내지 ADP(2a-1-2))은 제1 트랜지션 코드(TCD0)을 이용하여 제1' 그룹(G1')의 복수의 트랜지션 보장 데이터 패킷들(예: TGDP0 내지 TGDP(2a-1-2))로 변환되고, 제2 그룹(G2)의 복수의 데이터 패킷들(ADP(2a-1-1) 내지 ADP(2a-1))은 제2 트랜지션 코드(TCD1)을 이용하여 제2' 그룹(G2')의 복수의 트랜지션 보장 데이터 패킷들(예: TGDP(2a-1-1) 내지 TGDP(2a-1))로 변환될 수 있다. 이와 같이, n개의 데이터 패킷들(ADP)은 각각의 트랜지션 코드(TCD)를 이용하여 그룹(예: G1, G2) 단위로 트랜지션 보장 데이터 패킷들(TGDP)로 변환될 수 있다.
일 실시예에 따르면, 복수의 데이터 패킷들(ADP) 중 트랜지션을 미포함하는 데이터 패킷(ADP)이 존재하는 경우, 트랜지션 코드(TCD)를 이용하여 트랜지션을 포함하는 트랜지션 보장 데이터 패킷(TGDP)으로 변환할 수 있다. 트랜지션을 미포함하는 데이터 패킷(ADP)의 모든 비트가 0인 경우에는 제1 트랜지션 촉진 데이터 패킷(D1)으로 변환하고, 트랜지션이 없는 데이터 패킷(ADP)의 모든 비트가 1인 경우에는 제2 트랜지션 촉진 데이터 패킷(D2)으로 변환할 수 있다. 한편, 복수의 데이터 패킷들(ADP) 중 트랜지션을 포함하는 데이터 패킷(ADP)은, 동일한 값을 갖는 트랜지션 보장 데이터 패킷(TGDP)으로 변환할 수 있다.
도 9 및 도 10을 참조하면, 제1 트랜지션 촉진 데이터 패킷(D1)은 6(즉, 0110)이고, 제2 트랜지션 촉진 데이터 패킷(D2)은 7(즉, 0111)인 것을 가정한다. 제1 데이터 패킷(ADP0)은 모든 비트가 0이므로, 제1 데이터 패킷(ADP0)을 제1 트랜지션 촉진 데이터 패킷(D1)으로 변환한다. 다시 말해, 6(b0110)을 제1 트랜지션 보장 데이터 패킷(TGDP0)으로 결정한다. 이때, 모든 비트가 0인 제1 데이터 패킷(ADP0)은, 블랙 계조를 표현하는 데이터에 대응될 수 있다. 제1 트랜지션 촉진 데이터 패킷(D1)의 최하위 비트([0])는 0일 수 있다.
제2 데이터 패킷(ADP1), 제3 데이터 패킷(ADP2), 제4 데이터 패킷(ADP3), 제5 데이터 패킷(ADP4), 및 제6 데이터 패킷(ADP5) 모두는 인접하는 두 비트에서 적어도 하나의 트랜지션을 포함하므로 동일한 값을 갖는 제2 트랜지션 보장 데이터 패킷(TGDP1), 제3 트랜지션 보장 데이터 패킷(TGDP2), 제4 트랜지션 보장 데이터 패킷(TGDP3), 제5 트랜지션 보장 데이터 패킷(TGDP4), 및 제6 트랜지션 보장 데이터 패킷(TGDP5)으로 변환한다.
제7 데이터 패킷(ADP6)은 모든 비트가 1이므로, 제7 데이터 패킷(ADP6)을 제2 트랜지션 촉진 데이터 패킷(D2)으로 변환한다. 다시 말해, 7(b0111)을 제7 트랜지션 보장 데이터 패킷(TGDP6)으로 결정한다. 이때, 모든 비트가 1인 제7 데이터 패킷(ADP6)은, 화이트 계조를 표현하는 데이터에 대응될 수 있다. 제2 트랜지션 촉진 데이터 패킷(D2)의 최하위 비트([0])는 1일 수 있다.
이로 인해, 트랜지션 보장 데이터 패킷(TGDP) 모두는 인접하는 두 비트에서 적어도 하나의 트랜지션을 포함할 수 있다.
도 7 내지 도 9를 참조하면, 디코더(DEC)는 제2 인코디드 데이터(eData2)를 디코딩하여 제1 데이터(Data1)와 동일한 페이로드를 포함하는 제2 데이터(Data2)를 생성할 수 있다. 제2 인코디드 데이터(eData2)는 제1 인코디드 데이터(eData1)와 동일한 제1 페이로드를 포함할 수 있다.
일 실시예에 따른 제2 데이터(Data2)를 복원하는 방법은, 트랜지션 코드(TCD) 및 트랜지션 보장 데이터 패킷들(TGDP)을 수신하는 단계, 및 트랜지션 보장 데이터 패킷들(TGDP)을 트랜지션 코드(TCD)를 이용하여 데이터 패킷들(ADP)로 복원하는 단계를 포함할 수 있다. 이 때, 복수의 데이터 패킷들(ADP)은 비트 깊이가 a이고, 트랜지션 코드(TCD)는, 데이터 패킷들(ADP) 중, 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷(D1) 및 제2 트랜지션 촉진 데이터 패킷(D2)을 포함할 수 있다.
우선, 디코더(DEC)는 트랜지션 코드(TCD) 및 트랜지션 보장 데이터들(TGDP)을 송신기(TXD, 도 1 참조)부터 수신할 수 있다. 트랜지션 코드(TCD) 및 트랜지션 보장 데이터들(TGDP)을 그룹(예: G1', G2') 단위로 수신하되, 그룹(예: G1', G2')은 트랜지션 코드(예: TCD0) 하나 당 2a-1-1 개의 트랜지션 보장 데이터들(예: TGDP0 내지 TGDP(2a-1-1))을 포함할 수 있다.
다음, 디코더(DEC)는 트랜지션 보장 데이터들(TGDP)을 트랜지션 코드(TCD)와 비교하여, 트랜지션 보장 데이터(TGDP)의 상위 비트([a-1:1])가 트랜지션 코드(TCD)의 상위 비트([a-1:1])와 동일하고, 트랜지션 보장 데이터(TGDP)의 최하위 비트([0])가 0인 경우, 모든 비트가 0인 데이터 패킷(AGP)으로 변환하고, 트랜지션 보장 데이터(TGDP)의 상위 비트([a-1:1])가 트랜지션 코드(TCD)의 상위 비트([a-1:1])와 동일하고, 트랜지션 보장 데이터(TGDP)의 최하위 비트([0])가 1인 경우, 모든 비트가 1인 데이터 패킷으로 변환할 수 있다. 한편, 트랜지션 보장 데이터(TGDP)의 상위 비트([a-1:1])가 트랜지션 코드(TCD)의 상위 비트([a-1:1])와 비동일한 경우, 트랜지션 보장 데이터(TGDP)와 동일한 값을 갖는 데이터 패킷(AGP)으로 변환할 수 있다.
도 9 및 도 10을 참조하면, 제1 트랜지션 보장 데이터 패킷(TGDP0)의 상위 비트([3:1])는 011이고, 제1 트랜지션 코드(TCD0)의 상위 비트([3:1])도 011이며, 제1 트랜지션 보장 데이터 패킷(TGDP0)의 최하위 비트([0])는 0이므로, 모든 비트가 0인 제1 데이터 패킷(AGP0)으로 변환한다. 이때, 모든 비트가 0인 제1 데이터 패킷(ADP0)은, 블랙 계조를 표현하는 데이터에 대응될 수 있다.
제2 트랜지션 보장 데이터 패킷(TGDP1), 제3 트랜지션 보장 데이터 패킷(TGDP2), 제4 트랜지션 보장 데이터 패킷(TGDP3), 제5 트랜지션 보장 데이터 패킷(TGDP4), 및 제6 트랜지션 보장 데이터 패킷(TGDP5) 각각의 상위 비트([3:1])는 001, 010, 100, 101, 및 110이므로, 제1 트랜지션 코드(TCD0)의 상위 비트([3:1])인 011과 비동일하므로, 제2 트랜지션 보장 데이터 패킷(TGDP1), 제3 트랜지션 보장 데이터 패킷(TGDP2), 제4 트랜지션 보장 데이터 패킷(TGDP3), 제5 트랜지션 보장 데이터 패킷(TGDP4), 및 제6 트랜지션 보장 데이터 패킷(TGDP5) 각각과 동일한 값을 갖는 제2 데이터 패킷(ADP1), 제3 데이터 패킷(ADP2), 제4 데이터 패킷(ADP3), 제5 데이터 패킷(ADP4), 및 제6 데이터 패킷(ADP5)으로 변환한다.
제7 트랜지션 보장 데이터 패킷(TGDP6)의 상위 비트([3:1])는 011이고, 트랜지션 코드(예: TCD0)의 상위 비트([3:1])도 011이며, 제7 트랜지션 보장 데이터 패킷(TGDP6)의 최하위 비트([0])는 1이므로, 모든 비트가 1인 제7 데이터 패킷(AGP6)으로 변환한다. 이때, 모든 비트가 1인 제7 데이터 패킷(ADP6)은, 화이트 계조를 표현하는 데이터에 대응될 수 있다.
이와 같이, 본원의 실시예에 따른 데이터의 송신 및 복원 방법에 따르면 복잡한 논리 연산 대신, 단순한 알고리즘을 통해 전송되는 데이터의 트랜지션을 보장할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
dp1: 제1 라인
dn1: 제2 라인
mode1: 제1 모드
mode2: 제2 모드
vr1: 제1 전압 범위
vr2: 제2 전압 범위
CLK-T: 클록 트레이닝 패턴
ePayload: 제1 페이로드
ADP: 데이터 패킷
TCD: 트랜지션 코드
D1, D2: 제1 및 제2 트랜지션 촉진 데이터 패킷들
TGDP: 트랜지션 보장 데이터 패킷

Claims (16)

  1. 클록 임베디드 방식으로 데이터를 전송하는 방법에 있어서,
    상기 데이터를 전송하는 방법은,
    상기 데이터를 비트수가 a인 복수의 데이터 패킷들로 구분하는 단계;
    상기 데이터 패킷들 중, 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷 및 제2 트랜지션 촉진 데이터 패킷 정보를 포함하는, 트랜지션 코드를 결정하는 단계;
    상기 복수의 데이터 패킷들을 상기 트랜지션 코드를 이용하여 트랜지션 보장 데이터 패킷들로 변환하는 단계; 및
    상기 트랜지션 코드 및 상기 트랜지션 보장 데이터 패킷들을 전송하는 단계;를 포함하는 데이터 전송 방법.
  2. 제1 항에 있어서,
    상기 비트수가 a인 경우, 상기 데이터가 표현할 수 있는 데이터 값들은 2a 개인 데이터 전송 방법.
  3. 제1 항에 있어서,
    상기 트랜지션 코드를 결정하는 단계는,
    상기 트랜지션 코드 하나 당 2a-1-1 개의 상기 데이터 패킷들을 포함하도록 상기 데이터 패킷들을 그룹화하는 단계를 더 포함하는 데이터 전송 방법.
  4. 제3 항에 있어서,
    상기 제1 트랜지션 촉진 데이터 패킷 및 상기 제2 트랜지션 촉진 데이터 패킷은 상기 데이터 패킷의 그룹에 미포함되는 데이터 전송 방법.
  5. 제1 항에 있어서,
    상기 트랜지션 코드는, 최하위 비트([0])를 상기 상위 비트([a-1:1])에 포함된 비트들 중 어느 하나의 비트의 보수로 설정되는 데이터 전송 방법.
  6. 제1 항에 있어서,
    상기 트랜지션 보장 데이터 패킷들로 변환하는 단계는,
    상기 복수의 데이터 패킷들 중 트랜지션을 미포함하는 데이터 패킷이 존재하는 경우, 상기 트랜지션을 미포함하는 데이터 패킷의 모든 비트가 0인 경우에는 상기 제1 트랜지션 촉진 데이터 패킷으로 변환하고, 상기 트랜지션이 없는 데이터 패킷의 모든 비트가 1인 경우에는 상기 제2 트랜지션 촉진 데이터 패킷으로 변환하는 데이터 전송 방법.
  7. 제6 항에 있어서,
    상기 모든 비트가 0인 데이터 패킷은, 블랙 계조를 표현하는 데이터에 대응되고, 상기 모든 비트가 1인 데이터 패킷은, 화이트 계조를 표현하는 데이터에 대응되는 데이터 전송 방법.
  8. 제6 항에 있어서,
    상기 제1 트랜지션 촉진 데이터 패킷의 최하위 비트([0])는 0이고, 상기 제2 트랜지션 촉진 데이터 패킷의 최하위 비트([0])는 1인 데이터 전송 방법.
  9. 제6 항에 있어서,
    상기 트랜지션 보장 데이터 패킷들로 변환하는 단계는,
    상기 복수의 데이터 패킷들 중 트랜지션을 포함하는 데이터 패킷은, 동일한 값을 갖는 트랜지션 보장 데이터 패킷으로 변환하는 데이터 전송 방법.
  10. 클록 임베디드 방식으로 전송된 데이터를 복원하는 방법에 있어서,
    트랜지션 보장 데이터들을 데이터 패킷들로 복원하는 방법은,
    트랜지션 코드 및 상기 트랜지션 보장 데이터 패킷들을 수신하는 단계; 및
    상기 트랜지션 보장 데이터 패킷들을 상기 트랜지션 코드를 이용하여 상기 데이터 패킷들로 복원하는 단계;를 포함하되,
    상기 복수의 데이터 패킷들은 비트수가 a이고,
    상기 트랜지션 코드는, 상기 데이터 패킷들 중, 상위 비트([a-1:1])가 동일한 제1 트랜지션 촉진 데이터 패킷 및 제2 트랜지션 촉진 데이터 패킷을 포함하는 데이터 복원 방법.
  11. 제10 항에 있어서,
    상기 트랜지션 코드는, 최하위 비트([0])를 상기 상위 비트([a-1:1])에 포함된 비트들 중 어느 하나의 비트의 보수로 설정되는 데이터 복원 방법.
  12. 제10 항에 있어서,
    상기 데이터 패킷들로 복원하는 단계는,
    상기 트랜지션 보장 데이터들을 상기 트랜지션 코드와 비교하여,
    상기 트랜지션 보장 데이터의 상위 비트([a-1:1])가 상기 트랜지션 코드의 상위 비트([a-1:1])와 동일하고, 상기 트랜지션 보장 데이터의 최하위 비트([0])가 0인 경우, 모든 비트가 0인 데이터 패킷으로 변환하고,
    상기 트랜지션 보장 데이터의 상위 비트([a-1:1])가 상기 트랜지션 코드의 상위 비트([a-1:1])와 동일하고, 상기 트랜지션 보장 데이터의 최하위 비트([0])가 1인 경우, 모든 비트가 1인 데이터 패킷으로 변환하는 데이터 복원 방법.
  13. 제12 항에 있어서,
    상기 모든 비트가 0인 데이터 패킷은, 블랙 계조를 표현하는 데이터에 대응되고, 상기 모든 비트가 1인 데이터 패킷은, 화이트 계조를 표현하는 데이터에 대응되는 데이터 복원 방법.
  14. 제12 항에 있어서,
    상기 데이터 패킷들로 복원하는 단계는,
    상기 트랜지션 보장 데이터의 상위 비트([a-1:1])가 상기 트랜지션 코드의 상위 비트([a-1:1])와 비동일한 경우, 상기 트랜지션 보장 데이터와 동일한 값을 갖는 데이터 패킷으로 변환하는 데이터 복원 방법.
  15. 제10 항에 있어서,
    상기 비트수가 a인 경우, 상기 데이터가 표현할 수 있는 데이터 값들은 2a 개인 데이터 복원 방법.
  16. 제15 항에 있어서,
    상기 트랜지션 코드 및 상기 트랜지션 보장 데이터들을 수신하는 단계는,
    상기 트랜지션 코드 및 상기 트랜지션 보장 데이터들을 그룹 단위로 수신하되, 상기 그룹은 상기 트랜지션 코드 하나 당 2a-1-1 개의 상기 트랜지션 보장 데이터들을 포함하는 데이터 복원 방법.

KR1020210126567A 2021-09-24 2021-09-24 데이터 전송 방법 및 데이터 복원 방법 KR20230044078A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210126567A KR20230044078A (ko) 2021-09-24 2021-09-24 데이터 전송 방법 및 데이터 복원 방법
US17/863,791 US20230098067A1 (en) 2021-09-24 2022-07-13 Data transmission and recovery with algorithmic transition codes
CN202211160057.9A CN115865265A (zh) 2021-09-24 2022-09-22 使用算法转换码的数据发送方法和数据恢复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210126567A KR20230044078A (ko) 2021-09-24 2021-09-24 데이터 전송 방법 및 데이터 복원 방법

Publications (1)

Publication Number Publication Date
KR20230044078A true KR20230044078A (ko) 2023-04-03

Family

ID=85661086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210126567A KR20230044078A (ko) 2021-09-24 2021-09-24 데이터 전송 방법 및 데이터 복원 방법

Country Status (3)

Country Link
US (1) US20230098067A1 (ko)
KR (1) KR20230044078A (ko)
CN (1) CN115865265A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9838571B2 (en) * 2015-04-10 2017-12-05 Gvbb Holdings S.A.R.L. Precision timing for broadcast network
JP7280587B2 (ja) * 2018-10-24 2023-05-24 ザインエレクトロニクス株式会社 受信装置および送受信システム

Also Published As

Publication number Publication date
US20230098067A1 (en) 2023-03-30
CN115865265A (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
EP3826248B1 (en) N-phase polarity output pin mode multiplexer
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信***及其通信方法
US6897793B1 (en) Method and apparatus for run length limited TMDS-like encoding of data
KR20180073578A (ko) Mipi csi-2 c-phy 에 대한 의사-무작위 2진 시퀀스 시드들을 교번시키기
US10609741B2 (en) Multi-gigabit wireless tunneling system
US20100153614A1 (en) Information transmission system, information sending device and information receiving device
EP3117527B1 (en) Method for using error correction codes with n factorial or cci extension
JP5382117B2 (ja) データ転送方法、コード変換回路及び装置
JP2003264598A (ja) 無線通信において可変長コードを用いてエンコード化及びデコード化をする方法
KR20230044078A (ko) 데이터 전송 방법 및 데이터 복원 방법
EP4105774A1 (en) Transceiver, driving method thereof, and display system including the transceiver
CN109688440B (zh) 基于fpga的视频信号传输方法、存储介质及智能电视
EP4109233A1 (en) Transceiver device and method of driving the same
CN216119513U (zh) 发光二极管驱动器以及发光二极管驱动设备
WO2010146714A1 (ja) データ転送方法、コード変換回路及び装置
KR102520096B1 (ko) 인코딩된 멀티-레인 n-팩토리얼 및 다른 멀티-와이어 통신 시스템들
KR20230059952A (ko) 데이터 전송 방법
CN109831192B (zh) 用于传送器、接收器的物理层电路及其方法、及通讯***
EP4254396A1 (en) Transceiver device, display system including the same, and method of driving transceiver device
EP4187528A1 (en) Transceiver
KR100574359B1 (ko) 직렬데이터의 송수신 장치 및 그 방법
KR20230113434A (ko) 송수신기, 이의 구동 방법, 및 표시 장치
Gupta et al. Analysis of Universal Asynchronous Receiver-Transmitter (UART)