JP2018081993A - デバイス形成方法 - Google Patents
デバイス形成方法 Download PDFInfo
- Publication number
- JP2018081993A JP2018081993A JP2016222249A JP2016222249A JP2018081993A JP 2018081993 A JP2018081993 A JP 2018081993A JP 2016222249 A JP2016222249 A JP 2016222249A JP 2016222249 A JP2016222249 A JP 2016222249A JP 2018081993 A JP2018081993 A JP 2018081993A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- ppma
- oxygen concentration
- oxygen
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 82
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 238
- 239000001301 oxygen Substances 0.000 claims abstract description 238
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 232
- 238000009792 diffusion process Methods 0.000 claims abstract description 199
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 239000013078 crystal Substances 0.000 claims abstract description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 88
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- 239000010703 silicon Substances 0.000 claims abstract description 88
- 239000002019 doping agent Substances 0.000 claims abstract description 71
- 230000003213 activating effect Effects 0.000 claims abstract description 14
- 238000005224 laser annealing Methods 0.000 claims description 49
- 238000005468 ion implantation Methods 0.000 claims description 44
- 150000002500 ions Chemical class 0.000 claims description 21
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 abstract description 20
- 235000012431 wafers Nutrition 0.000 description 31
- 238000010438 heat treatment Methods 0.000 description 28
- 230000007547 defect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 9
- -1 oxygen ion Chemical class 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
Abstract
【解決手段】 シリコン単結晶基板にドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、前記シリコン単結晶基板として前記拡散層形成領域の酸素濃度が5ppma未満のものを用いる場合に、レーザアニールにより拡散層を活性化する前に前記拡散層形成領域の酸素濃度を5ppma以上に制御する工程を行うことを特徴とするデバイス形成方法。
【選択図】 図1
Description
拡散層形成領域の酸素濃度が5ppma未満のシリコン単結晶基板として、上記の基板を好適に用いることができる。
このような方法を用いれば、表面側および裏面側の拡散層形成領域でのみ酸素濃度を5ppma以上に制御することができる。
酸素雰囲気での熱処理時間は、拡散層を形成する深さにより変えることができる。RTA(Rapid Thermal Anneal)で処理する場合には、0.1秒以上とすることが望ましい。FA(Furnace Anneal)で処理する場合には1分以上とすることが望ましい。
このような方法を用いれば、基板面内の所定の領域の拡散層形成領域でのみ酸素濃度を5ppma以上に制御することができる。
イオン注入のエネルギーは拡散層形成領域の形成深さによって変えればよく、特に限定されない。例えば酸素イオンを用いる場合には0.5keV〜3MeVとすることができるし、酸素を含むクラスターイオンを用いる場合には3〜100keV/clusterとすることができる。
イオン注入のドーズ量はエネルギーにより変化するが、1×1011atoms/cm2以上とすることで、5ppma以上の酸素を導入することができる。また、イオン注入のドーズ量を2×1014atoms/cm2以下とすることで、イオン注入に要する時間が長くなりすぎることがないため、効率的である。
このようなドーズ量であれば、拡散層形成領域とその直下の領域との間に確実にpn接合を形成することができる。
このように波長308nmのエキシマレーザを用いれば、光の侵入長が10nmであるため、レーザ照射部を選択的に加熱することができる。
シリコン単結晶を溶解させなくてもドーパントは活性化するが、シリコン単結晶を溶解させることでドーパントが置換位置に入り易くなり、活性化度合いをより効果的に高めることができる。
このような照射時間であれば、照射時間が短いため、レーザ照射部を選択的に加熱することができる。
このような方法を用いれば、エピタキシャル層に容易に酸素を導入することができる。
また、エピタキシャル成長後に研磨を行ってもよい。これにより、基板から酸素が拡散して5ppma以上になった領域をエピタキシャル層の表面側にして拡散層形成領域を5ppma以上にすることができる。
このような方法を用いれば、エピタキシャル層形成後であって後述するレーザアニールの前の任意のタイミングでエピタキシャル層に酸素を導入することができる。
ここで、熱処理時間を短くするために、熱処理温度を1000℃以上とすることが望ましい。また、熱処理時間は30秒よりも長くすることが望ましい。
前述と同様に、シリコン単結晶基板から酸素を外方拡散させた後に、研磨を行ってもよい。
このような方法を用いれば、表面側の拡散層形成領域でのみ酸素濃度を5ppma以上に制御することができる。
ここで酸素雰囲気での熱処理の温度は、1100℃以上とすることが望ましい。このような熱処理温度にすれば、酸素の固溶度は5ppma以上となり、拡散層形成領域の酸素濃度を5ppma以上に制御することができる。拡散層形成領域でのシリコンの温度が融点以上であっても、シリコン単結晶基板の保持部を融点以下に保持することで拡散層形成領域の酸素濃度を5ppma以上になるように酸素を導入してもよい。
酸素雰囲気での熱処理時間は、拡散層を形成する深さにより変えることができる。RTA(Rapid Thermal Anneal)で処理する場合には、0.1秒以上とすることが望ましい。FA(Furnace Anneal)で処理する場合には1分以上とすることが望ましい。
イオン注入のエネルギーは拡散層形成領域の形成深さによって変えればよく、特に限定されない。例えば酸素の場合には0.5keV〜3MeVとすることができるし、クラスターイオンを用いる場合には3〜100keV/clusterとすることができる。
イオン注入のドーズ量はエネルギーにより変化するが、1×1011atoms/cm2以上とすることで、5ppma以上の酸素を導入することができる。また、イオン注入のドーズ量を2×1014atoms/cm2以下とすることで、イオン注入に要する時間が長くなりすぎることがないため、効率的である。
このようなドーズ量であれば、拡散層形成領域とその直下の領域との間に確実にpn接合を形成することができる。
このように波長308nmのエキシマレーザを用いれば、光の侵入長が10nmであるため、レーザ照射部を選択的に加熱することができる。
シリコン単結晶を溶解させなくてもドーパントは活性化するが、シリコン単結晶を溶解させることでドーパントが置換位置に入り易くなり、活性化度合いをより効果的に高めることができる。
このような照射時間であれば、照射時間が短いため、レーザ照射部を選択的に加熱することができる。
酸素雰囲気での熱処理時間は、拡散層を形成する深さにより変えることができる。RTA(Rapid Thermal Anneal)で処理する場合には、0.1秒以上とすることが望ましい。FA(Furnace Anneal)で処理する場合には1分以上とすることが望ましい。
このような方法を用いれば、基板面内の所定の領域の拡散層形成領域でのみ酸素濃度を5ppma以上に制御することができる。
イオン注入のエネルギーは拡散層形成領域の形成深さによって変えればよく、特に限定されない。例えば酸素イオンを用いる場合には0.5keV〜3MeVとすることができるし、酸素を含むクラスターイオンを用いる場合には3〜100keV/clusterとすることができる。
イオン注入のドーズ量はエネルギーにより変化するが、1×1011atoms/cm2以上とすることで、5ppma以上の酸素を導入することができる。また、イオン注入のドーズ量を2×1014atoms/cm2以下とすることで、イオン注入に要する時間が長くなりすぎることがないため、効率的である。
このようなドーズ量であれば、拡散層形成領域とその直下の領域との間に確実にpn接合を形成することができる。
このように波長308nmのエキシマレーザを用いれば、光の侵入長が10nmであるため、レーザ照射部を選択的に加熱することができる。
シリコン単結晶を溶解させなくてもドーパントは活性化するが、シリコン単結晶を溶解させることでドーパントが置換位置に入り易くなり、活性化度合いをより効果的に高めることができる。
このような照射時間であれば、照射時間が短いため、レーザ照射部を選択的に加熱することができる。
酸素濃度の低いエピタキシャルウェーハ(シリコン単結晶基板上にエピタキシャル層を形成したもの、エピタキシャル層の酸素濃度:0.05ppma(JEIDA)未満、エピタキシャル層厚:3μm)(実験例1)と酸素濃度の高いシリコン単結晶基板(酸素濃度:13ppma(JEIDA))(実験例2)を準備した。
導電型 :p型
抵抗率 :8〜20Ω・cm
直径 :300mm
結晶軸方位 :<100>
酸素濃度を2〜13ppma(JEIDA)で振ったシリコン単結晶基板を準備した。
シリコン単結晶基板の導電型、抵抗率、直径、結晶方位軸は、以下の通りである。
導電型 :p型
抵抗率 :8〜20Ω・cm
直径 :300mm
結晶軸方位 :<100>
エピタキシャルウェーハ(シリコン単結晶基板上にエピタキシャル層を形成したもの、エピタキシャル層の酸素濃度:0.1ppma(JEIDA)未満、エピタキシャル層厚:3μm)を準備した。
シリコン単結晶基板の導電型、抵抗率、直径、結晶方位軸は、以下の通りである。
導電型 :p型
基板抵抗率 :0.008〜0.015Ω・cm
エピタキシャル層抵抗率 :1〜2Ω・cm
直径 :300mm
結晶軸方位 :<100>
次に、拡散層のドーパントを電気的に活性化させるために、レーザアニールを行った。レーザの波長は308nmとし、レーザのパルス幅は150nsとし、レーザのエネルギーは2.5J/cm2とした。レーザ照射は室温の空気雰囲気中で行った。このときの拡散層の厚さは200nm以下であった。
導電型 :p型
抵抗率 :8〜20Ω・cm
直径 :300mm
結晶軸方位 :<100>
酸素濃度を2〜13ppma(JEIDA)で振ったシリコン単結晶基板を準備した。
シリコン単結晶基板の導電型、抵抗率、直径、結晶軸方位は、以下の通りである。
導電型 :p型
抵抗率 :8〜20Ω・cm
直径 :300mm
結晶軸方位 :<100>
エピタキシャルウェーハ(シリコン単結晶基板上にエピタキシャル層を形成したもの、エピタキシャル層の酸素濃度:0.1ppma(JEIDA)未満、エピタキシャル層厚:3μm)を準備した。
シリコン単結晶基板の導電型、抵抗率、直径、結晶軸方位は、以下の通りである。
導電型 :p型
基板抵抗率 :0.008〜0.015Ω・cm
エピタキシャル層抵抗率 :1〜2Ω・cm
直径 :300mm
結晶軸方位 :<100>
Claims (18)
- シリコン単結晶基板にドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、
前記シリコン単結晶基板として前記拡散層形成領域の酸素濃度が5ppma未満のものを用いる場合に、レーザアニールにより拡散層を活性化する前に前記拡散層形成領域の酸素濃度を5ppma以上に制御する工程を行うことを特徴とするデバイス形成方法。 - 前記シリコン単結晶基板として、FZシリコン単結晶基板、MCZシリコン単結晶基板、IG処理が施され表面領域にDZ層が形成されているCZシリコン単結晶基板のいずれかを用いることを特徴とする請求項1に記載のデバイス形成方法。
- 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、前記シリコン単結晶基板を酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることを特徴とする請求項1又は請求項2に記載のデバイス形成方法。
- 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、前記シリコン単結晶基板に酸素を含むイオンを注入することにより、前記拡散層形成領域の酸素濃度を5ppma以上とすることを特徴とする請求項1又は請求項2に記載のデバイス形成方法。
- シリコン単結晶基板にエピタキシャル層を形成したエピタキシャルウェーハにドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、
レーザアニールにより拡散層を活性化する前に前記拡散層形成領域の酸素濃度を5ppma以上に制御する工程を行うことを特徴とするデバイス形成方法。 - 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、酸素濃度が5ppma以上のシリコン単結晶基板を用い、エピタキシャル層形成工程において、該シリコン単結晶基板から前記拡散層形成領域に酸素を外方拡散させることを特徴とする請求項5に記載のデバイス形成方法。
- 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、酸素濃度が5ppma以上のシリコン単結晶基板を用い、エピタキシャル層形成後に、前記エピタキシャルウェーハを非酸化性雰囲気で熱処理することにより、該シリコン単結晶基板から前記拡散層形成領域に酸素を外方拡散させることを特徴とする請求項5に記載のデバイス形成方法。
- 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、エピタキシャル層形成後に、前記エピタキシャルウェーハを酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることを特徴とする請求項5に記載のデバイス形成方法。
- 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、エピタキシャル層形成後に、前記エピタキシャルウェーハのエピタキシャル層に酸素を含むイオンを注入することを特徴とする請求項5に記載のデバイス形成方法。
- 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、エピタキシャル層形成工程において、前記エピタキシャル層に酸素をドープすることを特徴とする請求項5に記載のデバイス形成方法。
- SOI基板にドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、
前記SOI基板として酸素濃度が5ppma未満のSOI層を有するものを用いる場合に、レーザアニールにより拡散層を活性化する前に前記拡散層形成領域の酸素濃度を5ppma以上に制御する工程を行うことを特徴とするデバイス形成方法。 - 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、前記SOI基板を酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることを特徴とする請求項11に記載のデバイス形成方法。
- 前記拡散層形成領域の酸素濃度を5ppma以上に制御する方法として、前記SOI基板のSOI層に酸素を含むイオンを注入することを特徴とする請求項11に記載のデバイス形成方法。
- 前記ドーパントはボロン、アルミニウム、ガリウム、リン、砒素、アンチモンのいずれか一つの元素を含むことを特徴とする請求項1から請求項13のいずれか1項に記載のデバイス形成方法。
- 前記ドーパントのイオン注入は、ドーズ量を1×1012atoms/cm2以上とすることを特徴とする請求項1から請求項14のいずれか1項に記載のデバイス形成方法。
- 前記レーザアニールは、波長308nmのエキシマレーザを用いることを特徴とする請求項1から請求項15のいずれか1項に記載のデバイス形成方法。
- 前記レーザアニールは、レーザのエネルギーをシリコン単結晶を溶解するエネルギーよりも大きくして行うことを特徴とする請求項1から請求項16のいずれか1項に記載のデバイス形成方法。
- 前記レーザアニールは、レーザの照射時間を10〜1000nsecとすることを特徴とする請求項1から請求項17のいずれか1項に記載のデバイス形成方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222249A JP6579086B2 (ja) | 2016-11-15 | 2016-11-15 | デバイス形成方法 |
KR1020197012451A KR102392885B1 (ko) | 2016-11-15 | 2017-09-15 | 디바이스 형성 방법 |
DE112017005251.3T DE112017005251T5 (de) | 2016-11-15 | 2017-09-15 | Bauelementbildungsverfahren |
US16/349,306 US10748772B2 (en) | 2016-11-15 | 2017-09-15 | Device forming method |
CN201780062555.0A CN109891553B (zh) | 2016-11-15 | 2017-09-15 | 装置形成方法 |
PCT/JP2017/033536 WO2018092401A1 (ja) | 2016-11-15 | 2017-09-15 | デバイス形成方法 |
TW106132395A TWI733905B (zh) | 2016-11-15 | 2017-09-21 | 裝置形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222249A JP6579086B2 (ja) | 2016-11-15 | 2016-11-15 | デバイス形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018081993A true JP2018081993A (ja) | 2018-05-24 |
JP6579086B2 JP6579086B2 (ja) | 2019-09-25 |
Family
ID=62145467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016222249A Active JP6579086B2 (ja) | 2016-11-15 | 2016-11-15 | デバイス形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10748772B2 (ja) |
JP (1) | JP6579086B2 (ja) |
KR (1) | KR102392885B1 (ja) |
CN (1) | CN109891553B (ja) |
DE (1) | DE112017005251T5 (ja) |
TW (1) | TWI733905B (ja) |
WO (1) | WO2018092401A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11461393B1 (en) | 2019-12-09 | 2022-10-04 | Amazon Technologies, Inc. | Automated identification and mapping of objects in video content |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5817674A (ja) * | 1981-07-24 | 1983-02-01 | Seiko Epson Corp | Mos型半導体装置 |
JP3384439B2 (ja) | 1997-08-20 | 2003-03-10 | 日本電気株式会社 | 半導体装置の製造方法 |
US6087247A (en) * | 1998-01-29 | 2000-07-11 | Varian Semiconductor Equipment Associates, Inc. | Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing |
JP3221484B2 (ja) | 1998-03-04 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4531175B2 (ja) * | 1998-12-03 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2001147446A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 液晶表示装置とその製造方法 |
JP4618842B2 (ja) * | 2000-03-27 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4558140B2 (ja) * | 2000-05-02 | 2010-10-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4064075B2 (ja) * | 2000-06-07 | 2008-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4562868B2 (ja) * | 2000-06-28 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4439789B2 (ja) * | 2001-04-20 | 2010-03-24 | 株式会社半導体エネルギー研究所 | レーザ照射装置、並びに半導体装置の作製方法 |
JP4401667B2 (ja) * | 2003-03-26 | 2010-01-20 | 株式会社 液晶先端技術開発センター | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 |
US20040235281A1 (en) | 2003-04-25 | 2004-11-25 | Downey Daniel F. | Apparatus and methods for junction formation using optical illumination |
WO2007015388A1 (ja) | 2005-08-03 | 2007-02-08 | Phoeton Corp. | 半導体装置の製造方法および半導体装置の製造装置 |
US20090004426A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
JP5252867B2 (ja) * | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
JP5343371B2 (ja) * | 2008-03-05 | 2013-11-13 | 株式会社Sumco | シリコン基板とその製造方法 |
SG162675A1 (en) * | 2008-12-15 | 2010-07-29 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
JP2010171057A (ja) | 2009-01-20 | 2010-08-05 | Denso Corp | 半導体装置およびその製造方法 |
JP2012059849A (ja) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
WO2013100155A1 (ja) * | 2011-12-28 | 2013-07-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US8889534B1 (en) * | 2013-05-29 | 2014-11-18 | Tokyo Electron Limited | Solid state source introduction of dopants and additives for a plasma doping process |
EP3082168A4 (en) * | 2013-12-10 | 2017-07-19 | ULVAC, Inc. | Insulated gate bipolar transistor and production method therefor |
US9312135B2 (en) * | 2014-03-19 | 2016-04-12 | Infineon Technologies Ag | Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects |
DE102014114683B4 (de) * | 2014-10-09 | 2016-08-04 | Infineon Technologies Ag | Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff |
JP6338512B2 (ja) | 2014-11-17 | 2018-06-06 | 住友重機械工業株式会社 | 半導体装置の製造方法及びレーザアニール装置 |
DE102015107085A1 (de) * | 2015-05-06 | 2016-11-10 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung |
CN107104144B (zh) * | 2016-02-22 | 2019-12-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
KR102626492B1 (ko) * | 2016-11-14 | 2024-01-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 고광전변환효율 태양전지의 제조 방법 및 고광전변환효율 태양전지 |
-
2016
- 2016-11-15 JP JP2016222249A patent/JP6579086B2/ja active Active
-
2017
- 2017-09-15 DE DE112017005251.3T patent/DE112017005251T5/de active Pending
- 2017-09-15 WO PCT/JP2017/033536 patent/WO2018092401A1/ja active Application Filing
- 2017-09-15 US US16/349,306 patent/US10748772B2/en active Active
- 2017-09-15 CN CN201780062555.0A patent/CN109891553B/zh active Active
- 2017-09-15 KR KR1020197012451A patent/KR102392885B1/ko active IP Right Grant
- 2017-09-21 TW TW106132395A patent/TWI733905B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR102392885B1 (ko) | 2022-05-02 |
CN109891553B (zh) | 2023-02-21 |
JP6579086B2 (ja) | 2019-09-25 |
WO2018092401A1 (ja) | 2018-05-24 |
US20200194263A1 (en) | 2020-06-18 |
CN109891553A (zh) | 2019-06-14 |
TW201820477A (zh) | 2018-06-01 |
DE112017005251T5 (de) | 2019-07-11 |
US10748772B2 (en) | 2020-08-18 |
KR20190076972A (ko) | 2019-07-02 |
TWI733905B (zh) | 2021-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI721033B (zh) | 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統 | |
JP3746246B2 (ja) | 半導体装置の製造方法 | |
US7825016B2 (en) | Method of producing a semiconductor element | |
JP4342429B2 (ja) | 半導体装置の製造方法 | |
US5399506A (en) | Semiconductor fabricating process | |
US8426285B2 (en) | Method of fabricating semiconductor device | |
US20010041432A1 (en) | Ultra-shallow semiconductor junction formation | |
US7887634B2 (en) | Method of producing a semiconductor element and semiconductor element | |
JP2005142344A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP4455441B2 (ja) | 半導体装置の製造方法 | |
US20120178223A1 (en) | Method of Manufacturing High Breakdown Voltage Semiconductor Device | |
JP2005510871A5 (ja) | ||
JP2002198322A (ja) | 熱処理方法及びその装置 | |
US7972947B2 (en) | Method for fabricating a semiconductor element, and semiconductor element | |
JPH0220019A (ja) | 浅い接合の形成方法 | |
JP2006245338A (ja) | 電界効果型トランジスタの製造方法 | |
JP2008510300A (ja) | 極浅接合の形成方法 | |
JP6579086B2 (ja) | デバイス形成方法 | |
US6952269B2 (en) | Apparatus and method for adiabatically heating a semiconductor surface | |
KR20090056671A (ko) | 웨이퍼를 어닐링하는 급속 열처리 장치 및 방법 | |
JP5010352B2 (ja) | 半導体装置の製造方法 | |
JP2010129918A (ja) | 半導体ウェーハの表層高強度化方法 | |
JP2005079110A (ja) | 半導体装置およびその製造方法 | |
JPH10233457A (ja) | 半導体装置の製造方法 | |
Suguro et al. | Overview of the prospects of ultra-rapid thermal process for advanced CMOSFETs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6579086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |