JP5010352B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5010352B2 JP5010352B2 JP2007148010A JP2007148010A JP5010352B2 JP 5010352 B2 JP5010352 B2 JP 5010352B2 JP 2007148010 A JP2007148010 A JP 2007148010A JP 2007148010 A JP2007148010 A JP 2007148010A JP 5010352 B2 JP5010352 B2 JP 5010352B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- material film
- semiconductor device
- ultra
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
アモルファスシリコン膜を構成した場合においても、ポリシリコン膜の場合と同様の効果を奏することができる。アモルファスシリコンは低温プロセスでの成膜が可能なため、ポリシリコンの場合よりも成膜条件を緩和することができる。また、アモルファスシリコンはランダムな結晶構造であるため、半導体基板11を構成する単結晶シリコンより不純物拡散係数が大きい。
12: ゲート酸化膜
13: ゲート電極
14: 保護絶縁膜
15: 低濃度極浅不純物拡散領域(エクステンション領域)
17: サイドウォール絶縁膜
18: 高濃度極浅不純物拡散領域(ソース・ドレイン領域)
20: 堆積膜
21: 半導体材料膜
23: シリサイド層
25: 層間絶縁膜
26: Ti膜
27: TiN膜
28: W膜
Claims (7)
- 半導体基板面に不純物注入を行い、極浅不純物拡散領域を形成する第1工程と、
前記第1工程終了後、前記極浅不純物拡散領域上に、前記極浅不純物拡散領域より不純物濃度が低く、前記半導体基板の不純物拡散係数以上の不純物拡散係数を有する半導体材料膜を形成する第2工程と、
前記第2工程終了直後に、希ガスを用いたフラッシュランプアニール処理、スパイクアニール処理、及び、レーザスパイク処理の何れかによるアニール処理を行って前記極浅不純物拡散領域を活性化して極浅接合を形成する第3工程と、を有することを特徴とする半導体装置の製造方法。 - 前記半導体材料膜が、ポリシリコンもしくはアモルファスシリコンで構成される材料膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体材料膜が、
ゲルマニウムを含むシリコン化合物、炭素を含むシリコン化合物のうちのいずれかで構成される材料膜であることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第3工程が、
希ガスが封入されたフラッシュランプを用いて行われるフラッシュランプアニールによるアニール処理であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。 - 前記第1工程が、
前記半導体基板面から50nmの深さ位置よりも上側の領域内に、前記極浅不純物拡散領域を形成する工程であることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。 - 前記第3工程終了後、前記半導体材料膜と金属膜とを反応させることで当該半導体材料膜上にシリサイド層を形成する第4工程を有することを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法
- 前記第2工程が、
前記極浅不純物拡散領域上に20nm以上の膜厚の前記半導体材料膜を形成する工程であることを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007148010A JP5010352B2 (ja) | 2007-06-04 | 2007-06-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007148010A JP5010352B2 (ja) | 2007-06-04 | 2007-06-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008300768A JP2008300768A (ja) | 2008-12-11 |
JP5010352B2 true JP5010352B2 (ja) | 2012-08-29 |
Family
ID=40173957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007148010A Expired - Fee Related JP5010352B2 (ja) | 2007-06-04 | 2007-06-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5010352B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100279479A1 (en) * | 2009-05-01 | 2010-11-04 | Varian Semiconductor Equipment Associates, Inc. | Formation Of Raised Source/Drain On A Strained Thin Film Implanted With Cold And/Or Molecular Carbon |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945916A (ja) * | 1995-08-02 | 1997-02-14 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
JP3544833B2 (ja) * | 1997-09-18 | 2004-07-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
TW469648B (en) * | 1999-09-07 | 2001-12-21 | Sharp Kk | Semiconductor device and its manufacture method |
JP4455441B2 (ja) * | 2005-07-27 | 2010-04-21 | 株式会社東芝 | 半導体装置の製造方法 |
-
2007
- 2007-06-04 JP JP2007148010A patent/JP5010352B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008300768A (ja) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3746246B2 (ja) | 半導体装置の製造方法 | |
US6770519B2 (en) | Semiconductor manufacturing method using two-stage annealing | |
JP4455441B2 (ja) | 半導体装置の製造方法 | |
TWI325604B (en) | Methods of heat-treating a semiconductor wafer | |
US20110076842A1 (en) | Method of fabricating semiconductor device | |
JP2005142344A (ja) | 半導体装置の製造方法および半導体製造装置 | |
US7112499B2 (en) | Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal | |
JP2009130243A (ja) | 半導体装置の製造方法 | |
US7045458B2 (en) | Semiconductor and method of manufacturing the same | |
JP2005322893A (ja) | 不純物添加方法及び半導体装置の製造方法 | |
JP5010352B2 (ja) | 半導体装置の製造方法 | |
US7262105B2 (en) | Semiconductor device with silicided source/drains | |
JP2006508548A (ja) | ドープされたhigh−kサイドウォールスペーサを有す電界効果トランジスタのドレイン/ソース拡張構造 | |
JP6579086B2 (ja) | デバイス形成方法 | |
KR100475538B1 (ko) | 반도체 소자의 제조방법 | |
JP2005302883A (ja) | 半導体装置の製造方法 | |
US20080113484A1 (en) | Method of manufacturing semiconductor device | |
KR100541705B1 (ko) | 반도체소자의 제조방법 | |
JP5132695B2 (ja) | 半導体装置の製造方法 | |
JP2005294341A (ja) | 半導体装置の製造方法 | |
JP5499804B2 (ja) | 半導体装置の製造方法 | |
JP4869130B2 (ja) | 半導体装置の製造方法 | |
JP4047322B2 (ja) | 半導体装置の製造方法 | |
JP2005079110A (ja) | 半導体装置およびその製造方法 | |
JPH0547978B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |