JP4562868B2

JP4562868B2 - 半導体装置の作製方法

Info

Publication number: JP4562868B2
Application number: JP2000195163A
Authority: JP
Inventors: 敦生磯部
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-06-28
Filing date: 2000-06-28
Publication date: 2010-10-13
Anticipated expiration: 2020-06-28
Also published as: JP2002016116A

Description

【０００１】
【発明の属する技術分野】
本発明は結晶構造を有する半導体（以下、結晶性半導体という）を用いたトランジスタやダイオード、抵抗素子などで構成される半導体装置、および該半導体装置の作製方法に関し、また、当該半導体装置に不純物添加領域を形成する不純物添加装置に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタの構成要素であるソース・ドレイン領域やＬＤＤ領域などの不純物添加領域を作製する場合、何らかの方法で不純物を添加し、その後、熱処理を行うことにより不純物を活性化する方法が採用されている。
【０００３】
不純物を添加する方法として、イオン注入法やイオンドーピング法などが使われている。イオン注入法とはシリコンなどの半導体にボロン（Ｂ）やリン（Ｐ）などの元素をイオン化し、質量分析して必要なイオンのみを電界で加速して打ち込む技術であり、イオンドーピング法は質量分析を行わずにイオンを電界で加速して打ち込む技術である。イオン注入法やイオンドープ法は不純物添加時に結晶構造を破壊する。
【０００４】
不純物添加の方法で、不純物の量や場所などといった不純物添加の条件は、半導体装置の性質を左右する。例えばＭＯＳトランジスタにおいて、不純物の量が少ないと不純物添加領域のシート抵抗が大きくなり、ＭＯＳトランジスタのオン電流が減少する。
【０００５】
不純物添加条件として例えば、特開平１０−２５６５５７号公報では活性層の最下部層に結晶が一部残る条件で注入することが熱処理後のシート抵抗を下げるために重要であると述べている。特開平１０−２５６５５７号公報では理想的な不純物添加条件を与えているが、その妥当性は配線形成後の電気測定で判断するしかなかった。
【０００６】
【発明が解決しようとする課題】
このような問題点を解決するために、半導体装置を作製する早期の段階で不純物を添加した領域のシート抵抗を予測し、不純物添加条件の妥当性を確かめることができる技術を提供することを課題とする。
【０００７】
【課題を解決するための手段】
結晶性半導体に不純物を添加後、活性化前に、添加した領域のラマン散乱光スペクトルを測定する。結晶性半導体に結晶が残っていれば、その結晶特有のピークが確認できる。そして前記ピーク位置と活性化後のシート抵抗には相関があることがわかった。ゆえに前記相関関係を用いてピーク位置から不純物添加領域のシート抵抗を予測することができる。
【０００８】
また不純物の添加後、前記相関関係を用いて活性化前に活性化後のシート抵抗を予測できれば、活性化後のシート抵抗が不適切な場合、不純物を追加で添加することができる。
【０００９】
不純物添加装置とラマン散乱光スペクトル測定装置を組み合わせると、不純物添加後、ラマン散乱光スペクトル測定を行い、前記相関関係からシート抵抗を予測し、必要であれば不純物を再添加することができる装置ができる。
【００１０】
ここで不純物を添加する方法とは、イオン注入法やイオンドーピング法などがある。イオン注入法とはシリコンなどの半導体にボロン（Ｂ）やリン（Ｐ）などの元素をイオンにして引きだした後、質量分析して必要なイオンのみを電界で加速して打ち込む技術であり、イオンドーピング法は質量分析を行わずにイオンを電界で加速して打ち込む技術である。イオン注入法やイオンドープ法は不純物添加時に結晶性を破壊する。
【００１１】
ここで活性化とは、熱処理、ラピッドサーマルアニール、レーザー活性化などがある。例えばイオン注入においては、注入後の不純物の多くは結晶内で格子位置に置換できず欠陥としての格子間原子として存在している。活性化はこれらの不純物を結晶格子の置換位置に置き換え、電気的にアクセプターまたはドナーとして働くようにする。この時にイオン注入などで破壊された結晶性もある程度回復できる。
【００１２】
結晶性半導体とは、少なくとも一部に結晶構造を有する半導体であり、例えば単結晶半導体、多結晶半導体、微結晶半導体、結晶とアモルファスの混在した半導体である。ただしラマン散乱光スペクトル測定で、ピークが確認できるものでなければならない。また不純物とは、ボロン（Ｂ）やリン（Ｐ）などの１３族または１５族の元素で、シリコンなどの半導体に添加して不純物半導体を構成する。
【００１３】
【発明の実施の形態】
例えば結晶性のシリコンにイオンドーピング法で不純物を添加する。その後、５１４．５ｎｍのレーザーを用いてラマン散乱光スペクトル測定を行った場合、結晶が残っていれば５００ｃｍ―¹から５２０．６ｃｍ―¹の範囲にピークが確認できる（図１）。前記ピーク位置と活性化後のシート抵抗には相関があることがわかった。図２に前記ピーク位置と８５０℃で３０分間熱活性化した後のシート抵抗との関係を示す。この相関関係を用いて、活性化前に活性化後のシート抵抗を予測することができる。
【００１４】
図２によれば、不純物添加領域のシート抵抗を１ｋΩ／□以下にしたい場合、ラマン散乱光スペクトルのピークが５１５．５ｃｍ―¹以下である必要がある。もしラマン散乱光スペクトルのピークが５１５．５ｃｍ―¹以上であった場合、さらに不純物を添加する。もう一度ラマン散乱光スペクトル測定を行い、ピークが５１５．５ｃｍ―¹以下になっていれば、活性化後のシート抵抗が１ｋΩ／□以下となる。
【００１５】
従って、イオン注入法またはイオンドープ法により半導体に不純物元素を添加する手段と、ラマン散乱光スペクトルを測定する手段とを組合せ、一つの筐体内において、或いは複数の筐体内において、不純物の添加と、ラマン散乱スペクトル測定を行い、前記相関関係からシート抵抗を予測し、プロセスの妥当性を判断し、必要であれば追加で不純物を添加するといった不純物添加装置を形成することができる。
【００１６】
ここで不純物とは、ボロン（Ｂ）やリン（Ｐ）などの１３族または１５族の元素で、シリコンなどの半導体に添加して不純物半導体を構成する。また結晶性のシリコンとは、少なくとも一部に結晶性を有するシリコンであり、例えば単結晶シリコン、多結晶シリコン、微結晶シリコン、結晶とアモルファスの混在したシリコンである。ただしラマン散乱光スペクトル測定で、波長５１４．５ｎｍのレーザーを用いた場合に５００ｃｍ―¹から５２０．６ｃｍ―¹にピークが確認できるものでなければならない。
【００１７】
イオンドープとはシリコンなどの半導体にボロン（Ｂ）やリン（Ｐ）などの元素をイオンにして引きだした後、電界で加速して打ち込む技術である。イオンドープは不純物添加時に結晶性を破壊する。
【００１８】
ここでは、波長５１４．５ｎｍのレーザーを用いてラマン散乱光スペクトルを測定した場合を示したが、４８８．０ｎｍなど他の波長を用いてもデータを取り直すことで可能である。また、活性化として８５０℃３０分の熱活性化を例にあげたが、この工程はラピッドサーマルアニール、レーザー活性化などでもよく、熱活性化の場合には４００℃〜１４００℃で行える。ただし、データを取り直す必要がある。
【００１９】
【実施例】
[実施例１]
本発明の不純物添加法をＭＯＳトランジスタのソース・ドレイン領域の形成に適用し、結晶質半導体膜から表示装置を作製する実施例を説明する。ここでは、画素領域の画素ＴＦＴ及び保持容量と、画素領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について図面を参照しながら説明する。
【００２０】
図３（Ａ）において、基板３０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板３０１のＴＦＴを形成する表面に基板３０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る絶縁膜３０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製される酸化窒化シリコン膜を１０〜１００ｎｍの厚さに形成し、絶縁膜３０２とする。
【００２１】
酸化窒化シリコン膜は平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜は、ＳｉＨ₄を１６．９１Ｐａ・ｌ／ｓｅｃ、ＮＨ₃を１６９．１Ｐａ・ｌ／ｓｅｃ、Ｎ₂Ｏを３３．８２Ｐａ・ｌ／ｓｅｃとして反応室に導入し、基板温度３２５℃、反応圧力４０Ｐａ、放電電力密度０．４１Ｗ／ｃｍ²、放電周波数６０ＭＨｚとする。
【００２２】
次に、１０〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体膜３０３を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。代表的には、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。また、絶縁膜３０２と非晶質シリコン膜３０３とを連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜を成膜後、反応ガスをＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂からＳｉＨ₄とＨ₂或いはＳｉＨ₄のみに切り替えれば、大気雰囲気に晒すことなく連続して形成できる。その結果、この界面での汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００２３】
図３（Ｂ）で示す結晶化の工程はレーザー結晶化法で行う。パルス発振型のエキシマレーザーに代表されるガスレーザーや、ＹＡＧレーザー、ＹＶＯ₄レーザーに代表される固体レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状または長方形状または矩形状に集光し半導体膜に照射する方法を用いると良い。非晶質半導体膜に対するレーザーの照射条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ²（代表的には２００〜３００ｍＪ／ｃｍ²）とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ²（代表的には３５０〜５００ｍＪ／ｃｍ²）とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００２４】
このレーザー結晶化法により作製される結晶質半導体膜３０５は複数の結晶粒が集合した多結晶構造を有する。
【００２５】
そして、図３（Ｃ）に示すように光露光プロセスによりレジストパターンを形成し、ドライエッチングによって結晶質半導体膜３０５を島状に分割し、島状の半導体膜３０６〜３０９を形成する。ドライエッチングにはＣＦ₄とＯ₂の混合ガスを用いる。ゲート絶縁膜３１０はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。プラズマＣＶＤ法でＳｉＨ₄とＮ₂Ｏの混合ガスから作製される酸化窒化シリコン膜はゲート絶縁膜として適した材料であり、８０ｎｍの厚さに形成しゲート絶縁膜とする。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ²で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００２６】
そして、ゲート絶縁膜３１０上にゲート電極を形成するための第１の導電膜３１１と第２の導電膜３１２とを形成する。本実施例で示すＴＦＴのゲート電極は２層構造で形成し、第１の導電膜３１１を窒化タンタル（本明細書ではＴａＮと表記する）膜で５０〜１００ｎｍの厚さに形成し、第２の導電膜３１２をタングステン（Ｗ）膜で１００〜３００ｎｍの厚さに形成する。
【００２７】
ＴａＮ膜は、後の工程で熱処理を行うことを念頭におくと、熱安定性の高い優れた材料である。Ｗ膜はＷをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要がある。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。Ｗのターゲットには純度９９．９９９９％のものを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩ・ｃｍを実現することができる。
【００２８】
次に図４（Ａ）に示すように、レジストによるマスク３１３を形成し第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング装置を用いる。エッチング用ガスにはＣＦ₄とＣｌ₂を用い、０．５〜２Ｐａ、好ましくは１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧が印加された状態で行う。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜及びＴａ膜とも同程度の速度でエッチングすることがでできる。
【００２９】
第１のエッチング処理では、第１の導電層及び第２の導電層の端部がテーパー形状となるように加工する。テーパー部の角度は１５〜４５°とする。しかし、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチング処理をすると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層３１４〜３１８（第１の導電層３１４ａ〜３１８ａと第２の導電層３１４ｂ〜３１８ｂ）を形成する。
【００３０】
次に図４（Ｂ）に示すように第２のエッチング処理を行う。ＩＣＰエッチング装置を用い、エッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を供給してプラズマを生成する。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧となるようにする。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度でＴａＮ膜を異方性エッチングして第２の形状の導電層３１９〜３２３（第１の導電層３１９ａ〜３２３ａと第２の導電層３１９ｂ〜３２３ｂ）を形成する。３２４はゲート絶縁膜であり、第２の形状の導電層３１９〜３２３で覆われない領域は、第１のエッチング処理と第２のエッチング処理により４０〜８０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００３１】
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの不純物領域の形成は、第２の形状の導電層を利用して自己整合的に形成する。ｎチャネル型ＴＦＴには濃度の異なる２種類の不純物領域を形成する。図４（Ｃ）は第１のドーピング処理（高加速電圧低ドーズ量の条件）でｎ型を付与する不純物元素を添加して、第１の導電層３１９ａ〜３２３ａと重なる第１の不純物領域３２５〜３２８を形成する工程を示す。この場合、第１の不純物領域３２５〜３２８の外側には第２の不純物領域３２９〜３３２が形成される。ドーピング処理の方法は、イオンドープ法やイオン注入法などにより行う。ｎ型を付与する不純物元素は、周期律表第１５族の元素であり、代表的にはリン（Ｐ）または砒素（Ａｓ）を用いる。添加される不純物元素の濃度は第１の不純物領域において２×１０¹⁶〜１×１０¹⁸／ｃｍ³となるようにする。また、第２の不純物領域においては、１×１０¹⁷〜５×１０¹⁸／ｃｍ³となるようにする。
【００３２】
次に、図５（Ａ）に示すようにレジストによるマスク３３３を形成する。このマスクは画素ＴＦＴと駆動回路の内サンプリング回路のｎチャネル型ＴＦＴのソース及びドレイン領域を確定するために形成する。第２のドーピング処理は駆動回路のｎチャネル型ＴＦＴに第３の不純物領域３３４を形成するために行う。第３の不純物領域３３４に添加されるｎ型を付与する不純物元素の濃度は５×１０¹⁷〜５×１０¹⁹／ｃｍ³となるようにする。さらに、第３のドーピング処理を行い、ｎ型を付与する不純物元素が１×１０²⁰〜１×１０²¹／ｃｍ³濃度で添加される第４の不純物領域３３５〜３３７を形成する。
【００３３】
第４の不純物領域３３５〜３３７のラマン散乱光スペクトルを測定する。波長５１４．５ｎｍのレーザーを用いてラマン散乱光スペクトルを測定した場合に、５００ｃｍ―¹から５２０．６ｃｍ―¹の範囲にピークができることを確認する（図１）。本実施例では不純物の活性化を５００℃１時間の加熱処理で行うので、あらかじめ５００℃１時間で加熱処理した場合のピーク位置とシート抵抗との関係のデータを取得しておく。シート抵抗を目標の値にするピーク位置になるように、必要におおじて何度か不純物を添加する。
【００３４】
本実施例では、波長５１４．５ｎｍのレーザーを用いてラマン散乱光スペクトルを測定した場合を示したが、４８８．０ｎｍなど他の波長を用いてもデータを取り直すことで可能である。また、第二の不純物添加領域３２９〜３３２に対しても同様に可能である。第一の不純物領域３２５〜３２８、第３の不純物添加領域３３４に対しても基板裏面からラマン散乱光スペクトルを測定することで、同様に可能である。
【００３５】
ｐチャネル型ＴＦＴに対するの不純物領域の形成は、図５（Ｂ）で示す様に、レジストのマスク３３８をｎチャネル型ＴＦＴが形成される領域を保護するように形成し、第４のドーピング処理によりｐ型を付与する不純物元素が添加された第５の不純物領域３３９、３４０を形成する。ｐ型を付与する不純物元素は、周期律表第１３族の元素であり、代表的にはボロン（Ｂ）を用いる。
【００３６】
第５の不純物領域３３９、３４０に対しても、あらかじめ５００℃１時間で加熱処理した場合のピーク位置とシート抵抗との関係のデータを取得しておき、第４不純物添加領域と同様にラマン散乱光スペクトルを測定し、目標のシート抵抗になるように必要におおじて何度か不純物を添加する。
【００３７】
図５（Ｃ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜３４１を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜３４１は無機絶縁物材料から形成し、膜中に５〜３０原子％、好ましくは１５〜２５原子％の水素を含有させておくと良い。第１の層間絶縁膜３４１の膜厚は１００〜２００ｎｍとする。酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳとＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ²で放電させて形成する。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製される酸化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３００〜４００℃とし、高周波（６０ＭＨｚ）電力密度０．１〜１．０Ｗ／ｃｍ²で形成することができる。また、ＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃から作製することが可能である。
【００３８】
その後、それぞれの濃度で添加したｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いて加熱処理を行っても良いし、レーザーアニール法で行っても良い。加熱処理で行う場合には酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には４００〜５５０℃で行うものであり、本実施例では５００℃で１時間の加熱処理を行う。この加熱処理により、第１の層間絶縁膜３４１が含有する水素が半導体膜中に拡散し、同時に水素化を行うこともできる。また、基板３０１に耐熱温度が低いプラスチック基板を用いる場合には、レーザーアニール法を適用することが好ましい。
【００３９】
また、加熱処理を行った後で、３〜１００％の水素を含む雰囲気中において３００〜４５０℃で１〜１２時間の熱処理を行って、半導体膜を水素化しても良い。いずれにしても、水素化の目的は半導体膜にある１０¹⁶〜１０¹⁸／ｃｍ³のダングリングボンドを水素で補償してその密度を低減させることにある。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４０】
第２の層間絶縁膜３４２は、有機絶縁物材料を用い平均膜厚１．０〜２．０μｍで形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンを用い３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃６０秒の予備加熱を行い、さらにクリーンオーブンを用い２５０℃で６０分焼成して形成することができる。
【００４１】
このように、層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減することができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜３４１として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
【００４２】
その後、光露光プロセスにより所定のパターンのレジストマスクを形成し、それぞれの半導体膜に形成されるソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜３４２をエッチングし、その後、続いてエッチングガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜３４１をエッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ₃に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００４３】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、光露光プロセスにより所定のパターンのレジストマスクを形成し、エッチングによってソース配線及びドレイン配線３４３〜３４９を形成する。同時に形成される３５０は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０ｎｍの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００ｎｍの厚さで形成して配線とする。
【００４４】
この状態で３００〜４５０℃で１〜１２時間の加熱処理（シンタリング）を行うと良好なオーミック接触を得ることができる。この加熱処理を水素雰囲気中で行えば、水素化処理を兼ねることもできる（図５（Ｃ））。
【００４５】
こうして、６枚のフォトマスクにより、駆動回路のＴＦＴと画素領域の画素ＴＦＴとを一体形成した基板を完成させることができる。駆動回路３５６には第１のｐチャネル型ＴＦＴ３５１、第１のｎチャネル型ＴＦＴ３５２、第２のｎチャネル型ＴＦＴ３５３、画素領域３５７には画素ＴＦＴ３５４、保持容量３５５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００４６】
駆動回路３５６の第１のｐチャネル型ＴＦＴ３５１には、チャネル形成領域３５８、第５の不純物領域から成るソースまたはドレイン領域３５９、３６０を有したシングルドレインの構造で形成されている。しかし、ソースまたはドレイン領域３５９は第１の導電層３１９ａと重なるように形成されている。
【００４７】
第１のｎチャネル型ＴＦＴ３５２はチャネル形成領域３６１、ゲート電極である第２の導電層３２０ａと重なる第３の不純物領域３６２、ゲート電極の外側に形成される第４の不純物領域３６３を有している。第３の不純物領域３６２はＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域であり、第４の不純物領域３６３はソース領域またはドレイン領域として機能する領域である。特に、第３の不純物領域３６２はゲート電極とオーバーラップするＬＤＤ領域（このようなＬＤＤ領域をＬｏｖと表記する）であり、ＧＯＬＤ（ＧａｔｅＯｖｅｒｌａｐｐｅｄＤｒａｉｎ）構造とも呼ばれている。これによりホットキャリア効果によるＴＦＴの劣化を防止することができ、１０Ｖ以上の高い電圧を印加してもきわめて安定した動作を得ることができる。
【００４８】
また、第２のｎチャネル型ＴＦＴ３５３はチャネル形成領域３６４、ゲート電極である第２の導電層３２１ａと重なる第１の不純物領域３６５、ゲート電極の外側に形成される第２の不純物領域３６６、第４の不純物領域３６７を有している。第１の不純物領域３６５はＬｏｖであり、ホットキャリア効果によるＴＦＴの劣化を防止する。第２の不純物領域３６６はゲート電極とオーバーラップしないＬＤＤ領域（このようなＬＤＤ領域をＬｏｆｆと表記する）であり、オフ電流を低減する効果がある。
【００４９】
画素ＴＦＴ３５４には、チャネル形成領域３６８、第１の不純物領域３６９、第２の不純物領域３７０、第４の不純物領域３７１を有している。図５（Ｃ）では画素ＴＦＴ３５４をダブルゲート構造で示したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。さらに、容量配線３２３と、ゲート絶縁膜と同じ材料から成る絶縁膜と、半導体膜３７４、３７５（３７５にはｎ型を付与する不純物元素が添加されている）とから保持容量３５５が形成されている。
【００５０】
第１の不純物領域から第４の不純物領域にはｎ型を付与する不純物元素が添加されている。第１の不純物領域には２×１０¹⁶〜１×１０¹⁸／ｃｍ³、第２の不純物領域には１×１０¹⁷〜５×１０¹⁸／ｃｍ³、第３の不純物領域には５×１０¹⁷〜５×１０¹⁹／ｃｍ³、第４の不純物領域には１×１０²⁰〜１×１０²¹／ｃｍ³の濃度で不純物元素を添加する。第５の不純物領域はｐ型を付与する不純物元素が添加され、第４の不純物領域よりも１．５〜３倍の濃度で不純物元素を添加しておく。
【００５１】
第１の不純物領域と第３の不純物領域はＬｏｖであり、チャネル長方向の長さを０．５〜３μｍ、好ましくは０．５〜１．５μｍで形成する。この２つの不純物領域において添加する不純物元素の濃度に違いを持たせる理由は、前者はオフ電流の低減を考慮して可能な限り低濃度で形成するのに対し、後者は電流駆動能力を高めるためにオン電流を重視していることに由来している。第２の不純物領域はＬｏｆｆであり、チャネル長方向の長さを０．５〜３μｍ、好ましくは１．０〜１．５μｍで形成する。
【００５２】
第１のｐチャネル型ＴＦＴ３５１及び第１のｎチャネル型ＴＦＴ３５２はシフトレジスタ回路やバッファ回路などを形成する。第２のｎチャネル型ＴＦＴ３５３はサンプリング回路に適用する。このように、アクティブマトリクス基板上に形成される各回路が要求する仕様に応じてＴＦＴの構造を最適化しその動作性能と信頼性を向上させることが可能となる。
【００５３】
図６は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図５（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ３５４のゲート電極３２２は、図示されていないゲート絶縁膜を介してその下の島状半導体膜３０９と交差している。図示はしていないが、島状半導体膜３０９には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、３７２はソース配線３４９とソース領域とのコンタクト部、３７３は画素電極３５０とドレイン領域とのコンタクト部である。保持容量３５５は、画素ＴＦＴ３５４のドレイン領域から延在する半導体膜とゲート絶縁膜を介して容量配線３２３が重なる領域で形成されている。ここで示す構成は、画素電極３５０がソース配線やドレイン配線と同じ材料で形成されており、即ち、反射型の表示装置に適用可能なアクティブマトリクス基板を示している。
【００５４】
[実施例２]
実施例１で作製したアクティブマトリクス基板は反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図７を用いて説明する。
【００５５】
アクティブマトリクス基板は実施例１と同様に作製する。しかし、ソース配線及びドレイン配線を形成する前に、第２の層間絶縁膜３４２上に透明導電膜を形成し、画素電極３７６を形成する。その後、ソース配線３７７及びドレイン配線３７８を形成する。ドレイン配線３７８は画素電極３７６と重ね合わせてコンタクト部を形成する。ソース配線及びドレイン配線の一例は、Ｔｉ膜を５０〜１５０ｎｍの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてＡｌを３００〜４００ｎｍの厚さで形成して設ける。この構成にすると、画素電極３７６はドレイン配線３７８を形成するＴｉ膜のみと接触することになる。その結果、透明導電膜材料とＡｌとが反応するのを防止できる。
【００５６】
透明導電膜の材料は、酸化インジウム（Ｉｎ₂Ｏ₃）や酸化インジウム酸化スズ合金（Ｉｎ₂Ｏ₃―ＳｎＯ₂；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、ドレイン配線３７８の端面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００５７】
このようにして、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例１と同様な工程として説明したが、このような構成は実施例２や実施例３で示すアクティブマトリクス基板に適用することができる。
【００５８】
[実施例３]
本実施例では実施例１または実施例２で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図８に示すように、図５（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用する。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状スペーサ４０１、４０２の形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はない。がその高さは使用する液晶材料にも依存して、ネマチック液晶の場合には３〜８μｍ、スメチック液晶の場合には１〜４μｍとなるようにする。
【００５９】
柱状スペーサの配置は任意に決定すれば良いが、好ましくは、図８で示すように、画素領域においては画素電極３５０のコンタクト部３７３と重ねてその部分を覆うように柱状スペーサ４０１を形成すると良い。コンタクト部３７３は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部３７３にスペーサ用の樹脂を充填する形で柱状スペーサ４０１を形成することでディスクリネーションなどを防止することができる。
【００６０】
その後、配向膜４０３を形成する。配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。画素領域に設けた柱状スペーサ４０１の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにする。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上にも柱状スペーサ４０２を形成しておくと、スペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる。
【００６１】
対向側の対向基板４０４には、透明導電膜で形成される対向電極４０５および配向膜４０６を形成する。そして、画素領域と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤（図示せず）で貼り合わせる。その後、両基板の間に液晶４０７を注入し、封止材（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図８に示すアクティブマトリクス型の液晶表示装置が完成する。
【００６２】
図９はスペーサとシール剤を形成したアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。画素領域５８８の周辺に駆動回路として走査信号駆動回路５８５と画像信号駆動回路５８６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路５８７も付加されていても良い。そして、これらの駆動回路は接続配線５８３によって外部入出力端子５８２と接続されている。画素部５８８では走査信号駆動回路５８５から延在するゲート配線群５８９と画像信号駆動回路５８６から延在するソース配線群５９０がマトリクス状に交差して画素を形成し、各画素にはそれぞれ図５（Ｃ）で示す画素ＴＦＴ３５４と保持容量３５５が設けられている。
【００６３】
画素領域に設ける柱状スペーサ４０１は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすると良い。また、駆動回路部に設けるスペーサ４０２はその全面を覆うように設けても良いし、図８で示したように各ＴＦＴのソースおよびドレイン配線の位置にあわせて複数個に分割して設けても良い。シール材５７９は、基板３０１上の画素部５８８および走査信号制御回路５８５、画像信号制御回路５８６、その他の信号処理回路５８７の外側であって、外部入出力端子５８２よりも内側に形成する。
【００６４】
このようなアクティブマトリクス型液晶表示装置の構成を図１０の斜視図を用いて説明する。図１０においてアクティブマトリクス基板は、基板３０１上に形成された、画素部５８８と、走査信号駆動回路５８５と、画像信号駆動回路５８６とその他の信号処理回路５８７とで構成される。画素部５８８には画素ＴＦＴ３５４と保持容量３５５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路５８５と、画像信号駆動回路５８６はそれぞれゲート配線３２２とソース配線３４９で画素ＴＦＴ３５４に接続している。また、フレキシブルプリント配線板（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ：ＦＰＣ）５９１が外部入力端子５８２に接続していて画像信号などを入力するのに用いる。そして接続配線５８３でそれぞれの駆動回路に接続している。また、対向基板４０４には図示していないが、遮光膜や透明電極が設けられている。
【００６５】
このような構成の液晶表示装置は、実施例１、２で示すアクティブマトリクス基板を用いて形成することができる。実施例１で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例２で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【００６６】
[実施例４]
本発明の半導体装置は、各種多様の電子機器の表示装置や各種集積回路、或いは、従来の集積回路に代わる回路用途に応用することができる。このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ、プロジェクター等が挙げられる。それらの一例を図１１〜図１３に示す。
【００６７】
図１１（Ａ）は携帯電話であり、表示用パネル２７０１、操作用パネル２７０２、接続部２７０３から成り、表示用パネル２７０１には液晶表示装置またはＥＬ表示装置に代表される表示装置２７０４、音声出力部２７０５、アンテナ２７０９などが設けられている。操作パネル２７０２には操作キー２７０６、電源スイッチ２７０２、音声入力部２７０５８などが設けられている。本発明は表示装置２９０４及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００６８】
図１１（Ｂ）はビデオカメラであり、本体９１０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明は表示装置９１０２及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００６９】
図１１（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、液晶表示装置またはＥＬ表示装置に代表される表示装置９２０５で構成されている。本発明は表示装置９２０５及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００７０】
図１１（Ｄ）はテレビ受像器であり、本体９４０１、スピーカ９４０２、液晶表示装置またはＥＬ表示装置に代表される表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。本発明は表示装置９４０３及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００７１】
図１１（Ｅ）は携帯書籍であり、本体９５０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。
本発明は表示装置９５０２、９５０３及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００７２】
図１２（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、液晶表示装置またはＥＬ表示装置に代表される表示装置９６０３、キーボード９６０４で構成される。本発明は表示装置９６０１及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００７３】
図１２（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（ＤｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置９７０２及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００７４】
図１２（Ｃ）はデジタルカメラであり、本体９８０１、液晶表示装置またはＥＬ表示装置に代表される表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明は表示装置９８０２及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００７５】
図２１（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明は表示装置３６０１及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００７６】
図２１（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は表示装置３７０２及びそれに付随する半導体集積回路の作製工程に用いることができる。
【００７７】
尚、図２１（Ｃ）は、図２１（Ａ）及び図２１（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００７８】
また、図２１（Ｄ）は、図２１（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００７９】
ここでは図示しなかったが、本発明はその他にもナビゲーションシステムをはじめ冷蔵庫、洗濯機、電子レンジ、固定電話機、ファクシミリなどに組み込む表示装置としても適用することも可能である。このように本発明の適用範囲はきわめて広く、さまざまな製品に適用することができる。
【００８０】
【発明の効果】
イオン注入法またはイオンドープ法で形成される不純物添加領域のラマン散乱光スペクトルのピーク位置を判別することにより、該不純物添加領域の活性化前に活性化後のシート抵抗を予測することができる。その結果を基に、必要があれば追加のドーピングを行い、不純物添加領域における活性化後のシート抵抗を１ｋΩ／□以下とすることができる。このような本発明の方法を適用すれば、結晶性シリコンを用いて作製される半導体素子の特性ばらつきを低減させることができる。
【図面の簡単な説明】
【図１】結晶性のシリコンに絶縁膜上からリン（Ｐ）をイオンドーピングで添加し、ラマン散乱光スペクトル測定を行った結果である。矢印と点線で示したピークは結晶性のシリコンによるものである。
【図２】図１で示したピークの位置と、そのサンプルを８５０℃で３０分間熱処理した後電気測定を行い、シート抵抗を求めたものとの関係である。
【図３】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図５】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図６】画素領域の画素を示す上面図。
【図７】透過型液晶表示装置の画素の構成を説明する断面図。
【図８】液晶表示装置の構成を説明する断面図。
【図９】液晶表示装置の入力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図１０】液晶表示装置の構成を説明する斜視図。
【図１１】半導体装置の一例を示す図。
【図１２】半導体装置の一例を示す図。
【図１３】プロジェクターの一例を示す図。

Claims

結晶性半導体にイオン注入またはイオンドーピングを用いて不純物の添加を行い、所定条件で活性化を行うことによって、前記結晶性半導体のシート抵抗を目標値以下とする半導体装置の作製方法であって、
前記活性化前のラマン散乱光スペクトルのピーク位置と、前記活性化後の半導体のシート抵抗と、の関係のデータを取得し、
前記結晶性半導体に前記不純物の添加を行い、
前記結晶性半導体のラマン散乱光スペクトルのピーク位置を測定し、
前記データと前記測定の結果とを用いて、前記目標値以下のシート抵抗となる量の前記不純物が添加されたか否かを判断し、
前記目標値以下のシート抵抗となる量の前記不純物が添加されている場合、前記所定条件で前記活性化を行い、
前記目標値以下のシート抵抗となる量の前記不純物が添加されていない場合、前記不純物を再度添加することを特徴とする半導体装置の作製方法。
請求項１において、
前記目標値は、１ｋΩ／□であることを特徴とする半導体装置の作製方法。
請求項１又は請求項２において、
前記活性化は、熱活性化、ラピッドサーマルアニール、レーザー活性化のいずれかであることを特徴とする半導体装置の作製方法。