KR102392885B1 - 디바이스 형성 방법 - Google Patents

디바이스 형성 방법 Download PDF

Info

Publication number
KR102392885B1
KR102392885B1 KR1020197012451A KR20197012451A KR102392885B1 KR 102392885 B1 KR102392885 B1 KR 102392885B1 KR 1020197012451 A KR1020197012451 A KR 1020197012451A KR 20197012451 A KR20197012451 A KR 20197012451A KR 102392885 B1 KR102392885 B1 KR 102392885B1
Authority
KR
South Korea
Prior art keywords
diffusion layer
ppma
formation region
oxygen
oxygen concentration
Prior art date
Application number
KR1020197012451A
Other languages
English (en)
Other versions
KR20190076972A (ko
Inventor
카츠요시 스즈키
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20190076972A publication Critical patent/KR20190076972A/ko
Application granted granted Critical
Publication of KR102392885B1 publication Critical patent/KR102392885B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 실리콘 단결정 기판에 도펀트를 이온 주입하여 확산층을 형성하고, 레이저 어닐에 의해 확산층을 활성화하는 디바이스 형성 방법에 있어서, 상기 실리콘 단결정 기판으로서 상기 확산층 형성 영역의 산소 농도가 5ppma 미만인 것을 이용하는 경우에, 레이저 어닐에 의해 확산층을 활성화하기 전에 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 행하는 것을 특징으로 하는 디바이스 형성 방법이다. 이에 따라, 확산층 형성 영역의 산소 농도가 낮은 경우에도, 간편하게 레이저 어닐에 의한 도펀트의 활성화 정도를 향상시킬 수 있는 디바이스 형성 방법이 제공된다.

Description

디바이스 형성 방법
본 발명은, 레이저 어닐에 의한 도펀트의 전기적인 활성화를 행하는 공정을 포함하는 디바이스 제조 공정에서 이용되는 디바이스 형성 방법에 관한 것이다.
반도체 장치의 제조 공정에 있어서는, 예를 들어, 소스·드레인 영역의 확산층을 형성하기 위해, 도펀트를 이온 주입한 후, 이온 주입에 의해 발생한 결함 회복과 도펀트의 전기적인 활성화(저항을 낮추기)를 위하여 어닐이 행해지고 있다. 한편, 이 어닐에 의해, 이온 주입된 원자는 확산되고, 확산층이 확대된다는 문제가 있다. 최근의 미세화의 진전에 수반하여, 확산층은 50nm 이하로 얕게 할 필요가 있다. 이 때문에, 종래 이용되어 온 퍼니스 어닐, RTA(Rapid Thermal Anneal)에서는 열처리 시간이 길고, 확산층이 넓어지므로, 매우 단시간에 고에너지를 조사하는 어닐 방법이 채용되고 있다.
이 어닐의 방법으로서, 크세논 등의 희가스를 봉입한 플래시램프를 이용하여, 0.1 ~ 100msec의 펄스광을 조사하여 가열하는 플래시 램프 어닐법이 채용되고 있다. 또한 최근에는, 가열 시간을 더욱 짧게 할 수 있는, 펄스 레이저를 10 ~ 1000nsec 동안 조사하고 가열하는 레이저 어닐법이 검토되고 있다.
또한, 파워 디바이스 IGBT(Insulated Gate Bipolar Transistor) 및 이면 조사형 촬상 소자의 이면에 이온 주입된 불순물을 활성화하는 공정에 있어서는, 표면측의 디바이스층의 열적 손상을 피하기 위해, 열처리 시간이 짧고 이면측만을 선택적으로 가열할 수 있는 레이저 어닐이 사용되는 경우가 있다(예를 들어, 특허문헌 1, 비특허문헌 1).
레이저 어닐법에서는, 레이저를 조사하여 용융된 부분을 형성하고, 용융되지 않은 부분을 종결정(種結晶)으로 한 에피택셜 성장에 의해, 도펀트를 활성화할 수 있다(예를 들어 비특허문헌 1). 또한, 활성화 정도를 높이기 위해, 펄스 폭이 상이한 레이저를 조합하여 활성화하는 방법(예를 들어 특허문헌 2)이나 파장이 상이한 레이저를 조합하여 활성화하는 방법(예를 들어 특허문헌 3)이 제안되어 있다.
일본특허공개 2010-171057호 공보 일본특허공개 2016-096280호 공보 WO2007/015388호 공보
K.Huet, et. al., 2011 INTERNATIONAL IMAGE SENSOR WORKSHOP R12 (2011)
그러나, 상기의 종래 기술에서는, 주입한 도펀트의 활성화 정도를 높이기 위해 장치 구성이 복잡해진다는 문제점이 있었다. 발명자가 더욱 검토한 결과, 특히, 확산층 형성 영역의 산소 농도가 낮은 경우에는, 주입한 도펀트의 활성화 정도가 낮아, 확산층의 층저항을 충분히 낮출 수 없다는 문제가 있으며, CZ 실리콘 단결정 기판을 이용한 경우에도, IG 처리 등을 행한 것으로는 표면 영역에 산소 농도가 낮은 DZ 층이 형성되고, 확산층 형성 영역의 산소 농도가 낮아져 있는 것이 판명되었다.
본 발명은, 상기 종래 기술의 문제점을 감안하여 이루어진 것으로, 확산층 형성 영역의 산소 농도가 낮은 경우에도, 간편하게 레이저 어닐에 의한 도펀트의 활성화 정도를 향상시킬 수 있는 디바이스 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 실리콘 단결정 기판에 도펀트를 이온 주입하여 확산층을 형성하고, 레이저 어닐에 의해 확산층을 활성화하는 디바이스 형성 방법에 있어서, 상기 실리콘 단결정 기판으로서 상기 확산층 형성 영역의 산소 농도가 5ppma 미만인 것을 이용하는 경우에, 레이저 어닐에 의해 확산층을 활성화하기 전에 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 행하는 것을 특징으로 하는 디바이스 형성 방법을 제공한다.
이와 같이, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어함으로써, 레이저 어닐시에 발생하는 결함량보다 산소가 많아져, 결함의 형성을 억제할 수 있으며, 간편하게 도펀트의 활성화 정도를 향상시킬 수 있다.
이때, 상기 실리콘 단결정 기판으로서, FZ 실리콘 단결정 기판, MCZ 실리콘 단결정 기판, IG 처리가 실시되고 표면 영역에 DZ 층이 형성되어 있는 CZ 실리콘 단결정 기판 중 어느 하나를 이용할 수 있다.
확산층 형성 영역의 산소 농도가 5ppma 미만인 실리콘 단결정 기판으로서, 상기의 기판을 호적하게 이용할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 실리콘 단결정 기판을 산소 분위기에서 열처리함으로써, 상기 확산층 형성 영역에 산소를 내방 확산시킬 수 있다.
이러한 방법을 이용하면, 기판의 표면측 및 이면측의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 실리콘 단결정 기판에 산소를 포함하는 이온을 주입함으로써, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 할 수 있다.
이러한 방법을 이용하면, 기판면 내의 소정의 영역의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
또한, 본 발명은, 실리콘 단결정 기판에 에피택셜층을 형성한 에피택셜 웨이퍼에 도펀트를 이온 주입하여 확산층을 형성하고, 레이저 어닐에 의해 확산층을 활성화하는 디바이스 형성 방법에 있어서, 레이저 어닐에 의해 확산층을 활성화하기 전에 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 행하는 것을 특징으로 하는 디바이스 형성 방법을 제공한다.
이와 같이, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어함으로써, 레이저 어닐시에 발생하는 결함량보다 산소가 많아지고, 결함의 형성을 억제할 수 있으며, 간편하게 도펀트의 활성화 정도를 향상시킬 수 있다. 또한, 폴리시드 웨이퍼보다 결함이 적은 고품질이나, 에피택셜층에 거의 산소를 함유하지 않는 에피택셜 웨이퍼를 이용하여 디바이스를 형성하는 경우에 본 발명의 디바이스 형성 방법을 호적하게 적용할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 산소 농도가 5ppma 이상인 실리콘 단결정 기판을 이용하여, 에피택셜층 형성 공정에 있어서, 이 실리콘 단결정 기판으로부터 상기 확산층 형성 영역에 산소를 외방 확산시킬 수 있다.
이러한 방법을 이용하면, 에피택셜층에 용이하게 산소를 도입할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 산소 농도가 5ppma 이상인 실리콘 단결정 기판을 이용하여, 에피택셜층 형성 후에, 상기 에피택셜 웨이퍼를 비산화성 분위기에서 열처리함으로써, 이 실리콘 단결정 기판으로부터 상기 확산층 형성 영역에 산소를 외방 확산시킬 수 있다.
이러한 방법을 이용하면, 에피택셜층 형성 후이고 레이저 어닐 전의 임의의 타이밍에 에피택셜층에 산소를 도입할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 후에, 상기 에피택셜 웨이퍼를 산소 분위기에서 열처리함으로써, 상기 확산층 형성 영역에 산소를 내방 확산시킬 수 있다.
이러한 방법을 이용하면, 표면측의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 후에, 상기 에피택셜 웨이퍼의 에피택셜층에 산소를 포함하는 이온을 주입할 수 있다.
이러한 방법을 이용하면, 웨이퍼면내의 소정의 영역의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 공정에 있어서, 상기 에피택셜층에 산소를 도프할 수 있다.
이러한 방법을 이용하면, 에피택셜층의 산소의 분포를 균일하게 할 수 있다.
또한, 본 발명은, SOI 기판에 도펀트를 이온 주입하여 확산층을 형성하고, 레이저 어닐에 의해 확산층을 활성화하는 디바이스 형성 방법에 있어서, 상기 SOI 기판으로서 산소 농도가 5ppma 미만인 SOI 층을 갖는 것을 이용하는 경우에, 레이저 어닐에 의해 확산층을 활성화하기 전에 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 행하는 것을 특징으로 하는 디바이스 형성 방법을 제공한다.
이와 같이, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어함으로써, 레이저 어닐시에 발생하는 결함량보다 산소가 많아지고, 결함의 형성을 억제할 수 있으며, 간편하게 도펀트의 활성화 정도를 향상시킬 수 있다. 또한, 저산소 농도의 SOI 층을 갖는 SOI 기판을 이용하여 디바이스를 형성하는 경우에 본 발명의 디바이스 형성 방법을 호적하게 적용할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 SOI 기판을 산소 분위기에서 열처리함으로써, 상기 확산층 형성 영역에 산소를 내방 확산시킬 수 있다.
이러한 방법을 이용하면, 표면측의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
이때, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 SOI 기판의 SOI 층에 산소를 포함하는 이온을 주입할 수 있다.
이러한 방법을 이용하면, 기판면 내의 소정의 영역의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
상기 도펀트는 보론, 알루미늄, 갈륨, 인, 비소, 안티몬 중 어느 하나의 원소를 포함할 수 있다.
이러한 도펀트이면, 실리콘으로 이루어진 확산층 형성 영역에 확실히 p형 영역 또는 n형 영역을 형성할 수 있다.
이때, 상기 도펀트의 이온 주입은, 도즈량을 1×1012atoms/cm2 이상으로 하는 것이 바람직하다.
이러한 도즈량이면, 확산층 형성 영역과 그 직하의 영역의 사이에 확실히 pn 접합을 형성할 수 있다.
상기 레이저 어닐은, 파장 308nm의 엑시머 레이저를 이용하는 것이 바람직하다.
이와 같이 파장 308nm의 엑시머 레이저를 이용하면, 광의 침입 길이가 10nm이므로, 레이저 조사부를 선택적으로 가열할 수 있다.
이때, 상기 레이저 어닐은, 레이저의 에너지를 실리콘 단결정을 용해하는 에너지보다 크게 하여 행하는 것이 바람직하다.
실리콘 단결정을 용해시킴으로써 도펀트가 치환 위치에 들어가기 쉬워지고, 활성화 정도를 보다 효과적으로 높일 수 있다.
이때, 상기 레이저 어닐은, 레이저의 조사 시간을 10 ~ 1000nsec로 하는 것이 바람직하다.
이러한 조사 시간이면, 조사 시간이 짧으므로, 레이저 조사부를 선택적으로 가열할 수 있다.
이상과 같이, 본 발명의 디바이스 형성 방법에 따르면, 비록 저산소 농도에서 고품질의 실리콘 단결정 기판을 이용했다고 하더라도, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어함으로써, 레이저 어닐시에 발생하는 결함량보다 산소가 많아지고, 결함의 형성을 억제할 수 있으며, 간편하게 도펀트의 활성화 정도를 향상시킬 수 있다.
도 1은 본 발명의 제1 실시형태의 디바이스 형성 방법을 나타낸 순서도이다.
도 2는 본 발명의 제2 실시형태의 디바이스 형성 방법을 나타낸 순서도이다.
도 3은 본 발명의 제3 실시형태의 디바이스 형성 방법을 나타낸 순서도이다.
도 4는 실험예 1과 실험예 2에 있어서의 시트 저항 측정 결과를 나타낸 그래프이다.
도 5는 실험예 3에 있어서, 폴리시드 웨이퍼의 산소 농도와 시트 저항의 관계를 나타낸 그래프이다.
도 6은 실시예 1과 비교예 1에 있어서, 에피택셜 웨이퍼에 산소 이온을 주입한 경우의 확산층 형성 영역에 있어서의 산소 농도와 시트 저항의 관계를 나타낸 그래프이다.
전술한 바와 같이, 종래 기술에서는, 펄스 폭이 상이한 레이저를 조합하는 방법이나 파장이 상이한 레이저를 조합하는 방법과 같은 레이저 조사 조건을 연구함으로써 도펀트의 활성화 정도를 높이고 있었다. 그러나, 장치의 구성을 대폭 변경해야 한다는 문제점이 있었다. 본 발명자가 검토한 결과, 특히, 확산층 형성 영역의 산소 농도가 낮은 경우에는, 주입한 도펀트의 활성화 정도가 낮고, 확산층의 층저항을 충분히 낮출 수 없다는 문제점이 있으며, CZ 실리콘 단결정 기판을 이용한 경우에도, IG 처리 등을 행한 것으로는 표면 영역에 산소 농도가 낮은 DZ 층이 형성되고, 확산층 형성 영역의 산소 농도가 낮아져 있는 것이 판명되었다. 특히, 거의 산소를 함유하지 않은 에피택셜층을 갖는 에피택셜 웨이퍼나, 외방 확산에 의해 거의 산소를 함유하지 않은 SOI 층을 갖는 SOI 기판에서, 이들은 현저하였다.
이에, 본 발명자는, 확산층 형성 영역의 산소 농도가 낮은 경우에도, 장치 구성을 변경하지 않고 간편하게 활성화 정도를 향상시키는 방법에 대하여 예의 검토를 거듭하였다.
그 결과, 본 발명자는, 확산층 형성 영역의 산소 농도가 5ppma 미만인 것을 이용하는 경우에, 레이저 어닐을 실시하기 전에, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 함으로써, 도펀트의 활성화 정도를 향상시킬 수 있는 것을 발견하고, 본 발명을 완성시켰다.
이하, 본 발명에 대하여, 실시태양의 일례로서, 도면을 참조하면서 상세히 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
우선, 본 발명의 제1 실시형태의 디바이스 형성 방법에 대하여 도 1을 참조하면서 설명한다.
확산층 형성 영역의 산소 농도가 5ppma 미만인 실리콘 단결정 기판을 준비한다(도 1의 S11 참조).
확산층 형성 영역의 산소 농도가 5ppma 미만인 실리콘 단결정 기판으로서, FZ 실리콘 단결정 기판, MCZ 실리콘 단결정 기판, IG 처리가 실시되고 표면 영역에 DZ 층이 형성되어 있는 CZ 실리콘 단결정 기판 중 어느 하나를 이용할 수 있다.
확산층 형성 영역의 산소 농도가 5ppma 미만인 실리콘 단결정 기판으로서, 상기의 기판을 호적하게 이용할 수 있다.
다음에, 준비한 실리콘 단결정 기판의 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어한다(도 1의 S12 참조). 확산층 형성 영역의 산소 농도의 상한은 특별히 한정되지 않으나, 예를 들어, 18ppma 이하로 할 수 있다. 이것은 산소 농도가 지나치게 높아 산소 석출 과다가 되고, 슬립이 발생하기 쉬워지는 것을 방지할 수 있기 때문이다.
확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 산소 분위기에서 열처리함으로써, 확산층 형성 영역에 산소를 내방 확산시켜 디바이스를 형성할 수 있다.
이러한 방법을 이용하면, 표면측 및 이면측의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
산소 분위기에서의 열처리의 온도는, 1100℃ 이상으로 하는 것이 바람직하다. 이러한 열처리 온도로 하면, 산소의 고용도는 5ppma 이상이 되고, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어할 수 있다. 확산층 형성 영역에서의 실리콘의 온도가 융점 이상이어도, 실리콘 단결정 기판의 유지부를 융점 이하로 유지함으로써 확산층 형성 영역의 산소 농도를 5ppma 이상이 되도록 산소를 도입할 수도 있다.
산소 분위기에서의 열처리 시간은, 확산층을 형성하는 깊이에 따라 바꿀 수 있다. RTA(Rapid Thermal Anneal)로 처리하는 경우에는, 0.1초 이상으로 하는 것이 바람직하다. FA(Furnace Anneal)로 처리하는 경우에는 1분 이상으로 하는 것이 바람직하다.
산소 분위기에서 가열 후에 외주(실리콘 단결정 기판의 표면)에 붙은 산화막을 불산에 의해 제거하고 나서, 확산층을 형성해도 본 발명의 효과가 얻어진다.
또한, 산소 분위기에서의 열처리 후의 강온 과정에서 산소가 외방 확산되고, 표면측 및 이면측의 산소 농도가 5ppma 미만이 된 경우에는, 표면측 또는 이면측을 연마하여, 표면측 또는 이면측의 산소 농도를 5ppma 이상으로 하고, 후술하는 확산층을 형성해도 본 발명의 효과를 얻을 수 있다.
또한, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 산소를 포함하는 이온을 주입함으로써, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 할 수도 있다.
이러한 방법을 이용하면, 기판면 내의 소정의 영역의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
주입하는 이온은 산소 이온이어도 되고, 산소를 포함하는 클러스터 이온을 주입해도 된다.
이온 주입의 에너지는 확산층 형성 영역의 형성 깊이에 따라 바꾸면 되고, 특별히 한정되지 않는다. 예를 들어, 산소 이온을 이용하는 경우에는 0.5keV ~ 3MeV로 할 수 있고, 산소를 포함하는 클러스터 이온을 이용하는 경우에는 3 ~ 100keV/cluster로 할 수 있다.
이온 주입의 도즈량은 에너지에 따라 변화하는데, 1×1011atoms/cm2 이상으로 함으로써, 5ppma 이상의 산소를 도입할 수 있다. 또한, 이온 주입의 도즈량을 2×1014atoms/cm2 이하로 함으로써, 이온 주입에 요하는 시간이 지나치게 길어지는 일이 없으므로, 효율적이다.
산소를 포함하는 이온의 주입에 의한 데미지 회복의 열처리를 행하지 않고, 후술하는 도펀트의 이온 주입을 하여 확산층을 형성할 수 있으며, 산소를 포함하는 이온 주입에 의한 데미지를 회복시키기 위해 열처리를 행하고 나서, 후술하는 도펀트의 이온 주입을 하여 확산층의 형성을 행할 수도 있다.
다음에, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어한 실리콘 단결정 기판에 도펀트를 이온 주입하여 확산층을 형성한다(도 1의 S13 참조).
이온 주입하는 도펀트는 보론, 알루미늄, 갈륨, 인, 비소, 안티몬 중 어느 하나의 원소를 포함하는 원자 및 분자로 할 수 있다. 분자로는, 예를 들어, BF2, BxHy(x, y는 숫자)를 이용할 수 있다. 이러한 원자 및 분자이면, 실리콘으로 이루어진 확산층 형성 영역에 확실히 p형 영역 또는 n형 영역을 형성할 수 있다.
도펀트의 이온 주입은, 도즈량을 1×1012atoms/cm2 이상으로 하는 것이 바람직하다.
이러한 도즈량이면, 확산층 형성 영역과 그 직하의 영역의 사이에 확실히 pn 접합을 형성할 수 있다.
다음에, 도펀트를 이온 주입하여 확산층을 형성한 실리콘 단결정 기판에 있어서, 레이저 어닐에 의해 확산층을 활성화한다(도 1의 S14 참조).
레이저 어닐은, 파장 308nm의 엑시머 레이저를 이용하는 것이 바람직하다.
이와 같이 파장 308nm의 엑시머 레이저를 이용하면, 광의 침입 길이가 10nm이므로, 레이저 조사부를 선택적으로 가열할 수 있다.
레이저 어닐은, 레이저의 에너지를 실리콘 단결정을 용해하는 에너지보다 크게 하여 행하는 것이 바람직하다.
실리콘 단결정을 용해시키지 않아도 도펀트는 활성화하는데, 실리콘 단결정을 용해시킴으로써 도펀트가 치환 위치에 들어가기 쉽고, 활성화 정도를 보다 효과적으로 높일 수 있다.
레이저 어닐은, 레이저의 조사 시간을 10 ~ 1000nsec로 하는 것이 바람직하다.
이러한 조사 시간이면, 조사 시간이 짧으므로, 레이저 조사부를 선택적으로 가열할 수 있다.
상기에서 설명한 본 발명의 제1 실시형태의 디바이스 형성 방법에 따르면, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어함으로써, 레이저 어닐시에 발생하는 결함량보다 산소가 많아지고, 결함의 형성을 억제할 수 있으며, 간편하게 도펀트의 활성화 정도를 향상시킬 수 있다.
한편, 상기에서는, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정(도 1의 S12)을, 도펀트를 이온 주입하여 확산층을 형성하는 공정(도 1의 S13)보다 전에 행하는 경우에 대하여 설명하였으나, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정은, 레이저 어닐에 의해 확산층을 활성화하는 공정(도 1의 S14)보다 전에 있으면 되고, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 도펀트를 이온 주입하여 확산층을 형성하는 공정보다 후에 행해도 된다. 예를 들어, 산소를 포함하는 이온의 주입은 도펀트의 이온 주입 전에 행해도 되고, 도펀트의 이온 주입 후에 행할 수도 있다.
다음에, 본 발명의 제2 실시형태의 디바이스 형성 방법에 대하여 도 2를 참조하면서 설명한다.
우선, 실리콘 단결정 기판을 준비한다(도 2의 S21 참조).
다음에, 준비한 실리콘 단결정 기판에 에피택셜층을 형성하여 에피택셜 웨이퍼를 형성하고, 에피택셜 웨이퍼의 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어한다(도 2의 S22 참조). 확산층 형성 영역의 산소 농도의 상한은 특별히 한정되지 않으나, 예를 들어, 18ppma 이하로 할 수 있다. 이것은 산소 농도가 지나치게 높아 산소 석출 과다가 되고, 슬립이 발생하기 쉬워지는 것을 방지할 수 있기 때문이다.
확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 산소 농도가 5ppma 이상인 실리콘 단결정 기판을 이용하고, 에피택셜층 형성 공정에 있어서, 실리콘 단결정 기판으로부터 확산층 형성 영역에 산소를 외방 확산시킬 수 있다.
이러한 방법을 이용하면, 에피택셜층에 용이하게 산소를 도입할 수 있다.
또한, 에피택셜 성장 후에 연마를 행해도 된다. 이에 따라, 기판으로부터 산소가 확산되어 5ppma 이상이 된 영역을 에피택셜층의 표면측으로 하여 확산층 형성 영역을 5ppma 이상으로 할 수 있다.
또한, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 산소 농도가 5ppma 이상인 실리콘 단결정 기판을 이용하여, 에피택셜층 형성 후에, 에피택셜 웨이퍼를 비산화성 분위기에서 열처리함으로써, 실리콘 단결정 기판으로부터 확산층 형성 영역에 산소를 외방 확산시킬 수 있다.
이러한 방법을 이용하면, 에피택셜층 형성 후이고 후술하는 레이저 어닐 전의 임의의 타이밍에 에피택셜층에 산소를 도입할 수 있다.
여기서, 열처리 시간을 짧게 하기 위하여, 열처리 온도를 1000℃ 이상으로 하는 것이 바람직하다. 또한, 열처리 시간은 30초보다 길게 하는 것이 바람직하다.
상기 서술과 마찬가지로, 실리콘 단결정 기판으로부터 산소를 외방 확산시킨 후에, 연마를 행해도 된다.
확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 후에, 에피택셜 웨이퍼를 산소 분위기에서 열처리함으로써, 확산층 형성 영역에 산소를 내방 확산시킬 수 있다.
이러한 방법을 이용하면, 표면측의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
여기서 산소 분위기에서의 열처리의 온도는, 1100℃ 이상으로 하는 것이 바람직하다. 이러한 열처리 온도로 하면, 산소의 고용도는 5ppma 이상이 되고, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어할 수 있다. 확산층 형성 영역에서의 실리콘의 온도가 융점 이상이어도, 실리콘 단결정 기판의 유지부를 융점 이하로 유지함으로써 확산층 형성 영역의 산소 농도를 5ppma 이상이 되도록 산소를 도입해도 된다.
산소 분위기에서의 열처리 시간은, 확산층을 형성하는 깊이에 따라 바꿀 수 있다. RTA(Rapid Thermal Anneal)로 처리하는 경우에는, 0.1초 이상으로 하는 것이 바람직하다. FA(Furnace Anneal)로 처리하는 경우에는 1분 이상으로 하는 것이 바람직하다.
산소 분위기에서 가열 후에 외주(실리콘 단결정 기판의 표면)에 붙은 산화막을 불산에 의해 제거하고 나서, 후술하는 확산층의 형성을 행해도 본 발명의 효과가 얻어진다.
또한, 산소 분위기에서의 열처리 후의 강온 과정에서 산소가 외방 확산되고, 표면측의 산소 농도가 5ppma 미만이 된 경우에는, 표면을 연마하여, 표면측에 산소 농도가 5ppma 이상인 부분을 노출시키고, 후술하는 확산층의 형성을 행해도 본 발명의 효과를 얻을 수 있다.
이때, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 후에, 에피택셜 웨이퍼의 에피택셜층에 산소를 포함하는 이온을 주입할 수 있다. 이러한 방법을 이용하면, 웨이퍼면내의 소정의 영역의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
주입하는 이온은 산소 이온이어도 되고, 산소를 포함하는 클러스터 이온을 주입해도 된다.
이온 주입의 에너지는 확산층 형성 영역의 형성 깊이에 따라 바꾸면 되고, 특별히 한정되지 않는다. 예를 들어 산소의 경우에는 0.5keV ~ 3MeV로 할 수 있고, 클러스터 이온을 이용하는 경우에는 3 ~ 100keV/cluster로 할 수 있다.
이온 주입의 도즈량은 에너지에 따라 변화하나, 1×1011atoms/cm2 이상으로 함으로써, 5ppma 이상의 산소를 도입할 수 있다. 또한, 이온 주입의 도즈량을 2×1014atoms/cm2 이하로 함으로써, 이온 주입에 요하는 시간이 지나치게 길어지는 일이 없으므로, 효율적이다.
산소를 포함하는 이온 주입에 의한 데미지 회복의 열처리를 행하지 않고, 후술하는 도펀트의 이온 주입을 하여 확산층을 형성할 수 있고, 산소를 포함하는 이온 주입에 의한 데미지를 회복시키기 위해 열처리를 행하고 나서, 후술하는 도펀트의 이온 주입을 하여 확산층의 형성을 행할 수도 있다.
확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 공정에 있어서, 에피택셜층에 산소를 도프할 수 있다. 이러한 방법을 이용하면, 에피택셜층의 산소의 분포를 균일하게 할 수 있다. 이것은, 에피택셜층을 기상 성장 중에 산소를 포함하는 가스를 성장 가스 중에 혼입시킴으로써 실시할 수 있다.
다음에, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어한 실리콘 에피택셜 웨이퍼에 도펀트를 이온 주입하여 확산층을 형성한다(도 2의 S23 참조).
주입하는 도펀트는 보론, 알루미늄, 갈륨, 인, 비소, 안티몬 중 어느 하나의 원소를 포함하는 원자 및 분자로 할 수 있다. 분자로는, 예를 들어, BF2, BxHy(x, y는 숫자)를 이용할 수 있다. 이러한 원자 및 분자이면, 실리콘으로 이루어진 확산층 형성 영역에 확실히 p형 영역 또는 n형 영역을 형성할 수 있다.
도펀트의 이온 주입은, 도즈량을 1×1012atoms/cm2 이상으로 하는 것이 바람직하다.
이러한 도즈량이면, 확산층 형성 영역과 그 직하의 영역의 사이에 확실히 pn 접합을 형성할 수 있다.
다음에, 도펀트를 이온 주입하여 확산층을 형성한 실리콘 에피택셜 웨이퍼에 있어서, 레이저 어닐에 의해 확산층을 활성화한다(도 2의 S24 참조).
레이저 어닐은, 파장 308nm의 엑시머 레이저를 이용하는 것이 바람직하다.
이와 같이 파장 308nm의 엑시머 레이저를 이용하면, 광의 침입 길이가 10nm이므로, 레이저 조사부를 선택적으로 가열할 수 있다.
레이저 어닐은, 레이저의 에너지를 실리콘 단결정을 용해하는 에너지보다 크게 하여 행하는 것이 바람직하다.
실리콘 단결정을 용해시키지 않아도 도펀트는 활성화하는데, 실리콘 단결정을 용해시킴으로써 도펀트가 치환 위치에 들어가기 쉬워져, 활성화 정도를 보다 효과적으로 높일 수 있다.
레이저 어닐은, 레이저의 조사 시간을 10 ~ 1000nsec로 하는 것이 바람직하다.
이러한 조사 시간이면, 조사 시간이 짧으므로, 레이저 조사부를 선택적으로 가열할 수 있다.
상기에서 설명한 본 발명의 제2 실시형태의 디바이스 형성 방법에 따르면, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어함으로써, 레이저 어닐시에 발생하는 결함량보다 산소가 많아지고, 결함의 형성을 억제할 수 있으며, 간편하게 도펀트의 활성화 정도를 향상시킬 수 있다. 또한, 폴리시드 웨이퍼보다 결함이 적은 고품질인 에피택셜 웨이퍼를 이용하여 디바이스를 형성하는 경우에 본 발명의 제2 실시형태의 디바이스 형성 방법을 호적하게 적용할 수 있다.
한편, 상기에서는, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을, 도펀트를 이온 주입하여 확산층을 형성하는 공정(도 2의 S23)보다 전에 행하는 경우에 대하여 설명하였으나, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정은, 레이저 어닐에 의해 확산층을 활성화하는 공정(도 2의 S24)보다 전에 있으면 되고, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을, 도펀트를 이온 주입하여 확산층을 형성하는 공정보다 후에 행해도 된다. 예를 들어, 산소를 포함하는 이온의 주입은 도펀트의 이온 주입 전에 행해도 되고, 도펀트의 이온 주입 후에 행할 수도 있다.
다음에, 본 발명의 제3 실시형태의 디바이스 형성 방법에 대하여 도 3을 참조하면서 설명한다.
우선, 산소 농도가 5ppma 미만인 SOI 층을 갖는 SOI 기판을 준비한다(도 3의 S31 참조).
다음에, 준비한 SOI 기판의 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어한다(도 3의 S32 참조). 확산층 형성 영역의 산소 농도의 상한은 특별히 한정되지 않으나, 예를 들어, 18ppma 이하로 할 수 있다. 이것은 산소 농도가 지나치게 높아 산소 석출 과다가 되고, 슬립이 발생하기 쉬워지는 것을 방지할 수 있기 때문이다.
이때, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, SOI 기판을 산소 분위기에서 열처리함으로써, 확산층 형성 영역에 산소를 내방 확산시킬 수 있다. 이러한 방법을 이용하면, 표면측의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
여기서, 산소 분위기에서의 열처리의 온도는, 1100℃ 이상으로 하는 것이 바람직하다. 이러한 열처리 온도로 하면, 산소의 고용도는 5ppma 이상이 되고, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어할 수 있다. 확산층 형성 영역에서의 실리콘의 온도가 융점 이상이어도, 실리콘 단결정 기판의 유지부를 융점 이하로 유지함으로써 확산층 형성 영역의 산소 농도가 5ppma 이상이 되도록 산소를 도입할 수도 있다.
산소 분위기에서의 열처리 시간은, 확산층을 형성하는 깊이에 따라 바꿀 수 있다. RTA(Rapid Thermal Anneal)로 처리하는 경우에는, 0.1초 이상으로 하는 것이 바람직하다. FA(Furnace Anneal)로 처리하는 경우에는 1분 이상으로 하는 것이 바람직하다.
산소 분위기에서 가열 후에 외주(SOI 기판의 표면)에 붙은 산화막을 불산에 의해 제거하고 나서, 후술하는 확산층의 형성을 행해도 본 발명의 효과가 얻어진다.
이때, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, SOI 기판의 SOI 층에 산소를 포함하는 이온을 주입할 수 있다.
이러한 방법을 이용하면, 기판면 내의 소정의 영역의 확산층 형성 영역에서만 산소 농도를 5ppma 이상으로 제어할 수 있다.
주입하는 이온은 산소 이온이어도 되고, 산소를 포함하는 클러스터 이온을 주입해도 된다.
이온 주입의 에너지는 확산층 형성 영역의 형성 깊이에 따라 바꾸면 되고, 특별히 한정되지 않는다. 예를 들어, 산소 이온을 이용하는 경우에는 0.5keV ~ 3MeV로 할 수 있고, 산소를 포함하는 클러스터 이온을 이용하는 경우에는 3 ~ 100keV/cluster로 할 수 있다.
이온 주입의 도즈량은 에너지에 따라 변화하나, 1×1011atoms/cm2 이상으로 함으로써, 5ppma 이상의 산소를 도입할 수 있다. 또한, 이온 주입의 도즈량을 2×1014atoms/cm2 이하로 함으로써, 이온 주입에 요하는 시간이 지나치게 길어지는 일이 없으므로, 효율적이다.
산소를 포함하는 이온의 주입에 의한 데미지 회복의 열처리를 행하지 않고, 후술하는 도펀트의 이온 주입을 하여 확산층을 형성할 수 있고, 산소를 포함하는 이온 주입에 의한 데미지를 회복시키기 위해 열처리를 행하고 나서, 후술하는 도펀트의 이온 주입을 하여 확산층의 형성을 행할 수도 있다.
다음에, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어한 SOI 기판의 SOI 층에 도펀트를 이온 주입하여 확산층을 형성한다(도 3의 S33 참조).
주입하는 도펀트는 보론, 알루미늄, 갈륨, 인, 비소, 안티몬 중 어느 하나의 원소를 포함하는 원자 및 분자로 할 수 있다. 분자로는, 예를 들어, BF2, BxHy(x, y는 숫자)를 이용할 수 있다. 이러한 원자 및 분자이면, 실리콘으로 이루어진 확산층 형성 영역에 확실히 p형 영역 또는 n형 영역을 형성할 수 있다.
도펀트의 이온 주입은, 도즈량을 1×1012atoms/cm2 이상으로 하는 것이 바람직하다.
이러한 도즈량이면, 확산층 형성 영역과 그 직하의 영역의 사이에 확실히 pn 접합을 형성할 수 있다.
다음에, 도펀트를 이온 주입하여 확산층을 형성한 SOI 기판에 있어서, 레이저 어닐에 의해 확산층을 활성화한다(도 3의 S34 참조).
레이저 어닐은, 파장 308nm의 엑시머 레이저를 이용하는 것이 바람직하다.
이와 같이 파장 308nm의 엑시머 레이저를 이용하면, 광의 침입 길이가 10nm이므로, 레이저 조사부를 선택적으로 가열할 수 있다.
레이저 어닐은, 레이저의 에너지를 실리콘 단결정을 용해하는 에너지보다 크게 하여 행하는 것이 바람직하다.
실리콘 단결정을 용해시키지 않아도 도펀트는 활성화하는데, 실리콘 단결정을 용해시킴으로써 도펀트가 치환 위치에 들어가기 쉬워지고, 활성화 정도를 보다 효과적으로 높일 수 있다.
레이저 어닐은, 레이저의 조사 시간을 10 ~ 1000nsec로 하는 것이 바람직하다.
이러한 조사 시간이면, 조사 시간이 짧으므로, 레이저 조사부를 선택적으로 가열할 수 있다.
상기에서 설명한 본 발명의 제3 실시형태의 디바이스 형성 방법에 따르면, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어함으로써, 레이저 어닐시에 발생하는 결함량보다 산소가 많아지고, 결함의 형성을 억제할 수 있으며, 간편하게 도펀트의 활성화 정도를 향상시킬 수 있다. 또한, SOI 기판을 이용하여 디바이스를 형성하는 경우에 본 발명의 제3 실시형태의 디바이스 형성 방법을 호적하게 적용할 수 있다.
한편, 상기에서는, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정(도 3의 S32)을, 도펀트를 이온 주입하여 확산층을 형성하는 공정(도 3의 S33)보다 전에 행하는 경우에 대하여 설명하였으나, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정은, 레이저 어닐에 의해 확산층을 활성화하는 공정(도 3의 S34)보다 전에 있으면 되고, 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 도펀트를 이온 주입하여 확산층을 형성하는 공정보다 후에 행해도 된다. 예를 들어, 산소를 포함하는 이온의 주입은 도펀트의 이온 주입 전에 행해도 되고, 도펀트의 이온 주입 후에 행할 수도 있다.
실시예
이하, 실험예, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하나, 본 발명은 이들로 한정되는 것은 아니다.
(실험예 1, 실험예 2)
산소 농도가 낮은 에피택셜 웨이퍼(실리콘 단결정 기판 상에 에피택셜층을 형성한 것, 에피택셜층의 산소 농도: 0.05ppma(JEIDA) 미만, 에피택셜층 두께: 3μm)(실험예 1)와 산소 농도가 높은 실리콘 단결정 기판(산소 농도: 13ppma(JEIDA))(실험예 2)을 준비하였다.
실리콘 단결정 기판의 도전형, 저항률, 직경, 결정축 방위는, 이하와 같다.
도전형: p형
저항률: 8 ~ 20Ω·cm
직경: 300mm
결정축 방위: <100>
다음에, 준비한 에피택셜 웨이퍼 및 실리콘 단결정 기판에 비소를 이온 주입하였다. 도즈량은, 1×1015atoms/cm2로 하고, 에너지는 20keV로 하였다. 다음에, 도펀트를 전기적으로 활성화시키기 위해, 레이저 어닐을 행하였다. 레이저의 파장은 308nm로 하고, 레이저의 펄스 폭은 150ns로 하고, 레이저의 에너지는 2.5 ~ 3.7J/cm2로 하였다. 레이저 조사는 실온의 공기 분위기 중에서 행하였다. 그 후, SIMS(Secondary Ion Mass Spectrometry)로 비소의 프로파일을 측정하고, 프로파일은 산소의 영향을 받지 않는 것을 알 수 있었다.
계속해서, 형성한 확산층의 시트 저항을 측정하였다. 도 4에 측정 결과를 나타낸다. 도 4에 있어서, 삼각형 표시(▲)는 산소 농도가 낮은 에피택셜 웨이퍼(실험예 1)이며, 동그라미 표시(●)는 산소 농도가 높은 실리콘 단결정 기판(실험예 2)이다. 확산층 형성 영역의 산소 농도가 낮은 에피택셜 웨이퍼에서는 90 ~ 115Ω/□가 되었으나, 산소 농도가 높은 실리콘 단결정 기판에서는 40 ~ 50Ω/□가 되고, 산소 농도가 높은 편이 전기적인 활성도가 높은(저항이 낮은) 것을 알 수 있었다.
(실험예 3)
산소 농도를 2 ~ 13ppma(JEIDA)로 할당한 실리콘 단결정 기판을 준비하였다.
실리콘 단결정 기판의 도전형, 저항률, 직경, 결정축 방위는, 이하와 같다.
도전형: p형
저항률: 8 ~ 20Ω·cm
직경: 300mm
결정축 방위: <100>
다음에, 준비한 실리콘 단결정 기판에 비소를 이온 주입하고 확산층을 형성하였다. 도즈량은, 1×1015atoms/cm2로 하고, 에너지는 20keV로 하였다. 다음에, 확산층의 도펀트를 전기적으로 활성화시키기 위해, 레이저 어닐을 행하였다. 레이저의 파장은 308nm로 하고, 레이저의 펄스 폭은 150ns로 하고, 레이저의 에너지는 2.5J/cm2로 하였다. 레이저 조사는 실온의 공기 분위기 중에서 행하였다.
계속해서, 형성한 확산층의 시트 저항을 측정하였다. 도 5에 측정 결과를 나타낸다. 산소 농도가 5ppma 이상인 실리콘 단결정 기판을 이용함으로써 전기적인 활성도를 높일 수 있는(즉, 저항을 낮출 수 있는) 것을 알 수 있었다.
(실시예 1, 비교예 1)
에피택셜 웨이퍼(실리콘 단결정 기판 상에 에피택셜층을 형성한 것, 에피택셜층의 산소 농도: 0.1ppma(JEIDA) 미만, 에피택셜층 두께: 3μm)를 준비하였다.
실리콘 단결정 기판의 도전형, 저항률, 직경, 결정축 방위는, 이하와 같다.
도전형: p형
기판 저항률: 0.008 ~ 0.015Ω·cm
에피택셜층 저항률: 1 ~ 2Ω·cm
직경: 300mm
결정축 방위: <100>
다음에, 에피택셜층에 산소를 이온 주입하였다. 도즈량은, 1×1012 ~ 1.5×1013atoms/cm2로 하고, 에너지는 40keV로 하였다. 이때, 에피택셜층의 표면으로부터 깊이 200nm까지에 포함되는 평균 산소 농도는 1 ~ 14ppma이었다(실시예 1에서는 평균 산소 농도가 5 ~ 14ppma이며, 비교예 1에서는 평균 산소 농도가 1ppma였다). 그 후, 에피택셜 웨이퍼에 도펀트로서 비소를 이온 주입하고 확산층을 형성하였다. 도즈량은, 1×1015atoms/cm2로 하고, 에너지는 20keV로 하였다.
다음에, 확산층의 도펀트를 전기적으로 활성화시키기 위해, 레이저 어닐을 행하였다. 레이저의 파장은 308nm로 하고, 레이저의 펄스 폭은 150ns로 하고, 레이저의 에너지는 2.5J/cm2로 하였다. 레이저 조사는 실온의 공기 분위기 중에서 행하였다. 이때의 확산층의 두께는 200nm 이하였다.
계속해서, 실시예 1 및 비교예 1의 에피택셜 웨이퍼의 확산층의 시트 저항을 측정하였다. 도 6에 측정 결과를 나타낸다. 도 6에 있어서, 하얀 동그라미 표시(○)는 비교예 1의 에피택셜 웨이퍼이며, 검은 동그라미 표시(●)는 실시예 1의 에피택셜 웨이퍼이다. 에피택셜 웨이퍼의 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어함으로써 전기적인 활성도를 높일 수 있는(즉, 저항을 낮출 수 있는) 것을 알 수 있었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것이 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (20)

  1. 실리콘 단결정 기판에 도펀트를 이온 주입하여 확산층을 형성하고, 레이저 어닐에 의해 확산층을 활성화하는 디바이스 형성 방법에 있어서,
    상기 실리콘 단결정 기판으로서 상기 확산층 형성 영역의 산소 농도가 5ppma 미만인 것을 이용하는 경우에, 레이저 어닐에 의해 확산층을 활성화하기 전에 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 행하는 것을 특징으로 하는, 디바이스 형성 방법.
  2. 제1항에 있어서,
    상기 실리콘 단결정 기판으로서, FZ 실리콘 단결정 기판, MCZ 실리콘 단결정 기판, IG 처리가 실시되고 표면 영역에 DZ 층이 형성되어 있는 CZ 실리콘 단결정 기판 중 어느 하나를 이용하는 것을 특징으로 하는, 디바이스 형성 방법.
  3. 제1항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 실리콘 단결정 기판을 산소 분위기에서 열처리함으로써, 상기 확산층 형성 영역에 산소를 내방 확산시키는 것을 특징으로 하는, 디바이스 형성 방법.
  4. 제2항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 실리콘 단결정 기판을 산소 분위기에서 열처리함으로써, 상기 확산층 형성 영역에 산소를 내방 확산시키는 것을 특징으로 하는, 디바이스 형성 방법.
  5. 제1항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 실리콘 단결정 기판에 산소를 포함하는 이온을 주입함으로써, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 하는 것을 특징으로 하는, 디바이스 형성 방법.
  6. 제2항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 실리콘 단결정 기판에 산소를 포함하는 이온을 주입함으로써, 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 하는 것을 특징으로 하는, 디바이스 형성 방법.
  7. 실리콘 단결정 기판에 에피택셜층을 형성한 에피택셜 웨이퍼에 도펀트를 이온 주입하여 확산층을 형성하고, 레이저 어닐에 의해 확산층을 활성화하는 디바이스 형성 방법에 있어서,
    레이저 어닐에 의해 확산층을 활성화하기 전에 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 행하는 것을 특징으로 하는, 디바이스 형성 방법.
  8. 제7항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 산소 농도가 5ppma 이상인 실리콘 단결정 기판을 이용하고, 에피택셜층 형성 공정에 있어서, 이 실리콘 단결정 기판으로부터 상기 확산층 형성 영역에 산소를 외방 확산시키는 것을 특징으로 하는, 디바이스 형성 방법.
  9. 제7항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 산소 농도가 5ppma 이상인 실리콘 단결정 기판을 이용하고, 에피택셜층 형성 후에, 상기 에피택셜 웨이퍼를 비산화성 분위기에서 열처리함으로써, 이 실리콘 단결정 기판으로부터 상기 확산층 형성 영역에 산소를 외방 확산시키는 것을 특징으로 하는, 디바이스 형성 방법.
  10. 제7항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 후에, 상기 에피택셜 웨이퍼를 산소 분위기에서 열처리함으로써, 상기 확산층 형성 영역에 산소를 내방 확산시키는 것을 특징으로 하는, 디바이스 형성 방법.
  11. 제7항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 후에, 상기 에피택셜 웨이퍼의 에피택셜층에 산소를 포함하는 이온을 주입하는 것을 특징으로 하는, 디바이스 형성 방법.
  12. 제7항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 에피택셜층 형성 공정에 있어서, 상기 에피택셜층에 산소를 도프하는 것을 특징으로 하는, 디바이스 형성 방법.
  13. SOI 기판에 도펀트를 이온 주입하여 확산층을 형성하고, 레이저 어닐에 의해 확산층을 활성화하는 디바이스 형성 방법에 있어서,
    상기 SOI 기판으로서 산소 농도가 5ppma 미만인 SOI 층을 갖는 것을 이용하는 경우에, 레이저 어닐에 의해 확산층을 활성화하기 전에 상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 공정을 행하는 것을 특징으로 하는, 디바이스 형성 방법.
  14. 제13항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 SOI 기판을 산소 분위기에서 열처리함으로써, 상기 확산층 형성 영역에 산소를 내방 확산시키는 것을 특징으로 하는, 디바이스 형성 방법.
  15. 제13항에 있어서,
    상기 확산층 형성 영역의 산소 농도를 5ppma 이상으로 제어하는 방법으로서, 상기 SOI 기판의 SOI 층에 산소를 포함하는 이온을 주입하는 것을 특징으로 하는, 디바이스 형성 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 도펀트는 보론, 알루미늄, 갈륨, 인, 비소, 안티몬 중 어느 하나의 원소를 포함하는 것을 특징으로 하는, 디바이스 형성 방법.
  17. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 도펀트의 이온 주입은, 도즈량을 1×1012atoms/cm2 이상으로 하는 것을 특징으로 하는, 디바이스 형성 방법.
  18. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 레이저 어닐은, 파장 308nm의 엑시머 레이저를 이용하는 것을 특징으로 하는, 디바이스 형성 방법.
  19. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 레이저 어닐은, 레이저의 에너지를 실리콘 단결정을 용해하는 에너지보다 크게 하여 행하는 것을 특징으로 하는, 디바이스 형성 방법.
  20. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 레이저 어닐은, 레이저의 조사 시간을 10 ~ 1000nsec로 하는 것을 특징으로 하는, 디바이스 형성 방법.
KR1020197012451A 2016-11-15 2017-09-15 디바이스 형성 방법 KR102392885B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016222249A JP6579086B2 (ja) 2016-11-15 2016-11-15 デバイス形成方法
JPJP-P-2016-222249 2016-11-15
PCT/JP2017/033536 WO2018092401A1 (ja) 2016-11-15 2017-09-15 デバイス形成方法

Publications (2)

Publication Number Publication Date
KR20190076972A KR20190076972A (ko) 2019-07-02
KR102392885B1 true KR102392885B1 (ko) 2022-05-02

Family

ID=62145467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197012451A KR102392885B1 (ko) 2016-11-15 2017-09-15 디바이스 형성 방법

Country Status (7)

Country Link
US (1) US10748772B2 (ko)
JP (1) JP6579086B2 (ko)
KR (1) KR102392885B1 (ko)
CN (1) CN109891553B (ko)
DE (1) DE112017005251T5 (ko)
TW (1) TWI733905B (ko)
WO (1) WO2018092401A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11461393B1 (en) 2019-12-09 2022-10-04 Amazon Technologies, Inc. Automated identification and mapping of objects in video content

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535174A (ja) 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法
JP2012059849A (ja) 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817674A (ja) * 1981-07-24 1983-02-01 Seiko Epson Corp Ｍｏｓ型半導体装置
JP3384439B2 (ja) 1997-08-20 2003-03-10 日本電気株式会社 半導体装置の製造方法
US6087247A (en) * 1998-01-29 2000-07-11 Varian Semiconductor Equipment Associates, Inc. Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing
JP3221484B2 (ja) 1998-03-04 2001-10-22 日本電気株式会社 半導体装置の製造方法
JP4531175B2 (ja) * 1998-12-03 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
JP4618842B2 (ja) * 2000-03-27 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4558140B2 (ja) * 2000-05-02 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4064075B2 (ja) * 2000-06-07 2008-03-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4562868B2 (ja) * 2000-06-28 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4439789B2 (ja) * 2001-04-20 2010-03-24 株式会社半導体エネルギー研究所 レーザ照射装置、並びに半導体装置の作製方法
JP4401667B2 (ja) * 2003-03-26 2010-01-20 株式会社 液晶先端技術開発センター アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。
WO2007015388A1 (ja) 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP5252867B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP2010171057A (ja) 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
US8889534B1 (en) * 2013-05-29 2014-11-18 Tokyo Electron Limited Solid state source introduction of dopants and additives for a plasma doping process
EP3082168A4 (en) * 2013-12-10 2017-07-19 ULVAC, Inc. Insulated gate bipolar transistor and production method therefor
US9312135B2 (en) * 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
JP6338512B2 (ja) 2014-11-17 2018-06-06 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
DE102015107085A1 (de) * 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
CN107104144B (zh) * 2016-02-22 2019-12-27 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR102626492B1 (ko) * 2016-11-14 2024-01-17 신에쓰 가가꾸 고교 가부시끼가이샤 고광전변환효율 태양전지의 제조 방법 및 고광전변환효율 태양전지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535174A (ja) 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法
JP2012059849A (ja) 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
CN109891553B (zh) 2023-02-21
JP6579086B2 (ja) 2019-09-25
WO2018092401A1 (ja) 2018-05-24
US20200194263A1 (en) 2020-06-18
CN109891553A (zh) 2019-06-14
TW201820477A (zh) 2018-06-01
DE112017005251T5 (de) 2019-07-11
US10748772B2 (en) 2020-08-18
KR20190076972A (ko) 2019-07-02
JP2018081993A (ja) 2018-05-24
TWI733905B (zh) 2021-07-21

Similar Documents

Publication Publication Date Title
US7825016B2 (en) Method of producing a semiconductor element
US6037640A (en) Ultra-shallow semiconductor junction formation
US8426285B2 (en) Method of fabricating semiconductor device
CN104040702B (zh) 单晶硅晶片的制造方法及电子器件
JPH10189473A (ja) マイクロ波アニールによる極浅半導体接合の形成
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
JPS6244849B2 (ko)
JP2005510871A5 (ko)
JP2005510871A (ja) 半導体装置の製造方法
JP2002198322A (ja) 熱処理方法及びその装置
EP0028737A2 (en) Method for high efficiency gettering contaminants and defects in a semiconductor body
JPH0220019A (ja) 浅い接合の形成方法
KR102392885B1 (ko) 디바이스 형성 방법
JP2006245338A (ja) 電界効果型トランジスタの製造方法
US20020086502A1 (en) Method of forming a doped region in a semiconductor material
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
JP6119637B2 (ja) アニール基板の製造方法、及び半導体装置の製造方法
JP2019080008A (ja) 基板の熱処理方法
JP2808749B2 (ja) 半導体基板への接合形成方法
JP4868880B2 (ja) シリコンウェーハの処理方法及びウェーハ処理装置
JP2010129918A (ja) 半導体ウェーハの表層高強度化方法
CN110578168B (zh) 吸除层的形成方法及硅晶圆
KR20090056671A (ko) 웨이퍼를 어닐링하는 급속 열처리 장치 및 방법
JP2005079110A (ja) 半導体装置およびその製造方法
JP2004095613A (ja) 不純物拡散方法、半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant