JP2017516389A - 切換可能な２次再生経路 - Google Patents

切換可能な２次再生経路 Download PDF

Info

Publication number
JP2017516389A
JP2017516389A JP2016562946A JP2016562946A JP2017516389A JP 2017516389 A JP2017516389 A JP 2017516389A JP 2016562946 A JP2016562946 A JP 2016562946A JP 2016562946 A JP2016562946 A JP 2016562946A JP 2017516389 A JP2017516389 A JP 2017516389A
Authority
JP
Japan
Prior art keywords
magnitude
input signal
digital
processing path
digital input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016562946A
Other languages
English (en)
Other versions
JP6545707B2 (ja
Inventor
ダス、テヤスヴィ
エル． メランソン、ジョン
エル． メランソン、ジョン
タッカー、ジョン、シー．
フェイ、シャオファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Publication of JP2017516389A publication Critical patent/JP2017516389A/ja
Application granted granted Critical
Publication of JP6545707B2 publication Critical patent/JP6545707B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本開示の実施例によれば、処理システムは、第１の処理経路と第２の処理経路とを含む複数の処理経路と、デジタル／アナログ・ステージ出力と、コントローラとを含み得る。第１の処理経路は、デジタル入力信号を第１の中間アナログ信号に変換するための、高電力状態及び低電力状態で動作するように構成される第１のデジタル／アナログ変換器を含み得る。第２の処理経路は、デジタル入力信号を第２の中間アナログ信号に変換するための第２のデジタル／アナログ変換器を含み得る。デジタル／アナログ・ステージ出力は、第１の中間アナログ信号と第２の中間アナログ信号との和を含むアナログ信号を生成するように構成され得る。コントローラは、デジタル入力信号の大きさが閾値となる大きさを下回るとき、第１のデジタル／アナログ変換器を低電力状態で動作させるように構成され得る。

Description

本開示は、２０１４年４月１４日に出願された米国仮特許出願第６１／９７９，３０８号、及び２０１５年４月７日に出願された米国仮特許出願第１４／６８０，８３０号の優先権を主張するものであり、上記出願の全体が参照によって本明細書に組み込まれる。
本開示は、一般に、無線電話やメディア・プレーヤー等のパーソナル・オーディオ機器をこれらに限定することなく含むオーディオ機器用の回路に関し、より詳細には、切換可能な２次再生経路を含む、オーディオ集積回路に関する。
モバイル／携帯電話などの無線電話、コードレス電話、ＭＰ３プレーヤー、及びその他の民生用オーディオ機器を含む、パーソナル・オーディオ機器が普及している。このようなパーソナル・オーディオ機器には、１対のヘッドフォン又は１つ以上のスピーカを駆動するための回路が含まれ得る。多くの場合、そうした回路には、ヘッドフォン又はスピーカへオーディオ出力信号を駆動するためのパワー・アンプを含むスピーカ・ドライバが含まれている。
オーディオ出力信号を駆動する既存の手法の１つに、デジタル・オーディオ信号を中間アナログ信号へ変換するためのアクティブ・デジタル／アナログ変換器、及びアナログ信号を増幅してオーディオ出力信号を生成するための出力アンプを含むために、再生経路を採用するというものがある。但し、このデジタル／アナログ変換器は、望ましくないことに、電力消費量が著しいものとなるおそれがある。
米国特許出願第１４／２４７，６８６号明細書
本開示の教示によれば、オーディオ再生経路に対する既存の手法に関連する１つ以上の欠点及び問題が緩和又は排除され得る。
本開示の実施例によれば、処理システムは、第１の処理経路と第２の処理経路とを含む複数の処理経路と、デジタル／アナログ・ステージ出力と、コントローラとを含み得る。第１の処理経路は、デジタル入力信号を第１の中間アナログ信号に変換するための、高電力状態及び低電力状態で動作するように構成される第１のデジタル／アナログ変換器を含み得る。第２の処理経路は、デジタル入力信号を第２の中間アナログ信号に変換するための第２のデジタル／アナログ変換器を含み得る。デジタル／アナログ・ステージ出力は、第１の中間アナログ信号と第２の中間アナログ信号との和を含むアナログ信号を生成するように構成され得る。コントローラは、デジタル入力信号の大きさが閾値となる大きさを下回るとき、第１のデジタル／アナログ変換器を低電力状態で動作させるように構成され得る。
本開示のこれら及び他の実施例によれば、方法は、第１の中間アナログ信号を、デジタル入力信号を第１の中間アナログ信号に変換するための、高電力状態及び低電力状態で動作するように構成される第１のデジタル／アナログ変換器を備える第１の処理経路によって生成することを含み得る。方法はまた、第２の中間アナログ信号を、デジタル入力信号を第２の中間アナログ信号に変換するための第２のデジタル／アナログ変換器を備える第２の処理経路によって生成することを含み得る。方法は更に、第１の中間アナログ信号と第２の中間アナログ信号との和を含むアナログ信号を生成することを含み得る。方法は加えて、デジタル入力信号が閾値となる大きさを下回るとき、第１のデジタル／アナログ変換器を低電力状態で動作させることを含み得る。
本開示の技術的利点は、本明細書に含まれる図面、説明、及び特許請求の範囲から当業者には容易に明らかになる可能性がある。実施例の目的及び利点は、特許請求の範囲において特に指摘される要素、特徴、及び組合せによって少なくとも実現され、達成されるであろう。
前述の一般的な説明及び以下の詳細な説明は両方とも、実例であって説明のためのものであり、本開示で述べられた特許請求の範囲を限定しないことを理解されたい。
本実施例及びその利点についてのより完全な理解は、同様の参照番号が同様の特徴を指す添付図面と併せて以下の説明を参照することによって得られる可能性がある。
本開示の実施例による、例示的なパーソナル・オーディオ機器を示す図である。 本開示の実施例による、パーソナル・オーディオ機器の例示的なオーディオ集積回路の選択された構成要素のブロック図である。 本開示の実施例による、処理経路及びアンプの選択された構成要素を詳細に描いた、例示的な集積回路の選択された構成要素のブロック図である。 本開示の実施例による、処理経路及びアンプの選択された構成要素を詳細に描いた、別の例示的な集積回路の選択された構成要素のブロック図である。 本開示の実施例による、処理経路の一部が多段ノイズ・シェーピング構成を用いて実装された、例示的な集積回路の選択された構成要素のブロック図である。 本開示の実施例による、処理経路及びアンプの選択された構成要素を詳細に描いた、別の例示的な集積回路の選択された構成要素のブロック図である。
図１は、本開示の実施例による、例示的なパーソナル・オーディオ機器１を示している。図１には、１対のイヤバド・スピーカ８Ａ及び８Ｂの形のヘッドセット３に連結された、パーソナル・オーディオ機器１が描かれている。図１に描かれたヘッドセット３は例に過ぎず、パーソナル・オーディオ機器１は、ヘッドフォン、イヤバド、インイヤ・イヤホン、及び外部スピーカをこれらに限定することなく含む、多様なオーディオ・トランスデューサに関連して使用可能であることを理解されたい。プラグ４により、ヘッドセット３がパーソナル・オーディオ機器１の電気端子に接続され得る。パーソナル・オーディオ機器１は、タッチ・スクリーン２を用いて、ユーザへの表示やユーザ入力の受信を行うことができ、あるいは、標準的な液晶ディスプレイ（ＬＣＤ：liquid crystal display）が、パーソナル・オーディオ機器１の前面及び／又は側面に配置された、様々なボタン、スライダ、及び／又はダイアルと組み合わされ得る。また、図１に示されるように、パーソナル・オーディオ機器１は、ヘッドセット３及び／又は別のオーディオ・トランスデューサへ送信するアナログ・オーディオ信号を生成するための、オーディオ集積回路（ＩＣ：integrated circuit）９を含み得る。
図２は、本開示の実施例による、パーソナル・オーディオ機器の例示的なオーディオＩＣ９の選択された構成要素のブロック図を示している。図２に示されるように、マイクロコントローラ・コア１８は、デジタル・オーディオ入力信号をそれぞれ処理し、第１の中間アナログ信号ＶＩＮＡと第２の中間アナログ信号ＶＩＮＢに変換し得る、第１の処理経路１２及び第２の処理経路１３の各々に、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを供給することができる。コンバイナ１４は、第１の中間アナログ信号ＶＩＮＡと第２の中間アナログ信号ＶＩＮＢとを合成（例えば加算）して、アナログ信号ＶＩＮを生成することができる。このようにして、第１の処理経路１２、第２の処理経路１３、及びコンバイナ１４の組合せは、第１の中間アナログ信号ＶＩＮＡ及び第２の中間アナログ信号ＶＩＮＢの和又は他の組合せを含むアナログ信号をデジタル／アナログ・ステージの出力において生成するように構成された、デジタル／アナログ・ステージとして機能することができる。図２にはシングル・エンド信号として示されているが、幾つかの実施例では、第１の中間アナログ信号ＶＩＮＡ、第２の中間アナログ信号ＶＩＮＢ、及び／又はアナログ信号ＶＩＮは、ディファレンシャル信号を含み得る。また、図２には２つの処理経路１２及び１３が描かれているが、オーディオＩＣ９は、任意の好適な数の処理経路を備え得る。
コンバイナ１４は、アナログ信号ＶＩＮを、オーディオ入力信号ＶＩＮを増幅又は減衰させて、スピーカ、ヘッドフォン・トランスデューサ、ライン・レベル信号出力、及び／又は他の好適な出力を動作させることができるオーディオ出力信号ＶＯＵＴを供給することができる、アンプ・ステージ１６に供給することができる。図２にはシングル・エンド信号として示されているが、幾つかの実施例では、オーディオ出力信号ＶＯＵＴは、ディファレンシャル信号を含み得る。電源１０は、アンプ・ステージ１６の電源レール入力を提供することができる。幾つかの実施例では、電源１０はバッテリを備え得る。
図２に示されるように、オーディオＩＣ９は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮに基づいて、第１の処理経路１２、第２の処理経路１３、及びアンプ・ステージ１６の内の１つ以上の動作を制御するように構成される、コントローラ２０を含み得る。例えば幾つかの実施例では、以下で詳述するように、処理経路１２のデジタル／アナログ変換器を高電力状態（例えば、フル稼働状態）と低電力状態（例えば、電源オフやスタンバイ状態へパワー・ダウンされる）で動作するように構成することが可能であり、コントローラ２０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに基づいて、かかるデジタル／アナログ変換器を高電力状態又は低電力状態のいずれかで動作させ得る。これら及び他の実施例では、以下で詳述するように、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさを下回るとき、コントローラ２０は、大きさがほぼゼロの第１の中間アナログ信号ＶＩＮＡを第１の処理経路１２が出力するようにさせ得る。これら及び他の実施例では、以下で詳述するように、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが上記の閾値となる大きさを上回るとき、コントローラ２０は、大きさがほぼゼロの第２の中間アナログ信号ＶＩＮＢを第２の処理経路１３が出力するようにさせ得る。これら及び他の実施例では、以下で詳述するように、コントローラ２０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに基づいて、第１の処理経路１２及び第２の処理経路１３の相対利得を変化させ得る。これら及び他の実施例では、以下で詳述するように、第１の処理経路１２及び第２の処理経路１３の一部は、多段ノイズ・シェーピング（ＭＡＳＨ：multi-stage noise-shaping）構成として実装されてよく、そのような実施例では、コントローラ２０は、この多段ノイズ・シェーピング構成の一部を低電力モードで動作させ、且つ／又はこの多段ノイズ・シェーピング構成のどの部分がデジタル・オーディオ入力信号ＤＩＧ＿ＩＮを処理するかを制御することができる。
図３は、本開示の実施例による、処理経路１２Ａ及び１３Ａ、並びにアンプ・ステージ１６の選択された構成要素を詳細に描いた、例示的なＩＣ回路９Ａの選択された構成要素のブロック図を示している。幾つかの実施例では、図３に描かれたオーディオＩＣ９Ａは、図２に関連して説明したオーディオＩＣ９の全部又は一部を実装することができる。図３に示されるように、マイクロコントローラ・コア１８は、第１の処理経路１２Ａ及び第２の処理経路１３Ａの各々に、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを供給することができる。幾つかの実施例では、図３に描かれた第１の処理経路１２Ａ及び第２の処理経路１３Ａは、図２に関連して説明した第１の処理経路１２及び第２の処理経路１３の全部又は一部をそれぞれ実装することができる。
第１の処理経路１２Ａは、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第１の中間アナログ信号ＶＩＮＡに変換可能なデジタル／アナログ変換器（ＤＡＣ：digital-to-analog converter）２２Ａを備え得る。ＤＡＣ２２Ａは、デルタ・シグマ変調器及び／又は、その機能を実行するためのその他任意のシステム若しくはデバイスを備え得る。図３に示されるように、以下で詳述する通り、コントローラ２０は、ＤＡＣ２２Ａの動作を制御するように構成された１つ以上の制御信号を、ＤＡＣ２２Ａに向けて伝達することができる。
第２の処理経路１３Ａは、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第２の中間アナログ信号ＶＩＮＢに変換し得るＤＡＣ２３Ａを備え得る。図３に示されるように、ＤＡＣ２３Ａは、各々が、それぞれの第１の端子において相互に連結され、且つそれぞれの第２の端子において、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの１つのビットの値を示す信号を駆動する、対応するドライバ（例えばマイクロコントローラ・コア１８の出力ドライバ）に連結される複数の抵抗器３２を含む抵抗器ラダーを備え得る。個々の抵抗器３２の抵抗は、使用される信号符号化のタイプに基づくものとすることができる。例えば、サーモメータ・コーディングの実装形態では、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの各ビットを、第２の中間アナログ信号ＶＩＮＢがデジタル・オーディオ入力信号ＤＩＧ＿ＩＮのアサートされたビット数に対応する大きさを持つように、対応する抵抗器３２に適用することによって、ＤＡＣ２３Ａがデジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第２の中間アナログ信号ＶＩＮＢに変換することができるよう、抵抗器３２はほぼ等しい抵抗を有し得る。別の例として、各ビットが異なる重みを持つ（例えば、最下位ビット以外の各ビットが別のビットの倍の重みを持つ）従来のデジタル符号化では、抵抗器３２の抵抗は、ビットの重みに応じて重み付けされてよい。また、図３に示されるように、以下で詳述する通り、コントローラ２０は、第２の処理経路１３Ａの動作を制御するように構成された１つ以上の制御信号を、第２の処理経路１３Ａに向けて伝達することができる。例えば、幾つかの実施例では、以下で詳述するように、スイッチ３４が導通された（閉路された、有効にされた、オンにされた、等）ときにＤＡＣ２３Ａが信号をアンプ・ステージ１６へ（例えば、アンプ・ステージ１６内部のオペ・アンプの反転端子へ）伝達できるよう、コントローラ２０は第２の処理経路１３Ａのスイッチ３４を制御し得る。反面、スイッチ３４が非導通にされた（開路された、無効にされた、オフにされた、等）とき、ＤＡＣ２３Ａは信号をアンプ・ステージ１６へ伝達することが不可能になる。
また、図３に描かれるように、第２の処理経路１３Ａは、デジタル・フィルタ２５を備え得る。デジタル・フィルタ２５は、デジタル信号（例えばマイクロコントローラ・コア１８により出力されたデジタル・オーディオ入力信号ＤＩＧ＿ＩＮ）に、その信号の特定の局面を縮減又は強調するよう数学的演算を施すように構成された任意のシステム、デバイス、又は装置を備え得る。例えば、幾つかの実施例では、デジタル・フィルタ２５は、第１の処理経路１２Ａと第２の処理経路１３Ａの間での遅延マッチングを実現することができる。デジタル・フィルタ２５は、マイクロコントローラ・コア１８とスイッチ３４の間でインタフェース接続された状態で示されているが、処理経路１３Ａ内の好適な位置に配置されてよい。さらに、本開示の他の実施例では、デジタル・フィルタ２５は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを所望量だけ時間遅延させるように構成された遅延素子で置き換えられ得る。
ＤＡＣ２２Ａ及びＤＡＣ２３Ａは、それらの異なる構造のために、異なる信号処理機能及び性能を持つことができる。例えば、ＤＡＣ２３Ａは、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第２の中間アナログ信号ＶＩＮＢに変換する際、ＤＡＣ２２Ａがデジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第１の中間アナログ信号ＶＩＮＡへ変換するときよりも消費電力が少なくて済むかもしれない。別の例として、ＤＡＣ２２Ａは、ＤＡＣ２３Ａによって第２の処理経路１３Ａにもたらされるノイズに比べて、第１の処理経路１２Ａにより小さいノイズしかもたらさないものとなり得る。更なる例として、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが大きい場合、ＤＡＣ２２Ａがデジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第１の中間アナログ信号ＶＩＮＡへ変換する際の直線性は、ＤＡＣ２３Ａがデジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第２の中間アナログ信号ＶＩＮＢへ変換する際のそれに比べて高いものとなり得る。
したがって、アンプ・ステージ１６へ伝達されているアナログ信号ＶＩＮの直線性を保証するために、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさ（例えば、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮのフル・スケールの大きさの２０デシベル下）を超えるとき、コントローラ２０は、第２の処理経路１３Ａを遮蔽又は無効にしながら、第１の処理経路１２Ａを有効な処理経路として本質的に選択し得るように動作することができる。例えば、閾値となる大きさを超えるデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに対して、コントローラ２０は、ＤＡＣ２２Ａは高電力モードで動作すべきであると示す１つ以上の制御信号をＤＡＣ２２Ａへ伝達し、ＤＡＣ２３Ａの出力はアンプ・ステージ１６へ伝達されるべきではない（例えばスイッチ３４を非導通にして）と示す１つ以上の制御信号を第２の処理経路１３Ａへ伝達することができる。したがって、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさを上回るとき、コントローラ２０は、ほぼゼロの大きさの第２の中間アナログ信号ＶＩＮＢを第２の処理経路１３Ａが出力するようにさせ得る。
一方、アンプ・ステージ１６へ伝達される第１の中間アナログ信号ＶＩＮＢの適度な直線性を提供することができる信号の大きさでＤＡＣ２３Ａを動作させながら、オーディオＩＣ９の電力消費を最小化するために、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさ未満のとき、コントローラ２０は、第１の処理経路１２Ａを遮蔽又は無効にしながら、第２の処理経路１３Ａを有効な処理経路として本質的に選択し得るように動作することができる。例えば、閾値となる大きさ未満のデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに対して、コントローラ２０は、ＤＡＣ２２Ａは低電力モードで動作すべきであると示す１つ以上の制御信号をＤＡＣ２２Ａへ伝達することができる。このような１つ以上の制御信号は、ほぼゼロの大きさの第１の中間アナログ信号ＶＩＮＡを第１の処理経路１２Ａが出力するようにもさせ得る。加えて、閾値となる大きさ未満のデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに対して、コントローラ２０は、１つ以上の制御信号を第２の処理経路１３Ａへ伝達して、ＤＡＣ２３Ａの出力はアンプ・ステージ１６へ伝達されるべきである（例えばスイッチ３４を導通させて）と示すことができる。デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさ未満のとき、アンプ・ステージ１６のオペ・アンプ２２は、トランスインダクタンス・アンプとして効果的に動作することができる。
図３に示されるように、アンプ・ステージ１６には、オペ・アンプ２２と、各々が対応するスイッチ２９に連結された複数のタップを有する抵抗器ストリング２８を備えた切換型抵抗器ネットワーク２４と、オペ・アンプ２２の正入力のアンプ・ステージ１６の負入力端子と、オペ・アンプ２２の正入力と接地電圧との間に連結された１つの可変抵抗器３０と、の間に連結された少なくとも１つの可変抵抗器３０を含む複数の可変抵抗器３０とが含まれ得る。所望のアナログ利得をアンプ・ステージ１６に適用するには、スイッチ２９を選択的に開閉してオペ・アンプ２２の負入力とオペ・アンプ２２の出力との間に効果的な抵抗を生み出したり、可変抵抗器３０の抵抗を適宜設定したりし得る。幾つかの実施例では、スイッチ２９及び可変抵抗器３０は、コントローラ２０によって制御され得る。図３には、アンプ・ステージ１６のアナログ利得を提供する特定の構造が描かれているが、本開示に従って、他の好適な構造が適用されてもよい。上述したように、第２の処理経路１３Ａは、第２の中間アナログ信号ＶＩＮＢをオペ・アンプ２２の負入力へ出力し得る。よって、このようなオペ・アンプ２２の負入力は、図２のコンバイナ１４のように動作することができ、第１の中間アナログ信号ＶＩＮＡと第２の中間アナログ信号ＶＩＮＢを効果的に加算することができ、このとき、かかる負入力に対するこうした入力の内の１つの値はほぼゼロであり得る。幾つかの実施例では、コントローラ２０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさ、第１の処理経路１２Ａと第２の処理経路１３Ａのどちらが有効な処理経路として選択されているかに関する識別情報、及び／又はオーディオＩＣ９Ａの別の好適な特性に基づいて、アンプ・ステージ１６のアナログ利得を制御し得る。これら及び他の実施例では、コントローラ２０は、動作すべき動作モード又は出力すべき供給電圧を示す１つ以上の制御信号を、電源１０へ伝達し得る。例えば、コントローラ２０は、大きい大きさの信号には高い供給電圧が提供され、小さい大きさの信号には低い供給電圧が提供され、小さい大きさの信号の処理時にはアンプ・ステージ１６が電力レベルを低下させて動作可能となり得るように、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに基づいて、電源１０が供給電圧を出力するようにさせることができる。
図４は、本開示の実施例による、処理経路１２Ｂ及び１３Ｂ、並びにアンプ１６の選択された構成要素を詳細に描いた、例示的なオーディオＩＣ９Ｂの選択された構成要素のブロック図を示している。幾つかの実施例では、図４に描かれたオーディオＩＣ９Ｂは、図２に関連して説明したオーディオＩＣ９の全部又は一部を実装することができる。図４に示されるように、マイクロコントローラ・コア１８は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを、第１の処理経路１２Ｂ及び第２の処理経路１３Ｂの各々へ供給することができる。幾つかの実施例では、図４に描かれた第１の処理経路１２Ｂ及び第２の処理経路１３Ｂは、図２に関連して説明した第１の処理経路１２及び第２の処理経路１３の全部又は一部をそれぞれ実装することができる。
第１の処理経路１２Ｂは、利得素子４４、デジタル・デルタ・シグマ変調器４０、及びＤＡＣ２２Ｂを備え得る。利得素子４４は、利得素子４４の第１の利得をデジタル・オーディオ入力信号ＤＩＧ＿ＩＮに適用し、得られた信号をデジタル・デルタ・シグマ変調器４０へ伝達するための任意のシステム、デバイス、又は装置を備え得る。利得素子４４の第１の利得は、以下で詳述するように、コントローラ２０から受信した１つ以上の制御信号に基づいて制御され得る。利得素子４４は、マイクロコントローラ・コア１８とデジタル・デルタ・シグマ変調器４０の間でインタフェース接続されたデジタル利得素子として示されているが、処理経路１２Ｂ内の任意の好適な位置に配置されてよく、幾つかの実施例では、ＤＡＣ２２Ｂの出力又はその下流に配置されたアナログ利得素子を備え得る。
デジタル・デルタ・シグマ変調器４０は、デジタル領域において、第１のデジタル信号（例えば、利得素子４４の第１の利得によって修正されたデジタル・オーディオ入力信号ＤＩＧ＿ＩＮ）を処理して、第１のデジタル信号を、第１のデジタル信号と同じビット数かどうかは問わない、結果として得られる第２のデジタル信号に変換するように構成された任意の好適なシステム、デバイス、又は装置を備え得る。幾つかの実施例では、結果として得られる第２のデジタル信号は、２つの量子化レベルを持ち得る（例えば、単一ビット信号又は２つの量子化レベルを持つ任意の他のデジタル信号）。デジタル・デルタ・シグマ変調器４０の例示的な実施例は、「Systems and Methods for Generating a Digital Output Signal in a Digital Microphone System」という名称の、２０１４年４月８日に出願された、Ｊｏｈｎ Ｌ． Ｍｅｌａｎｓｏｎらによる特許文献１に記載されている。
ＤＡＣ２２Ｂは、デジタル・デルタ・シグマ変調器４０によって出力されたデジタル信号を受信し、その信号を第１の中間アナログ信号ＶＩＮＡへ変換することができる。図４に示されるように、以下で詳述する通り、コントローラ２０は、ＤＡＣ２２Ｂの動作を制御するように構成された１つ以上の制御信号をＤＡＣ２２Ｂに向けて伝達することができる。
第２の処理経路１３Ｂは、利得素子４６、デジタル・デルタ・シグマ変調器４２、デジタル・フィルタ４８、スイッチ２９、及びＤＡＣ２３Ｂを備え得る。利得素子４６は、利得素子４６の第２の利得をデジタル・オーディオ入力信号ＤＩＧ＿ＩＮに乗じ、得られた信号をデジタル・デルタ・シグマ変調器４２へ伝達するための任意のシステム、デバイス、又は装置を備え得る。利得素子４６の第２の利得は、以下で詳述するように、コントローラ２０から受信した１つ以上の制御信号に基づいて制御され得る。利得素子４６は、マイクロコントローラ・コア１８とデジタル・デルタ・シグマ変調器４２の間でインタフェース接続されたデジタル利得素子として示されているが、処理経路１３Ｂ内の任意の好適な位置に配置されてよく、幾つかの実施例では、ＤＡＣ２３Ｂの出力又はその下流に配置されたアナログ利得素子を備え得る。
デジタル・デルタ・シグマ変調器４２は、デジタル領域において、第１のデジタル信号（例えば、利得素子４６の第２の利得によって修正されたデジタル・オーディオ入力信号ＤＩＧ＿ＩＮ）を処理して、第１のデジタル信号を、第１のデジタル信号と同じビット数かどうかは問わない、結果として得られる第２のデジタル信号に変換するように構成された任意の好適なシステム、デバイス、又は装置を備え得る。幾つかの実施例では、結果として得られる第２のデジタル信号は、２つの量子化レベルを持ち得る（例えば、単一ビット信号又は２つの量子化レベルを持つ任意の他のデジタル信号）。デジタル・デルタ・シグマ変調器４２の例示的な実施例は、「Systems and Methods for Generating a Digital Output Signal in a Digital Microphone System」という名称の、２０１４年４月８日に出願された、Ｊｏｈｎ Ｌ． Ｍｅｌａｎｓｏｎらによる特許文献１に記載されている。
デジタル・フィルタ４８は、あるデジタル信号（例えばデジタル・シグマ・デルタ変調器４２により出力された信号）に、そのデジタル信号の特定の面を縮減又は強調するように、数学的演算を施すように構成された任意のシステム、デバイス、又は装置を備え得る。例えば、幾つかの実施例では、デジタル・フィルタ４８は、第１の処理経路１２Ｂと第２の処理経路１３Ｂの間での遅延マッチングを提供することができる。デジタル・フィルタ４８は、デジタル・デルタ・シグマ変調器４２とＤＡＣ２３Ｂの間でインタフェース接続された状態で示されているが、デジタル・フィルタ４８は、処理経路１３Ｂ内の任意の好適な位置に配置されてよい。加えて、本開示の他の実施例では、デジタル・フィルタ４８は、デジタル・デルタ・シグマ変調器４２によって出力された信号を所望量だけ時間遅延させるように構成された遅延素子で置き換えられ得る。
以下で詳述するように、コントローラ２０は、第２の処理経路１３Ｂの動作を制御するように構成された１つ以上の制御信号を第２の処理経路１３Ｂに向けて伝達することができる。例えば、幾つかの実施例では、以下で詳述するように、スイッチ４９が導通された（閉路された、有効にされた、オンにされた、等）ときにＤＡＣ２３Ｂが信号をアンプ・ステージ１６へ（例えば、アンプ・ステージ１６内部のオペ・アンプの反転端子へ）伝達できるよう、コントローラ２０は第２の処理経路１３Ｂのスイッチ４９を制御し得る。一方で、スイッチ４９が非導通にされた（開路された、無効にされた、オフにされた、等）とき、ＤＡＣ２３Ｂは信号をアンプ・ステージ１６へ伝達することができない。
ＤＡＣ２３Ｂは、デジタル・フィルタ４８によって出力されたデジタル信号をスイッチ４９を介して受信し、その信号を第２の中間アナログ信号ＶＩＮＢに変換することができる。図４に示されるように、ＤＡＣ２３Ｂは、図３に描かれたＤＡＣ２３Ａと類似又は同一の抵抗器ラダーを備え得る。オーディオＩＣ９Ｂのアンプ・ステージ１６は、図３のものと同様の構造とすることができ、図３でアンプ・ステージがＤＡＣ２３Ａをインタフェースするのと同様の方法でＤＡＣ２３Ｂとインタフェース接続し得る。
ＤＡＣ２２Ｂ及びＤＡＣ２３Ｂは、それらの異なる構成のために、異なる信号処理機能及び性能を持つことができる。例えば、ＤＡＣ２３Ｂは、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第２の中間アナログ信号ＶＩＮＢへ変換する際、ＤＡＣ２２Ｂがデジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第１の中間アナログ信号ＶＩＮＡへ変換する際よりも消費電力が少なくて済むかもしれない。別の例として、ＤＡＣ２２Ｂは、ＤＡＣ２３Ｂによって第２の処理経路１３Ｂにもたらされるノイズに比べて、より小さいノイズしか第１の処理経路１２Ｂにもたらさないものとなり得る。更なる例として、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが大きい場合、ＤＡＣ２２Ｂは、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第１の中間アナログ信号ＶＩＮＡへ変換する際に、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第２の中間アナログ信号ＶＩＮＢへ変換する際のＤＡＣ２３Ｂのそれに比べて、より高い直線性を提供するものとなり得る。
よって、コントローラ２０は、利得素子４４の第１の利得及び利得素子４６の第２の利得を制御して、第１の処理経路１２Ｂ及び第２の処理経路１３Ｂの各々によって処理されるデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの比率を効果的にクロス・フェードするように動作することができる。したがって、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさを下回るとき、アンプ・ステージ１６へ伝達される第２の中間アナログ信号ＶＩＮＢの適度な直線性を提供することができる信号の大きさでＤＡＣ２３Ｂを動作させる一方で、オーディオＩＣ９Ｂの電力消費を最小化するためにほぼゼロに等しい第１の中間アナログ信号ＶＩＮＡを第１の処理経路１２Ｂに出力させるように利得素子４４の第１の利得をほぼゼロに設定しつつ、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさ全体が利得素子４６を通過するように利得素子４６の第２の利得を設定することにより、コントローラ２０は、第２の処理経路１３Ｂを有効な処理経路として本質的に選択することができる。これら及び他の実施例では、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさ未満のとき、コントローラ２０は、ＤＡＣ２２Ｂ及び／又は処理経路１２Ｂの他の構成要素を低電力状態にすることもできる。
デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさを超える大きさの場合、第１の処理経路１２Ｂと第２の処理経路１３Ｂの間でクロス・フェードするために、コントローラ２０は、利得素子４４の第１の利得及び利得素子４６の第２の利得を変化させ得る。例えば、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが大きくなるにつれ、コントローラ２０は、利得素子４４の第１の利得を（例えば、連続的又は段階的に）増加させ、利得素子４６の第２の利得を（例えば、連続的又は段階的に）減少させることができ、その逆も成り立つ。よって、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが大きければ、より大きい信号に要求され得る直線性の提供において第１の処理経路１２Ｂが優位を占めることができ、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが小さければ、第２の処理経路１３Ｂが優位になって、電力消費の削減を考慮に入れることができる。これら及び他の実施例では、コントローラ２０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが変化しても第１の利得及び第２の利得の和が略一定（例えば、１）に留まるように、第１の利得及び第２の利得を変化させるように更に構成され得る。
図３のオーディオＩＣ９Ａにおけるのと同様に、図４において、オペ・アンプ２２の負入力は図２のコンバイナ１４のように動作可能であり、これによって第１の中間アナログ信号ＶＩＮＡと第２の中間アナログ信号ＶＩＮＢを効果的に加算する。幾つかの実施例では、コントローラ２０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさ、第１の処理経路１２Ｂと第２の処理経路１３Ｂのどちらが有効な処理経路として選択されたかに関する識別情報、及び／又はオーディオＩＣ９Ｂに関する別の好適な特性に基づいて、アンプ・ステージ１６のアナログ利得を制御し得る。これら及び他の実施例では、コントローラ２０は、動作すべき動作モード又は出力すべき供給電圧を示す１つ以上の制御信号を、電源１０へ伝達し得る。例えば、大きい信号には高い供給電圧が提供され、小さい信号には低い供給電圧が提供されることで、小さい信号の処理時にはアンプ・ステージ１６が低減された電力レベルで動作でき得るように、コントローラ２０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに基づいて供給電圧を電源１０が出力するようにさせることができる。
図５は、本開示の実施例による、処理経路１２Ｃ及び１３Ｃの一部が多段ノイズ・シェーピング構成を用いて実装された、例示的なオーディオＩＣ９Ｃの選択された構成要素のブロック図を示している。幾つかの実施例では、図５に描かれたオーディオＩＣ９Ｃは、図２に関連して説明したオーディオＩＣ９の全部又は一部を実装することができる。図５に示されるように、マイクロコントローラ・コア１８は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第１の処理経路１２Ｃへ供給することができ、その一部は第２の処理経路１３Ｃによって処理され得る。幾つかの実施例では、図５に描かれた第１の処理経路１２Ｃ及び第２の処理経路１３Ｃは、それぞれ、図２に関連して説明した第１の処理経路１２及び第２の処理経路１３の全部又は一部を実装することができる。
第１の処理経路１２Ｃは、デジタル・デルタ・シグマ変調器５０、セレクタ５４、ミスマッチ・シェイパ／フィルタ５６、ＤＡＣ２２Ｃ、及び加算器６８を備え得る。デジタル・デルタ・シグマ変調器５０は、デジタル領域において、第１のデジタル信号（例えばデジタル・オーディオ入力信号ＤＩＧ＿ＩＮ）を処理して、第１のデジタル信号を、第１のデジタル信号と同じビット数かどうかは問わない、結果として得られる第２のデジタル信号に変換するように構成された任意の好適なシステム、デバイス、又は装置を備え得る。幾つかの実施例では、結果として得られる第２のデジタル信号は、２つの量子化レベルを持ち得る（例えば、単一ビット信号又は２つの量子化レベルを持つ任意の他のデジタル信号）。デジタル・デルタ・シグマ変調器５０の例示的な実施例は、「Systems and Methods for Generating a Digital Output Signal in a Digital Microphone System」という名称の、２０１４年４月８日に出願された、Ｊｏｈｎ Ｌ． Ｍｅｌａｎｓｏｎらによる特許文献１に記載されている。
図５に示されるように、デジタル・デルタ・シグマ変調器５０には、入力加算器６０、ループ・フィルタ６２、量子化器６４、及びフィードバックＤＡＣ６６が含まれ得る。入力加算器６０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮとフィードバック信号の差異に等しい誤差信号を生成し、この誤差信号をループ・フィルタ６２へ伝達することができる。ループ・フィルタ６２が誤差信号のデジタル・フィルタとして動作し、量子化器６４にフィルタリングされたデジタル信号を誤差信号に基づいて生成するように、ループ・フィルタ６２は１つ以上の積分器ステージを含み得る。ループ・フィルタ６２からの出力は、フィルタリングされたデジタル信号を別の中間デジタル信号に変換することができる量子化器６４によって量子化され得る。
フィードバックＤＡＣ６６は、量子化器６４によって生成されたデジタル・フィードバック信号を、加算器６０で加算されることになる同等のアナログ・フィードバック信号に変換するように構成された任意の好適なシステム、デバイス、又は装置を備え得る。
セレクタ５４は、第１の処理経路１２Ｃを出力信号の生成から選択的に有効化及び無効化するように構成された任意のシステム、デバイス、又は装置を備え得る。幾つかの実施例では、セレクタ５４は、コントローラ２０から受信した制御信号がデアサートされた（例えば、論理０）ときに値ゼロのデジタル信号を出力し、同制御信号がアサートされた（例えば、論理１）ときにはデジタル・デルタ・シグマ変調器５０によって出力されたデジタル信号と等しい又は同等の信号を出力するように、セレクタ５４は、ＡＮＤゲート又は論理積を実装する同様の論理構造を備え得る。他の実施例では、セレクタ５４の出力は、ゼロとデジタル・デルタ・シグマ変調器５０によって出力されたデジタル信号と等しい又は同等の値との間で連続的又は段階的にフェードし得るように、セレクタ５４は、コントローラ２０からの制御信号に基づいて、デジタル・デルタ・シグマ変調器５０によって出力されたデジタル信号に利得を適用するように構成された利得素子を含み得る。
ミスマッチ・シェイパ／フィルタ５６は、ＤＡＣ２２Ｃのデジタル／アナログ素子のミスマッチをシェーピングするように構成されたデジタル・フィルタを備え得る。例えば、幾つかの実施例では、ミスマッチ・シェイパ／フィルタ５６は、ＤＡＣ２２Ｃのデジタル／アナログ素子のダイナミック・エレメント・マッチングを実行して、符号間干渉又はその他の信号歪曲効果を低減することができる。
ＤＡＣ２２Ｃは、ミスマッチ・シェイパ／フィルタ５６によって出力されたデジタル信号を受信し、その信号を第１の中間アナログ信号ＶＩＮＡに変換することができる。図５に示されるように、以下で詳述する通り、コントローラ２０は、ＤＡＣ２２Ｃの動作を制御するように構成された１つ以上の制御信号をＤＡＣ２２Ｃに向けて伝達することができる。
加算器６８は、ループ・フィルタ６２の出力からセレクタ５４の出力を減算することができ、その結果、第１の処理経路１２Ｃがセレクタ５４により有効にされたときはデジタル・デルタ・シグマ変調器５０の量子化誤差を示す誤差信号ＥＲＲＯＲを生じ、第１の処理経路１２Ｃがセレクタ５４により無効にされたときはデジタル・オーディオ入力信号ＤＩＧ＿ＩＮにほぼ等しいものとなり得る。
第２の処理経路１３Ｃは、デジタル・フィルタ５８、デジタル・デルタ・シグマ変調器５２、及びＤＡＣ２３Ｃを備え得る。デジタル・フィルタ５８は、あるデジタル信号（例えば誤差信号ＥＲＲＯＲ）に、そのデジタル信号の特定の面を縮減又は強調するために、数学的演算を施すように構成された任意のシステム、デバイス、又は装置を備え得る。例えば、幾つかの実施例では、デジタル・フィルタ５８は、第１の処理経路１２Ｃと第２の処理経路１３Ｃの間でのレイテンシ・マッチングを提供することができる。デジタル・フィルタ５８は、デジタル・デルタ・シグマ変調器５０とデジタル・デルタ・シグマ変調器５２の間でインタフェース接続された状態で示されているが、デジタル・フィルタ５８は、処理経路１３Ｃ内の好適な位置に配置されてよい。
デジタル・デルタ・シグマ変調器５２は、デジタル領域において、第１のデジタル信号（例えば、デジタル・フィルタ５８によりフィルタリングされた誤差信号ＥＲＲＯＲ）を処理して、第１のデジタル信号を、第１のデジタル信号と同じビット数かどうかは問わない、結果として得られる第２のデジタル信号に変換するように構成された任意の好適なシステム、デバイス、又は装置を備え得る。幾つかの実施例では、結果として得られる第２のデジタル信号は、２つの量子化レベルを持ち得る（例えば、単一ビット信号又は２つの量子化レベルを持つ任意の他のデジタル信号）。デジタル・デルタ・シグマ変調器４２の例示的な実施例は、「Systems and Methods for Generating a Digital Output Signal in a Digital Microphone System」という名称の、２０１４年４月８日に出願された、Ｊｏｈｎ Ｌ． Ｍｅｌａｎｓｏｎらによる特許文献１に記載されている。
ＤＡＣ２３Ｃは、デジタル・デルタ・シグマ変調器５２によって出力されたデジタル信号を受信し、その信号を第２の中間アナログ信号ＶＩＮＢに変換することができる。
コンバイナ１４は、第１の中間アナログ信号ＶＩＮＡと第１の中間アナログ信号ＶＩＮＢを加算して、出力電圧ＶＯＵＴを生成するためにアンプ・ステージ１６によって増幅される、アナログ信号ＶＩＮを生成することができる。
コントローラ２０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに基づいてセレクタ５４を制御するように動作し得る。例えば、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさ（例えば、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮのフル・スケールの大きさの２０デシベル下）を超えるとき、コントローラ２０は、セレクタ５４がデジタル・デルタ・シグマ変調器５０の出力をミスマッチ・シェイパ／フィルタ５６へ渡すことを可能にする制御信号を伝達することができる。よって、閾値となる大きさを超えるデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに対して、第２の処理経路１３Ｃが多段ノイズ・シェーピング（ＭＡＳＨ）構成の第２のステージとして効果的に挙動することが可能となる一方で、第１の処理経路１２ＣがＭＡＳＨ構成の第１のステージとして効果的に挙動することができて、第２の処理経路１３Ｃはデジタル・デルタ・シグマ変調器５０の量子化ノイズ／誤差をシェーピングする。
このような量子化誤差は一般にデジタル・オーディオ出力信号ＤＩＧ＿ＩＮの大きさよりも著しく小さいため、第２の処理経路１３Ｃによって処理される誤差信号ＥＲＲＯＲの大きさは、第１の処理経路１２Ｃによって処理されるフル・スケールの信号の大きさよりも小さくなるのが普通である。したがって、ＤＡＣ２３Ｃ等、第２の処理経路１３Ｃの構成要素は、処理経路１２Ｃのそれらよりも少ない電力消費で動作することができる。この特徴を利用することにより、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさ未満のとき、ほぼゼロの信号がミスマッチ・シェイパ／フィルタ５６へ伝達されるよう、コントローラ２０は、制御信号をセレクタ５４へ伝達することができる。大きさが十分に小さければ、誤差信号ＥＲＲＯＲはデジタル・オーディオ入力信号ＤＩＧ＿ＩＮにほぼ等しいものとなり得、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさの全体が第２の処理経路１３Ｃにより全体的に処理され得る。したがって、このような小さい大きさでは、コントローラ２０は、ＤＡＣ２２Ｃ又は第１の処理経路１２Ｃの他の構成要素を低電力状態に置くことで、電力消費を最小化することができる。
加えて、上で触れたように、幾つかの実施例では、コントローラ２０によりセレクタ５４へ伝達された制御信号が、制御信号の値に応じて第１の処理経路１２Ｃと第２の処理経路１３Ｃの間で処理をクロス・フェードする役目をするよう、セレクタ５４は利得素子の働きをすることが可能である。
図６は、本開示の実施例による、処理経路１２Ｄ及び１３Ｄ、並びにアンプ１６の選択された構成要素を詳細に描いた、例示的なオーディオＩＣ９Ｄの選択された構成要素のブロック図を示している。幾つかの実施例では、図６に描かれたオーディオＩＣ９Ｄは、図２に関連して説明したオーディオＩＣ９の全部又は一部を実装することができる。図６に示されるように、マイクロコントローラ・コア１８は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを、第１の処理経路１２Ｄ及び第２の処理経路１３Ｄの各々に供給することができる。幾つかの実施例では、図６に描かれた第１の処理経路１２Ｄ及び第２の処理経路１３Ｄは、それぞれ、図２に関連して説明した第１の処理経路１２及び第２の処理経路１３の全部又は一部を実装することができる。
第１の処理経路１２Ｄは、デジタル・フィルタ７２、デジタル・デルタ・シグマ変調器７４、ＤＡＣ２２Ｄ、スイッチ７６及び７８、並びに抵抗器７９によって実装され得る高利得出力を備え得る。デジタル・フィルタ７２は、デジタル信号（例えばデジタル・オーディオ入力信号ＤＩＧ＿ＩＮ）に、そのデジタル信号の特定の面を縮減又は強調するよう数学的演算を施すように構成された任意のシステム、デバイス、又は装置を備え得る。例えば、幾つかの実施例では、デジタル・フィルタ７２は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの高周波成分をフィルタリング除去し、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの低周波成分をその入力へ通過させるロー・パス・フィルタを備え得、それによって、以下で詳述するように、低周波成分は第１の処理経路１２Ｄによって処理され、高周波成分は第２の処理経路１３Ｄによって処理されるということが可能となる。
デジタル・デルタ・シグマ変調器７４は、デジタル領域において、第１のデジタル信号（例えば、デジタル・フィルタ７２によりフィルタリングされたデジタル・オーディオ入力信号ＤＩＧ＿ＩＮ）を処理して、第１のデジタル信号を、第１のデジタル信号と同じビット数かどうかは問わない、結果として得られる第２のデジタル信号に変換するように構成された任意の好適なシステム、デバイス、又は装置を備え得る。幾つかの実施例では、結果として得られる第２のデジタル信号は、２つの量子化レベルを持ち得る（例えば、単一ビット信号又は２つの量子化レベルを持つ任意の他のデジタル信号）。デジタル・デルタ・シグマ変調器７４の例示的な実施例は、「Systems and Methods for Generating a Digital Output Signal in a Digital Microphone System」という名称の、２０１４年４月８日に出願された、Ｊｏｈｎ Ｌ． Ｍｅｌａｎｓｏｎらによる特許文献１に記載されている。
ＤＡＣ２２Ｄは、デジタル・デルタ・シグマ変調器７４によって出力されたデジタル信号を受信し、その信号をアナログ信号へ変換することができる。このアナログ信号は次いで、第１の中間アナログ信号ＶＩＮＡを生成するよう、抵抗器７９を含む高利得出力により増幅又は減衰され得、このとき、高利得出力の利得の大きさは、抵抗器７９の抵抗値の関数となり得る。図６に示されるように、以下で詳述する通り、コントローラ２０は、ＤＡＣ２２Ｄの動作を制御するように構成された１つ以上の制御信号をＤＡＣ２２Ｄに向けて伝達することができる。
また、図６に示されるように、以下で詳述する通り、コントローラ２０は、第１の処理経路１２Ｄの動作を制御するように構成された１つ以上の制御信号を第１の処理経路１２Ｄに向けて伝達することができる。例えば、幾つかの実施例では、スイッチ７６が導通された（閉路された、有効にされた、オンにされた、等）ときにデジタル・フィルタ７２の出力がデジタル・デルタ・シグマ変調器７４及び第２の処理経路１３Ｄの利得素子８４へ渡され得るよう、コントローラ２０は第１の処理経路１２Ｄのスイッチ７６を制御し得る。一方で、スイッチ７６が非導通にされた（開路された、無効にされた、オフにされた、等）とき、信号がデジタル・デルタ・シグマ変調器７４及び第２の処理経路１３Ｄの利得素子８４へ渡されることは不可能となる。更に、これら及び他の実施例では、コントローラ２０は、スイッチ７８が導通された（閉路された、有効にされた、オンにされた、等）ときにＤＡＣ２２Ｄの出力及び高利得出力がアンプ・ステージ１６へ渡され得るよう、第１の処理経路１２Ｄのスイッチ７８を制御し得る。
第２の処理経路１３Ｄは、利得素子８２、利得素子８４、コンバイナ８６、デジタル・デルタ・シグマ変調器８８、ＤＡＣ２３Ｄ、及び抵抗器８９によって実装され得る低利得出力を備え得る。利得素子８２は、利得素子８２の利得をデジタル・オーディオ入力信号ＤＩＧ＿ＩＮに乗じ、得られた信号をコンバイナ８６へ伝達するための任意のシステム、デバイス、又は装置を備え得る。幾つかの実施例では、利得素子８２の利得は、固定利得となり得る。同様に、利得素子８４は、利得素子８４の利得を第１の処理経路１２Ｄのデジタル・フィルタ７２の出力に乗じ、得られた信号をコンバイナ８６へ伝達するための任意のシステム、デバイス、又は装置を備え得る。幾つかの実施例では、利得素子８４の利得は、固定利得となり得る。これら及び他の実施例では、利得素子８２及び８４の利得は、ほぼ等しいものとなり得る。利得素子８２及び８４は、第２の処理経路１３Ｄにおける特定の位置に配置されたデジタル利得素子として示されているが、処理経路１３Ｄ内の任意の好適な位置に配置されてよい。例えば、幾つかの実施例では、利得素子８２及び８４は、コンバイナ８６の下流に配置された単一の利得素子で置き換えられ得る。
コンバイナ８６は、利得素子８２及び８４によって修正された、デジタル・フィルタ７２によってフィルタリング除去されたデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの成分（例えば高周波成分）を表す信号を出力するように、デジタル・フィルタ７２によりフィルタリングされたデジタル・オーディオ入力信号ＤＩＧ＿ＩＮをデジタル・オーディオ入力信号ＤＩＧ＿ＩＮのフィルタリングされていないバージョンから減算するための任意のシステム、デバイス、又は装置を備えることができる。
デジタル・デルタ・シグマ変調器８８は、デジタル領域において、第１のデジタル信号（例えば、コンバイナ８６により出力されたデジタル信号）を処理して、第１のデジタル信号を、第１のデジタル信号と同じビット数かどうかは問わない、結果として得られる第２のデジタル信号に変換するように構成された任意の好適なシステム、デバイス、又は装置を備え得る。幾つかの実施例では、結果として得られる第２のデジタル信号は、２つの量子化レベルを持ち得る（例えば、単一ビット信号又は２つの量子化レベルを持つ任意の他のデジタル信号）。デジタル・デルタ・シグマ変調器８８の例示的な実施例は、「Systems and Methods for Generating a Digital Output Signal in a Digital Microphone System」という名称の、２０１４年４月８日に出願された、Ｊｏｈｎ Ｌ． Ｍｅｌａｎｓｏｎらによる特許文献１に記載されている。
ＤＡＣ２３Ｄは、デジタル・デルタ・シグマ変調器８８によって出力されたデジタル信号を受信し、その信号をアナログ信号へ変換することができる。このアナログ信号は次いで、第２の中間アナログ信号ＶＩＮＢを生成するよう、抵抗器８９を含む低利得出力により増幅又は減衰され得、このとき、低利得出力の利得の大きさは、抵抗器８９の抵抗値の関数となり得る。幾つかの実施例では、第１の処理経路１２Ｄの高利得出力、第２の処理経路１３Ｄの低利得出力、利得素子８２及び８４の利得は、第１の処理経路１２Ｄ及び第２の処理経路１３Ｄの経路利得がほぼ等しくなるように選択され又は設定され得る。例えば、利得素子８２及び８４がＫという利得を持つ場合、低利得出力の利得に対する高利得出力の利得率もＫとなり得る（例えば、抵抗器８９は抵抗器７９のＫ倍の抵抗値を持ち得る）。
ＤＡＣ２２Ｄ及びＤＡＣ２３Ｄは異なる構成を持ち得、よって、異なる信号処理機能及び性能を持つことができる。例えば、ＤＡＣ２３Ｄは、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第２の中間アナログ信号ＶＩＮＢへ変換する際、ＤＡＣ２２Ｄがデジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第１の中間アナログ信号ＶＩＮＡへ変換する際よりも消費電力が少なくて済むかもしれない。別の例として、ＤＡＣ２２Ｄは、ＤＡＣ２３Ｄによって第２の処理経路１３Ｄにもたらされるノイズに比べて、より小さいノイズしか第１の処理経路１２Ｄにもたらさないものとなり得る。更なる例として、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが大きい場合、ＤＡＣ２２Ｄは、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第１の中間アナログ信号ＶＩＮＡへ変換する際に、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮを第２の中間アナログ信号ＶＩＮＢへ変換する際のＤＡＣ２３Ｄのそれに比べて、より高い直線性を提供するものとなり得る。
したがって、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさ（例えば、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮのフル・スケールの大きさの２０デシベル下）を超えるとき、コントローラ２０が第１の処理経路１２Ｄを有効な処理経路として本質的に選択して、第１の処理経路１２Ｄがデジタル・フィルタ７２によって通過させられた信号成分を処理し、第２の処理経路１３３Ｄがデジタル・フィルタ７２による信号成分フィルタを処理するように、コントローラ２０は動作することができる。幾つかの実施例では、デジタル・フィルタ７２が存在しなくてもよく、かかる実施例ではコンバイナ８６の出力は、第２の処理経路１３Ｄが効果的に無効化されるよう、ゼロとなり得る。よって、閾値となる大きさを上回るデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさについては、低周波が信号の大きさの大半を含む可能性がより高いため、より高性能の第１の処理経路１２Ｄが低周波コンテンツ（又はデジタル・フィルタ７２が存在しない場合は全てのコンテンツ）を処理することができる。したがって、閾値となる大きさを超えるデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに対して、コントローラ２０は、ＤＡＣ２２Ｄは高電力モードで動作すべき（例えば、ＤＡＣ２２を有効にすべき）と示す１つ以上の制御信号をＤＡＣ２２Ｄへ伝達し、第１の処理経路１２Ｄはデジタル・オーディオ入力信号ＤＩＧ＿ＩＮを処理すべきと示す１つ以上の制御信号をスイッチ７６及び７８へ伝達することができる。
一方、アンプ・ステージ１６へ伝達される第１の中間アナログ信号ＶＩＮＢの適度な直線性を提供することができる信号の大きさでＤＡＣ２３Ｄを動作させながら、オーディオＩＣ９Ｄの電力消費を最小化するために、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさが閾値となる大きさ未満のとき、コントローラ２０は、第１の処理経路１２Ｄを（例えば、スイッチ７６及び７８を非導通にし、且つ／又はＤＡＣ２２Ｄをパワー・ダウンすることにより）遮蔽又は無効にしながら、第２の処理経路１３Ｄを有効な処理経路として本質的に選択し得るように動作することができる。例えば、閾値となる大きさ未満のデジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに対して、コントローラ２０は、ＤＡＣ２２Ｄは低電力モードで動作すべき（例えば、ＤＡＣ２２Ｄを無効にする）であると示す１つ以上の制御信号をＤＡＣ２２Ｄへ伝達することができる。このような１つ以上の制御信号は、ほぼゼロの大きさの第１の中間アナログ信号ＶＩＮＡを第１の処理経路１２Ｄが出力する（例えば、スイッチ７６及び７８を無効にすることによって）ようにもさせ得る。
オペ・アンプ２２の正負入力は図２のコンバイナ１４として動作することができ、これにより第１の中間アナログ信号ＶＩＮＡと第２の中間アナログ信号ＶＩＮＢを効果的に加算し得る。幾つかの実施例では、コントローラ２０は、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさ、第１の処理経路１２Ｄと第２の処理経路１３Ｄのどちらが有効な処理経路として選択されているかに関する識別情報、及び／又はオーディオＩＣ９Ｄの別の好適な特性に基づいて、アンプ・ステージ１６のアナログ利得を制御し得る。これら及び他の実施例では、コントローラ２０は、動作すべき動作モード又は出力すべき供給電圧を示す１つ以上の制御信号を、電源１０へ伝達し得る。例えば、コントローラ２０は、大きい大きさの信号には高い供給電圧が提供され、小さい大きさの信号には低い供給電圧が提供され、小さい大きさの信号の処理時にはアンプ・ステージ１６が電力レベルを低下させて動作可能となり得るように、デジタル・オーディオ入力信号ＤＩＧ＿ＩＮの大きさに基づいて、電源１０が供給電圧を出力するようにさせることができる。
本明細書において、２つ以上の要素が互いに「連結される」と表現されるとき、この用語は、かかる２つ以上の要素が電子的に連通して又は機械的に連通して、介在要素の有無を問わず、間接的又は直接的に適宜接続されていることを意味する。
本開示は、当業者であれば了知するであろう、本明細書の例としての実施例に対する一切の変更、置換え、変形、改造、及び修正を包含するものである。同様に、該当する場合、添付される特許請求の範囲は、当業者であれば了知するであろう、本明細書の例として実施例に対する一切の変更、置換え、変形、改造、及び修正を包含するものである。更に、添付される特許請求の範囲における、特定の機能を実行するために適応されるか、配置されるか、実行することができるか、構成されるか、有効であるか、動作可能であるか、又は動作する、装置又はシステム、或いは装置又はシステムの構成要素への言及は、当該の装置、システム、又は構成要素がそのように適応され、配置され、可能にされ、構成され、有効であり、動作可能であり、動作する限り、それ又は当該の特定機能が作動されるか、オンにされるか、又はロック解除されるかどうかを問わずに、当該の装置、システム、又は構成要素を包含する。
本明細書に記載された全ての実例及び条件的文言は、当技術の発展に対して本発明者により貢献された本発明及び本概念の理解において読者を支援するという、教授の目的で意図されたものであり、そのように具体的に記載された実例及び条件への限定は伴わないものとして解釈される。本発明の実施例を詳述したが、これに対して、多様な変更、置換え、及び改造が、本開示の趣旨及び範囲から逸脱することなくなされ得ることを理解されたい。

Claims (30)

  1. 第１の処理経路と第２の処理経路とを含む複数の処理経路であって、
    前記第１の処理経路は、デジタル入力信号を第１の中間アナログ信号に変換するための、高電力状態及び低電力状態で動作するように構成される第１のデジタル／アナログ変換器を備え、
    前記第２の処理経路は、前記デジタル入力信号を第２の中間アナログ信号に変換するための第２のデジタル／アナログ変換器を備える、複数の処理経路と、
    前記第１の中間アナログ信号と前記第２の中間アナログ信号との和を含むアナログ信号を生成するように構成される、デジタル／アナログ・ステージ出力と、
    前記デジタル入力信号の大きさが閾値となる大きさを下回るとき、前記第１のデジタル／アナログ変換器を前記低電力状態で動作させるように構成される、コントローラと
    を備える、処理システム。
  2. 前記第２のデジタル／アナログ変換器は、前記デジタル入力信号を前記第２の中間アナログ信号に変換するとき、前記デジタル入力信号を前記第１の中間アナログ信号に変換するときの前記第１のデジタル／アナログ変換器よりも少ない電力を消費する、請求項１に記載の処理システム。
  3. 前記第１のデジタル／アナログ変換器は、前記第２のデジタル／アナログ変換器によって前記第２の処理経路にもたらされるノイズに比べ、少ないノイズを前記第１の処理経路にもたらす、請求項１に記載の処理システム。
  4. 前記第２のデジタル／アナログ変換器は、各々がそれぞれの第１の端子において相互に連結され、各々がそれぞれの第２の端子において前記デジタル入力信号の単一ビットの値を示す信号を駆動する、対応するドライバに連結される複数の抵抗器を含む抵抗器ラダーを備える、請求項１に記載の処理システム。
  5. 前記コントローラは、前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記第１の処理経路にほぼゼロの大きさを有する前記第１の中間アナログ信号を出力させるように更に構成される、請求項１に記載の処理システム。
  6. 前記コントローラは、前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、前記第２の処理経路にほぼゼロの大きさを有する前記第２の中間アナログ信号を出力させるように更に構成される、請求項５に記載の処理システム。
  7. 前記第１の処理経路は、第１の利得を前記第１の処理経路に適用するように構成される第１の利得素子を備え、
    前記第２の処理経路は、第２の利得を前記第２の処理経路に適用するように構成される第２の利得素子を備え、
    前記コントローラは、前記デジタル入力信号の前記大きさが変化しても前記第１の利得と前記第２の利得の和が略一定に留まるように、前記第１の利得と前記第２の利得とを前記デジタル入力信号の前記大きさに基づいて変化させるように更に構成される、
    請求項１に記載の処理システム。
  8. 前記コントローラは、前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、
    前記デジタル入力信号の前記大きさが上昇するにつれて前記第１の利得が上昇し、その逆も成り立ち、
    前記デジタル入力信号の前記大きさが下降するにつれて前記第２の利得が上昇し、その逆も成り立つ
    ように、前記第１の利得と前記第２の利得とを変化させる
    ように更に構成される、請求項７に記載の処理システム。
  9. 前記閾値となる大きさを上回る前記デジタル入力信号の大きさに対して、前記第２のデジタル／アナログ変換器によってもたらされるノイズが前記第１のデジタル／アナログ変換器によって少なくとも部分的にキャンセルされる、請求項１に記載の処理システム。
  10. 多段ノイズ・シェーピング構成を更に備え、前記第１の処理経路が前記多段ノイズ・シェーピング構成の第１のステージを含み、前記第２の処理経路が前記多段ノイズ・シェーピング構成の第２のステージを含む、請求項１に記載の処理システム。
  11. 前記コントローラは、前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記第１の処理経路にほぼゼロの大きさを有する前記第１の中間アナログ信号を出力させるように更に構成される、請求項１０に記載の処理システム。
  12. 前記コントローラは、前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記多段ノイズ・シェーピング構成の前記第１のステージを低電力モードで動作させるように更に構成される、請求項１１に記載の処理システム。
  13. 前記コントローラは、
    前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、前記第１の処理経路と第２の処理経路との両方に、前記アナログ信号を生成するために、前記デジタル入力信号を処理させ、
    前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記第２の処理経路に前記デジタル入力信号を全面的に処理させる
    ように更に構成される、
    請求項１１に記載の処理システム。
  14. 前記コントローラは、
    前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、前記第１の処理経路と第２の処理経路との両方に、前記アナログ信号を生成するために、前記デジタル入力信号を処理させ、
    前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記第２の処理経路に前記デジタル入力信号を全面的に処理させる
    ように更に構成される、
    請求項１に記載の処理システム。
  15. 前記コントローラは、前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、
    前記第１の処理経路に特定の周波数を下回る前記デジタル入力信号の成分を処理させ、
    前記第２の処理経路に前記特定の周波数を上回る前記デジタル入力信号の成分を処理させる
    ように更に構成される、
    請求項１４に記載の処理システム。
  16. 第１の中間アナログ信号を、デジタル入力信号を前記第１の中間アナログ信号に変換するための、高電力状態及び低電力状態で動作するように構成される第１のデジタル／アナログ変換器を備える第１の処理経路によって生成することと、
    第２の中間アナログ信号を、前記デジタル入力信号を前記第２の中間アナログ信号に変換するための第２のデジタル／アナログ変換器を備える第２の処理経路によって生成することと、
    前記第１の中間アナログ信号と前記第２の中間アナログ信号との和を含むアナログ信号を生成することと、
    前記デジタル入力信号が閾値となる大きさを下回るとき、前記第１のデジタル／アナログ変換器を前記低電力状態で動作させることと
    を含む、方法。
  17. 前記第２のデジタル／アナログ変換器は、前記デジタル入力信号を前記第２の中間アナログ信号に変換するとき、前記デジタル入力信号を前記第１の中間アナログ信号に変換するときの前記第１のデジタル／アナログ変換器よりも少ない電力を消費する、請求項１６に記載の方法。
  18. 前記第１のデジタル／アナログ変換器は、前記第２のデジタル／アナログ変換器によって前記第２の処理経路にもたらされるノイズに比べ、少ないノイズを前記第１の処理経路にもたらす、請求項１６に記載の方法。
  19. 前記第２のデジタル／アナログ変換器は、各々がそれぞれの第１の端子において相互に連結され、各々がそれぞれの第２の端子において前記デジタル入力信号の単一ビットの値を示す信号を駆動する、対応するドライバに連結される複数の抵抗器を含む抵抗器ラダーを備える、請求項１６に記載の方法。
  20. 前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記第１の処理経路にほぼゼロの大きさを有する前記第１の中間アナログ信号を出力させることを更に含む、請求項１６に記載の方法。
  21. 前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、前記第２の処理経路にほぼゼロの大きさを有する前記第２の中間アナログ信号を出力させることを更に含む、請求項２０に記載の方法。
  22. 第１の利得を前記第１の処理経路に適用することと、
    第２の利得を前記第２の処理経路に適用することと、
    前記デジタル入力信号の大きさが変化しても前記第１の利得と前記第２の利得の和が略一定に留まるように、前記第１の利得と前記第２の利得とを前記デジタル入力信号の前記大きさに基づいて変化させることと
    を更に含む、請求項１６に記載の方法。
  23. 前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、
    前記デジタル入力信号の前記大きさが上昇するにつれて前記第１の利得が上昇し、その逆も成り立ち、
    前記デジタル入力信号の前記大きさが下降するにつれて前記第２の利得が上昇し、その逆も成り立つ
    ように、前記第１の利得と前記第２の利得とを変化させること
    を更に含む、請求項２２に記載の方法。
  24. 前記閾値となる大きさを上回る前記デジタル入力信号の大きさに対して、前記第２のデジタル／アナログ変換器によってもたらされるノイズを前記第１のデジタル／アナログ変換器によって少なくとも部分的にキャンセルすることを更に含む、請求項１６に記載の方法。
  25. 前記第１の処理経路が多段ノイズ・シェーピング構成の第１のステージを含み、前記第２の処理経路が前記多段ノイズ・シェーピング構成の第２のステージを含む、請求項１６に記載の方法。
  26. 前記デジタル入力信号の大きさが前記閾値となる大きさを下回るとき、前記第１の処理経路にほぼゼロの大きさを有する前記第２の中間アナログ信号を出力させることを更に含む、請求項１６に記載の方法。
  27. 前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記多段ノイズ・シェーピング構成のステージを低電力モードで動作させることを更に含む、請求項２６に記載の方法。
  28. 前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、前記第１の処理経路と第２の処理経路との両方に、前記アナログ信号を生成するために、前記デジタル入力信号を処理させることと、
    前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記第２の処理経路に前記デジタル入力信号を全面的に処理させることと
    を更に含む、請求項２６に記載の方法。
  29. 前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、前記第１の処理経路と第２の処理経路との両方に、前記アナログ信号を生成するために、前記デジタル入力信号を処理させることと、
    前記デジタル入力信号の前記大きさが前記閾値となる大きさを下回るとき、前記第２の処理経路に前記デジタル入力信号を全面的に処理させることと
    を更に含む、請求項１６に記載の方法。
  30. 前記デジタル入力信号の前記大きさが前記閾値となる大きさを上回るとき、
    前記第１の処理経路に特定の周波数を下回る前記デジタル入力信号の成分を処理させることと、
    前記第２の処理経路に前記特定の周波数を上回る前記デジタル入力信号の成分を処理させることと
    を更に含む、
    請求項２９に記載の方法。
JP2016562946A 2014-04-14 2015-04-10 切換可能な２次再生経路 Expired - Fee Related JP6545707B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461979308P 2014-04-14 2014-04-14
US61/979,308 2014-04-14
US14/680,830 US9306588B2 (en) 2014-04-14 2015-04-07 Switchable secondary playback path
US14/680,830 2015-04-07
PCT/US2015/025329 WO2015160655A1 (en) 2014-04-14 2015-04-10 Switchable secondary playback path

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019110557A Division JP7240962B2 (ja) 2014-04-14 2019-06-13 切換可能な２次再生経路

Publications (2)

Publication Number Publication Date
JP2017516389A true JP2017516389A (ja) 2017-06-15
JP6545707B2 JP6545707B2 (ja) 2019-07-17

Family

ID=54265928

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016562946A Expired - Fee Related JP6545707B2 (ja) 2014-04-14 2015-04-10 切換可能な２次再生経路
JP2019110557A Active JP7240962B2 (ja) 2014-04-14 2019-06-13 切換可能な２次再生経路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019110557A Active JP7240962B2 (ja) 2014-04-14 2019-06-13 切換可能な２次再生経路

Country Status (6)

Country Link
US (2) US9306588B2 (ja)
EP (1) EP3132541B1 (ja)
JP (2) JP6545707B2 (ja)
KR (2) KR102197272B1 (ja)
CN (2) CN110417414B (ja)
WO (1) WO2015160655A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US10284217B1 (en) 2014-03-05 2019-05-07 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
EP3360256A1 (en) * 2015-10-09 2018-08-15 TDK Corporation Electronic circuit for a microphone and microphone
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
EP3703254B1 (en) 2016-04-06 2022-02-16 Goodix Technology (HK) Company Limited Audio amplifier system
US10128803B2 (en) 2016-04-22 2018-11-13 Cirrus Logic, Inc. Systems and methods for predictive switching in audio amplifiers
US10483924B2 (en) 2016-04-22 2019-11-19 Cirrus Logic, Inc. Systems and methods for predictive switching in audio amplifiers
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10680640B2 (en) * 2016-12-21 2020-06-09 Cirrus Logic, Inc. Power-saving current-mode digital-to-analog converter (DAC)
CN110651430B (zh) * 2017-03-03 2023-07-07 思睿逻辑国际半导体有限公司 数字pwm调制器
US10321230B2 (en) * 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
US11625214B2 (en) * 2017-11-29 2023-04-11 Cirrus Logic, Inc. Variable performance codec
US10944418B2 (en) * 2018-01-26 2021-03-09 Mediatek Inc. Analog-to-digital converter capable of generate digital output signal having different bits
US10763883B2 (en) * 2018-05-30 2020-09-01 Maxlinear, Inc. Digital-to-analog converter with integrated comb filter
CN108896815B (zh) * 2018-06-29 2020-09-08 合容电气股份有限公司 一种开启式无线电流互感器转换器及信号转换方法
US10763811B2 (en) * 2018-07-25 2020-09-01 Cirrus Logic, Inc. Gain control in a class-D open-loop amplifier
US10833697B2 (en) * 2018-09-06 2020-11-10 Mediatek Singapore Pte. Ltd. Methods and circuits for suppressing quantization noise in digital-to-analog converters
US10972123B1 (en) * 2019-05-09 2021-04-06 Dialog Semiconductor B.V. Signal processing structure
US10848174B1 (en) 2019-05-09 2020-11-24 Dialog Semiconductor B.V. Digital filter
US10861433B1 (en) 2019-05-09 2020-12-08 Dialog Semiconductor B.V. Quantizer
US11107453B2 (en) 2019-05-09 2021-08-31 Dialog Semiconductor B.V. Anti-noise signal generator
US11329634B1 (en) 2019-05-09 2022-05-10 Dialog Semiconductor B.V. Digital filter structure
US10784890B1 (en) 2019-05-09 2020-09-22 Dialog Semiconductor B.V. Signal processor
JP6996768B2 (ja) * 2019-10-31 2022-01-17 株式会社ニューギン 遊技機
CN113630093B (zh) * 2020-05-09 2023-07-18 博通集成电路（上海）股份有限公司 功率放大器和过流保护电路
KR20230034785A (ko) * 2021-09-03 2023-03-10 삼성전자주식회사 디지털-아날로그 변환기 및 이를 포함하는 장치
US11706062B1 (en) 2021-11-24 2023-07-18 Dialog Semiconductor B.V. Digital filter
CN116090570B (zh) * 2023-04-12 2024-02-23 本源量子计算科技（合肥）股份有限公司 一种量子位状态调控电路、测控电路及量子计算机

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177819A (ja) * 1985-02-04 1986-08-09 Nippon Telegr & Teleph Corp <Ntt> オ−バ−サンプリング形デイジタル・アナログ変換器
JPS6465929A (en) * 1987-09-04 1989-03-13 Nippon Electric Ic Microcomput Current output type d/a converter
JPH0470215A (ja) * 1990-07-11 1992-03-05 Sony Corp Ｄ／ａ変換器
JPH0730426A (ja) * 1993-07-06 1995-01-31 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JPH08162957A (ja) * 1994-12-12 1996-06-21 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JPH09289450A (ja) * 1996-04-19 1997-11-04 Advantest Corp Ｄａコンバータ
JPH1141100A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd ディジタル・アナログ変換装置
JPH1188181A (ja) * 1997-09-12 1999-03-30 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JPH11308109A (ja) * 1997-11-14 1999-11-05 Yamaha Corp Ｄ／ａ変換装置
JP2010056587A (ja) * 2008-08-26 2010-03-11 Yokogawa Electric Corp Ｄａ変換装置
US20120286984A1 (en) * 2011-05-13 2012-11-15 Infineon Technologies Ag Digital-to-Analog Conversion Arrangement with Power Range Dependent D/A Converter Selection
US20150214974A1 (en) * 2014-01-29 2015-07-30 Broadcom Corporation Digital to analog converter with thermometer coding and methods for use therewith

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL274298A (ja) 1961-02-02
JPS5441655Y2 (ja) * 1974-04-01 1979-12-05
GB1599401A (en) 1978-04-18 1981-09-30 Nat Res Dev Input signal level control for communications channels
US4446440A (en) 1982-01-26 1984-05-01 Hewlett-Packard Company Dual mode amplifier
JPS58142614A (ja) 1982-02-18 1983-08-24 Sony Corp 利得制御装置
US4493091A (en) 1982-05-05 1985-01-08 Dolby Laboratories Licensing Corporation Analog and digital signal apparatus
US4972436A (en) 1988-10-14 1990-11-20 Hayes Microcomputer Products, Inc. High performance sigma delta based analog modem front end
US5111506A (en) 1989-03-02 1992-05-05 Ensonig Corporation Power efficient hearing aid
JPH065819B2 (ja) 1989-06-29 1994-01-19 ヤマハ株式会社 Ａ／ｄ変換装置
US4999830A (en) 1989-09-25 1991-03-12 At&T Bell Laboratories Communication system analog-to-digital converter using echo information to improve resolution
US5148167A (en) 1990-04-06 1992-09-15 General Electric Company Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
US5323159A (en) 1990-04-20 1994-06-21 Nakamichi Corporation Digital/analog converter
JP2579555B2 (ja) * 1990-08-31 1997-02-05 ナカミチ株式会社 ディジタル／アナログ変換装置
JP2579556B2 (ja) * 1990-08-31 1997-02-05 ナカミチ株式会社 ディジタル／アナログ変換装置
JPH04150416A (ja) * 1990-10-12 1992-05-22 Pioneer Electron Corp ディジタル・アナログ変換器
US5198814A (en) * 1990-11-28 1993-03-30 Nec Corporation Digital-to-analog converter with conversion error compensation
US5810477A (en) 1993-04-30 1998-09-22 International Business Machines Corporation System for identifying surface conditions of a moving medium
JP3147605B2 (ja) * 1993-09-06 2001-03-19 松下電器産業株式会社 Ｄ／ａ変換装置
DE19502047C2 (de) 1995-01-12 1996-12-05 Stage Tec Gmbh Verfahren zur Analog-Digital-Wandlung von Signalen
US5600317A (en) 1994-06-14 1997-02-04 Stage Tec Entwicklungsgesellschaft Fur Professionelle Audiotechnik Mbh Apparatus for the conversion of analog audio signals to a digital data stream
US5550923A (en) 1994-09-02 1996-08-27 Minnesota Mining And Manufacturing Company Directional ear device with adaptive bandwidth and gain control
JPH09130245A (ja) 1995-11-06 1997-05-16 Sony Corp ゲイン可変回路
JPH10257583A (ja) 1997-03-06 1998-09-25 Asahi Chem Ind Co Ltd 音声処理装置およびその音声処理方法
US6088461A (en) 1997-09-26 2000-07-11 Crystal Semiconductor Corporation Dynamic volume control system
US6542612B1 (en) 1997-10-03 2003-04-01 Alan W. Needham Companding amplifier with sidechannel gain control
JPH11340831A (ja) 1998-05-29 1999-12-10 Toa Corp 高精度ａ／ｄ変換器
JP2000029736A (ja) 1998-07-13 2000-01-28 Oki Electric Ind Co Ltd 半導体集積回路
US6271780B1 (en) 1998-10-08 2001-08-07 Cirrus Logic, Inc. Gain ranging analog-to-digital converter with error correction
US6229390B1 (en) 1999-03-09 2001-05-08 Tripath Technology, Inc. Methods and apparatus for noise shaping a mixed signal power output
DE10021824C2 (de) 1999-05-07 2002-01-31 Yamaha Corp D/A-Wandlervorrichtung und D/A-Wandlerverfahren
US7020892B2 (en) 1999-09-03 2006-03-28 Lsi Logic Corporation Time-shifted video signal processing
EP1119145A1 (en) 2000-01-20 2001-07-25 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Parallel decision feedback equalizer with adaptive thresholding based on noise estimates
US6407689B1 (en) 2000-11-01 2002-06-18 Qualcomm, Incorporated Method and apparatus for controlling stages of a multi-stage circuit
US6768443B2 (en) 2000-11-30 2004-07-27 John Willis Switch capacitor circuit and applications thereof
US6943548B1 (en) 2001-06-22 2005-09-13 Fonar Corporation Adaptive dynamic range receiver for MRI
US6888888B1 (en) 2001-06-26 2005-05-03 Microsoft Corporation Simultaneous tuning of multiple channels using intermediate frequency sub-sampling
KR101118922B1 (ko) 2002-06-05 2012-06-29 에이알씨 인터내셔날 피엘씨 음향 가상 현실 엔진 및 전달 사운드 확장을 위한 향상된 기술들
JP2004072714A (ja) 2002-06-11 2004-03-04 Rohm Co Ltd クロック生成システム
JP4150416B2 (ja) 2002-06-14 2008-09-17 ユニチカテキスタイル株式会社 洗濯可能な羽毛掛け布団
US6765436B1 (en) 2002-09-04 2004-07-20 Cirrus Logic, Inc. Power supply based audio compression for digital audio amplifier
US6639531B1 (en) * 2002-09-27 2003-10-28 Cirrus Logic, Inc. Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same
US7167112B2 (en) 2003-03-21 2007-01-23 D2Audio Corporation Systems and methods for implementing a sample rate converter using hardware and software to maximize speed and flexibility
US7023268B1 (en) 2003-03-21 2006-04-04 D2Audio Corporation Systems and methods for automatically adjusting channel timing
US7590251B2 (en) 2003-03-21 2009-09-15 D2Audio Corporation Clip detection in PWM amplifier
US7061312B2 (en) 2003-03-21 2006-06-13 D2Audio Corporation Systems and methods for providing multi channel pulse width modulated audio with staggered outputs
JP4486646B2 (ja) 2003-05-28 2010-06-23 ドルビー・ラボラトリーズ・ライセンシング・コーポレーション オーディオ信号の感知音量を計算し調整する方法、装置及びコンピュータプログラム
US6822595B1 (en) * 2003-06-18 2004-11-23 Northrop Grumman Corporation Extended range digital-to-analog conversion
US6897794B2 (en) * 2003-07-03 2005-05-24 Texas Instruments Incorporated All-analog calibration of sting-DAC linearity: application to high voltage processes
US7522677B2 (en) 2003-10-21 2009-04-21 Texas Instruments Incorporated Receiver with low power listen mode in a wireless local area network
JP4241443B2 (ja) 2004-03-10 2009-03-18 ソニー株式会社 音声信号処理装置、音声信号処理方法
EP1771948A1 (en) * 2004-04-30 2007-04-11 Interuniversitair Microelektronica Centrum ( Imec) Digital-to-analogue converter system with increased performance
US7773702B2 (en) 2004-05-03 2010-08-10 Qualcomm Incorporated Gain control for a receiver in a multi-carrier communication system
US7116259B2 (en) * 2004-05-18 2006-10-03 Broadcom Corporation Switching between lower and higher power modes in an ADC for lower/higher precision operations
US7215266B2 (en) 2004-05-21 2007-05-08 Wionics Research Hybrid DC offset cancellation scheme for wireless receiver
US7161970B2 (en) 2004-09-10 2007-01-09 Ftd Solutions Pte, Ltd. Spread spectrum clock generator
US7312734B2 (en) 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
WO2006102313A2 (en) 2005-03-18 2006-09-28 The Trustees Of Columbia University In The City Of New York Systems and methods for companding adc-dsp-dac combinations
JP4588546B2 (ja) * 2005-06-13 2010-12-01 株式会社ケンウッド 振幅可変装置および振幅可変方法
US7202731B2 (en) 2005-06-17 2007-04-10 Visteon Global Technologies, Inc. Variable distortion limiter using clip detect predictor
EP1753130B1 (en) 2005-08-10 2009-06-10 Emma Mixed Signal C.V. Analog-to-digital converter with dynamic range extension
US7679538B2 (en) * 2005-08-12 2010-03-16 Tsang Robin M Current-steering type digital-to-analog converter
US7259618B2 (en) 2005-08-25 2007-08-21 D2Audio Corporation Systems and methods for load detection and correction in a digital amplifier
JP2007133035A (ja) 2005-11-08 2007-05-31 Sony Corp デジタル録音装置，デジタル録音方法，そのプログラムおよび記憶媒体
GB2432982A (en) 2005-11-30 2007-06-06 Toshiba Res Europ Ltd An EER RF amplifier with PWM signal switching
US8036402B2 (en) 2005-12-15 2011-10-11 Harman International Industries, Incorporated Distortion compensation
JP4155316B2 (ja) * 2006-06-30 2008-09-24 ソニー株式会社 Ｄ／ａ変換回路、液晶駆動回路及び液晶表示装置
US8139112B2 (en) 2006-08-07 2012-03-20 Sightlogix, Inc. Methods and apparatus related to improved surveillance
US8126164B2 (en) 2006-11-29 2012-02-28 Texas Instruments Incorporated Digital compensation of analog volume control gain in a digital audio amplifier
JP2008167058A (ja) 2006-12-27 2008-07-17 Rohm Co Ltd 受信回路、受信方法およびそれらを利用した無線装置
JP4789211B2 (ja) 2007-01-16 2011-10-12 ルネサスエレクトロニクス株式会社 バンドパスδς変調器により構成されたａ／ｄ変換器を含む半導体集積回路
JP2008294803A (ja) 2007-05-25 2008-12-04 Kenwood Corp 再生装置および再生方法
JP2008306535A (ja) 2007-06-08 2008-12-18 Sony Corp 音声信号処理装置、遅延時間の設定方法
US9402062B2 (en) 2007-07-18 2016-07-26 Mediatek Inc. Digital television chip, system and method thereof
US20090058531A1 (en) 2007-08-31 2009-03-05 Nanoamp Solutions Inc. (Cayman) Variable gain amplifier
EP2043149A1 (en) 2007-09-27 2009-04-01 Oticon A/S Assembly comprising an electromagnetically screened smd component, method of manufacturing the same and use
US9425747B2 (en) 2008-03-03 2016-08-23 Qualcomm Incorporated System and method of reducing power consumption for audio playback
EP2141819A1 (en) 2008-07-04 2010-01-06 Telefonaktiebolaget LM Ericsson (publ) Signal processing device and method
US8942388B2 (en) 2008-08-08 2015-01-27 Yamaha Corporation Modulation device and demodulation device
US7952502B2 (en) 2008-08-29 2011-05-31 Broadcom Corporation Imbalance and distortion cancellation for composite analog to digital converter (ADC)
JP5521441B2 (ja) 2008-09-29 2014-06-11 ソニー株式会社 固体撮像装置とその駆動方法、並びに電子機器
EP2207264B1 (en) 2009-01-09 2013-10-30 AKG Acoustics GmbH Analogue to digital converting
US8330631B2 (en) 2009-03-06 2012-12-11 National Semiconductor Corporation Background calibration method for fixed gain amplifiers
DE102009012562A1 (de) 2009-03-11 2010-09-16 Rohde & Schwarz Gmbh & Co. Kg Vorrichtung zum Analog-Digital-Wandeln von Signalen in einem großen Dynamikbereich
US7893856B2 (en) * 2009-04-15 2011-02-22 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog conversion circuit
US8302047B2 (en) 2009-05-06 2012-10-30 Texas Instruments Incorporated Statistical static timing analysis in non-linear regions
US8306134B2 (en) 2009-07-17 2012-11-06 Anritsu Company Variable gain control for high speed receivers
US8060663B2 (en) 2009-07-30 2011-11-15 Lsi Corporation Physical layer interface for computing devices
US7961130B2 (en) 2009-08-03 2011-06-14 Intersil Americas Inc. Data look ahead to reduce power consumption
GB0917060D0 (en) 2009-09-29 2009-11-11 Qinetiq Ltd Methods and apparatus for use in quantum key distribution
CN102045478B (zh) 2009-10-23 2013-05-01 精工爱普生株式会社 图像读取装置、校正处理方法及用该装置的图像处理方法
US20120047535A1 (en) 2009-12-31 2012-02-23 Broadcom Corporation Streaming transcoder with adaptive upstream & downstream transcode coordination
US8494180B2 (en) 2010-01-08 2013-07-23 Intersil Americas Inc. Systems and methods to reduce idle channel current and noise floor in a PWM amplifier
US8295510B2 (en) 2010-03-16 2012-10-23 Sound Cheers Limited Power-saving amplifying device
JP4983949B2 (ja) 2010-03-31 2012-07-25 ブラザー工業株式会社 画像読取装置
US8717211B2 (en) 2010-11-30 2014-05-06 Qualcomm Incorporated Adaptive gain adjustment system
US9119159B2 (en) 2011-01-10 2015-08-25 Qualcomm Incorporated Battery power monitoring and audio signal attenuation
US8362936B2 (en) 2011-01-21 2013-01-29 Maxim Integrated Products, Inc. Circuit and method for optimizing dynamic range in a digital to analog signal path
JP5926490B2 (ja) 2011-02-10 2016-05-25 キヤノン株式会社 音声処理装置
US8325074B2 (en) 2011-03-22 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit for continuous-time delta-sigma DAC with reduced noise
US8848639B2 (en) 2011-04-18 2014-09-30 Broadcom Corporation Frequency selective transmission within single user, multiple user, multiple access, and/or MIMO wireless communications
EP2521263B1 (en) 2011-05-02 2018-09-05 ams AG Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter
FR2976427A1 (fr) * 2011-06-10 2012-12-14 Thales Sa Systeme de reception comprenant un mecanisme contre les interferences pulsees.
WO2013046303A1 (ja) 2011-09-26 2013-04-04 富士通株式会社 アンプ回路及びアンプ回路の出力生成方法
JP2013098691A (ja) 2011-10-31 2013-05-20 Ricoh Co Ltd 音量調整回路
US9065413B2 (en) 2012-01-25 2015-06-23 Texas Instruments Incorporated Method and apparatus for circuit with low IC power dissipation and high dynamic range
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
JP5835031B2 (ja) 2012-03-13 2015-12-24 株式会社ソシオネクスト アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法
US20140105273A1 (en) 2012-10-15 2014-04-17 Broadcom Corporation Adaptive power management within media delivery system
US8805297B2 (en) 2012-10-16 2014-08-12 Raytheon Company Band stitching electronic circuits and techniques
GB2507096B (en) 2012-10-19 2016-03-23 Cirrus Logic Int Semiconductor Ltd Digital/analogue conversion
US9210270B2 (en) 2012-11-15 2015-12-08 Qualcomm Incorporated Echo cancellation for ultrasound
JP6129348B2 (ja) 2013-01-21 2017-05-17 ドルビー ラボラトリーズ ライセンシング コーポレイション 異なる再生装置を横断するラウドネスおよびダイナミックレンジの最適化
US8952837B2 (en) * 2013-02-28 2015-02-10 Broadcom Corporation Multi-rate sigma delta digital-to-analog converter
US8929163B2 (en) 2013-03-15 2015-01-06 Micron Technology, Inc. Input buffer apparatuses and methods
CN105359338B (zh) 2013-07-02 2018-11-02 维斯普瑞公司 滤波天线***、设备以及方法
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9130587B2 (en) * 2014-01-29 2015-09-08 Broadcom Corporation Frame adaptive digital to analog converter and methods for use therewith
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
GB2527637B (en) 2014-04-14 2018-08-08 Cirrus Logic Inc Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177819A (ja) * 1985-02-04 1986-08-09 Nippon Telegr & Teleph Corp <Ntt> オ−バ−サンプリング形デイジタル・アナログ変換器
JPS6465929A (en) * 1987-09-04 1989-03-13 Nippon Electric Ic Microcomput Current output type d/a converter
JPH0470215A (ja) * 1990-07-11 1992-03-05 Sony Corp Ｄ／ａ変換器
JPH0730426A (ja) * 1993-07-06 1995-01-31 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JPH08162957A (ja) * 1994-12-12 1996-06-21 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JPH09289450A (ja) * 1996-04-19 1997-11-04 Advantest Corp Ｄａコンバータ
JPH1141100A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd ディジタル・アナログ変換装置
JPH1188181A (ja) * 1997-09-12 1999-03-30 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JPH11308109A (ja) * 1997-11-14 1999-11-05 Yamaha Corp Ｄ／ａ変換装置
JP2010056587A (ja) * 2008-08-26 2010-03-11 Yokogawa Electric Corp Ｄａ変換装置
US20120286984A1 (en) * 2011-05-13 2012-11-15 Infineon Technologies Ag Digital-to-Analog Conversion Arrangement with Power Range Dependent D/A Converter Selection
US20150214974A1 (en) * 2014-01-29 2015-07-30 Broadcom Corporation Digital to analog converter with thermometer coding and methods for use therewith

Also Published As

Publication number Publication date
KR20200145865A (ko) 2020-12-30
CN110417414A (zh) 2019-11-05
WO2015160655A1 (en) 2015-10-22
JP7240962B2 (ja) 2023-03-16
US9306588B2 (en) 2016-04-05
CN110417414B (zh) 2022-11-11
JP6545707B2 (ja) 2019-07-17
US20160173112A1 (en) 2016-06-16
US20150295584A1 (en) 2015-10-15
EP3132541B1 (en) 2018-06-06
CN106416080B (zh) 2019-08-30
EP3132541A1 (en) 2017-02-22
US9680488B2 (en) 2017-06-13
CN106416080A (zh) 2017-02-15
KR20160144460A (ko) 2016-12-16
KR102302839B1 (ko) 2021-09-17
JP2019198086A (ja) 2019-11-14
KR102197272B1 (ko) 2020-12-31

Similar Documents

Publication Publication Date Title
JP7240962B2 (ja) 切換可能な２次再生経路
GB2527637A (en) Switchable secondary playback path
US10720888B2 (en) Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9596537B2 (en) Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
GB2563093A (en) Analogue signal paths
US20200389731A1 (en) Low-latency audio output with variable group delay
CN114006586A (zh) 双路径脉宽调制***的校准
KR102374789B1 (ko) 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어
CN112655149B (zh) 具有闭环脉冲宽度调制驱动器的播放路径中的可变输出电阻
US11438697B2 (en) Low-latency audio output with variable group delay

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190619

R150 Certificate of patent or registration of utility model

Ref document number: 6545707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees