JPH065819B2

JPH065819B2 - Ａ／ｄ変換装置

Info

Publication number: JPH065819B2
Application number: JP1168929A
Authority: JP
Inventors: 友詞鹿窪; 弘海五月女
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1989-06-29
Filing date: 1989-06-29
Publication date: 1994-01-19
Anticipated expiration: 2009-01-19
Also published as: JPH0332227A; US4999628A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、例えばオーディオ信号等のアナログ信号を
ディジタル信号に変換するＡ／Ｄ変換装置に関する。

〔従来の技術〕

従来のＡ／Ｄ変換装置においては、一般に変換ビット数
の制約からくるダイナミックレンジの不足、Ｓ／Ｎの不
足という問題があった。例えば、一般に用いられている
１６ビットのＡ／Ｄ変換装置のダイナミックレンジは理
論値で９６ｄＢ程度しかないが、現在実現可能なアナロ
グ回路のダイナミックレンジは１２０ｄＢ程度にまで達
しており、これからみると、１６ビットのＡ／Ｄ変換装
置の性能は遠く及ばないものであった。すなわち、Ａ／
Ｄ変換した後のディジタル信号処理段階を考えれば、２
４ビット、３２ビット等のビット数で処理を行なうこと
は容易であるが、その入口であるＡ／Ｄ変換装置におけ
る制約が大きなネックとなっていた。Ａ／Ｄ変換装置の
変換ビット数をハード的にこれ以上増やすことは、現在
のところトリミング技術等の面から、相当の困難が伴う
ものであるといえる。そこで回路構成上、フローティン
グというダイナミックレンジの拡大等のための工夫が提
案されている。

これは、変換すべきアナログ入力信号のレベルの大小に
応じアナログレベルを適宜シフトしてＡ／Ｄ変換すると
ともに、その際のＡ／Ｄ変換値とシフト値の双方を情報
として得、これらに基づき後段側で再び逆シフトするこ
とによりリニアな連続的な信号として再構成するもので
ある。一般に、後段のディジタル信号処理が、記録とか
単純なディレイ等の場合には上記Ａ／Ｄ変換値とシフト
値の双方の情報のままで処理しても良いが、信号処理が
数値演算等の場合にはＡ／Ｄ変換直後に拡張されたビッ
ト数のリニアなディジタルデータとして再構成しておく
方が好都合である。第２図に従来のフローティングＡ／
Ｄ変換装置の例を示す。

第２図において、１Ａ、１Ｂ・・・は、同一のアナログ
入力信号に所定の係数ゲインＧ１、Ｇ２・・・（Ｇ１＞
Ｇ２＞・・・）を付与してそのレベルを順次大きくさせ
るレベル調整器、６Ａ、６Ｂ・・・は、レベル調整器１
Ａ、１Ｂ・・・の出力をそれぞれサンプリングして保持
するサンプリングホールド回路、４は、サンプリングホ
ールド回路６Ａ、６Ｂ・・・の出力のいずれかを選択し
て出力するセレクタ、５はレベル調整器１Ａ、１Ｂ・・
・の出力をモニタし、そのレベルを検出してセレクタ４
の切り換え動作を制御するレベル検出器である。２は、
セレクタ４で選択された出力をアナログ／ディジタル変
換するＡ／Ｄ変換器、３は、Ａ／Ｄ変換器２のディジタ
ル出力をｎビットだけ下位にシフトしてディジタル的に
レベル減衰させるｎビットシフタであり、そのビットシ
フト数は、セレクタ４の切り換えと連動している。すな
わち、シフトさせるビット数は、レベル検出器５により
制御されており、選択された信号のレベル調整器（例え
ば１ｎとする）のレベル増大量（例えばＧｎとする）に
対応して−Ｇｎとなるように対応づけられている。

しかして、入力信号は、各レベル調整器１Ａ、１Ｂ・・
・において、所定の係数ゲインＧ１、Ｇ２・・・が付与
される。レベル検出器５は、レベル調整器１Ａ、１Ｂ・
・・の検出をモニタし、予め設定した所定の基準レベル
を超えない範囲で、最も大きいレベルの信号を検出し、
その信号のサンプルホールド値を選択するようにセレク
タ４を切り換える。その結果レベル調整器１ｎにより最
適な量だけ増幅された後、Ａ／Ｄ変換器２によりＡ／Ｄ
変換され、その後再びｎビットシフト３により元のレベ
ルに戻されたディジタル信号がｎビットシフト３から出
力される。このようにすることにより、例えば第３図に
示すような入出力特性のダイナミックレンジを有するＡ
／Ｄ変換器２を用いて、第４図に示すように、より広い
範囲の信号をＡ／Ｄ変換することができる。すなわち、
ダイナミックレンジが等価的に拡大されていることにな
る。また、信号をより高いレベルに増幅した後、Ａ／Ｄ
変換しているので、Ｓ／Ｎを改善することができる。

〔発明が解決しようとする課題〕

従来の装置では、Ａ／Ｄ変換の前後に行なわれるアナロ
グ段のレベル調整量とディジタル段のレベル調整量とを
予め正確に対応づけておく必要があり、これが正確にな
されていないと出力信号におけるリニアリティの再現が
うまくいかず、出力信号がアナログ切り換え時にレベル
が不連続となってしまうという問題があった。調整に際
しては、アナログ素子のばらつき等に対処しなければな
らないし、また、当初良好に調整されていたとしても、
経年変化による特性変化とか動作環境の温度変化等によ
り特性変化が生じるため、完全を期すのは無理であっ
た。

従って、このような構成のＡ／Ｄ変換装置においてダイ
ナミックレンジの拡大範囲を変化させようとしても、出
力信号レベルの連続性確保、すなわち、リニアリティの
維持が極めて困難であった。

この発明は、かかる状況に鑑みなされたもので、複数の
ディジタル信号のレベルを自動的に一致させることで、
上述した調整の手間を一切不要とするとともに、出力信
号の連続性を確保しつつ、ダイナミックレンジの拡大範
囲を任意に設定できるようにしたものである。

〔課題を解決するための手段〕

請求項１の発明は、同一のアナログ信号にそれぞれ異な
るゲインを付与し異なるレベルの複数のアナログ信号と
するアナログレベル調整手段と、アナログレベル調整手
段から出力される異なるレベルの複数のアナログ信号を
それぞれＡ／Ｄ変換し、異なるレベルの複数のディジタ
ル信号とするＡ／Ｄ変換手段と、Ａ／Ｄ変換手段から出
力される異なるレベルの複数のディジタル信号間のレベ
ル関係をディジタル演算により求め、そのレベル関係か
ら、Ａ／Ｄ変換手段によりＡ／Ｄ変換された異なるレベ
ルの複数のディジタル信号を、同一のレベルとするよう
な係数ゲインをディジタル演算により求めるとともに、
異なるレベルの複数のディジタル信号の所定のものに対
してこの係数ゲインをディジタル乗算することにより、
複数のディジタル信号のレベルを同一のレベルの複数の
ディジタル信号に調整するディジタルレベル調整手段
と、ディジタルレベル調整手段により同一のレベルとさ
れた複数のディジタル信号から、Ａ／Ｄ変換手段におけ
るＡ／Ｄ変換動作が適切な動作範囲で行われたディジタ
ル信号のクロスフェードしつつ選択して出力する出力手
段とを備えることを特徴とする。

請求項２の発明は、アナログレベル調整手段は、付与す
るゲインの量が外部から任意に調整可能に構成されてい
ることを特徴とする。

〔作用〕

アナログレベル調整手段により同一のアナログ信号にそ
れぞれ異なるゲインが付与されて２以上の異なるレベル
とされた複数のアナログ信号は、それぞれの系路に設け
られたＡ／Ｄ変換手段により個々にディジタル信号に変
換されるとともに、ディジタルレベル調整手段は、ディ
ジタル演算により、これら複数のディジタル信号のレベ
ルの関係を求め、その関係に対応してディジタルレベル
調整量を変化させるので、複数のディジタル信号のレベ
ルは、常に正確に一致するように自動追従する。従っ
て、例えば、アナログレベル調整量を外部から強制的に
変化させたような場合にも、出力信号のレベルの連続性
が確保される。また、複数のディジタル信号はクロスフ
ェードされるので、信号切換時に雑音の発生が抑制され
る。

〔実施例〕

第１図は、この発明のＡ／Ｄ変換装置における自動ディ
ジタルレベル調整の原理を表わしている。

同図において、１１は、アナログレベル調整手段として
の増幅器であり、アナログ入力信号を所定の係数ゲイン
Ｇで増幅し、出力するものである。なお、この増幅器１
１は、可変ゲイン構成とされ、ユーザが外部からゲイン
調整可能に構成されている。１２Ａ、１２Ｂは、Ａ／Ｄ
変換器であり、増幅器１１により係数ゲインＧが付与さ
れた信号または付与されない（係数ゲイン１が付与され
たとみなし得る）信号を、それぞれアナログ／ディジタ
ル変換する。１３は、Ａ／Ｄ変換器１２Ａのディジタル
出力に所定の係数ゲイン（−Ｇ）（別の表現形式によれ
ば、１／Ｇ）を付与する乗算器であり、その係数ゲイン
（−Ｇ）は、制御回路１６により制御される。これら乗
算器１３および制御回路１６はディジタルレベル調整手
段を構成している。１４は、Ａ／Ｄ変換器１２Ａの出力
をモニタし、その信号のオーバーフローの有無（または
オーバーフロー状態に近づいたか否か）を検出す程度の
ダイナミックレンジを有する必要がある。この実施例で
は１６ビット変換データに対し内部演算は２４ビット処
理で行なっている。

即ち、乗算器１３におけるディジタルレベル調整を、例
えばビットシフタにより行う場合、増幅器１１において
付与するゲインＧが２^ｎの倍数であれば問題はないが、
そうでないときは、２つのディジタル信号のレベルを正
確に一致させることが困難になる。これに対して、ディ
ジタル乗算によれば、両者のレベルを実用上問題ない程
度に一致させることができる。

上述した動作は、Ａ／Ｄ変換器１２Ａ、１２Ｂのいずれ
にもオーバーフローが生じていないとすれば、増幅器１
１の付与する係数ゲインＧの値によらず成立するもので
あり、従って、ディジタルレベル調整量はアナログレベ
ル調整量に常に自動追従し、これらを一致させることに
なる。

Ａ／Ｄ変換器１２Ａの出力にオーバーフローが生じてい
るとき、オーバーフローした出力は、もはや本来Ａ／Ｄ
変換器１２Ａが処理しようとしている入力信号の真のレ
ベルを反映していないから、信号レベル差を求め、かつ
このレベル差に基づき乗算器１３の係数ゲインを調整す
ること自体に何ら意味がなく、むしろ回路動作の平衡状
態を乱すため悪影響が大きい。従って、このような場合
には係数ゲインＧはオーバーフロー直前の値をそのまま
保持して用いるようになっている。オーバーフローが回
復するまでの間、オーバーフロー直前の自動追従状態が
保持されることになるが何ら実質的は問題はない。

また、オーバーフロー検出器１４がオーバーフローを検
出していないときセレクタ１５は図中上側に切り換わ
り、オーバーフローを検出したときセレクタ１５は図中
下側に切り換わる。その結果、オーバーフローが検出さ
れない限り、元のアナログ入力信号を増幅してその信号
レベルを増大させた側の信号をＡ／Ｄ変換したディジタ
ル信号が選択、出力されるので、結果としてＡ／Ｄ変換
のダイナミックレンジが拡大され、また動作のＳ／Ｎも
向上する。

また、増幅器１１が付与する係数ゲインＧを外部から強
制的に変化させた場合でも、ディジタルレベル調整量は
アナログレベル調整量に自動追従するから、ユーザが係
数ゲインＧを任意に調整しても、セレクタ１５に供給さ
れる２系統の信号レベルは常に同一レベルとなり、これ
らを選択的に切り換えて合成される出力信号もそのレベ
ル連続性が保証される。すなわち、ユーザは、出力のリ
ニアリティを確保しつつ、そのダイナミックレンジを任
意に拡大または縮小し所望のものとすることができる。

このように第１図の構成によれば、アナログレベル調整
量にディジタルレベル調整量が自動追従するフローティ
ング形Ａ／Ｄ変換装置が実現できるが、この構成は、さ
らに次のような効果も有している。

従来例として示した構成では、単一のＡ／Ｄ変換器を時
間的に切り換えて使用するため、アナログ段での信号経
路切り換えが必要となる。一般に、アナログ信号切り換
え回路は切り換え時に、大なり小なりアナログ歪を生じ
てしまう。第１図のような構成によれば、Ａ／Ｄ変換器
およびその関連部分は、各信号経路ごとに個別に設けら
れ、これらが常に並列的に動作しているため変換器の個
数は増加するが、アナログ段での信号切り換えは一切な
く、従ってアナログ歪等の発生は最小限に抑制できる効
果がある。また、ディジタル段での信号切り換えは、簡
単なディジタル信号処理回路で実現でき、また正確かつ
極めて高速に処理できる好都合である。

また、第２図の構成では、一旦増大した信号レベルを元
に戻すのに、ビットシフタを用いているので、信号レベ
ルは１／２倍または２倍というように、６ｄＢを単位と
しなければならず、それより微細に区分できなかったの
で、ダイナミックレンジの調整に際して分解能をそれほ
ど細かくできなかった。また、アナログ段のレベル調整
器を正確に２倍または１／２倍というように設定するこ
とは現実的には不可能で多少のばらつきが生じてしまう
ことはやむを得ないところであるにもかかわらず、ディ
ジタル段のレベル調整能力が実質的に所定値固定では、
結果として、出力のレベル連続性確保は全くおぼつかな
い。これに対して、第１図のような構成によれば、ディ
ジタル段のレベル調整をディジタル数値演算によってい
るので、６ｄＢ単位等の制約は一切なく、処理データの
最下位ビット相当の微細値まで区分できる。このこと
は、上述したレベル調整量の自動追従機能とも相俟って
出力レベルの連続性を高精度で確保できる根拠にもなっ
ている。

第５図は、この発明の自動ディジタルレベル調整のさら
により詳細な原理を表わしている。この実施例において
は、入力端子１Ｎに印加されたアナログ信号は、まず、
２系統に分岐し、一方は増幅器１１により利得ゲインＧ
が付与され、他方はそのままでそれぞれＡ／Ｄ変換器１
２Ａ、１２Ｂに導かれ、出力Ｘ１、Ｘ２となる。次に、
Ａ／Ｄ変換器１２Ａの出力Ｘ１は演算回路２１により絶
対値｜Ｘ１｜として演算され、Ａ／Ｄ変換器１２Ｂの出
力Ｘ２は、演算回路２３により絶対値｜Ｘ２｜として演
算される。乗算器２４は演算回路２１の出力｜Ｘ１｜
に、演算回路２７が出力する係数ｋを乗算する。演算回
路２５は、演算回路２３の出力｜Ｘ２｜と乗算器２４の
出力（ｋ｜Ｘ１｜）との差（｜Ｘ２｜−ｋ｜Ｘ１｜）
に、係数ｂを乗算し、その結果を係数ｃとして出力す
る。演算回路２６は、係数ｃが正（ｃ＞０）のとき係数
ｄを１（ｄ＝１）、係数ｃが負（ｃ＜０）のとき係数ｄ
を−１（ｄ＝−１）、係数ｃが０（ｃ＝０）のとき係数
ｄを０（ｄ＝０）にそれぞれ設定する。演算回路２７
は、係数ｋに係数ｄを加算した値を新たな係数ｋとして
更新する。これらの構成によりディジタルレベル調整手
段の制御回路が形成される。

オーバーフロー検出器１４は、演算回路２１の出力｜Ｘ
１｜がオーバーフローしているか否かを検出するもの
で、オーバーフローしているときには出力係数ａ、ｂを
それぞれ１、０に設定し、オーバーフローしていないと
きには出力係数ａ、ｂをそれぞれ０、１に設定する。

乗算器２９の係数ｋは、演算回路２７の出力に対応して
設定される。乗算器２９は、Ａ／Ｄ変換器１２Ａの出力
Ｘ１に係数ｋを乗算し、係数ｂを乗算する乗算器３０に
出力する。

Ａ／Ｄ変換器１２Ｂの出力Ｘ２は、係数ａを乗算する乗
算器３１に入力される。乗算器３０と３１の出力は、加
算回路３２に入力されて加算され、Ｄ／Ａ変換器３３に
供給される。乗算器３０と３１はその係数ｂ、ａが、オ
ーバーフロー検出器１４の出力に対応して制御されるよ
うになっており、これらの構成により出力手段が形成さ
れている。

しかして、演算回路２５の出力係数ｃにより、２系統の
ディジタル信号Ｘ１、Ｘ２のレベル差の大小が判るの
で、乗算器３０と３１に入力される段階で両ディジタル
信号のレベル差が零となるように、係数ｋの値を自動的
に更新させていくことができる。具体的には、係数ｋの
値が、増幅器１１で付与される係数ゲインＧに対し、−
Ｇに相当するような値となった状態で更新動作が平衡化
することになる。

また、オーバーフロー検出器１４の出力係数ｂを演算回
路２５の演算に関係させることにより、Ａ／Ｄ変換器１
２Ａのオーバーフロー時に、係数ｋの更新動作を一時停
止させることができる。

この実施例においては、係数ｋを乗算する乗算器２４、
２９の係数ｋの更新のための構成として、Ａ／Ｄ変換器
１２Ａの出力系統の信号レベルを最終的に減少させる形
で設定し入力信号と出力信号の比が１対１となるように
したが、特にこれに限られる必要はなく、逆に、Ａ／Ｄ
変換器１２Ｂの出力系統の信号レベルを最終的に増大さ
せる形で設定することもできる。その際には、入力信号
と出力信号の比は１対Ｇ（＝１対ｋ）となるが、いずれ
の場合にも出力合成信号のリニアリティ、すなわち出力
レベルの連続性は全く同様に確保される。

第６図は、この発明のＡ／Ｄ変換装置の実施例を表わし
ている。この実施例においては、第５図におけるオーバ
ーフロー検出器１４に代え、レベル検出回路４１、時定
数回路４２、およびクロスフェード回路４３が設けられ
ている。

レベル検出回路４１は、演算回路２１が出力する絶対値
｜Ｘ１｜を２つのレベルと比較する。そして絶対値｜Ｘ
１｜がオーバーフローの基準レベルＯＶＦＬ以上である
とき、係数ｑを１、係数ｒを０、係数ｆを０に、各々設
定し、雑音の基準レベルＬ_minより小さいとき、係数ｑ
を０、係数ｒを１、係数ｆを０に、各々設定する。また
絶対値｜Ｘ１｜が基準レベルＬ_min以上であり、基準レ
ベルＯＶＦＬより小さいとき、係数ｑを０、係数ｒを
１、係数ｆを１に、各々設定する。

係数ｆは演算回路２５に入力される。演算回路２５は乗
算器２４の出力（ｋ｜Ｘ１｜）と、演算回路２３の出力
｜Ｘ２｜の差（｜Ｘ２｜−ｋ｜Ｘ１｜）に、係数ｆを乗
算した値を係数ｃとして設定する。

また、係数ｑとｒは時定数回路４２に供給される。時定
数回路４２は、係数ｑに所定の定数（この実施例の場合
値４４１０）を乗算した値（４４１０ｑ）と、係数ｒに
係数Ｐを乗算した値（ｒＰ）との和（４４１０ｑ＋ｒ
Ｐ）を演算するとともに、さらにその値から１を減算し
た値（４４１０ｑ＋ｒＰ−１）を新たな係数Ｐとして設
定する。

クロースフェード回路４３は係数Ｐが正（Ｐ＞０）のと
き、各クロック（ｔ）のタイミングにおいて係数ａを
１、係数ｂを０に、各々設定する。また係数Ｐが負又は
０（Ｐ≦０）のとき、クロックが到来する度に、係数ａ
を１から０に、係数ｂを０から１に、漸次減少又は増大
させる。

その他の構成は第５図における場合と同様である。

次に第６図の実施例の動作を第７図のタイミングチャー
トを参照して説明する。Ａ／Ｄ変換器１２Ａが出力する
絶対値｜Ｘ１｜（第７図（ａ））が、基準レベルＬ_min
より小さいか、基準レベルＯＶＦＬ以上であるとき、係
数ｆが０に設定され、係数ｃ、ｄが０に設定される。従
ってこのとき係数ｋは更新されない。

オーバーフローが発生した場合、係数ｋを増幅器１１の
係数Ｇに対応させることができなくなる。また、信号の
レベルが基準レベルＬ_minより小さい場合、有効ビット
の数が少なくなり、対応する係数を算出する精度が悪く
なるばかりでなく、一旦誤った設定をしてしまうと、真
の係数に設定変更するのに時間がかかる。そこでこれら
の場合においては実施例のように係数を更新しないよう
にするのが好ましい。

絶対値｜Ｘ１｜が基準レベルＬ_min以上かつ基準レベル
ＯＶＦＬ未満であるとき、係数ｆが１、係数ｄが±１に
各々設定され、係数ｋが１づつ更新される（第７図
（ｄ））。

絶対値｜Ｘ１｜がオーバーフローしていないとき、係数
ｑが０、係数ｒが１に設定され、係数Ｐが１づつデクリ
メントされる。またこのとき係数Ｐが負となっているの
で、係数ａが０、係数ｂが１とされ、Ａ／Ｄ変換器１２
Ａの出力が選択される（第７図（ｃ））。

絶対値｜Ｘ１｜が基準レベルＯＶＦＬ以上になったと
き、係数ｑは１、係数ｒは０に設定され、係数Ｐは直ち
に値４４０９に設定される。係数Ｐが正になるので、係
数ａは１、係数ｂは０に直ちに設定される（第７図
（ｂ））。これにより選択出力は、Ａ／Ｄ変換器１２Ａ
の出力からＡ／Ｄ変換器１２Ｂの出力に、直ちに切り換
えられる（第７図（ｃ））。その結果オーバーフローし
た信号がそのまま出力されるのが防止される。

絶対値｜Ｘ１｜が基準レベルＯＶＦＬより小さくなる
と、各クロック毎に、係数Ｐが値４４０９から０になる
まで１づつデクリメントされる。これにより信号のレベ
ルが急激に小さくなったとしても、所定の時定数により
定まる時間（４４１０クロックに対応する時間）が経過
するまで、選択信号の切り換えが行われることが防止さ
れる。その結果、絶対値｜Ｘ１｜が基準レベルＯＶＦＬ
の前後で頻繁に変化するような場合に、Ａ／Ｄ変換時に
発生する雑音レベルが何回も急に変化し、聴感上不自然
さが発生するのが防止される。

所定時間経過して係数Ｐが０になったとき、さらにｎク
ロックの時間をかけて、係数ａが１から０に、係数ｂが
０から１に、漸次減少又は増大される（第７図
（ｂ））。これによりＡ／Ｄ変換器１２Ｂの出力がフェ
ードアウトされ、Ａ／Ｄ変換器１２Ａの出力がフェード
インされる（第７図（ｃ））。このようなクロスフェー
ドを行わないと、大振幅信号から小振幅信号へ出力の切
り換えが行われるとき、両者における雑音レベルの差に
起因して、異音が発生することがあるが、クロスフェー
ドを行うことにより、この異音の発生を軽減することが
できる。

〔発明の効果〕

この発明によれば、フローティング形式のＡ／Ｄ変換構
成によりダイナミックレンジの拡大およびＳ／Ｎの改善
がなされるとともに、アナログレベル調整量とディジタ
ルレベル調整量とが常に正確に自動追従するので、従来
のように、これらを予め正確に対応づけておく必要がな
く無調整にでき、かつ、出力信号のリニアリティも極め
て良好とすることができ、また、アナログレベル調整量
を外部から強制的に変化させることにより、ユーザがＡ
／Ｄ変換のダイナミックレンジを任意に拡大できるとい
う効果を奏する。さらに、ディジタル信号をクロスフェ
ードするので、切換時に雑音が発生するのを制御するこ
とができる。

【図面の簡単な説明】

第１図はこの発明のＡ／Ｄ変換装置の原理を示すブロッ
ク図、第２図は従来のＡ／Ｄ変換装置のブロック図、第３図はＡ／Ｄ変換器の特性図、第４図はダイナミックレンジを拡大した場合のＡ／Ｄ変
換器の特性図、第５図はこの発明のＡ／Ｄ変換装置のさらに詳細な原理
を示すブロック図、第６図はこの発明のＡ／Ｄ変換装置の実施例のブロック
図、第７図は第６図の装置のタイミングチャートである。１１・・・増幅器１２Ａ，１２Ｂ・・・Ａ／Ｄ変換器１３・・・乗算器１４・・・オーバーフロー検出器１５・・・セレクタ１６・・・制御回路２１，２３，２５，２６，２７・・・演算回路２４，２９，３０，３１・・・乗算器３２・・・加算器３３・・・Ｄ／Ａ変換器４１・・・レベル検出回路４２・・・時定数回路４３・・・クロスフェード回路

Claims

【特許請求の範囲】

【請求項１】同一のアナログ信号にそれぞれ異なるゲイ
ンを付与し異なるレベルの複数のアナログ信号とするア
ナログレベル調整手段と、前記アナログレベル調整手段から出力される異なるレベ
ルの複数のアナログ信号をそれぞれＡ／Ｄ変換し、異な
るレベルの複数のディジタル信号とするＡ／Ｄ変換手段
と、前記Ａ／Ｄ変換手段から出力される異なるレベルの複数
のディジタル信号間のレベル関係をディジタル演算によ
り求め、そのレベル関係から、前記Ａ／Ｄ変換手段によ
りＡ／Ｄ変換された異なるレベルの複数のディジタル信
号を、同一のレベルとするような係数ゲインをディジタ
ル演算により求めるとともに、異なるレベルの複数のデ
ィジタル信号の所定のものに対してこの係数ゲインをデ
ィジタル乗算することにより、複数のディジタル信号の
レベルを同一のレベルの複数のディジタル信号に調整す
るディジタルレベル調整手段と、前記ディジタルレベル調整手段により同一のレベルとさ
れた複数のディジタル信号から、前記Ａ／Ｄ変換手段に
おけるＡ／Ｄ変換動作が適切な動作範囲で行われたディ
ジタル信号をクロスフェードしつつ選択して出力する出
力手段とを備えることを特徴とするＡ／Ｄ変換装置。
【請求項２】前記アナログレベル調整手段は、付与する
ゲインの量が外部から任意に調整可能に構成されていることを特徴とする請求項１または２に記載のＡ／Ｄ変換
装置。