JP2017112187A - 貫通配線を有する基板に素子を設けたデバイス及びその製造方法 - Google Patents

Abstract

【課題】 素子形成の際の昇降温工程で生ずる素子の変形等を抑制したデバイスの製造方法を提供する。
【解決手段】 基板の第一の面側から該第一の面の反対側に位置する第二の面側に到達する貫通孔を形成する工程と、前記貫通孔の内壁を含む前記基板の表面に絶縁膜を形成する工程と、前記内壁に形成された前記絶縁膜に接するように前記貫通孔に前記導電性材料を充填する工程と、前記貫通孔に充填された導電性材料が前記基板表面の前記絶縁膜面を超えないように前記基板の第一の面側を研磨する工程と、研磨された前記基板の前記第一の面側の導電性材料と接続する前記素子を形成する工程と、を有し、前記貫通孔の幅を前記第二の面側に比して前記第一の面側で、小さくしたデバイスの製造方法。
【選択図】図１

Description

本発明は、貫通配線を有する基板に素子を設けたデバイス及びその製造方法に関する。

電子デバイス、半導体デバイス、光デバイス等のデバイスの小型化、高速化及び多機能化などの高機能化のため、デバイスを構成するチップ間、または基板表面の素子と基板裏面の電極パッド間を最短距離で電気的に接続できる貫通配線が用いられている。貫通配線の形成は、素子を形成する前に貫通配線を形成するビア・ファースト（ｖｉａ ｆｉｒｓｔ）方式と、素子を形成した後に貫通配線を形成するビア・ラスト（ｖｉａ ｌａｓｔ）方式と、に大別される。ビア・ファースト方式は、貫通孔の内壁を含む基板表面に高品質な絶縁膜を高温で成膜でき、高い絶縁耐圧を必要とするデバイスに向いている。しかし、素子を形成するために昇温工程が必要な場合、貫通配線を構成する材料の基板への熱拡散や、貫通配線と基板との熱膨張の差による素子への影響を考慮する必要がある。

熱拡散を低減するために、バリア層を設ける手法がある。熱膨張の差を低減するために、基板と近い材料で貫通配線を形成することができる。例えば、基板がシリコンの場合、リンをドープしたポリシリコンで貫通配線を形成することができる。一方、ポリシリコンからなる貫通配線は抵抗率が高い欠点がある。貫通配線の抵抗率を低減するため、比較的に低温で素子を形成できる場合、金属で貫通配線を形成することが望ましい。例えば、基板はシリコンで、貫通配線はＣｕ（銅）である。この場合、Ｃｕの熱膨張係数がシリコンの６倍以上であるため、素子を形成するための昇降温時に、貫通配線が貫通配線を納める貫通孔の内壁に対して相対的に伸縮または滑動する。このような相対的な動きによって、昇温時、貫通配線の端面が基板の表面より突出して、素子を構成する薄膜の永久変形または破損を引き起こす恐れがある。また、降温時、貫通配線は復元しようとして薄膜を引張り、その端面付近で薄膜の永久変形または破損、または応力増加を引き起こす恐れがある。このような薄膜の永久変形、破損、または応力増加は、素子の不良や素子の性能バラつきの原因になる。素子の性能を確保するために、貫通配線の付近に素子を配置しないことができるが、素子の集積度が低下する。薄膜の永久変形、破損、または応力増加を低減するために、素子のある基板の面側において、温度変化による貫通配線の相対的な動きを抑制する必要がある。特許文献１は、ビア・ラスト方式を用いて、素子を設けていない基板の面側から素子を設けた基板の面側に向かうにつれて幅が細くなる貫通配線構造の製造方法を開示する。このような貫通配線構造にあっては、貫通配線の表面が受ける貫通孔の内壁からの拘束は、素子のない面側よりも、素子のある面側で大きくなる。よって、温度変化による貫通配線の基板に対する相対的な動きは、貫通孔の内部において、素子のない基板面側よりも素子のある基板の面側で小さくなる。

特開２０１３−４６００６号公報

しかしながら、特許文献１は、ビア・ラスト方式を採用し、貫通配線とそれを囲む絶縁リングの埋め込み性を向上するために考案されたもので、素子のある面側において、貫通配線の端面が基板の表面から突出して素子を構成する薄膜の内部まで入り込んでいる。このような構造をビア・ファースト方式に適用する場合、素子を形成するための昇降温工程において、素子のある面側の貫通配線の端面は、熱伸縮して素子を構成する薄膜を永久変形、または破損させる恐れがある。本発明は、素子形成の際の昇降温工程で生ずる素子の変形等を抑制したデバイスの製造方法を提供することを目的とする。

上記課題に鑑みなされた本発明の貫通配線を有する基板に素子を設けたデバイスの製造方法は、基板の第一の面側から該第一の面の反対側に位置する第二の面側に到達する貫通孔を形成する工程と、前記貫通孔の内壁を含む前記基板の表面に絶縁膜を形成する工程と、前記内壁に形成された前記絶縁膜に接するように前記貫通孔に前記導電性材料を充填する工程と、前記貫通孔に充填された導電性材料が前記基板表面の前記絶縁膜面を超えないように前記基板の第一の面側を研磨する工程と、研磨された前記基板の前記第一の面側の導電性材料と接続する前記素子を形成する工程と、を有し、前記貫通孔の幅を前記第二の面側に比して前記第一の面側で、小さくしたことを特徴とする。

本発明は、デバイスを包含する。本発明の貫通配線を有する基板に素子を設けたデバイスは、基板の第一の面側から該第一の面の反対側に位置する第二の面側に到達する貫通孔と、前記貫通孔の内壁を含み前記基板の第一の面側に位置する絶縁膜と、前記内壁に接し前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、前記基板の前記第一の面側に設けられ、前記導電性材料に接続された前記素子と、を有し、 前記貫通孔の内部に形成された前記貫通配線が前記第一の面側の絶縁膜の面を超えないと共に、前記貫通孔の幅を前記第二の面側に比して前記第一の面側で、小さくしたことを特徴とする。

本発明においては、貫通配線を納める貫通孔は、素子が設けられる基板の第一の面側は、素子のない基板の第二の面側に比して、幅が小さくなっている。そして、貫通配線は、貫通孔の内壁に形成された絶縁膜と接するように貫通孔の内部を充填され、その端面が基板表面の絶縁膜の表面を超えないように研磨されている。そのため、素子形成に伴う加熱昇降温時に貫通配線を構成する導電性材料が素子側（第一の面側）に突き出るのが抑制される。よって、素子形成の際の昇降温工程で生ずる素子の変形等を抑制したデバイスが製造可能となる。

本発明のデバイスの製造方法の実施形態を説明するための断面図である。 本発明のデバイスの製造方法の第１の実施例を説明するための平面図である。 本発明のデバイスの製造方法の第１の実施例を説明するための断面図である。 本発明のデバイスの製造方法の第２の実施例を説明するための断面図である。 本発明のデバイスの応用例を説明するための平面図である。 本発明のデバイスの作製方法の実施形態を説明するための断面図である。

本発明は、貫通配線を有する基板に素子を設けて構成されるデバイスにおいて、素子を構成する薄膜に永久変形、または破損をもたらすのは、主に素子の設けられる基板の第一面側における貫通孔の長さ方向（つまり、基板の第一面と第二の面に垂直する方向）に沿う貫通配線の相対的な動きであるという発明者が得た知見に基づいている。そして、この相対的な動きの中でも、特に影響が大きいのは、温度変化に伴う貫通配線の端面の相対的な動きである。本発明では、貫通孔の構造を素子の設けられた基板の第一面側における貫通配線の相対的な動きを抑え、素子を構成する薄膜の損傷を低減するように工夫している。

本発明においてデバイスとは、電子デバイス、半導体デバイス、光デバイス等各種デバイスを包含する。本発明の貫通配線を有する基板に素子を設けたデバイスの製造方法は、基板の第一の面側から該第一の面の反対側に位置する第二の面側に到達する貫通孔を形成する工程と、前記貫通孔の内壁を含む前記基板の表面に絶縁膜を形成する工程を有する。更に、前記内壁に形成された前記絶縁膜に接するように前記貫通孔に前記導電性材料を充填する工程と、前記貫通孔に充填された導電性材料が前記基板表面の前記絶縁膜面を超えないように前記基板の第一の面側を研磨する工程を有する。そして、研磨された前記基板の前記第一の面側の導電性材料と接続する前記素子を形成する工程、を有し、前記貫通孔の幅を前記第二の面側に比して前記第一の面側で、小さくしている。この構成によると、素子形成に伴う加熱昇降温時に貫通配線を構成する導電性材料が素子側（第一の面側）に突き出るのが抑制される。よって、素子形成の際の昇降温工程で生ずる素子の変形等を抑制したデバイスが製造可能となる。より詳しくは、ビア・ファースト方式によるデバイス製造に際して、素子を形成するための昇降温時、貫通配線の基板に対する滑りに着目した相対的な動きは、貫通孔の幅が第一の面側が第二の面側よりも小さいことから、第一の面側において小さく、第二の面側で大きくなる。よって、素子を設けた第一の面側の貫通配線の端面は相対的に動く量が低減され、その周辺で素子を構成する薄膜等の部材を永久変形または破損させる恐れが低減する。その結果、デバイスの電気的な信頼性が高まり、素子の不良や性能バラつきが改善できる。
以下に、本発明の実施形態について図を用いて説明するが、本発明はこうした実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

（実施形態）
図１と図２の断面図を参照して、本発明のデバイスの製造方法の実施形態を説明する。デバイスの製造において、１枚の基板上に同時に複数の貫通配線、または複数の素子を形成することが一般的であるが、図１では、簡潔にして見やすくするために、２つの貫通配線と１つの素子だけを示している。本発明のデバイスの製造方法は、典型的には下記の工程を含む。基板に対して、基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する。ここで貫通孔を形成する工程は、貫通孔を有する基板を用意する工程であっても構わない。そして、ここで、貫通孔の幅が第一の面側において最も狭いように加工する。そして、貫通孔の内壁を含む基板の表面に絶縁膜を形成する。そして、貫通孔の内壁に形成された絶縁膜と接するように導電性材料を貫通孔の内部に充填してから、導電性材料の端面が絶縁膜を含む基板の第一と第二の表面を超えないように研磨して、貫通配線を形成する。そして、基板の第一の面側に素子を形成する。そして、基板の第二の面側に電極パッドを形成する。

まず、図１（Ａ）のように、基板１を用意する。基板１は、Ｓｉ（シリコン）基板のような半導体材料から構成されている。基板１は、第一の面１ａ及び第一の面の反対側に位置する第二の面１ｂを有しており、第一の面１ａ及び第二の面１ｂは、共に平坦で鏡面に研磨されている。基板１の厚さＨは、例えば、５０μｍ〜１０００μｍの範囲とすることができる。次に、図１（Ｂ）のように、基板１に貫通孔１３を形成する。貫通孔１３は、基板１の第一の面１ａから第二の面１ｂに到達し、基板１を貫通する。貫通孔１３の数、配置、及び開口の形状とサイズなどは、用途に応じて、フォトレジストパターンで規定する。基板１の第一の面１ａ側における貫通孔１３の開口は、例えば、円状であり、直径が２０μｍ〜１００μｍの範囲のもので、例えば、横方向の周期が２００μｍで縦方向の周期が２ｍｍの配列で形成される。ここで、貫通孔１３は、幅が第一の面１ａ側において最も小さい（狭い）ように加工される。このような構造は、主に第一の面１ａ側における貫通孔の長さ方向に沿う貫通配線２（図１（Ｄ）〜（Ｆ）参照）の相対的な動きを抑え、素子を構成する薄膜の損傷を低減するためである。ただし、得ようとする効果が十分となるならば、貫通孔１３の内壁１３ｄの形状は制限されるものではない。また、貫通孔１３の内壁１３ｄに表面凹凸（表面うねりと表面粗さを含む）を設けてもよい。例えば、貫通孔１３は、図２（Ａ）〜（Ｆ）に示した例の何れかの断面形状を有するものとしても良い。図２（Ａ）では、貫通孔１３の内壁１３ｄは逆テーパー形状になっており、第一の面１ａ側から第二の面１ｂ側に向かって幅Ｗが広くなっている。即ち、幅Ｗは、第二の面側よりも第一の面側で徐々に小さくなっている。図２（Ｂ）では、貫通孔１３の内壁１３ｄは２段階になっており、第一の面１ａ側のＨａの部分において貫通孔１３の幅Ｗがほぼ一様（Ｗ＝Ｗ１）である。一方、第二の面１ｂ側のＨｂの部分において貫通孔１３の幅Ｗがほぼ一様（Ｗ＝Ｗ２）である。但し、Ｗ１＜Ｗ２である。つまり、貫通孔１３の幅Ｗが、第一の面１ａ側のＨａの部分において、第二の面１ｂ側のＨｂの部分より小さい（狭い）ようになっている。図２（Ｃ）では、貫通孔１３の内壁１３ｄは多段階（３段階または３段階以上。図２（Ｃ）では３段階だけを示している。）になっており、第一の面１ａ側のＨａの部分における貫通孔１３の幅Ｗ（＝Ｗ１）が最も小さい（Ｗ１＜Ｗ２＜Ｗ３・・・）ようになっている。ここでは、幅が段階的に（階段状に）小さくなっている。図２（Ａ）〜（Ｃ）において、貫通孔１３の内壁１３ｄはほぼ平滑であり、その表面凹凸の最大高さは、例えば、０．５μｍ以下である。ここで、表面凹凸の最大高さは、測定した粗さ曲線から、その高さの平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から最も高い山頂と最も低い谷底までの深さとの和を指す。この基準長さは、表面凹凸の表面うねり成分に対して、例えば、表面うねり成分の周期（または平均間隔）の２倍である。また、この基準長さは、表面凹凸の表面粗さ成分に対して、例えば、２０μｍである。図２（Ｄ）〜（Ｆ）は、図２（Ａ）〜（Ｃ）の貫通孔１３の内壁１３ｄのＨａの部分に対して、それぞれ表面凹凸１３ｃを設けた貫通孔構造である。図２（Ｄ）〜（Ｆ）において、Ｈａ部分の表面凹凸１３ｃの最大高さは、例えば、２μｍ以上である。表面凹凸１３ｃの１周期（または平均間隔）をｐとした場合、１０ｐ≧Ｈａ≧１ｐであることが望ましい。より望ましくは、５ｐ≧Ｈａ≧２ｐである。例えば、ｐが約５μｍであって、２５μｍ≧Ｈａ≧１０μｍである。また、Ｈａは、貫通孔１３の長さ（または基板の厚さ）Ｈの１／５以下、つまり、Ｈａ≦１／５Ｈであることが望ましい。また、必要に応じて、貫通孔１３の内壁１３ｄを平滑化し、表面凹凸１３ｃの山頂を含む貫通孔の内壁の尖っている部分を滑らかにする。平滑化の目的は、貫通孔の内壁１３ｄにおいて基準以上の電界集中が起きないためである。以下では、説明しやすさを考慮して貫通孔１３の内壁１３ｄが逆テーパー形状になっている例を用いて説明をする。また、第二の面側における貫通孔１３の内壁１３ｄと、基板の第二の面と、のなす角度をθとする。原理的に、θ＜９０°であれば、本発明が求めている効果が発生する。しかし、θが大きすぎる（例えば、８８°＜θ＜９０°）と、効果が不十分である。一方、θが小さすぎる（例えば、θ＜６０°）と、第二の面１ｂ側において、貫通孔１３の内壁の貫通配線２（図１（Ｄ）参照）に対する拘束力が弱くなり、昇降温の際、貫通配線２が貫通孔１３から脱離する恐れがある。また、貫通孔１３の加工も難しくなる。よって、６０°≦θ≦８８°であることが望ましい。より望ましくは、７５°≦θ≦８５°である。貫通孔１３の加工は、例えば、ボッシュ（Ｂｏｓｃｈ）プロセスを採用したＳｉの深堀反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて行う。ＲＩＥの際、ガス流量、チャンバー内圧力、エッチングパワー、バイアスパワー及びエッチング時間等の加工条件を調整することによって、所望の貫通孔１３の内壁１３ｄ形状を実現する。加工後、必要に応じて、貫通孔の内壁１３ｄを平滑化する。平滑化は、Ｓｉからなる基板１の表面の熱酸化と熱酸化膜の除去によって行われる。次に、図１（Ｃ）のように、基板１の第一の面１ａ、第二の面１ｂ及び貫通孔１３の内壁１３ｄ（図１（Ｂ）参照）を含む基板１の表面上に、絶縁膜１４を形成する。絶縁膜１４として、例えば、Ｓｉの熱酸化膜を用いる。Ｓｉの熱酸化膜は、図１（Ｂ）で形成した貫通孔１３を有する基板１を酸素雰囲気中で高温加熱することによって形成される。絶縁膜１４の形成によって、絶縁膜１４の表面１４ａは基板１の第一の面１ａの新たな表面となり、絶縁膜１４の表面１４ｂは基板１の第二の面１ｂの新たな表面となる。また、絶縁膜１４の表面１４ｄは、貫通孔１３の新たな内壁となる。図１（Ｃ）の構造を有する基板１は、貫通基板１ｓと呼ぶ。ここで、図１（Ｂ）で説明した貫通孔を形成する工程や、図１（Ｃ）で説明した絶縁膜を形成する工程は、それぞれ貫通孔を有する基板を用意する工程、絶縁膜を形成した基板を用意する工程と読み替えることが可能であり、読み替えた形態についても本願発明の規定する範囲内と捉えられる。

次に、図１（Ｄ）のように、貫通基板１ｓの貫通孔１３（図１（Ｃ）参照）の内部に貫通配線２（２−１と２−２を含む）を形成する。貫通配線２を形成するために、まず、貫通孔の内壁に形成された絶縁膜１４の表面１４ｄ（図１（Ｃ）参照）と接するように導電性材料２を貫通孔１３の内部に充填する。充填の方法として、例えば、導電性ペーストの埋め込み、導電性材料のめっきなどの技術が用いられる。そして、導電性材料２を研磨して平坦化し、貫通配線２を形成する。平坦化によって、基板１の第一面１ａ側において、貫通配線２の端面２−１ａと２−２ａが絶縁膜１４の表面１４ａを超えないようにする。また、基板１の第二の面１ｂ側において、貫通配線２の端面２−１ｂと２−２ｂが絶縁膜１４の表面１４ｂを超えないようにする。平坦化は、例えば、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈｅｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いる。貫通配線２を形成した貫通基板１ｓ（図１（Ｃ）参照）は、貫通配線基板３と呼ぶ。

次に、図１（Ｅ）のように、基板１の第一の面１ａ側（つまり、絶縁膜１４の表面１４ａ上）に、素子３０を形成する。素子３０は、例えば、電極（第一の電極４と第二の電極６を含む）部分と他の部分３５によって構成される。第一の電極４と第二の電極６は、金属材料から構成される。第一の電極４は貫通配線の端面２−１ａ（図１（Ｄ）参照）と電気的に接続され、第二の電極６は貫通配線の端面２−２ａ（図１（Ｄ）参照）と電気的に接続される。素子３０は、例えば、各種のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈｅｎｉｃａｌ Ｓｙｓｔｅｍ）素子である。より具体的に、例えば、静電容量型トランスデューサ（ＣＭＵＴとも呼ぶ。ＣＭＵＴ：Ｃａｐａｃｉｔｉｖｅ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）である。素子３０の構造は、製造するデバイスの仕様に合わせて設計される。素子３０の形成工程において、１００℃以上の加熱が必要な場合がある。この場合、昇降温によって、温度の変化量に比例して、貫通孔の内壁１４ｄ（図１（Ｃ）参照）に対する貫通配線２の相対的な動きが生じる。貫通配線２の相対的な動きは、温度の変化量にほぼ比例する。素子を設けた基板１の第一面１ａ側において、絶縁膜１４を含む貫通孔１３の内壁１４ｄ（図１（Ｃ）参照）は第二面１ｂ側に比して幅がより小さい（狭い）ので、貫通配線２の表面をより強く拘束している。一方、素子のない基板１の第二の面１ｂ側において、絶縁膜１４を含む貫通孔１３の内壁１４ｄ（図１（Ｃ）参照）は幅がより大きい（広い）ので、貫通配線２の表面の拘束は弱いものとなる。そのため、昇降温過程において、貫通配線２の相対的な動きは、素子３０のある基板１の第一面１ａ側で抑制され、素子のない基板１の第二の面１ｂ側で解放される。つまり、素子３０の設けられる基板１の第一面１ａ側における貫通配線２の端面（２−１ａと２−２ａを含む。図１（Ｄ）参照）の相対的な動きが低減される。その結果、貫通配線２の端面の近傍において、素子３０を構成する薄膜（第一の電極４、第二の電極６、及び他の部分３５を含む）が永久変形や破損される恐れが低減される。

次に、図１（Ｆ）のように、基板１の第二の面１ｂ側（つまり、絶縁膜１４の表面１４ｂ上）に電極パッド（１１と１２を含む）を形成する。電極パッド１１は貫通配線２の端面２−１ｂ（図１（Ｅ）参照）と電気的接続され、電極パッド１２は貫通配線２の端面２−２ｂ（図１（Ｅ）参照）と電気的に接続される。電極パッド１１と１２は、金属を主材料によって構成される。例えば、電極パッド１１と１２は、密着層としてのＴｉ（チタン）薄膜とその上に形成されるＡｌ（アルミニウム）薄膜によって構成される。電極パッド１１と１２の形成方法として、例えば、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法がある。これらの工程において、基板の最高温度が１００℃程度で、昇降温による貫通孔の内壁１４ｄ（図１（Ｃ）参照）に対する貫通配線２の相対的な動きが素子３０の形成時よりも小さい。また、金属薄膜は比較的に高い展延性を持つので、電極パッド１１と１２の応力による永久変形または破損が更に低減できる。よって、電極パッドの形成工程において、素子３０を構成する薄膜、電極パッド１１と１２を構成する金属薄膜の永久変形または破損の恐れが低い。

次に、図示はしないが、図１（Ａ）〜（Ｆ）の工程によって製造されたデバイス（素子３０、貫通配線基板３及び電極パッド１１と１２を含む）を制御回路と接続する。接続は、電極パッド１１と１２を介して行う。接続の方法として、金属直接接合や、バンプ接合や、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着や、ワイヤボンディングなどの方法がある。

以上の作製方法を用いれば、図１（Ｆ）に示したデバイスを製造できる。この製造方法によれば、素子を形成するための昇降温時、素子のある第一の面側の貫通配線の端面は貫通孔の内壁に対する相対的な動きが低減され、その周辺で素子を構成する薄膜を永久変形または破損させる恐れが低減される。その結果、貫通配線の近傍においても、素子を構成する薄膜は破損が少なく、膜厚及び膜応力の均一性に優れたものとなる。これにより貫通配線の近傍に素子を配置することができ、その結果、素子の集積度が高まる。また、貫通孔の内壁及びその上に形成された薄膜が永久変形または破損される恐れも低減され、デバイスの電気的な信頼性が高まる。以下、具体的な実施例を挙げて本発明を詳しく説明する。

（実施例１）
ここでは、図３の平面図と図４の断面図を用いて、ビア・ファースト法により貫通配線基板上にＣＭＵＴを形成する製造方法の一例を説明する。ＣＭＵＴは、振動膜の振動を用いて超音波などの音響波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる静電容量型トランスデューサである。ＣＭＵＴは、一対の電極を備えたセルを有し、一対の電極間の静電容量変化に基づき電気信号を得るトランスデューサである。実用上、図３の平面図に示すように、１つのＣＭＵＴデバイスにおいて、２次元アレイ状に配置される複数の振動膜（セルとも呼ぶ）３１により１つのエレメント３２とし、更に、複数のエレメント３２を基板上に並べて素子３０を構成することで、所望の性能を実現している。各エレメント３２を独立に制御するためには、それぞれのエレメントに対応して貫通配線を形成する。ＣＭＵＴの製造工程を示す図４の断面構造は、図３におけるＡ−Ｂの断面を示している。簡明のため、図４においては、ＣＭＵＴの１つのセル（１つの振動膜）と２つの貫通配線のみが示されている。本実施例のＣＭＵＴは、図４（Ｋ）に示すように、素子３０は基板１の第一の面１ａ上（第一の面側）に形成され、電極パッド（１１、１２と２４を含む）は基板１の第二の面１ｂ上（第二の面側）に形成される。貫通配線２（２−１と２−２を含む）は基板１の第一の面１ａ側で素子３０と、基板１の第二の面１ｂ側で電極パッド１１と１２とそれぞれ電気的に接続されている。素子３０は、第一の電極４と、第一の電極４と間隙５を挟んで設けられた第二の電極６と、第二の電極６の上下に配設された絶縁膜（７、８と１９を含む）で構成され振動可能な振動膜９と、を含むセルを有する。第一の電極４は、貫通配線２−１を介して、電極パッド１１と接続されている。第二の電極６は、貫通配線２−２を介して、電極パッド１２と接続されている。また、基板１は、電極パッド２４と接続されている。

以下、ＣＭＵＴの製造工程について説明する。まず、図４（Ａ）に示すように、貫通配線基板３を用意する。貫通配線基板３は、図１（Ａ）〜（Ｄ）で説明した方法と同様に作製する。基板１は、Ｓｉ基板である。基板１は、第一の面１ａと第二の面１ｂを有し、この２つの面がミラー研磨され、表面粗さＲａ＜２ｎｍである。基板１の抵抗率が約０．０１Ω・ｃｍであり、基板１の厚さは約３００μｍである。貫通孔１３（図１（Ｃ）参照）は、第一の面１ａにおける直径が５０μｍであり、横方向の周期が４００μｍで縦方向の周期が２ｍｍの配列である。貫通孔１３は、第一の面１ａ側から第二の面１ｂ側に向かって、内壁が略逆テーパー形状で、貫通孔１３の内壁１３ｄの角度θが約８５°である。貫通孔１３の加工後、貫通孔の内壁が平滑化され、その表面凹凸の山頂（または谷底）の包絡線の曲率直径が５μｍ以上になっている。貫通孔１３の内壁に、絶縁膜として、厚さ約１μｍのＳｉの熱酸化膜１４が形成されている。また、貫通孔１３の中に、貫通孔の内壁に形成された絶縁膜１４の表面１４ｄと密接するように貫通配線２（２−１と２−２を含む）が形成されている。貫通配線２は、Ｃｕを主材料として、Ｃｕの電解めっき（電気めっき）によって形成されている。貫通配線２の端面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）は、ＣＭＰによって平坦化されている。平坦化によって、基板１の第一面１ａ側において、貫通配線２の端面２−１ａと２−２ａが絶縁膜１４の表面１４ａを超えないようになっている。また、基板１の第二の面１ｂ側において、貫通配線２の端面２−１ｂと２−２ｂが絶縁膜１４の表面１４ｂを超えないようになっている。貫通配線２は、ＣＭＵＴの１つのエレメント３２（図３に参照）に対して２つ形成されている。

次に、図４（Ｂ）に示すように、基板１の第一の面１ａ側に第一の電極４を形成する。第一の電極４は、振動膜９（図４（Ｋ）に参照）を駆動するための電極の１つである。第一の電極４は、Ｓｉの熱酸化膜１４の上に形成されるので、基板１と絶縁されている。第一の電極４は、セルの振動膜９の振動部分（図４（Ｋ）の間隙５に対応する部分）の下部に位置し、振動膜９の振動部分より周囲に延伸している。第一の電極４は、同じエレメント中の各セルに関して、導通するように形成されている。第一の電極４は、厚さが約１０ｎｍのＴｉの薄膜と厚さが約５０ｎｍのＷの薄膜を積層して構成される。第一の電極４は、金属の成膜、フォトリソグラフィーを含むエッチングマスクの形成及び金属のエッチングを含む方法によって形成される。次に、図４（Ｃ）に示すように、絶縁膜１６のパターンを形成する。絶縁膜１６は、第一の電極４の表面を覆い、その役割の１つは第一の電極４の絶縁保護膜として働く。絶縁膜１６は、２００ｎｍ厚のＳｉ酸化物の薄膜である。Ｓｉ酸化物の薄膜は、約３００℃の基板温度でＣＶＤ法によって形成される。Ｓｉ酸化物の成膜後、絶縁膜１６に、開口１６ａ、１６ｂ、１６ｃを形成する。開口１６ａ、１６ｂ、１６ｃは、フォトリソグラフィーを含むエッチングマスク形成と反応性イオンエッチングを含むドライエッチングとを含む方法で形成される。次に、図４（Ｄ）に示すように、犠牲層１７を形成する。犠牲層１７は、セルの間隙５を形成するためのもので、Ｃｒ（クロム）によって構成される。犠牲層１７の厚さと形状は、必要なＣＭＵＴ特性によって決まる。まず、２００ｎｍ厚のＣｒ膜を電子ビーム蒸着法で基板１の第一の面１ａに形成する。そして、フォトリソグラフィーとウェットエッチングとを含む方法でＣｒ膜を所望の形状に加工する。犠牲層１７は、直径が約３０μｍ、高さが約２００ｎｍの円柱状構造を有し、図４（Ｈ）で形成されるエッチホール１８に繋がっている。 次に、図４（Ｅ）に示すように、絶縁膜７を形成する。絶縁膜７は、図４（Ｆ）で形成される第二の電極６の下表面に接し、その役割の１つは第二の電極６の絶縁保護膜として働く。絶縁膜７は、４００ｎｍ厚のＳｉ窒化物である。Ｓｉ窒化物の薄膜は、約３００℃の基板温度でＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。成膜時、成膜ガスの流量等を制御して、絶縁膜７となるＳｉ窒化物の膜が０．１ＧＰａ程度の引張り応力を有するようにする。 次に、図４（Ｆ）に示すように、第二の電極６を形成する。第二の電極６は、振動膜９（図４（Ｋ）参照）の上において第一の電極４と対向して形成され、振動膜９を駆動するための電極の１つである。第二の電極６は、１０ｎｍのＴｉ膜と１００ｎｍのＡｌＮｄ（アルミニウム・ネオジウム）合金膜をこの順番に積層して形成される。第二の電極６は、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。第二の電極６は、ＣＭＵＴの製造が完成した時点で、０．４ＧＰａ以下の引張り応力を有するように成膜条件を調整する。第二の電極６は、同じエレメント中の各セルに関して、導通するように形成される。次に、図４（Ｇ）に示すように、絶縁膜８を形成する。絶縁膜８は、第二の電極６の上表面を覆い、その役割の１つは第二の電極６の絶縁保護膜として働く。絶縁膜８は、絶縁膜７と同様な構成を持ち、絶縁膜７と同様な方法で形成される。次に、図４（Ｈ）に示すように、エッチホール１８を形成して犠牲層１７を除去する。エッチホール１８は、フォトリソグラフィーと反応性イオンエッチングとを含む方法によって形成される。そして、エッチホール１８を介して、エッチング液の導入によってＣｒからなる犠牲層１７（図４（Ｇ）を参照）を除去する。これによって、犠牲層１７と同じ形状の間隙５が形成される。

次に、図４（Ｉ）に示すように、薄膜１９を形成する。薄膜１９は、エッチホール１８を封止すると同時に、絶縁膜７、第二の電極６、及び絶縁膜８と合わせて、間隙５の上部で振動可能な振動膜９を構成する。薄膜１９は、８００ｎｍ厚のＳｉ窒化物である。薄膜１９は、絶縁膜７と同様、約３００℃の基板温度でＰＥ−ＣＶＤによって成膜される。このように形成された振動膜９は、全体で０．７ＧＰａ程度の引張り応力を有し、スティッキングあるいは座屈がなく、破壊しにくい構造になっている。また、振動膜９は、必要なＣＭＵＴ特性によって、その構成（材料、厚さ、応力を含む）が設計される。ここで記述した振動膜９の構成は、製造方法を説明するための一例に過ぎない。次に、図４（Ｊ）に示すように、電気接続用のコンタクト穴２０、２１（２１ａと２１ｂを含む）、２２（２２ａと２２ｂを含む）を形成する。コンタクト穴２０は、基板１の第二の面１ｂ側に形成され、第二の面１ｂを部分的に露出する開口である。コンタクト穴２１、２２は、基板１の第一の面１ａ側に形成される。コンタクト穴２１ａは貫通配線２−２の端面２−２ａを部分的に露出する開口で、コンタクト穴２１ｂは第二の電極６の表面を部分的に露出する開口である。コンタクト穴２２ａは第一の電極４の表面を部分的に露出する開口で、コンタクト穴２２ｂは貫通配線２−１の端面２−１ａを部分的に露出する開口である。コンタクト穴２０の形成法として、フォトリソグラフィーを含むエッチングマスク形成とバッファードフッ酸（ＢＨＦ）によるＳｉの熱酸化物のエッチングとを含む方法を用いる。コンタクト穴２１、２２の形成法として、フォトリソグラフィーを含むエッチングマスク形成とＳｉ窒化物の反応性イオンエッチングとを含む方法を用いる。コンタクト穴２０、２１、２２の形状は、例えば、直径が１０μｍ程度の円柱状である。次に、図４（Ｋ）に示すように、接続配線１０、２３、電極パッド１１、１２、２４を形成する。接続配線１０、２３は、基板１の第一の面１ａ側に形成され、厚さが約１０ｎｍのＴｉ膜と厚さが約５００ｎｍのＡｌ膜をこの順番に積層して構成される。接続配線１０は、コンタクト穴２１（２１ａと２１ｂを含む。図４（Ｊ）参照）を介して、第二の電極６と貫通配線２−２の端面２−２ａとを電気的に接続する。接続配線２３は、コンタクト穴２２（２２ａと２２ｂを含む。図４（Ｊ）参照）を介して、第一の電極４と貫通配線２−１の端面２−１ａとを電気的に接続する。電極パッド１１、１２、２４は、基板１の第二の面１ｂ側に形成され、厚さが約５００ｎｍのＡｌ膜から構成される。電極パッド１１は、貫通配線２−１の端面２−１ｂと接続するように形成される。電極パッド１２は、貫通配線２−２の端面２−２ｂと接続するように形成される。その結果、基板１の第一の面１ａ側にある第一の電極４は、貫通配線２−１を介して、基板１の第二の面１ｂ側に引出されている。同様に、基板１の第一の面１ａ側にある第二の電極６は、貫通配線２−２を介して、基板１の第二の面１ｂ側に引出されている。電極パッド２４は、基板１と接続するように形成される。

以上の絶縁膜７、８、１９の製造工程において、膜間密着性を向上するために、上層の膜を成膜する前に、下層膜の表面に対してプラズマ処理を施してもよい。このプラズマ処理によって、下層膜の表面が清浄化または活性化される。 次に、図示しないが、図４（Ａ）〜（Ｋ）で作製したＣＭＵＴを制御回路と接続する。接続は、電極パッド１１、１２、２４を介して行う。接続の方法として、異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着法を用いる。上述した製造方法によって製造されたＣＭＵＴは、１つのエレメント３２内において、各セルの第一の電極と第二の電極のうちの少なくとも一方が電気的に接続されている。駆動の際、バイアス電圧を第一の電極４に印加し、信号印加または信号取り出し電極として第二の電極６を用いる。電極パッド２４を介して基板１を接地して、信号ノイズを低減することができる。以上の工程において、基板の最高温度が３００℃程度である。

（実施例２）
ここでは、図５の断面図を用いて、ビア・ファースト法により貫通配線基板上にデバイスを形成する製造方法を説明する。

まず、図５（Ａ）のように、基板１を用意する。基板１は、Ｓｉ基板である。基板１は、第一の面１ａと第二の面１ｂを有し、この２つの面がミラー研磨され、表面粗さＲａ＜２ｎｍである。基板１の抵抗率が約０．０１Ω・ｃｍである。基板１の厚さが約３００μｍである。次に、図５（Ｂ）のように、基板１に貫通孔１３を形成する。貫通孔１３は、基板１の第一の面１ａから第二の面１ｂに到達し、基板１を貫通する。貫通孔１３は、第一の面１ａにおける直径が３０μｍであり、横方向の周期が４００μｍで縦方向の周期が２ｍｍの配列である。貫通孔１３の加工は、ボッシュプロセスを採用したＳｉの深堀ＲＩＥを用いて行う。ＲＩＥの際、加工条件を調整することによって、貫通孔１３の内壁が略逆テーパー形状で、貫通孔１３の内壁１３ｄの角度θが約８５°になるようにする。また、第一の面１ａ側のＨａの部分における貫通孔の内壁に表面凹凸１３ｃとしてスキャロップ構造を形成する。表面凹凸１３ｃの１周期（または平均間隔）が約５μｍであって、Ｈａが約２０μｍである。表面凹凸１３ｃは、貫通孔１３のテーパー形状の加工と同時に形成しても良い。また、表面凹凸１３ｃは、貫通孔１３のテーパー形状を加工してから形成しても良い。表面凹凸１３ｃ形成後、貫通孔１３の内壁１３ｄを平滑化し、スキャロップの山頂を含む貫通孔の内壁の尖っている部分を滑らかにする。平滑化は、Ｓｉからなる第一の基板１の表面の熱酸化と熱酸化膜の除去によって行われる。平滑化によって、図５（Ｃ）の絶縁膜１４の形成後、絶縁膜１４を含む貫通孔の内壁の表面凹凸１４ｃの山頂（または谷底）の包絡線の曲率直径が５μｍ以上になるようにする。平滑後、第一の面１ａ側のＨａの部分におけるスキャロップの最大高さが約５μｍである。一方、第二の面１ｂ側のＨｂの部分における貫通孔の内壁のスキャロップは、最大高さが０．５μｍ以下になるようにする。次に、図５（Ｃ）のように、基板１の第一の面１ａ、第二の面１ｂ及び貫通孔１３の内壁１３ｄ（図５（Ｂ）参照）を含む基板１の表面上に、絶縁膜として、１μｍ厚のＳｉの熱酸化膜１４を形成する。Ｓｉの熱酸化膜１４は、図５（Ｂ）で形成した貫通孔１３を有する基板１を酸素雰囲気中で１０００℃程度の加熱によって形成される。Ｓｉの熱酸化膜１４の表面１４ｄは、貫通孔１３の新たな内壁表面である。図５（Ｃ）の構造を有する基板１は、貫通基板１ｓと呼ぶ。次に、図５（Ｄ）のように、貫通基板１ｓの貫通孔１３（図５（Ｃ）参照）の内部に貫通配線２（２−１と２−２を含む）を形成する。貫通配線２は、貫通孔の内壁に形成された絶縁膜１４の表面１４ｄと密接するように形成されている。貫通配線２の形成は、Ｃｕの電解めっきとＣＭＰを用いる。ＣＭＰ後、基板１の第一面１ａ側において、貫通配線２の端面２−１ａと２−２ａが絶縁膜１４の表面１４ａを超えないようになっている。また、基板１の第二の面１ｂ側において、貫通配線２の端面２−１ｂと２−２ｂが絶縁膜１４の表面１４ｂを超えないようになっている。貫通配線２を形成した貫通基板１ｓ（図５（Ｃ）参照）は、貫通配線基板３と呼ぶ。 次に、図５（Ｅ）のように、基板１の第一の面１ａ上に、素子３０を形成する。素子３０は、電極（第一の電極４と第二の電極６を含む）部分と他の部分３５によって構成される。電極は、金属材料から構成される。第一の電極４は貫通配線の端面２−１ａ（図５（Ｄ）参照）と電気的に接続され、第二の電極６は貫通配線の端面２−２ａ（図５（Ｄ）参照）と電気的に接続される。素子３０は、例えば、ＣＭＵＴである。

次に、図５（Ｆ）のように、基板１の第二の面１ｂ側に電極パッド（１１と１２を含む）を形成する。電極パッド１１は貫通配線２の端面２−１ｂ（図５（Ｅ）参照）と電気的接続され、電極パッド１２は貫通配線２の端面２−２ｂ（図５（Ｅ）参照）と電気的に接続される。電極パッド１１と１２は、厚さが約１０ｎｍのＴｉの薄膜と厚さが約５００ｎｍのＡｌの薄膜を積層して構成される。電極パッド１１と１２は、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。

次に、図示はしないが、図５（Ａ）〜（Ｆ）の工程によって作製されたデバイス（素子３０、貫通配線基板３及び電極パッド１１と１２を含む）を制御回路と接続する。接続は、電極パッド１１と１２を介して、ＡＣＦ圧着法で行う。

素子３０の形成工程において、最高で約３００℃の加熱が必要な場合がある。素子３０のある基板１の第一面１ａ側において、絶縁膜１４を含む貫通孔１３の内壁（図５（Ｃ）参照）１４ｄは幅がより狭いので、貫通配線２の表面をより強く拘束している。更に、第一の面１ａ側のＨａの部分において、貫通孔の内壁の表面凹凸１４ｃ（図５（Ｃ）参照）によって、貫通配線２の表面と貫通孔の内壁の表面１４ｄ（図５（Ｃ）参照）と嵌め合うようになっている。よって、Ｈａの部分において、貫通配線２の表面が更に強い拘束を受けている。一方、素子のない基板１の第二の面１ｂ側において、絶縁膜１４を含む貫通孔１３の内壁１４ｄ（図５（Ｃ）参照）は幅がより広く、表面凹凸もより小さいので、貫通配線２の表面に対する拘束がより弱い。そのため、昇降温過程において、貫通配線２の相対的な動きは、素子３０のある基板１の第一面１ａ側で抑制され、素子のない基板１の第二の面１ｂ側に集中する。つまり、素子３０のある基板１の第一面１ａ側における貫通配線２の端面（２−１ａと２−２ａを含む。図５（Ｄ）参照）の貫通孔の内壁に対する相対的な動きが、表面凹凸１４ｃがない場合より更に低減される。その結果、貫通配線２の端面（２−１ａと２−２ａを含む。図５（Ｄ）参照）の近傍において、素子３０を構成する薄膜が永久変形や破損される恐れが更に低減される。

貫通孔の内壁の表面凹凸１４ｃ（図５（Ｃ）参照）は下記の働きもある。つまり、温度変化する際、貫通配線２（図５（Ｄ）〜（Ｆ）参照）が貫通孔１３（図５（Ｃ）参照）から脱落する恐れを低減する。一般的に、金属からなる貫通配線２は、半導体の酸化物等からなる貫通孔１３の内壁１４ｄとは密着性が強くない。更に、両者の熱膨張係数が大きく異なる。そのため、大きな温度変化があるとき、貫通配線２が貫通孔１３から脱落する例があった。本発明では、貫通孔の内壁に表面凹凸１４ｃを設けることによって、第一の面１ａ側のＨａの部分において、貫通配線２の表面と貫通孔の内壁の表面１４ｄ（図５（Ｃ）参照）と嵌め合うようにしている。このような嵌め合う構造は、上記の脱落を防止することができる。（実施例３）
ここで、実施例１と実施例２で作製したデバイス（ＣＭＵＴ）の応用例を説明する。第１の実施例で作製したＣＭＵＴは、音響波を用いた超音波診断装置、超音波画像形成装置などの被検体情報取得装置に適用することができる。被検体からの音響波をＣＭＵＴで受信し、出力される電気信号を用いて、光吸収係数などの被検体の光学特性値を反映した被検体情報や音響インピーダンスの違いを反映した被検体情報などを取得することができる。 図６（Ａ）は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源２０１０から射出されたパルス光は、レンズ、ミラー、光ファイバー等の光学部材２０１２を介して、被検体２０１４に照射される。被検体２０１４の内部にある光吸収体２０１６は、パルス光のエネルギーを吸収し、音響波である光音響波２０１８を発生する。プローブ（探触子）２０２２内の本発明を用いて製造された電気機械変換装置（ＣＭＵＴ）を含むデバイス２０２０は、光音響波２０１８を受信して電気信号に変換し、信号処理部２０２４に出力する。信号処理部２０２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２０２６へ出力する。データ処理部２０２６は、入力された信号を用いて被検体情報（光吸収係数などの被検体の光学特性値を反映した特性情報）を画像データとして取得する。ここでは、信号処理部２０２４とデータ処理部２０２６を含めて、処理部という。表示部２０２８は、データ処理部２０２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明による電子デバイスと、光源と、処理部と、を有する。そして、電子デバイスは、光源から発した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。 図６（Ｂ）は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ（探触子）２１２２内の本発明の電気機械変換装置（ＣＭＵＴ）を含む電子デバイス２１２０から被検体２１１４へ送信された音響波は、反射体２１１６により反射される。電子デバイス２１２０は、反射された音響波（反射波）２１１８を受信して電気信号に変換し、信号処理部２１２４に出力する。信号処理部２１２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２１２６へ出力する。データ処理部２１２６は、入力された信号を用いて被検体情報（音響インピーダンスの違いを反映した特性情報）を画像データとして取得する。ここでも、信号処理部２１２４とデータ処理部２１２６を含めて、処理部という。表示部２１２８は、データ処理部２１２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明を用いて製造されたデバイスと、該電子デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該電子デバイスは、被検体からの音響波を受信し、電気信号を出力する。

なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの（ハンドヘルド型）であってもよい。また、図６（Ｂ）に示す反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けてもよい。さらに、図６（Ａ）と図６（Ｂ）の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。この場合、図６（Ａ）のデバイス２０２０が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。

また、上記の如きＣＭＵＴを、外力の大きさを測定する測定装置などでも用いることができる。ここでは、外力を受けるＣＭＵＴからの電気信号を用いて、ＣＭＵＴの表面に印加された外力の大きさを測定する。本例では、ＣＭＵＴを用いた例を示したが、ＣＭＵＴに代えて圧電型トランスデューサを用いることも可能である。

１ 基板
１ａ 基板の第一の面
１ｂ 基板の第二の面
２ 導電性材料（貫通配線）
１３ 貫通孔

Claims (12)

1. 貫通配線を有する基板に素子を設けたデバイスの製造方法であって、
   基板の第一の面側から該第一の面の反対側に位置する第二の面側に到達する貫通孔を形成する工程と、
   前記貫通孔の内壁を含む前記基板の表面に絶縁膜を形成する工程と、
   前記内壁に形成された前記絶縁膜に接するように前記貫通孔に前記導電性材料を充填する工程と、
   前記貫通孔に充填された導電性材料が前記基板表面の前記絶縁膜面を超えないように前記基板の第一の面側を研磨する工程と、
   研磨された前記基板の前記第一の面側の導電性材料と接続する前記素子を形成する工程と、を有し、
   前記貫通孔の幅を前記第二の面側に比して前記第一の面側で、小さくしたことを特徴とするデバイスの製造方法。
2. 前記貫通孔の幅は、前記第二の面側よりも前記第一の面側で徐々に小さくなっていることを特徴とする請求項１に記載のデバイスの製造方法。
3. 前記貫通孔の内壁と前記第二の面とがなす角度をθとして、θは、６０°≦θ≦８８°の範囲内にあることを特徴とする請求項２に記載のデバイスの製造方法。
4. 前記θは、７５°≦θ≦８５°の範囲内にあることを特徴とする請求項３に記載のデバイスの製造方法。
5. 前記貫通孔の幅は、前記第二の面側より前記第一の面側に進むにつれて階段状に小さくなっていることを特徴とする請求項１に記載のデバイスの製造方法。
6. 前記導電性材料を充填する工程の後に前記貫通孔より突出した前記導電性材料を研磨する工程を更に有することを特徴とする請求項１に記載のデバイスの製造方法。
7. 前記デバイスは、一対の電極を備えたセルを有し、前記一対の電極間の静電容量変化に基づき電気信号を得るトランスデューサであることを特徴とする請求項６に記載のデバイスの製造方法。
8. 貫通配線を有する基板に素子を設けたデバイスであって、
   基板の第一の面側から該第一の面の反対側に位置する第二の面側に到達する貫通孔と、
   前記貫通孔の内壁を含み前記基板の第一の面側に位置する絶縁膜と、
   前記内壁に接し前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、
   前記基板の前記第一の面側に設けられ、前記導電性材料に接続された前記素子と、を有し、
   前記貫通孔の内部に形成された前記貫通配線が前記第一の面側の絶縁膜の面を超えないと共に、
   前記貫通孔の幅を前記第二の面側に比して前記第一の面側で、小さくしたことを特徴とするデバイス。
9. 前記素子は、一対の電極を備えたセルを有し、前記一対の電極間の静電容量変化に基づき電気信号を得るトランスデューサであることを特徴とする請求項８に記載のデバイス。
10. 前記素子は、圧電型トランスデューサであることを特徴とする請求項８に記載のデバイス。
11. 請求項９または１０に記載のデバイスと、該デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、前記デバイスは前記被検体からの音響波を受信し、前記電気信号に変換することを特徴とする被検体情報取得装置。
12. 光源をさらに有し、前記デバイスは、前記光源から射出された光が前記被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、前記処理部は、前記デバイスからの前記電気信号を用いて前記被検体の情報を取得することを特徴とする請求項１１に記載の被検体情報取得装置。

Images