KR101761818B1 - 전기음향 변환기 및 그 제조 방법 - Google Patents

전기음향 변환기 및 그 제조 방법 Download PDF

Info

Publication number
KR101761818B1
KR101761818B1 KR1020110084058A KR20110084058A KR101761818B1 KR 101761818 B1 KR101761818 B1 KR 101761818B1 KR 1020110084058 A KR1020110084058 A KR 1020110084058A KR 20110084058 A KR20110084058 A KR 20110084058A KR 101761818 B1 KR101761818 B1 KR 101761818B1
Authority
KR
South Korea
Prior art keywords
substrate
wafer
electrode pad
vias
electrode
Prior art date
Application number
KR1020110084058A
Other languages
English (en)
Other versions
KR20130021657A (ko
Inventor
홍석우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110084058A priority Critical patent/KR101761818B1/ko
Priority to US13/401,324 priority patent/US9120126B2/en
Publication of KR20130021657A publication Critical patent/KR20130021657A/ko
Application granted granted Critical
Publication of KR101761818B1 publication Critical patent/KR101761818B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/02—Loudspeakers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Pressure Sensors (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

개시된 전기음향 변환기는 복수 개의 전기음향 변환기 셀이 형성된 제1기판을 포함하는 제1웨이퍼 및 제1웨이퍼의 하부에 마련되고, 복수 개의 웨이퍼 관통 비아(through wafer via)가 형성된 제2기판을 포함하는 제2웨이퍼를 구비할 수 있다.
그리고, 개시된 전기음향 변환기의 제조 방법은 제1웨이퍼의 제1기판에 복수 개의 전기음향 변환기 셀을 형성하는 단계, 제2웨이퍼의 제2기판에 복수 개의 웨이퍼 관통 비아(through wafer via)를 형성하는 단계 및 제1 및 제2웨이퍼를 접합(bonding)하는 단계를 포함할 수 있다.

Description

전기음향 변환기 및 그 제조 방법{Electro-acoustic trasnducer and method of manufacturing the same}
개시된 발명은 전기음향 변환기 및 그 제조 방법에 관한 것이다. 더 상세하게는 웨이퍼 관통 비아를 구비하여 회로 기판과 전기적 연결이 용이한 전기음향 변환기 및 그 제조 방법에 관한 것이다.
미세가공 전기음향 변환기(micromachined electro-acoustic transducer)(이하, 전기음향 변환기)는 전기적 신호를 음향 신호로 변환하거나, 반대로 음향 신호를 전기적 신호로 변환할 수 있는 장치이다. 그 중에서도, 미세가공 초음파 변환기(micromachined ultrasonic transducer, MUT)(이하, 초음파 변환기)는 전기적 신호를 초음파 신호로 변환하거나, 반대로 초음파 신호를 전기적 신호로 변환할 수 있는 장치이다. 초음파 변환기는 예를 들어, 의료 영상 진단 기기에 사용되고 있는데, 비침습적(non-invasive)으로 신체의 조직이나 기관의 사진이나 영상을 얻을 수 있는 장점이 있다. 그리고, 초음파 변환기는 그 변환 방식에 따라서, 압전형 초음파 변환기(piezoelectric micromachined ultrasonic transducer, pMUT), 정전 용량형 초음파 변환기(capacitive micromachined ultrasonic transducer, cMUT), 자기형 초음파 변환기(magnetic micromachined ultrasonic transducer, mMUT) 등을 포함할 수 있다.
개시된 발명은 전기음향 변환기 및 그 제조 방법을 제공한다.
개시된 전기음향 변환기는
복수 개의 전기음향 변환기 셀이 형성된 제1기판을 포함하는 제1웨이퍼; 및
상기 제1웨이퍼의 하부에 마련되고, 복수 개의 웨이퍼 관통 비아(through wafer via)가 형성된 제2기판을 포함하는 제2웨이퍼;를 구비할 수 있다.
상기 제1 및 제2웨이퍼는 공융 접합(eutectic bonding)에 의해서 서로 접합될 수 있다.
상기 제1웨이퍼는
상기 제1기판 상에 마련되고, 복수 개의 관통공이 형성된 지지부;
상기 복수 개의 관통공의 바닥면에 각각 마련된 제1절연층; 및
상기 지지부 상에 마련된 박막;을 포함할 수 있다.
상기 박막 상에 마련된 전극층을 더 포함할 수 있다.
상기 제1기판 및 상기 지지부를 관통하도록 형성된 제1비아를 더 포함할 수 있다.
상기 제1비아는 상기 지지부의 하부에 위치한 상기 제1기판을 관통하도록 형성된 제2비아; 및
상기 지지부를 관통하고, 상기 제2비아와 연결되도록 형성된 제3비아;를 포함할 수 있다.
상기 제1비아와 상기 제1기판의 하면에 마련된 제1전극 패드; 및
상기 제1기판의 상기 하면에 상기 제1전극 패드와 이격되게 마련된 제2전극 패드;를 더 포함할 수 있다.
상기 제1비아의 내벽과 상기 제1기판의 상기 하면에 마련되어, 상기 제1기판과 상기 제1전극 패드를 절연시키는 제2절연층을 더 포함할 수 있다.
상기 전극층은 상기 박막에 형성된 제4비아를 통해서 전기적으로 연결될 수 있다.
상기 복수 개의 웨이퍼 관통 비아는
상기 제1전극 패드와 전기적으로 연결되는 제1전도성 재료로 채워지는 제1웨이퍼 관통 비아; 및
상기 제2전극 패드와 전기적으로 연결되는 제2전도성 재료로 채워지는 제2웨이퍼 관통 비아;를 포함할 수 있다.
상기 제1 및 제2웨이퍼 관통 비아의 상하면에 각각 마련된 복수 개의 전극 패드를 더 포함할 수 있다.
상기 제2기판의 상면에 마련되고, 상기 제1웨이퍼 관통 비아에 채워진 제1전도성 재료와 전기적으로 연결된 제3전극 패드; 및
상기 제2기판의 상기 상면에 마련되고, 상기 제2웨이퍼 관통 비아에 채워진 제2전도성 재료와 전기적으로 연결된 제4전극 패드;를 더 포함할 수 있다.
상기 제1전극 패드는 상기 제3전극 패드와 공융 접합되고, 상기 제2전극 패드는 상기 제4전극 패드와 공융 접합될 수 있다.
개시된 전기음향 변환기의 제조 방법은
제1웨이퍼의 제1기판에 복수 개의 전기음향 변환기 셀을 형성하는 단계;
제2웨이퍼의 제2기판에 복수 개의 웨이퍼 관통 비아(through wafer via)를 형성하는 단계; 및
상기 제1 및 제2웨이퍼를 접합(bonding)하는 단계;를 포함할 수 있다.
상기 제1 및 제2웨이퍼는 공융 접합(eutectic bonding)에 의해서 서로 접합될 수 있다.
상기 복수 개의 전기음향 변환기 셀을 형성하는 단계는
상기 제1기판 상에 복수 개의 관통공이 형성된 지지부를 형성하는 단계;
상기 관통공의 바닥면 상에 제1절연층을 형성하는 단계; 및
상기 지지부 상에 박막을 형성하는 단계;를 포함할 수 있다.
상기 지지부는 상기 제1기판을 부분적으로 산화시켜서 형성될 수 있다.
상기 지지부 상에 박막을 형성하는 단계는
소자 웨이퍼, 절연층, 핸들 웨이퍼를 포함하는 SOI 웨이퍼를 상기 지지부 상에 부착하는 단계; 및
상기 지지부 상에 상기 소자 웨이퍼를 남겨두고, 상기 절연층과 상기 핸들 웨이퍼를 제거하는 단계;를 포함할 수 있다.
상기 제1기판 및 상기 지지부를 관통하도록 제1비아를 형성하는 단계;
상기 제1비아와 상기 제1기판의 하면에 제1전극 패드를 형성하는 단계; 및
상기 제1기판의 상기 하면에 상기 제1전극 패드와 이격되도록 제2전극 패드를 형성하는 단계;를 더 포함할 수 있다.
상기 제1비아를 형성하는 단계는
상기 지지부의 하부에 마련된 상기 제1기판을 관통하도록 제2비아를 형성하는 단계; 및
상기 지지부를 관통하고, 상기 제2비아와 연결되는 제3비아를 형성하는 단계;를 포함할 수 있다.
상기 박막에 상기 제1전극 패드가 노출되도록 제4비아를 형성하는 단계; 및
상기 박막 상에 전극층을 형성하고, 상기 제4비아를 통해서 상기 전극층과 상기 제1전극 패드를 전기적으로 연결하는 단계;를 더 포함할 수 있다.
상기 제1기판과 상기 제1전극 패드를 절연시키는 제2절연층을 상기 제1비아의 내벽과 상기 제1기판의 하면에 형성하는 단계를 더 포함할 수 있다.
상기 제2기판에 서로 이격된 제1 및 제2웨이퍼 관통 비아를 형성하는 단계;
상기 제1 및 제2웨이퍼 관통 비아를 각각 제1 및 제2전도성 재료로 채우는 단계; 및
상기 제1웨이퍼 관통 비아에 채워진 제1전도성 재료와 연결되는 제3전극 패드와 상기 제2웨이퍼 관통 비아에 채워진 제2전도성 재료와 연결되는 제4전극 패드를 형성하는 단계;를 더 포함할 수 있다.
상기 제1전극 패드를 상기 제3전극 패드와 공융 접합하고, 상기 제2전극 패드를 상기 제4전극 패드와 공융 접합할 수 있다.
상기 제2기판의 상하면과 상기 제1 및 제2웨이퍼 관통 비아의 내벽에 제3절연층을 형성하는 단계를 더 포함할 수 있다.
개시된 전기음향 변환기는 전기음향 변환기 셀이 형성된 제1웨이퍼와 복수 개의 웨이퍼 관통 비아가 형성된 제2웨이퍼를 포함할 수 있다. 따라서, 개시된 전기음향 변환기는 제1웨이퍼를 박형화하여, 제1웨이퍼에 신뢰도 높은 전극 패드를 용이하게 형성할 수 있다. 그리고, 제2웨이퍼에 형성된 웨이퍼 관통 비아를 통해서 전기음향 변환기 셀을 외부 기판과 전기적으로 연결하여, 비아의 크기에 제한이 없고, 전극 패드의 위치를 재배치할 수 있다. 또한, 제2웨이퍼는 핸들 웨이퍼로도 사용될 수 있다.
도 1a는 개시된 전기음향 변환기의 개략적인 평면도이고, 도 1b는 도 1a의 AA'에서 바라본 개시된 전기음향 변환기의 개략적인 단면도이다.
도 2는 개시된 다른 전기음향 변환기의 개략적인 단면도이다.
도 3a 내지 도 3j는 개시된 전기음향 변환기의 제조 방법을 도시한 개략적인 단면도들이다.
도 4a 내지 도 4h는 개시된 다른 전기음향 변환기의 제조 방법을 도시한 개략적인 단면도들이다.
이하, 첨부된 도면을 참조하여, 개시된 전기음향 변환기 및 그 제조 방법에 대해서 상세하게 설명한다. 이하의 도면들에서, 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 도면상에서 각 구성 요소의 크기는 설명의 명료성과 편의성을 위해서 과장되어 있을 수 있다.
도 1a는 개시된 전기음향 변환기(100)의 개략적인 평면도이고, 도 1b는 도 1a의 AA'에서 바라본 개시된 전기음향 변환기(100)의 개략적인 단면도이다.
도 1a 및 도 1b를 참조하면, 개시된 전기음향 변환기(100)는 제1웨이퍼(110)와 상기 제1웨이퍼(110)에 접합되는 제2웨이퍼(150)를 포함할 수 있다. 여기에서, 상기 제1 및 제2웨이퍼(110, 150)는 공융 접합(eutectic bonding)에 의해서 서로 연결될 수 있다.
상기 제1웨이퍼(110)는 복수 개의 전기음향 변환기 셀(101)과 적어도 하나의 비아 형성부(103)를 포함할 수 있다. 상기 복수 개의 전기음향 변환기 셀(101) 및 적어도 하나의 비아 형성부(103)는 제1기판(115)의 상면에 m × n의 2차원 어레이 형태(m, n은 자연수)로 배열될 수 있다. 예를 들어, 도 1a에는 8개의 전기음향 변환기 셀(101)과 하나의 비아 형성부(103)가 3 × 3의 2차원 어레이 형태로 배열된 경우가 예시적으로 도시되어 있으나, 이에 한정되지 않고 전기음향 변환기 셀(101)과 비아 형성부(103)의 개수나 그 배치 형태는 다양하게 변형될 수 있다.
상기 복수 개의 전기음향 변환기 셀(101) 각각은 제1기판(115), 제1기판(115) 상에 마련되고, 복수 개의 관통공이 형성된 지지부(120), 지지부(120) 상에 마련된 박막(130)과 상기 박막(130) 상에 마련된 전극층(135)을 포함할 수 있다. 여기에서, 상기 지지부(120)에 형성된 관통공은 제1기판(115)과 박막(130)에 의해서 밀폐됨으로써 캐비티(129)가 형성될 수 있다. 그리고, 이러한 캐비티(129) 내부는 진공 상태를 유지할 수 있다. 한편, 상기 캐비티(129)의 바닥면을 이루는 제1기판(115) 상에는 제1절연층(127)이 마련될 수 있다.
상기 제1기판(115)은 실리콘으로 이루어질 수 있으며, 그 두께는 수십 ㎛일 수 있다. 예를 들어 제1기판(115)의 두께는 10㎛ 내지 90㎛일 수 있으며, 더 구체적으로 10㎛ 내지 50㎛일 수 있다. 또한, 제1기판(115)은 고농도로 도핑된 실리콘 즉, 저저항을 갖는 실리콘을 포함하여, 하부 전극으로 사용될 수 있다. 상기 지지부(120)는 절연체로 이루어질 수 있다. 지지부(120)는 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 산화물로 이루어질 수 있다. 예를 들어, 지지부(120)는 제1기판(115) 상에 실리콘 산화물을 패터닝하여 형성될 수 있다. 상기 박막(130)은 지지부(120) 상에 마련되어, 지지부(120)에 의해서 지지될 수 있다. 제1절연층(127)은 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 질화물로 이루어질 수 있다. 제1절연층(127)은 하부 전극인 제1기판(115)과 상부 전극인 전극층(135)이 서로 쇼트되는 것을 방지할 수 있다.
한편, 전기음향 변환기의 셀(101)은 다음과 같이 동작할 수 있다. 먼저, 전기음향 변환기의 셀(101)의 음향 신호 송신 원리는 다음과 같다. 하부 전극인 제1기판(115)과 상부 전극인 전극층(135)에 DC 전압(미도시)이 인가되면, 박막(130)은 제1기판(115)과 전극층(135) 사이의 정전력과 박막(130)에 미치는 중력이 평행을 이루는 높이에 위치할 수 있다. 제1기판(115)과 전극층(135)에 DC 전압(미도시)이 인가된 상태에서,제1기판(115)과 전극층(135)에 AC 전압을 인가하면 제1기판(115)과 전극층(135) 사이의 정전력 변화에 의해서 박막(130)이 진동할 수 있다. 그리고, 이 진동에 의해서 박막(130)으로부터 음향 신호가 송신될 수 있다. 예를 들어, 개시된 전기음향 변환기 셀(101)은 초음파를 송신할 수 있다.
다음으로, 전기음향 변환기의 셀(101)의 전기음향 수신 원리는 다음과 같다. 전기음향 송신 때와 마찬가지로, 제1기판(115)과 전극층(135)에 DC 전압(미도시)이 인가되면, 박막(130)은 제1기판(115)과 전극층(135) 사이의 정전력과 박막(130)에 미치는 중력이 평행을 이루는 높이에 위치할 수 있다. 제1기판(115)과 전극층(135)에 DC 전압(미도시)이 인가된 상태에서, 외부로부터 물리적 신호, 예를 들어, 음향 신호가 박막(130)에 인가되면, 제1기판(115)과 전극층(135) 사이의 정전력이 변할 수 있다. 이 변화된 정전력을 감지하여 외부로부터의 음향 신호를 수신할 수 있다. 예를 들어, 개시된 전기음향 변환기 셀(101)은 초음파를 수신할 수 있다.
상기 비아 형성부(103)는 제1비아(119)가 관통 형성된 상기 제1기판(115) 및 지지부(120), 상기 지지부(120) 상에 마련되는 것으로 상기 제1비아(119)와 연통하는 제4비아(131)가 관통 형성된 박막(130), 상기 제1비아(119)의 내부에 마련되는 제1전극 패드(140), 및 상기 박막(130) 상에 마련되고 제4비아(131)를 통해서 제1전극 패드(140)와 연결되는 전극층(135)을 포함할 수 있다. 순차적으로 형성된 제1기판(115) 및 지지부(120)에는 제1비아(119)가 관통 형성될 수 있으며, 이러한 제1비아(119)의 내벽과 상부에는 제1전극 패드(140)가 형성될 수 있다. 한편, 제1전극 패드(140)는 제1기판(115)의 하면까지 연장되어 형성될 수 있다. 또한, 제1기판(115)과 제1전극 패드(140) 사이의 절연을 위해서 상기 제1비아(119)의 내벽과 제1기판(115)의 하면에는 제2절연층(117)이 더 마련될 수 있다. 상기 박막(130)에는 제1비아(119)와 연통하는 제4비아(131)가 관통 형성될 수 있으며, 이러한 제4비아(131)가 형성된 박막(130) 상에 전극층(135)이 형성될 수 있다. 따라서, 상기 전극층(135)은 제4비아(131)를 통해서 제1전극 패드(140)와 전기적으로 연결될 수 있다.
제2전극 패드(145)는 제1기판(115)의 하면에 제1전극 패드(140)와 이격되어 마련될 수 있다. 제2전극 패드(145)는 제1기판(115)과 전기적으로 연결될 수 있으며, 제1기판(115)은 하부 전극으로 이용될 수 있다. 제2절연층(117)이 제1기판(115)의 하면에 더 형성되는 경우, 제1기판(115)을 노출시키기 위해서 제2절연층(117)을 패터닝(113)하고, 노출된 제1기판(115)과 제2절연층(117)의 일부 상에 제2전극 패드(145)가 마련될 수 있다.
제1 및 제2전극 패드(140, 145)는 공융 접합용 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다. 전극층(135)은 전도성 재료로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다. 제2절연층(117)은 산화물 또는 질화물 등으로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다. 한편, 제1비아(119)는 전도성 재료 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물로 채워질 수도 있다.
상기 제2웨이퍼(150)는 상기 제1웨이퍼(110)의 하부에 마련될 수 있다. 이러한 제2웨이퍼(150)는 공융 접합(eutectic bonding)에 의해서 제1웨이퍼(110)에 접합될 수 있다. 제2웨이퍼(150)는 복수 개의 웨이퍼 관통 비아가 형성된 제2기판(155)을 포함할 수 있다. 예를 들어, 제2기판(155)에는 상기 비아 형성부(103)에 대응하여 제1웨이퍼 관통 비아(160)가 형성될 수 있으며, 상기 전기음향 변환기 셀(101)에 대응하여 제2웨이퍼 관통 비아(165)가 형성될 수 있다. 그리고, 제1 및 제2웨이퍼 관통 비아(160, 165)의 내부에는 각각 제1 및 제2전도성 재료(170, 175)로 채워질 수 있다. 제1웨이퍼 관통 비아(160)가 형성된 제2기판(155)의 상면에는 상기 제1전도성 재료(170)와 접하도록 제3전극 패드(181)가 형성될 수 있으며, 이러한 제3전극 패드(181)는 그 상부에 위치한 제1전극 패드(140)와 전기적으로 연결될 수 있다. 그리고, 제2웨이퍼 관통 비아(165)가 형성된 제2기판(155)의 상면에는 상기 제2전도성 재료(175)와 접하도록 제4전극 패드(183)가 형성될 수 있으며, 이러한 제4전극 패드(183)는 그 상부에 위치한 제2전극 패드(145)와 전기적으로 연결될 수 있다.
한편, 제1웨이퍼 관통 비아(160)가 형성된 제2기판(155)의 하면에는 상기 제1전도성 재료(170)와 접하도록 제5전극 패드(185)가 형성될 수 있다. 그리고, 제2웨이퍼 관통 비아(165)가 형성된 제2기판(155)의 하면에는 상기 제2전도성 재료(175)와 접하도록 제6전극 패드(187)가 형성될 수 있다. 제5 및 제6전극 패드(185, 187)는 제2기판(155) 하부에 마련되는 회로 기판(PCB) 또는 ASIC(미도시)와 전기적으로 연결될 수 있다.
제3절연층(157)이 제2기판(155)의 상하면과 제1 및 제2웨이퍼 관통 비아(160, 165)의 내벽에 더 마련될 수 있다. 제3절연층(157)은 산화물 또는 질화물 등으로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다. 예를 들어, 제3절연층(157)은 약 400℃ 내지 약 900 ℃의 고온에서, TEOS(tetraethyl orthosilicate)를 제2웨이퍼(150)에 증착하여 형성될 수 있다.
상기 제2기판(155)은 실리콘 등으로 이루어질 수 있다. 즉, 제2기판(155)은 실리콘 기판으로서, 상기 웨이퍼 관통 비아는 실리콘 관통 비아(through silicon via, TSV)일 수 있다. 상기 제3 내지 제6전극 패드(181, 183, 185, 187)는 공융 접합용 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다. 또한, 상기 제1 및 제2전도성 재료(170, 175)는 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등을 포함할 수 있다.
한편, 실 라인(147)이 제1기판(115)의 하면의 가장자리와 제2기판(155)의 상면의 가장자리 부분에 마련될 수 있다. 상기 실 라인(147)은 제1 내지 제4전극 패드(140, 145, 181, 183)를 둘러싸도록 형성되어, 외부 환경으로부터 제1 내지 제4전극 패드(140, 145, 181, 183) 등의 전기적 연결부를 보호할 수 있다. 또한, 제1 및 제2웨이퍼(110, 150)에 각각 형성된 실 라인(147)은 제1 및 제2웨이퍼(110, 150)를 공융 접합하는데도 사용될 수 있다. 따라서, 실 라인(147)은 제1 및 제2웨이퍼(110, 150) 사이의 결합을 더 견고하게 할 수 있다. 실 라인(147)은 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다.
제1 및 제2웨이퍼(110, 150)는 공융 접합에 의해서 서로 기계적으로, 그리고 전기적으로 연결될 수 있다. 공융 접합은 금속과 금속을 공융 온도까지 가열 압착한 다음, 공융 온도 이하의 온도에서 경화시켜서 접합층을 형성하는 금속과 금속간의 접합 방법으로서, 매우 견고하고 신뢰성이 매우 높은 접합 방법 중의 하나이다. 예를 들어, 제1전극 패드(140)는 제3전극 패드(181)와 공융 접합될 수 있으며, 제2전극 패드(145)는 제4전극 패드(183)와 공융 접합될 수 있다. 개시된 전기음향 변환기(100)는 접합된 제1 및 제2웨이퍼(110, 150)를 포함하여, 전기음향 변환기 셀이 형성된 제1웨이퍼(110)를 제2웨이퍼(150)를 통해서 외부 기판과 전기적으로 연결할 수 있다. 또한, 개시된 전기음향 변환기(100)의 제2웨이퍼(150)는 핸들 웨이퍼로 사용될 수 있다. 즉, 수백 ㎛ 두께의 제2웨이퍼(150)가 제1웨이퍼(110)에 형성된 전기음향 변환기 셀들을 운반하거나, 이들을 가공하는데 지지 기판이 될 수 있다.
두꺼운 실리콘층과 산화물층을 포함하는 웨이퍼에 심도 반응성 이온 식각(deep reactive ion etching, DRIE) 공정으로 비아를 형성하는 경우, 실리콘과 산화물의 접합면에서 노치(notch), 스캘럽(scallop) 등의 문제가 발생할 수 있다. 또한, 비아가 형성되더라도, HAR(high aspect ratio) 구조의 비아가 형성되어 금속 패터닝이 어렵다. 따라서, 비아에 전극 패드를 형성하기 어려우며, 전극 패드에 의한 전기적 연결의 신뢰도가 낮을 수 있다. 또한, 제1웨이퍼(110)에 비아를 형성하는 경우, 비아의 크기에 제한이 있다. 비아 형성부(103)는 적어도 하나의 전기음향 변환기 셀(101) 대신에 절연체를 채운 지지부(120)에 형성되기 때문이다. 따라서, 비아 형성부(103)에 형성되는 비아는 전기음향 변환기 셀(101)의 크기보다 클 수 없다.
하지만, 개시된 전기음향 변환기(100)의 경우, 제2웨이퍼(150)는 산화물 없이 실리콘을 포함하므로, 제1 및 제2웨이퍼 관통 비아(160, 165)를 용이하게 형성할 수 있다. 또한, 제1 및 제2웨이퍼 관통 비아(160, 165)의 크기 역시 제한 없이 형성될 수 있으며, 전기음향 변환기 셀(101)의 크기보다 크게 형성될 수도 있다. 또한, 개시된 전기음향 변환기(100)의 경우, 제1웨이퍼(110)가 박형화(thinning)되어, 이에 형성된 제1비아(119)는 HAR(high aspect ratio) 구조가 아닐 수 있다. 따라서, 제1비아(119)에 제1전극 패드(140)가 용이하게 형성될 수 있으며, 이를 통한 전기적 연결의 신뢰도가 향상될 수 있다.
도 2는 개시된 다른 전기음향 변환기(200)의 개략적인 단면도이다.
도 2를 참조하면, 개시된 전기음향 변환기(200)는 제1웨이퍼(210)와 상기 제1웨이퍼(210)에 접합되는 제2웨이퍼(250)를 포함할 수 있다. 여기에서, 상기 제1 및 제2웨이퍼(210, 250)는 공융 접합에 의해서 서로 연결될 수 있다.
상기 제1웨이퍼(210)는 복수 개의 전기음향 변환기 셀(201)과 적어도 하나의 비아 형성부(203)를 포함할 수 있다. 상기 복수 개의 전기음향 변환기 셀(201) 및 적어도 하나의 비아 형성부(203)는 제1기판(215)의 상면에 m × n의 2차원 어레이 형태(m, n은 자연수)로 배열될 수 있다. 상기 복수 개의 전기음향 변환기 셀(201) 각각은 제1기판(215), 제1기판(215) 상에 마련되고, 복수 개의 홈(trench)이 형성된 지지부(220), 지지부(220) 상에 마련된 박막(230)을 포함할 수 있다. 여기에서, 상기 지지부(220)에 형성된 홈은 제1기판(215)과 박막(230)에 의해서 밀폐됨으로써 캐비티(229)가 형성될 수 있다. 그리고, 이러한 캐비티(229) 내부는 진공 상태를 유지할 수 있다. 한편, 상기 캐비티(229)의 바닥면을 이루는 제1기판(215) 상에는 제1절연층(227)이 마련될 수 있다.
상기 제1기판(215)은 실리콘으로 이루어질 수 있으며, 그 두께는 수십 ㎛일 수 있다. 예를 들어 제1기판(215)의 두께는 10㎛ 내지 90㎛일 수 있으며, 더 구체적으로 10㎛ 내지 50㎛일 수 있다. 또한, 제1기판(215)은 고농도로 도핑된 실리콘 즉, 저저항을 갖는 실리콘을 포함하여, 하부 전극으로 사용될 수 있다. 상기 지지부(220)는 절연체로 이루어질 수 있다. 지지부(220)는 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 산화물로 이루어질 수 있다. 예를 들어, 지지부(220)는 실리콘으로 이루어진 제1기판(215)을 국부적으로 산화시키는 LOCOS(local oxidation of silicon) 공정으로 형성될 수 있다. 상기 박막(230)은 지지부(220) 상에 마련되어, 지지부(220)에 의해서 지지될 수 있다. 박막(230)은 고농도로 도핑된 실리콘 즉, 저저항을 갖는 실리콘을 포함하여, 상부 전극으로 사용될 수 있다. 제1절연층(227)은 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 질화물로 이루어질 수 있다. 제1절연층(227)은 하부 전극인 제1기판(215)과 상부 전극인 박막(230)이 서로 쇼트되는 것을 방지할 수 있다. 또한, 돌출부(213)가 제1기판(215) 상에 실리콘 산화 공정을 통해서 형성될 수 있는데, 돌출부(213)의 높이에 따라서, 상하부 전극 사이의 간격(gap)이 조절될 수 있다.
전기음향 변환기의 셀(201)의 동작 원리 즉, 송수신 원리는 앞서 설명된 바와 유사하다. 다만, 전기음향 변환기의 셀(201)의 경우 제1기판(215)이 하부 전극으로 사용되고, 박막(230)이 상부 전극으로 사용될 수 있다. 즉, 제1기판(215)과 박막(230) 사이에 DC 전압(미도시) 또는 AC 전압이 인가될 수 있다.
상기 비아 형성부(203)는 제2비아(219)가 관통 형성된 제1기판(215), 제3비아(221)가 관통 형성된 지지부(220) 및 상기 지지부(220) 상에 마련된 박막(230), 상기 제2 및 제3비아(219, 221)의 내부에 채워진 전도성 재료(241) 및 상기 제1기판(215)의 하면에 마련되고 상기 전도성 재료(241)와 연결되는 제1전극 패드(240)를 포함할 수 있다. 제1전극 패드(240)는 상기 전도성 재료(241)를 통해서 상기 박막(230)과 전기적으로 연결될 수 있다. 순차적으로 제1기판(215)에 제2비아(219)가 관통 형성되고, 지지부(220)에 제3비아(221)가 관통 형성될 수 있다. 이러한 제2 및 제3비아(219, 221)의 내부는 전도성 재료(241)로 채워질 수 있다. 한편, 제3비아(221)는 제2비아(219)와 연결되도록 형성될 수 있으며, 제3비아(221)의 크기는 제2비아(219)의 크기보다 작거나 같을 수 있다. 제1전극 패드(240)는 상기 전도성 재료(241)의 하면에 마련될 수 있으며, 제1기판(215)의 하면까지 연장되어 형성될 수 있다. 또한, 제1기판(215)과 제1전극 패드(240) 사이의 절연을 위해서, 제2 및 제3비아(219, 221)의 내벽과 제1기판(215)의 하면에는 제2절연층(217)이 더 마련될 수 있다. 상기 박막(230)은 고농도로 도핑된 실리콘 즉, 저저항을 갖는 실리콘을 포함하여, 상부 전극으로 사용될 수 있다. 또한, 박막(230)은 제2 및 제3비아(219, 221)의 내부에 채워진 전도성 재료(241)를 통해서 제1전극 패드(240)와 전기적으로 연결될 수 있다.
제2전극 패드(245)는 제1기판(215)의 하면에 제1전극 패드(240)와 이격되어 마련될 수 있다. 제2전극 패드(245)는 제1기판(215)과 전기적으로 연결될 수 있으며, 제1기판(215)은 하부 전극으로 이용될 수 있다. 제2절연층(217)이 제1기판(215)의 하면에 더 형성되는 경우, 제1기판(215)을 노출시키기 위해서 제2절연층(217)을 패터닝(214)하고, 노출된 제1기판(215)과 제2절연층(217)의 일부 상에 제2전극 패드(245)가 마련될 수 있다.
제1 및 제2전극 패드(240, 245)는 공융 접합용 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다. 제2절연층(217)은 산화물 또는 질화물 등으로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다. 또한, 제2 및 제3비아(219, 221)의 내부에 채워진 전도성 재료(241)는 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등을 포함할 수 있다. 한편, 실 라인(미도시)이 제1기판(215)의 하면의 가장자리 부분에 더 마련될 수 있다.
상기 제2웨이퍼(250)는 상기 제1웨이퍼(210)의 하부에 마련될 수 있다. 이러한 제2웨이퍼(250)는 공융 접합(eutectic bonding)에 의해서 제1웨이퍼(210)에 접합될 수 있다. 제2웨이퍼(250)는 복수 개의 웨이퍼 관통 비아가 형성된 제2기판(255)을 포함할 수 있다. 예를 들어, 제2기판(255)에는 상기 비아 형성부(203)에 대응하여 제1웨이퍼 관통 비아(260)가 형성될 수 있으며, 상기 전기음향 변환기 셀(102)에 대응하여 제2웨이퍼 관통 비아(265)가 형성될 수 있다. 그리고, 제1 및 제2웨이퍼 관통 비아(260, 265)의 내부에는 각각 제1 및 제2전도성 재료(270, 275)로 채워질 수 있다. 제1웨이퍼 관통 비아(260)가 형성된 제2기판(255)의 상면에는 상기 제1전도성 재료(270)와 접하도록 제3전극 패드(281)가 형성될 수 있으며, 이러한 제3전극 패드(281)는 그 상부에 위치한 제1전극 패드(240)와 전기적으로 연결될 수 있다. 그리고, 제2웨이퍼 관통 비아(265)가 형성된 제2기판(255)의 상면에는 상기 제2전도성 재료(275)와 접하도록 제4전극 패드(283)가 형성될 수 있으며, 이러한 제4전극 패드(283)는 그 상부에 위치한 제2전극 패드(245)와 전기적으로 연결될 수 있다.
한편, 제1웨이퍼 관통 비아(260)가 형성된 제2기판(255)의 하면에는 상기 제1전도성 재료(270)와 접하도록 제5전극 패드(285)가 형성될 수 있다. 그리고, 제2웨이퍼 관통 비아(265)가 형성된 제2기판(255)의 하면에는 상기 제2전도성 재료(275)와 접하도록 제6전극 패드(287)가 형성될 수 있다. 제5 및 제6전극 패드(285, 287)는 제2기판(255) 하부에 마련되는 회로 기판(PCB) 또는 ASIC(미도시)와 전기적으로 연결될 수 있다.
상기 제2기판(255)은 실리콘 등으로 이루어질 수 있다. 즉, 제2기판(255)은 실리콘 기판으로서, 상기 웨이퍼 관통 비아는 실리콘 관통 비아(through silicon via, TSV)일 수 있다. 상기 제3 내지 제6전극 패드(281, 283, 285, 287)는 공융 접합용 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다. 또한, 상기 제1 및 제2전도성 재료(270, 275)는 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등을 포함할 수 있다.
제1 및 제2웨이퍼(210, 250)는 공융 접합에 의해서 서로 기계적으로뿐만 아니라, 전기적으로 연결될 수 있다. 공융 접합은 금속과 금속을 공융 온도까지 가열 압착한 다음, 공융 온도 이하의 온도에서 경화시켜서 접합층을 형성하는 금속과 금속간의 접합 방법으로서, 매우 견고하고 신뢰성이 매우 높은 접합 방법 중의 하나이다. 예를 들어, 제1전극 패드(240)는 제3전극 패드(281)와 공융 접합될 수 있으며, 제2전극 패드(245)는 제4전극 패드(283)와 공융 접합될 수 있다. 개시된 전기음향 변환기(200)는 접합된 제1 및 제2웨이퍼(210, 250)를 포함하여, 전기음향 변환기 셀이 형성된 제1웨이퍼(210)를 제2웨이퍼(250)를 통해서 외부 기판과 전기적으로 연결할 수 있다. 또한, 개시된 전기음향 변환기(200)의 제2웨이퍼(250)는 핸들 웨이퍼로 사용될 수 있다. 즉, 수백 ㎛ 두께의 제2웨이퍼(250)가 제1웨이퍼(210)에 형성된 전기음향 변환기 셀들을 운반하거나, 이들을 가공하는데 지지 기판이 될 수 있다.
개시된 전기음향 변환기(200)의 제2웨이퍼(250)는 산화물 없이 실리콘을 포함하므로, 제1 및 제2웨이퍼 관통 비아(260, 265)를 용이하게 형성할 수 있다. 또한, 제1 및 제2웨이퍼 관통 비아(260, 265)의 크기 역시 제한 없이 형성될 수 있으며, 전기음향 변환기 셀(201)의 크기보다 크게 형성될 수도 있다. 또한, 개시된 전기음향 변환기(200)의 경우, 제1웨이퍼(210)가 박형화(thinning)되어, 이에 형성된 제2 및 제3비아(219, 221)는 HAR(high aspect ratio) 구조가 아닐 수 있다. 따라서, 제2 및 제3비아(219, 221)에 제1전극 패드(240)가 용이하게 형성될 수 있으며, 이를 통한 전기적 연결의 신뢰도가 향상될 수 있다.
다음으로, 개시된 전기음향 변환기의 제조 방법에 대해서 설명한다.
도 3a 내지 도 3j는 개시된 전기음향 변환기(100)의 제조 방법을 도시한 개략적인 단면도들이다.
도 3a를 참조하면, 제1기판(115')을 준비하고, 제1기판(115')의 상면에 복수 개의 관통공(123)이 형성된 지지부(120)를 형성할 수 있다. 상기 제1기판(115')은 실리콘으로 이루어질 수 있다. 또한, 제1기판(115')은 고농도로 도핑된 실리콘 즉, 저저항을 갖는 실리콘을 포함하여, 하부 전극으로 사용될 수 있다. 상기 지지부(120)는 절연체를 패터닝하여 형성될 수 있다. 상기 복수 개의 관통공(123)은 지지부(120)에 m × n의 2차원 어레이 형태(m, n은 자연수)로 형성될 수 있으며, 적어도 하나의 관통공은 절연체로 채워질 수 있다. 복수 개의 관통공(123)은 그 바닥면에 제1기판(115')을 노출시킬 있다. 지지부(120)는 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 산화물로 이루어질 수 있다. 예를 들어, 복수 개의 관통공(123)이 형성된 지지부(120)는 제1기판(115') 상에 실리콘 산화물층을 형성하고, 이를 패터닝하여 형성될 수 있다. 지지부(120)는 전기음향 변환기 셀의 측벽이 되거나, 비아가 형성될 수 있다.
도 3b를 참조하면, 상기 관통공(123)의 바닥면을 이루는 제1기판(115) 상에 제1절연층(127)을 형성할 수 있다. 상기 제1절연층(127)은 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 질화물로 이루어질 수 있다. 제1절연층(127)은 하부 전극인 제1기판(115')과 상부 전극인 전극층(도 3j의 135)이 서로 쇼트되는 것을 방지할 수 있다.
도 3c를 참조하면, 지지부(120) 상에 박막(130)을 형성할 수 있다. 박막(130)을 형성하기 위해서, SOI 웨이퍼(139)를 지지부(120) 상에 부착할 수 있다. 예를 들어, SOI 웨이퍼(139)는 지지부(120)에 실리콘 직접 접착(silicon direct bonding)에 의해서 접착될 수 있다. 상기 SOI 웨이퍼(139)는 박막(130)이 되는 소자 웨이퍼, 절연층(133) 및 핸들 웨이퍼(137)를 포함할 수 있다. 절연층(133)은 실리콘 산화물로 이루어질 수 있으며, 박스(buried oxide, BOX)층이라고 지칭될 수 있다. 그리고, 핸들 웨이퍼(137)의 두께는 수백 ㎛로서, 소자 웨이퍼 또는 소자 웨이퍼에 부착된 다른 소자들을 운반하거나, 이들을 가공하는데 지지 기판이 될 수 있다. 또한, 지지부(120) 상에 마련된 박막(130)은 제1기판(115), 지지부(120)와 함께 캐비티(129)를 형성할 수 있으며, 이 캐비티(129)는 진공 상태일 수 있다.
그리고, 두께가 수백 ㎛인 제1기판(115')을 박형화(thinning)하여, 두께가 수십 ㎛인 제1기판(115)을 형성할 수 있다. 제1기판(115)은 그라인딩 공정 또는 CMP(chemical mechanical polishing) 공정 등을 통해서 박형화될 수 있다. 예를 들어, 100㎛ 내지 500㎛의 두께를 갖는 제1기판(115')을 가공하여, 10㎛ 내지 50㎛의 두께를 갖는 제1기판(115)을 형성할 수 있다.
도 3d를 참조하면, 제1기판(115)과 지지부(120)에 제1비아(119)를 형성할 수 있다. 제1비아(119)는 제1기판(115)과 지지부(120)를 관통하도록 형성될 수 있다. 그리고, 제1비아(119)의 내벽과 제1기판(115)의 하면에 제2절연층(117)을 형성할 수 있다. 제2절연층(117)은 제1전극 패드(도 3e의 140)와 제1기판(115)을 전기적으로 절연시킬 수 있다. 제2절연층(117)은 산화물 또는 질화물 등으로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.
도 3e를 참조하면, 제1비아(119)의 상부에 형성된 제2절연층(117)을 패터닝하여, 박막(130)을 노출시킬 수 있다. 그리고, 제1기판(115)의 하면에 마련된 제2절연층(117)을 패터닝(113)하여 제1기판(115)의 일부를 노출시킬 수 있다. 상기 노출된 박막(130)과 제1비아(119)의 내멱에 형성된 제2절연층(117) 상에 제1전극 패드(140)를 형성할 수 있다. 제1전극 패드(140)는 제1비아(119)로부터 제1기판(115)의 하면의 일부 영역까지 연장되어 마련될 수 있다. 또한, 상기 노출된 제1기판(115)의 일부(113) 상에는 제2전극 패드(145)를 형성할 수 있다. 제2전극 패드(145)는 제1기판(115)의 하면의 일부 영역까지 연장되어 마련될 수 있으며, 제1전극 패드(140)와는 이격되어 형성될 수 있다. 제2전극 패드(145)는 제1기판(115)과 전기적으로 연결될 수 있다.
제1 및 제2전극 패드(140, 145)는 공융 접합용 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다. 한편, 실 라인(seal line)(141)이 제1기판(115)의 하면의 가장자리 부분에 마련될 수 있다. 상기 실 라인(141)은 제1 및 제2전극 패드(140, 145)를 둘러싸도록 형성되어, 외부 환경으로부터 제1 및 제2전극 패드(140, 145) 등의 전기적 연결부를 보호할 수 있다. 실 라인(141)은 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다.
도 3f를 참조하면, 제2기판(155)에 이를 관통하는 복수 개의 웨이퍼 관통 비아를 형성할 수 있다. 예를 들어, 제2기판(155)에 서로 이격되어 있는 제1 및 제2웨이퍼 관통 비아(160, 165)를 형성할 수 있다. 제1웨이퍼 관통 비아(160)는 도 3e의 제1전극 패드(140)에 대응되는 영역에 형성될 수 있으며, 제2웨이퍼 관통 비아(165)는 제2전극 패드(145)에 대응되는 영역에 형성될 수 있다. 제2기판(155)은 실리콘 기판으로서, 상기 웨이퍼 관통 비아는 실리콘 관통 비아(TSV)일 수 있다.
그리고, 제2기판(155)의 상하면과 제1 및 제2웨이퍼 관통 비아(160, 165)의 내벽에 제3절연층(157)을 형성할 수 있다. 제3절연층(157)은 산화물 또는 질화물 등으로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다. 예를 들어, 제3절연층(157)은 약 400℃ 내지 약 900 ℃의 고온에서, TEOS(tetraethyl orthosilicate)를 제2기판(155)에 증착하여 형성될 수 있다.
도 3g를 참조하면, 제1 및 제2웨이퍼 관통 비아(160, 165)를 각각 제1 및 제2전도성 재료(170, 175)로 채울 수 있다. 제1 및 제2전도성 재료(170, 175)는 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등을 포함할 수 있다. 예를 들어, 제1 및 제2웨이퍼 관통 비아(160, 165)에 Cu를 전기 도금(electroplating) 공정으로 채울 수 있다. 그리고, 제1 및 제2웨이퍼 관통 비아(160, 165)를 넘쳐서 형성된 전도성 재료층(171)을 제거할 수 있다. 따라서, 전도성 재료(170)는 제1 및 제2웨이퍼 관통 비아(160, 165)의 내부에 채워지게 된다. 예를 들어, 상기 전도성 재료층(171)은 제3절연층(157)을 스탑(stop)층으로 하여 CMP 공정으로 제거할 수 있다.
도 3h를 참조하면, 제2기판(155)의 상면에 제3 및 제4전극 패드(181, 183)를 각각 형성할 수 있다. 제3전극 패드(181)는 제1웨이퍼 관통 비아(160)에 채워진 제1전도성 재료(170)와 연결될 수 있다. 제4전극 패드(183)는 제3전극 패드(181)와 이격되어 마련될 수 있으며, 제2웨이퍼 관통 비아(165)에 채워진 제2전도성 재료(175)와 연결될 수 있다. 또한, 제5 및 제6전극 패드(185, 187)를 제2기판(155)의 하면에 더 형성할 수 있다. 제5 및 제6전극 패드(185, 187)는 각각 제1 및 제2웨이퍼 관통 비아(160, 165)에 채워진 제1 및 제2전도성 재료(170, 175)와 연결될 수 있다. 한편, 제5 및 제6전극 패드(185, 187)는 제2웨이퍼(150) 하부에 마련되는 회로 기판(PCB) 또는 ASIC(미도시)와 전기적으로 연결될 수 있다.
또한, 실 라인(143)을 제2기판(155)의 상면의 가장자리 부분에 형성할 수 있다. 상기 실 라인(143)은 제3 및 제4전극 패드(181, 183)를 둘러싸도록 형성하여, 외부 환경으로부터 제3 및 제4전극 패드(181, 183) 등의 전기적 연결부를 보호할 수 있다. 또한, 제1 및 제2기판(115, 155)에 각각 형성된 실 라인(141, 143)은 제1 및 제2기판(115, 155)를 공융 접합하는데도 사용될 수 있다. 따라서, 실 라인(141, 143)은 제1 및 제2기판(115, 155) 사이의 결합을 더 견고하게 할 수 있다. 실 라인(143)은 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다.
도 3i를 참조하면, 도 3e의 제1웨이퍼(110)와 도 3h의 제2웨이퍼(150)를 접합(bonding)할 수 있다. 제1 및 제2웨이퍼(110, 150)는 공융 접합에 의해서 서로 기계적으로뿐만 아니라 전기적으로 연결될 수 있다. 공융 접합은 금속과 금속을 공융 온도까지 가열 압착한 다음, 공융 온도 이하의 온도에서 경화시켜서 접합층을 형성하는 금속과 금속간의 접합 방법으로서, 매우 견고하고 신뢰성이 매우 높은 접합 방법 중의 하나이다. 예를 들어, 제1전극 패드(140)는 제3전극 패드(181)와 공융 접합될 수 있으며, 제2전극 패드(145)는 제4전극 패드(183)와 공융 접합될 수 있다. 한편, 제1웨이퍼(110)의 하면과 제2웨이퍼(150)의 상면에 각각 마련된 실 라인(141, 143)도 공융 접합될 수 있다. 그리고, SOI 웨이퍼(139) 중에서 소자 웨이퍼인 박막(130)만 남겨두고, 절연층(133)과 핸들 웨이퍼(137)를 제거할 수 있다. 이 이후의 공정에서는 제2웨이퍼(150)가 핸들 웨이퍼로 사용될 수 있다. 즉, 수백 ㎛ 두께의 제2웨이퍼(150)가 제1웨이퍼(110)에 형성된 전기음향 변환기 셀들을 운반하거나, 이들을 가공하는데 지지 기판이 될 수 있다.
도 3j를 참조하면, 제2웨이퍼(150)를 핸들 웨이퍼로 이용하여, 박막(130) 상에 제4비아(131)를 형성할 수 있다. 제4비아(131)는 예를 들어, 반응성 이온 식각(reactive ion etching, RIE) 공정으로 형성될 수 있다. 제4비아(131)는 제1비아(119)에 마련된 제1전극 패드(140)를 노출시킬 수 있다. 그리고, 박막(130) 상에 전극층(135)을 형성할 수 있다. 전극층(135)은 상기 제4비아(131)를 통해서 제1전극 패드(140)와 전기적으로 연결될 수 있다. 전극층(135)은 전도성 재료로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다.
도 4a 내지 도 4h는 개시된 다른 전기음향 변환기(200)의 제조 방법을 도시한 개략적인 단면도들이다.
도 4a를 참조하면, 제1기판(215')을 준비하고, 제1기판(215') 상에 돌출부(도 4b의 213)를 형성하기 위해서 돌출부 패턴(211)을 형성할 수 있다. 상기 제1기판(115')은 실리콘으로 이루어질 수 있다. 또한, 제1기판(115')은 고농도로 도핑된 실리콘 즉, 저저항을 갖는 실리콘을 포함하여, 하부 전극으로 사용될 수 있다. 상기 돌출부 패턴(211)은 절연체를 패터닝하여 형성할 수 있다. 돌출부 패턴(211)은 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 산화물로 이루어질 수 있다. 예를 들어, 돌출부 패턴(211)은 실리콘으로 이루어진 제1기판(215')을 산화(oxidation)시켜서, 제1기판(215') 상에 실리콘 산화물층을 형성하고, 이를 패터닝하여 형성될 수 있다.
도 4b를 참조하면, 돌출부 패턴(211)이 형성된 상기 제1기판(215')을 다시 산화시킬 수 있다. 제1기판(215')의 상면에는 돌출부(213)가 형성될 수 있으며, 돌출부(213)를 덮고 있는 실리콘 산화물층(212)이 형성될 수 있다. 또한, 상기 돌출부(213) 상에 형성된 실리콘 산화물층(212)의 일부는 돌출부(213)가 없는 부분 상에 형성된 실리콘 산화물층(212)의 일부보다 더 두꺼울 수 있다.
도 4c를 참조하면, 상기 제1기판(215') 상에 형성된 실리콘 산화물층(도 4b의 212)을 제거할 수 있다. 실리콘 산화물층(212)은 예를 들어, 식각 공정 등으로 제거될 수 있으며, 제1기판(215') 상에는 돌출부(213)가 형성될 수 있다. 그리고, 돌출부(213) 상에 제1절연층(227)을 형성할 수 있다. 제1절연층(227)은 상기 돌출부(213)를 덮도록 형성될 수 있다. 제1절연층(227)은 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 질화물로 이루어질 수 있다. 제1절연층(227)은 하부 전극인 제1기판(215')과 상부 전극인 박막(도 4h의 230)이 서로 쇼트되는 것을 방지할 수 있다.
도 4d를 참조하면, 상기 제1기판(215') 상에 지지부(220)를 형성할 수 있다. 지지부(220)는 절연체로 이루어질 수 있다. 지지부(220)는 예를 들어, 산화물, 질화물 등을 포함할 수 있으며, 더 구체적으로 실리콘 산화물로 이루어질 수 있다. 예를 들어, 제1기판(215')을 국부적으로 산화시켜서 지지부(220)를 형성할 수 있다. 즉, 지지부(220)는 제1절연층(227)이 형성되지 않은 부분으로부터 LOCOS(local oxidation of silicon) 공정에 의해서 형성될 수 있다. 지지부(220)와 돌출부(213)는 복수 개의 홈(trench)(223)을 형성할 수 있다. 상기 복수 개의 홈(223)은 제1기판(215') 상에 m × n의 2차원 어레이 형태(m, n은 자연수)로 형성될 수 있으며, 적어도 하나의 홈은 절연체로 채워질 수 있다.
도 4e를 참조하면, 지지부(220) 상에 박막(230)을 형성할 수 있다. 박막(230)을 형성하기 위해서, SOI 웨이퍼(239)를 지지부(220) 상에 부착할 수 있다. 예를 들어, SOI 웨이퍼(239)는 지지부(220)에 실리콘 직접 접착(silicon direct bonding)에 의해서 접착될 수 있다. 상기 SOI 웨이퍼(239)는 소자 웨이퍼, 절연층(233) 및 핸들 웨이퍼(237)를 포함할 수 있다. 상기 소자 웨이퍼는 박막(230)이 되는 부분이다. 절연층(233)은 실리콘 산화물로 이루어질 수 있으며, 박스(buried oxide, BOX)층이라고 지칭되기도 한다. 그리고, 핸들 웨이퍼(237)의 두께는 수백 ㎛로서, 소자 웨이퍼 또는 소자 웨이퍼에 부착된 다른 소자들을 운반하거나, 이들을 가공하는데 지지 기판이 될 수 있다. 도 4d의 상기 홈(223)은 제1기판(215), 지지부(220) 및 막막(230)에 의해서 밀폐되어 캐비티(229)를 형성할 수 있다. 또한, 상기 캐비티(229)는 진공 상태일 수 있다.
그리고, 두께가 수백 ㎛인 제1기판(215')을 박형화(thinning)하여, 두께가 수십 ㎛인 제1기판(215)을 형성할 수 있다. 제1기판(215)은 그라인딩 공정 또는 CMP(chemical mechanical polishing) 공정 등을 통해서 박형화될 수 있다. 예를 들어, 두께가 100㎛ 내지 500㎛인 제1기판(215')을 가공하여, 두께가 10㎛ 내지 50㎛인 제1기판(215)을 형성할 수 있다.
도 4f를 참조하면, 캐비티(229)가 형성되지 않은 지지부(220) 아래의 제1기판(215)을 관통하도록 제2비아(219)를 형성할 수 있다. 제2비아(219)는 제1기판(215)을 관통하여, 지지부(220)를 노출할 수 있다. 한편, 제2절연층(217)을 제1기판(215)의 하면에 형성할 수 있다. 제2절연층(217)의 상부를 패터닝하여, 제2비아(219)를 통해서 지지부(220)의 하면 일부가 노출되게 할 수 있다. 또한, 제2절연층(217)을 패터닝(214)하여, 제1기판(215)의 일부가 노출되게 할 수 있다. 제2절연층(217)은 산화물 또는 질화물 등으로 이루어질 수 있으며, 예를 들어, 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.
도 4g를 참조하면, 상기 노출된 지지부(220)에 제2비아(219)와 연결되는 제3비아(221)를 형성할 수 있다. 제3비아(221)는 지지부(220)를 관통하여, 박막(230)을 노출시킬 수 있다. 제3비아(221)의 크기는 제2비아(219)의 크기보다 작거나 같을 수 있다. 그리고, 제2 및 제3비아(219, 221)를 전도성 재료(241)로 채울 수 있다. 전도성 재료(241)는 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등을 포함할 수 있다.
또한, 제2 및 제3비아(219, 221)에 채워진 전도성 재료(241) 하면에 제1전극 패드(240)를 형성할 수 있다. 제1전극 패드(240)는 제1기판(215)의 하면의 일부 영역까지 연장되어 마련될 수 있다. 제1전극 패드(240)는 제2 및 제3비아(219, 221)에 채워진 전도성 재료(241)를 통해서 박막(230)과 전기적으로 연결될 수 있다. 또한, 제2전극 패드(245)를 제1기판(215)의 일부가 노출되도록 패터닝(214)된 제2절연층(217) 상에 형성할 수 있다. 제2전극 패드(245)는 제2절연층(217)의 일 영역까지 연장되어 형성될 수 있으며, 제1전극 패드(240)와는 이격되게 형성될 수 있다. 제1 및 제2전극 패드(240, 245)는 공융 접합용 금속으로 이루어질 수 있으며, 예를 들어, Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다. 한편, 실 라인(미도시)이 제1기판(215)의 하면의 가장자리 부분에 마련될 수 있다.
도 4h를 참조하면, 도 4g의 제1웨이퍼(210)와 도 3f 내지 도 3h에 도시된 공정들을 통해서 형성된 제2웨이퍼(250)를 접합(bonding)할 수 있다. 상기 제2웨이퍼(250)는 제2기판(255)과 제2기판(255)에 형성된 복수 개의 웨이퍼 관통 비아를 포함할 수 있다. 예를 들어, 제2기판(255)은 실리콘 기판으로서, 상기 웨이퍼 관통 비아는 실리콘 관통 비아(TSV)일 수 있다. 상기 복수 개의 웨이퍼 관통 비아는 제1 및 제2웨이퍼 관통 비아(260, 265)를 포함할 수 있다. 제1웨이퍼 관통 비아(260)는 도 4g의 제1전극 패드(240)에 대응되는 영역에 형성될 수 있으며, 제2웨이퍼 관통 비아(265)는 제2전극 패드(245)에 대응되는 영역에 형성될 수 있다. 제1 및 제2웨이퍼 관통 비아(260, 265)는 각각 제1 및 제2전도성 재료(270, 275)로 채워질 수 있다.
그리고, 제3 및 제4전극 패드(281, 283)를 제2기판(255)의 상면에 형성할 수 있다. 제3전극 패드(281)는 제1웨이퍼 관통 비아(260)에 채워진 제1전도성 재료(270)와 연결될 수 있다. 제4전극 패드(283)는 제3전극 패드(281)와 이격되어 마련될 수 있으며, 제2웨이퍼 관통 비아(265)에 채워진 제2전도성 재료(275)와 연결될 수 있다. 또한, 제5 및 제6전극 패드(285, 287)를 제2기판(255)의 하면 상에 더 형성할 수 있다. 제5 및 제6전극 패드(285, 287)는 각각 제1 및 제2웨이퍼 관통 비아(260, 265)에 채워진 제1 및 제2전도성 재료(270, 275)와 연결될 수 있다. 또한, 제5 및 제6전극 패드(285, 287)는 각각 제3 및 제4 전극 패드(281, 283)와 나란하지 않게 재배치될 수 있다. 따라서, 제5 및 제6전극 패드(285, 287)는 제2기판(255) 하부에 마련되는 회로 기판(PCB) 또는 ASIC(미도시)와 전기적으로 더 용이하게 연결될 수 있다.
그리고, SOI 웨이퍼(239) 중에서 소자 웨이퍼인 박막(230)만 남겨두고, 절연층(233)과 핸들 웨이퍼(237)를 제거할 수 있다. 이 이후의 공정에서는 제2웨이퍼(250)가 핸들 웨이퍼로 사용될 수 있다. 즉, 수백 ㎛ 두께의 제2웨이퍼(250)가 제1웨이퍼(210)에 형성된 전기음향 변환기 셀들을 운반하거나, 이들을 가공하는데 지지 기판이 될 수 있다. 한편, 박막(230)은 고농도로 도핑된 실리콘 즉, 저저항을 갖는 실리콘을 포함하여, 상부 전극으로 사용될 수 있다.
제1 및 제2웨이퍼(210, 250)는 공융 접합에 의해서 서로 전기적으로 연결될 수 있다. 예를 들어, 제1전극 패드(240)는 제3전극 패드(281)와 공융 접합될 수 있으며, 제2전극 패드(245)는 제4전극 패드(283)와 공융 접합될 수 있다.
이러한 본 발명인 전기음향 변환기 및 그 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
100, 200: 전기음향 변환기 110, 210: 제1웨이퍼
150, 250: 제2웨이퍼 115, 215: 제1기판
120, 220: 지지부 130, 230: 박막
135: 전극층 140, 240: 제1전극 패드
145, 245: 제2전극 패드 181, 281: 제3전극 패드
183, 283: 제4전극 패드 155, 255: 제2기판
119, 131, 219, 221: 비아 160, 165, 260, 265: 웨이퍼 관통 비아

Claims (25)

  1. 제1 기판, 제1 기판과 이격 배치된 전극층, 상기 제1 기판 및 상기 전극층 사이에 배치되는 지지부 및 상기 제1 기판, 상기 전극층과 상기 지지부에 의해 밀폐된 복수 개의 캐비티를 포함하는 제1웨이퍼; 및
    상기 제1웨이퍼의 하부에 마련되고, 복수 개의 웨이퍼 관통 비아(through wafer via)가 형성된 제2기판을 포함하는 제2웨이퍼;를 포함하고,
    복수 개의 웨이퍼 관통 비아는 제1 및 제2 웨이퍼 관통 비아를 포함하며,
    상기 전극층은 상기 제1 웨이퍼 관통 비아를 통해 제3 기판에 전기적으로 연결되고, 제1 기판은 상기 제2 웨이퍼 관통 비아를 통해 상기 제3 기판에 전기적으로 연결되는 전기음향 변환기.
  2. 제 1 항에 있어서,
    상기 제1 및 제2웨이퍼는 공융 접합(eutectic bonding)에 의해서 서로 접합되는 전기음향 변환기.
  3. 제 1 항에 있어서,
    상기 제1웨이퍼는
    상기 복수 개의 캐비티 내의 상기 제1 기판상에 형성된 복수 개의 제1 절연층;을 더 포함하는 전기음향 변환기.
  4. 제 1항에 있어서,
    상기 제1 웨이퍼는 상기 지지부상에 배치된 박막을 더 포함하는 전기음향 변환기.
  5. 제 1항에 있어서,
    상기 제1 기판 및 상기 지지부를 관통하도록 형성된 제1비아를 더 포함하는 전기음향 변환기.
  6. 제 5 항에 있어서,
    상기 제1비아는 상기 지지부의 하부에 위치한 상기 제1기판을 관통하도록 형성된 제2비아; 및
    상기 지지부를 관통하고, 상기 제2비아와 연결되도록 형성된 제3비아;를 포함하는 전기음향 변환기.
  7. 제 5 항에 있어서,
    상기 제1비아와 상기 제1기판의 하면에 마련된 제1전극 패드; 및
    상기 제1기판의 상기 하면에 상기 제1전극 패드와 이격되게 마련된 제2전극 패드;를 더 포함하는 전기음향 변환기.
  8. 제 7 항에 있어서,
    상기 제1비아의 내벽과 상기 제1기판의 상기 하면에 마련되어, 상기 제1기판과 상기 제1전극 패드를 절연시키는 제2절연층을 더 포함하는 전기음향 변환기.
  9. 제 4 항에 있어서,
    상기 전극층은 상기 박막에 형성된 제4비아를 통해서 전기적으로 연결되는 전기음향 변환기.
  10. 제 7 항에 있어서,
    상기 제1 웨이퍼 관통 비아는 상기 제1전극 패드와 전기적으로 연결되는 제1전도성 재료로 채워지고,
    상기 제2 웨이퍼 관통 비아는 상기 제2전극 패드와 전기적으로 연결되는 제2전도성 재료로 채워진 전기음향 변환기.
  11. 제 10 항에 있어서,
    상기 제1 및 제2웨이퍼 관통 비아의 상하면에 각각 마련된 복수 개의 전극 패드를 더 포함하는 전기음향 변환기.
  12. 제 11 항에 있어서,
    상기 제2기판의 상면에 마련되고, 상기 제1웨이퍼 관통 비아에 채워진 제1전도성 재료와 전기적으로 연결된 제3전극 패드; 및
    상기 제2기판의 상기 상면에 마련되고, 상기 제2웨이퍼 관통 비아에 채워진 제2전도성 재료와 전기적으로 연결된 제4전극 패드;를 더 포함하는 전기음향 변환기.
  13. 제 12 항에 있어서,
    상기 제1전극 패드는 상기 제3전극 패드와 공융 접합되고, 상기 제2전극 패드는 상기 제4전극 패드와 공융 접합되는 전기음향 변환기.
  14. 제1웨이퍼의 제1기판에 상기 제1 기판과 이격 배치된 전극층, 상기 제1 기판 및 상기 전극층 사이에 배치되는 지지부 및 상기 제1 기판, 상기 전극층과 상기 지지부에 의해 밀폐된 복수 개의 캐비티를 포함하는 복수 개의 전기음향 변환기 셀을 형성하는 단계;
    제2웨이퍼의 제2기판에 복수 개의 웨이퍼 관통 비아(through wafer via)를 형성하는 단계; 및
    상기 제1 및 제2웨이퍼를 접합(bonding)하는 단계;를 포함하고,
    복수 개의 웨이퍼 관통 비아는 제1 및 제2 웨이퍼 관통 비아를 포함하며,
    상기 전극층은 상기 제1 웨이퍼 관통 비아를 통해 제3 기판에 전기적으로 연결되고, 제1 기판은 상기 제2 웨이퍼 관통 비아를 통해 상기 제3 기판에 전기적으로 연결되는 전기음향 변환기의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제1 및 제2웨이퍼는 공융 접합(eutectic bonding)에 의해서 서로 접합되는 전기음향 변환기의 제조 방법.
  16. 제 14 항에 있어서,
    상기 복수 개의 전기음향 변환기 셀을 형성하는 단계는
    상기 지지부 상에 박막을 형성하는 단계;를 더 포함하는 전기음향 변환기의 제조 방법.
  17. 제 16 항에 있어서,
    상기 지지부는 상기 제1기판을 부분적으로 산화시켜서 형성되는 전기음향 변환기의 제조 방법.
  18. 제 16 항에 있어서,
    상기 지지부 상에 박막을 형성하는 단계는
    소자 웨이퍼, 절연층, 핸들 웨이퍼를 포함하는 SOI 웨이퍼를 상기 지지부 상에 부착하는 단계; 및
    상기 지지부 상에 상기 소자 웨이퍼를 남겨두고, 상기 절연층과 상기 핸들 웨이퍼를 제거하는 단계;를 포함하는 전기음향 변환기의 제조 방법.
  19. 제 16 항에 있어서,
    상기 제1기판 및 상기 지지부를 관통하도록 제1비아를 형성하는 단계;
    상기 제1비아와 상기 제1기판의 하면에 제1전극 패드를 형성하는 단계; 및
    상기 제1기판의 상기 하면에 상기 제1전극 패드와 이격되도록 제2전극 패드를 형성하는 단계;를 더 포함하는 전기음향 변환기의 제조 방법.
  20. 제 19 항에 있어서,
    상기 제1비아를 형성하는 단계는
    상기 지지부의 하부에 마련된 상기 제1기판을 관통하도록 제2비아를 형성하는 단계; 및
    상기 지지부를 관통하고, 상기 제2비아와 연결되는 제3비아를 형성하는 단계;를 포함하는 전기음향 변환기의 제조 방법.
  21. 제 19 항에 있어서,
    상기 박막에 상기 제1전극 패드가 노출되도록 제4비아를 형성하는 단계; 및
    상기 제4비아를 통해서 상기 전극층과 상기 제1전극 패드를 전기적으로 연결하는 단계;를 더 포함하는 전기음향 변환기의 제조 방법.
  22. 제 19 항에 있어서,
    상기 제1기판과 상기 제1전극 패드를 절연시키는 제2절연층을 상기 제1비아의 내벽과 상기 제1기판의 하면에 형성하는 단계를 더 포함하는 전기음향 변환기의 제조 방법.
  23. 제 19 항에 있어서,
    상기 제2기판에 서로 이격된 상기 제1 및 제2웨이퍼 관통 비아를 형성하는 단계;
    상기 제1 및 제2웨이퍼 관통 비아를 각각 제1 및 제2전도성 재료로 채우는 단계; 및
    상기 제1웨이퍼 관통 비아에 채워진 제1전도성 재료와 연결되는 제3전극 패드와 상기 제2웨이퍼 관통 비아에 채워진 제2전도성 재료와 연결되는 제4전극 패드를 형성하는 단계;를 더 포함하는 전기음향 변환기의 제조 방법.
  24. 제 23 항에 있어서,
    상기 제1전극 패드를 상기 제3전극 패드와 공융 접합하고, 상기 제2전극 패드를 상기 제4전극 패드와 공융 접합하는 전기음향 변환기의 제조 방법.
  25. 제 23 항에 있어서,
    상기 제2기판의 상하면과 상기 제1 및 제2웨이퍼 관통 비아의 내벽에 제3절연층을 형성하는 단계를 더 포함하는 전기음향 변환기의 제조 방법.
KR1020110084058A 2011-08-23 2011-08-23 전기음향 변환기 및 그 제조 방법 KR101761818B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110084058A KR101761818B1 (ko) 2011-08-23 2011-08-23 전기음향 변환기 및 그 제조 방법
US13/401,324 US9120126B2 (en) 2011-08-23 2012-02-21 Electro-acoustic transducer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110084058A KR101761818B1 (ko) 2011-08-23 2011-08-23 전기음향 변환기 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130021657A KR20130021657A (ko) 2013-03-06
KR101761818B1 true KR101761818B1 (ko) 2017-08-04

Family

ID=47743592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110084058A KR101761818B1 (ko) 2011-08-23 2011-08-23 전기음향 변환기 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9120126B2 (ko)
KR (1) KR101761818B1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101851568B1 (ko) 2012-08-29 2018-04-24 삼성전자주식회사 초음파 변환기 및 그 제조방법
KR102149332B1 (ko) * 2013-08-26 2020-08-31 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
KR20150065067A (ko) * 2013-12-04 2015-06-12 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 제조방법
KR102106074B1 (ko) 2013-12-05 2020-05-28 삼성전자주식회사 전기 음향 변환기 및 그 제조방법
KR102155695B1 (ko) * 2014-02-12 2020-09-21 삼성전자주식회사 전기 음향 변환기
JP6399803B2 (ja) * 2014-05-14 2018-10-03 キヤノン株式会社 力覚センサおよび把持装置
WO2016011172A1 (en) * 2014-07-16 2016-01-21 Chirp Microsystems Piezoelectric micromachined ultrasonic transducers using two bonded substrates
KR102184454B1 (ko) 2014-08-25 2020-11-30 삼성전자주식회사 초음파 변환기 모듈, 초음파 변환기 및 초음파 변환기의 제조 방법
JP2017112187A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線を有する基板に素子を設けたデバイス及びその製造方法
US10315222B2 (en) 2016-05-04 2019-06-11 Invensense, Inc. Two-dimensional array of CMOS control elements
US10656255B2 (en) * 2016-05-04 2020-05-19 Invensense, Inc. Piezoelectric micromachined ultrasonic transducer (PMUT)
US10325915B2 (en) 2016-05-04 2019-06-18 Invensense, Inc. Two-dimensional array of CMOS control elements
US10670716B2 (en) 2016-05-04 2020-06-02 Invensense, Inc. Operating a two-dimensional array of ultrasonic transducers
US10445547B2 (en) 2016-05-04 2019-10-15 Invensense, Inc. Device mountable packaging of ultrasonic transducers
US10408797B2 (en) 2016-05-10 2019-09-10 Invensense, Inc. Sensing device with a temperature sensor
US11673165B2 (en) 2016-05-10 2023-06-13 Invensense, Inc. Ultrasonic transducer operable in a surface acoustic wave (SAW) mode
US10452887B2 (en) 2016-05-10 2019-10-22 Invensense, Inc. Operating a fingerprint sensor comprised of ultrasonic transducers
US10539539B2 (en) 2016-05-10 2020-01-21 Invensense, Inc. Operation of an ultrasonic sensor
US10706835B2 (en) 2016-05-10 2020-07-07 Invensense, Inc. Transmit beamforming of a two-dimensional array of ultrasonic transducers
US10562070B2 (en) 2016-05-10 2020-02-18 Invensense, Inc. Receive operation of an ultrasonic sensor
US10632500B2 (en) 2016-05-10 2020-04-28 Invensense, Inc. Ultrasonic transducer with a non-uniform membrane
US10600403B2 (en) 2016-05-10 2020-03-24 Invensense, Inc. Transmit operation of an ultrasonic sensor
US10441975B2 (en) 2016-05-10 2019-10-15 Invensense, Inc. Supplemental sensor modes and systems for ultrasonic transducers
US20180180724A1 (en) * 2016-12-26 2018-06-28 Nxp Usa, Inc. Ultrasonic transducer integrated with supporting electronics
US10891461B2 (en) 2017-05-22 2021-01-12 Invensense, Inc. Live fingerprint detection utilizing an integrated ultrasound and infrared sensor
US10474862B2 (en) 2017-06-01 2019-11-12 Invensense, Inc. Image generation in an electronic device using ultrasonic transducers
US10643052B2 (en) 2017-06-28 2020-05-05 Invensense, Inc. Image generation in an electronic device using ultrasonic transducers
US10984209B2 (en) 2017-12-01 2021-04-20 Invensense, Inc. Darkfield modeling
WO2019109010A1 (en) 2017-12-01 2019-06-06 Invensense, Inc. Darkfield tracking
US10997388B2 (en) 2017-12-01 2021-05-04 Invensense, Inc. Darkfield contamination detection
US11151355B2 (en) 2018-01-24 2021-10-19 Invensense, Inc. Generation of an estimated fingerprint
US10755067B2 (en) 2018-03-22 2020-08-25 Invensense, Inc. Operating a fingerprint sensor comprised of ultrasonic transducers
US11329098B2 (en) 2018-11-08 2022-05-10 Vanguard International Semiconductor Singapore Pte. Ltd. Piezoelectric micromachined ultrasonic transducers and methods for fabricating thereof
US10936843B2 (en) 2018-12-28 2021-03-02 Invensense, Inc. Segmented image acquisition
WO2020263875A1 (en) 2019-06-24 2020-12-30 Invensense, Inc. Fake finger detection using ridge features
US11216681B2 (en) 2019-06-25 2022-01-04 Invensense, Inc. Fake finger detection based on transient features
US11176345B2 (en) 2019-07-17 2021-11-16 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
US11216632B2 (en) 2019-07-17 2022-01-04 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
US11232549B2 (en) 2019-08-23 2022-01-25 Invensense, Inc. Adapting a quality threshold for a fingerprint image
CN111312667B (zh) * 2019-09-20 2023-04-18 天津大学 带导电通孔偏移结构的半导体器件、供电结构和电子设备
US11392789B2 (en) 2019-10-21 2022-07-19 Invensense, Inc. Fingerprint authentication using a synthetic enrollment image
US11460957B2 (en) 2020-03-09 2022-10-04 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
US11243300B2 (en) 2020-03-10 2022-02-08 Invensense, Inc. Operating a fingerprint sensor comprised of ultrasonic transducers and a presence sensor
US11328165B2 (en) 2020-04-24 2022-05-10 Invensense, Inc. Pressure-based activation of fingerprint spoof detection
US11995909B2 (en) 2020-07-17 2024-05-28 Tdk Corporation Multipath reflection correction
CN113441379B (zh) * 2021-08-27 2021-11-23 南京声息芯影科技有限公司 适合高密度集成的PMUT-on-CMOS单元、阵列芯片及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200222A1 (en) * 2006-02-27 2007-08-30 Texas Instruments Incorporated Semiconductor device and method of fabrication
KR100855624B1 (ko) * 2007-06-01 2008-09-03 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2011155345A (ja) * 2010-01-26 2011-08-11 Canon Inc 静電容量型電気機械変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
WO2005046443A2 (en) * 2003-11-07 2005-05-26 Georgia Tech Research Corporation Combination catheter devices, methods, and systems
US7956510B2 (en) * 2006-04-04 2011-06-07 Kolo Technologies, Inc. Modulation in micromachined ultrasonic transducers
KR100781467B1 (ko) 2006-07-13 2007-12-03 학교법인 포항공과대학교 공기중 파라메트릭 트랜스미팅 어레이를 이용한 초지향성초음파 거리측정을 위한 멤스 기반의 다공진 초음파트랜스듀서
US7843022B2 (en) * 2007-10-18 2010-11-30 The Board Of Trustees Of The Leland Stanford Junior University High-temperature electrostatic transducers and fabrication method
JP5188188B2 (ja) 2008-01-15 2013-04-24 キヤノン株式会社 容量型超音波トランスデューサの製造方法
US7943411B2 (en) * 2008-09-10 2011-05-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
JP2010114165A (ja) 2008-11-04 2010-05-20 Nikon Corp 半導体装置、積層半導体装置および積層半導体装置の製造方法
JP4843012B2 (ja) * 2008-11-17 2011-12-21 日本電波工業株式会社 圧電デバイスとその製造方法
JP5389464B2 (ja) 2009-02-10 2014-01-15 フリースケール セミコンダクター インコーポレイテッド 半導体装置の製造方法
JP5414546B2 (ja) * 2010-01-12 2014-02-12 キヤノン株式会社 容量検出型の電気機械変換素子
JP5554092B2 (ja) * 2010-03-05 2014-07-23 セイコーインスツル株式会社 電子デバイスパッケージの製造方法
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200222A1 (en) * 2006-02-27 2007-08-30 Texas Instruments Incorporated Semiconductor device and method of fabrication
KR100855624B1 (ko) * 2007-06-01 2008-09-03 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2011155345A (ja) * 2010-01-26 2011-08-11 Canon Inc 静電容量型電気機械変換装置

Also Published As

Publication number Publication date
KR20130021657A (ko) 2013-03-06
US20130051179A1 (en) 2013-02-28
US9120126B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
KR101761818B1 (ko) 전기음향 변환기 및 그 제조 방법
TWI721183B (zh) 用於微製造超音波傳感器的電接點配置
US10093534B2 (en) Capacitive micromachined ultrasonic transducer and method of fabricating the same
KR101894393B1 (ko) 초음파 변환기 구조물, 초음파 변환기 및 초음파 변환기의 제조 방법
US9224648B2 (en) Through-wafer interconnection
KR102106074B1 (ko) 전기 음향 변환기 및 그 제조방법
US8687466B2 (en) Cell, element of ultrasonic transducer, ultrasonic transducer including the same, and method of manufacturing cell of ultrasonic transducer
US20090148967A1 (en) Methods of making and using integrated and testable sensor array
KR101909131B1 (ko) 초음파 변환기 및 그 제조방법
EP2881182A2 (en) Capacitive micromachined ultrasonic transducer and method of fabricating the same
WO2014134296A1 (en) Capacitive micromachined ultrasonic transducer (cmut) with through-substrate via (tsv) substrate plug
JP2015509304A (ja) 超音波トランスデューサデバイス及びこれを製造する方法
KR101761819B1 (ko) 초음파 변환기 및 그 제조 방법
US9096418B2 (en) Ultrasonic transducer and method of manufacturing the same
KR102184453B1 (ko) 초음파 변환기 및 초음파 변환기의 제조 방법
KR102184454B1 (ko) 초음파 변환기 모듈, 초음파 변환기 및 초음파 변환기의 제조 방법
WO2013089648A1 (en) Capacitive micromachined ultrasonic transducer arrangement and method of fabricating the same
Midtbø et al. High-frequency CMUT arrays with phase-steering for in vivo ultrasound imaging
CN114242890A (zh) 超声换能器单元、超声换能器阵列及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant