JP2015153978A - 貫通配線の作製方法 - Google Patents
貫通配線の作製方法 Download PDFInfo
- Publication number
- JP2015153978A JP2015153978A JP2014028270A JP2014028270A JP2015153978A JP 2015153978 A JP2015153978 A JP 2015153978A JP 2014028270 A JP2014028270 A JP 2014028270A JP 2014028270 A JP2014028270 A JP 2014028270A JP 2015153978 A JP2015153978 A JP 2015153978A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- hole
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0292—Electrostatic transducers, e.g. electret-type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Plasma & Fusion (AREA)
- Transducers For Ultrasonic Waves (AREA)
Abstract
Description
(第1の実施形態)
図1を用いて、本発明の貫通配線の作製方法の第1の実施形態を説明する。図1は、本実施形態を説明するための断図面である。見易くするため、図1では、2つの貫通孔及び貫通配線のみが示されている。
図2を用いて、本発明の貫通配線の作製方法の第2の実施形態を説明する。図2は、本実施例を説明するための断図面である。重複を避けるため、第1の実施形態と類似するところは、詳細な説明を省略する。まず、図1(A)と同様な基板1を用意する。以下では、基板1がシリコン基板である場合を例にして、作製方法を説明する。
(実施例1)
図1を用いて、本発明の貫通配線の作製方法の一つの具体例である実施例1を説明する。まず、図1(A)のように、シリコン基板1を用意する。基板1は、直径が4”Φ、厚さが200μm、抵抗率が1Ω・cm〜100Ω・cmである。基板1の互いに対向する第1の面1a及び第2の面1bは、一般的に市販されているシリコン基板と同レベルの鏡面度を有する。
図2を用いて、本発明の貫通配線の作製方法のもう1つの具体例である実施例2を説明する。実施例1と類似するところは、詳細説明を省略する。まず、実施例1と同様、図1(A)に示したシリコン基板1を用意する。
Claims (18)
- 電解めっきを用いて基板に貫通配線を形成する方法であって、
前記基板の互いに対向する第1の面及び第2の面に第1絶縁膜を形成する工程と、
前記第2の面の第1絶縁膜の少なくとも一部が残るように、前記第1の面側の第1絶縁膜と前記基板とを貫通する貫通孔を形成する工程と、
前記貫通孔の内壁に、前記第1絶縁膜とは異なる材質からなる第2絶縁膜を形成する工程と、
前記第2の面の第1絶縁膜上に導電性膜を形成する工程と、
前記貫通孔の底部において前記導電性膜が露出するように、前記第1の面の側から前記第2の面の第1絶縁膜を加工して前記第1絶縁膜に開口を形成する工程と、
前記貫通孔の底部において露出している前記導電性膜をシード層として、電解めっきによって前記貫通孔の内部を導電材料で埋め込む工程と、
を含むことを特徴とする貫通配線の形成方法。 - 前記第2絶縁膜を形成する工程は、前記導電性膜を形成する工程より先に実行することを特徴とする請求項1に記載の貫通配線の形成方法。
- 前記基板と前記第1絶縁膜の間に、前記第1絶縁膜とは異なる材質からなる別の第1絶縁膜を更に形成する工程を含むことを特徴とする請求項1または2に記載の貫通配線の形成方法。
- 前記第1絶縁膜は、2種類以上の材料からなる複数層膜であることを特徴とする請求項3に記載の貫通配線の形成方法。
- 前記第2絶縁膜は、2種類以上の材料からなる複数層膜であることを特徴とする請求項1乃至4の何れか1項に記載の貫通配線の形成方法。
- 前記基板は半導体基板であることを特徴とする請求項1乃至5の何れか1項に記載の貫通配線の形成方法。
- 前記基板はシリコンで、前記第1絶縁膜はシリコンの窒化物の膜を含み、前記第2絶縁膜がシリコンの酸化物の膜を含むことを特徴とする請求項6に記載の貫通配線の形成方法。
- 前記第1絶縁膜は、シリコンの窒化物またはシリコンの酸化物の単層膜、またはシリコンの窒化物とシリコンの酸化物の複数層膜から構成されることを特徴とする請求項1乃至7の何れか1項に記載の貫通配線の形成方法。
- 前記基板の第1の面側及び第2の面側において、複数層膜から構成される前記第1絶縁膜のシリコンの酸化物とシリコンの窒化物は、それぞれ、厚さが同じで、同時に形成されることを特徴とする請求項8に記載の貫通配線の形成方法。
- 前記貫通孔の底部における前記第2の面の第1絶縁膜の開口の径が、前記第2絶縁膜の内径より小さいことを特徴とする請求項1乃至9の何れか1項に記載の貫通配線の形成方法。
- 前記第2の面の第1絶縁膜を加工して開口を形成する工程において、前記第1の面上に形成するエッチングマスクの前記貫通孔の上の開口の径が、前記第1の面の第1絶縁膜の開口の径及び前記第2絶縁膜の内径より小さいことを特徴とする請求項10に記載の貫通配線の形成方法。
- 前記貫通孔の形成において、フォトレジストパターンをエッチングマスクとして、前記第1絶縁膜と前記基板を順番に加工し、前記基板を貫通する貫通孔の加工は、反応性イオンエッチング法を用いることを特徴とする請求項1乃至11の何れか1項に記載の貫通配線の形成方法。
- 前記導電性膜は金属の層を含むことを特徴とする請求項1乃至12の何れか1項に記載の貫通配線の形成方法。
- 前記導電性膜は、前記第1絶縁膜との密着層と金属の層とを含むことを特徴とする請求項13に記載の貫通配線の形成方法。
- 前記導電性膜は、CrとCuが順番に前記第1絶縁膜に形成された2層膜であることを特徴とする請求項14に記載の貫通配線の形成方法。
- 前記導電材料の両端面が出るように、前記基板の第1の面側及び第2の面側からそれぞれ加工を行うことを特徴とする請求項1乃至15の何れか1項に記載の貫通配線の形成方法。
- 前記第1絶縁膜の上に、前記貫通配線と電気接続した電極を有するデバイスを作製する工程を含むことを特徴とする請求項1乃至16の何れか1項に記載の貫通配線の形成方法。
- 前記デバイスは、被検体からの音響波を受信する静電容量型トランスデューサであることを特徴とする請求項17に記載の貫通配線の形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014028270A JP2015153978A (ja) | 2014-02-18 | 2014-02-18 | 貫通配線の作製方法 |
US14/616,891 US9530692B2 (en) | 2014-02-18 | 2015-02-09 | Method of forming through wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014028270A JP2015153978A (ja) | 2014-02-18 | 2014-02-18 | 貫通配線の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015153978A true JP2015153978A (ja) | 2015-08-24 |
Family
ID=53798736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014028270A Pending JP2015153978A (ja) | 2014-02-18 | 2014-02-18 | 貫通配線の作製方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9530692B2 (ja) |
JP (1) | JP2015153978A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220060675A (ko) * | 2020-11-05 | 2022-05-12 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112187A (ja) * | 2015-12-15 | 2017-06-22 | キヤノン株式会社 | 貫通配線を有する基板に素子を設けたデバイス及びその製造方法 |
FR3099848B1 (fr) * | 2019-08-09 | 2021-09-24 | Commissariat Energie Atomique | Procédé de fabrication de vias traversant un substrat |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237468A (ja) * | 2001-02-09 | 2002-08-23 | Fujikura Ltd | 基板の貫通電極形成方法および貫通電極を有する基板 |
JP2003133507A (ja) * | 2001-10-26 | 2003-05-09 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
WO2004090992A1 (ja) * | 2003-04-09 | 2004-10-21 | Nec Corporation | 高移動度シリコンチャネルを有する縦型misfet半導体装置 |
JP2007311584A (ja) * | 2006-05-19 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008300718A (ja) * | 2007-06-01 | 2008-12-11 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2009296569A (ja) * | 2008-05-02 | 2009-12-17 | Canon Inc | 容量型機械電気変換素子の製造方法、及び容量型機械電気変換素子 |
JP2010103406A (ja) * | 2008-10-27 | 2010-05-06 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
JP2010118645A (ja) * | 2008-10-16 | 2010-05-27 | Dainippon Printing Co Ltd | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
JP2010245263A (ja) * | 2009-04-06 | 2010-10-28 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012231096A (ja) * | 2011-04-27 | 2012-11-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2013502738A (ja) * | 2009-08-24 | 2013-01-24 | セミエルイーディーズ オプトエレクトロニクス カンパニー リミテッド | 半導体基板上のスルーインターコネクトを製造する方法 |
US20130127065A1 (en) * | 2010-05-03 | 2013-05-23 | Levent F. Degertekin | Cmut devices and fabrication methods |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5773624B2 (ja) * | 2010-01-08 | 2015-09-02 | キヤノン株式会社 | 微細構造体の製造方法 |
JP5729932B2 (ja) | 2010-07-22 | 2015-06-03 | キヤノン株式会社 | 基板貫通孔内への金属充填方法 |
US8742535B2 (en) * | 2010-12-16 | 2014-06-03 | Lsi Corporation | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs |
US8431431B2 (en) * | 2011-07-12 | 2013-04-30 | Invensas Corporation | Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers |
DE202013012818U1 (de) * | 2012-10-30 | 2020-01-23 | Seoul Semiconductor Co., Ltd. | Linse und lichtemittierendes Modul zur Flächenbeleuchtung |
-
2014
- 2014-02-18 JP JP2014028270A patent/JP2015153978A/ja active Pending
-
2015
- 2015-02-09 US US14/616,891 patent/US9530692B2/en active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237468A (ja) * | 2001-02-09 | 2002-08-23 | Fujikura Ltd | 基板の貫通電極形成方法および貫通電極を有する基板 |
JP2003133507A (ja) * | 2001-10-26 | 2003-05-09 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
WO2004090992A1 (ja) * | 2003-04-09 | 2004-10-21 | Nec Corporation | 高移動度シリコンチャネルを有する縦型misfet半導体装置 |
JP2007311584A (ja) * | 2006-05-19 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008300718A (ja) * | 2007-06-01 | 2008-12-11 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2009296569A (ja) * | 2008-05-02 | 2009-12-17 | Canon Inc | 容量型機械電気変換素子の製造方法、及び容量型機械電気変換素子 |
JP2010118645A (ja) * | 2008-10-16 | 2010-05-27 | Dainippon Printing Co Ltd | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
JP2010103406A (ja) * | 2008-10-27 | 2010-05-06 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
JP2010245263A (ja) * | 2009-04-06 | 2010-10-28 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2013502738A (ja) * | 2009-08-24 | 2013-01-24 | セミエルイーディーズ オプトエレクトロニクス カンパニー リミテッド | 半導体基板上のスルーインターコネクトを製造する方法 |
US20130127065A1 (en) * | 2010-05-03 | 2013-05-23 | Levent F. Degertekin | Cmut devices and fabrication methods |
JP2012231096A (ja) * | 2011-04-27 | 2012-11-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220060675A (ko) * | 2020-11-05 | 2022-05-12 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
WO2022098107A1 (ko) * | 2020-11-05 | 2022-05-12 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
KR102442256B1 (ko) * | 2020-11-05 | 2022-09-08 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US9530692B2 (en) | 2016-12-27 |
US20150235899A1 (en) | 2015-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6568994B2 (ja) | 半導体装置及びその製造方法 | |
JP5497756B2 (ja) | 半導体素子の製造方法および半導体素子 | |
JP5289830B2 (ja) | 半導体装置 | |
JP2001203316A5 (ja) | ||
TW201110306A (en) | 3D multi-wafer stacked semiconductor structure and method for manufacturing the same | |
JP5096278B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW201230221A (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
JP2007005403A (ja) | 半導体基板への貫通配線の形成方法 | |
JP2016039512A (ja) | 電極が貫通配線と繋がったデバイス、及びその製造方法 | |
TW201607090A (zh) | 壓電式層裝置的製造方法以及相關的壓電式層裝置 | |
JP5754209B2 (ja) | 半導体装置の製造方法 | |
JP2015153978A (ja) | 貫通配線の作製方法 | |
JP2017055049A (ja) | 半導体装置および半導体装置の製造方法 | |
US20090061620A1 (en) | Method of manufacturing a semiconductor device | |
JP2015002299A (ja) | 漏斗状の貫通電極およびその製造方法 | |
JP6002008B2 (ja) | 半導体装置の製造方法 | |
CN210015853U (zh) | 半导体互连结构 | |
JP5078823B2 (ja) | 半導体装置 | |
JP2021533002A (ja) | エッチング停止層を有するmems表示装置 | |
JP5453763B2 (ja) | 貫通電極基板の製造方法 | |
JP2016103550A (ja) | 電子デバイス、およびその作製方法 | |
JP5891753B2 (ja) | 半導体装置の製造方法 | |
JP2015115425A (ja) | 貫通電極を備える構造体の製造方法 | |
CN111769072A (zh) | 半导体互连结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180703 |