JP2015115425A - 貫通電極を備える構造体の製造方法 - Google Patents
貫通電極を備える構造体の製造方法 Download PDFInfo
- Publication number
- JP2015115425A JP2015115425A JP2013255675A JP2013255675A JP2015115425A JP 2015115425 A JP2015115425 A JP 2015115425A JP 2013255675 A JP2013255675 A JP 2013255675A JP 2013255675 A JP2013255675 A JP 2013255675A JP 2015115425 A JP2015115425 A JP 2015115425A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode
- forming
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transducers For Ultrasonic Waves (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 本明細書は、シード基板を用いずに貫通電極を備える構造体を製造する方法を提供することを目的とする。【解決手段】 本明細書が開示する貫通電極を備える構造体の製造方法は、第1の面および第2の面を貫通する貫通孔を備える基板の前記第2の面の上に、貫通孔に対応する開口を備える導電層を形成する工程と、導電層をシードとしためっき処理によって、貫通孔の第2の面側の外周から貫通孔の第2の面側の中心に向かって延伸するオーバーハング部を含むめっき層を形成する工程と、めっき層を形成する工程の後に、貫通孔の第2の面側の上に第1の絶縁層を形成する工程と、第1の絶縁層を形成する工程の後に、オーバーハング部を含む前記めっき層をシードとしためっき処理によって、貫通孔の内部に貫通電極を形成する工程と、を有する。【選択図】 図1
Description
本発明は貫通電極を備える構造体の製造方法に関する。
LSIを代表するように集積回路等のシステムは高速化、高機能化が求められている。これらの集積回路等のシステムをさらに高速化、高機能化していくためには3次元的な構造を有するチップ実装技術が必要である。このため従来から、チップ間を短い距離で電気的に接続できる貫通電極を備える基板が用いられている。貫通電極の形成は基板に貫通する貫通孔(スルーホールとも言う)を形成した後、この貫通孔内に金属を埋め込み、この金属を通じて基板の上下に積層される基板相互間を電気的に接続する。この貫通孔内への金属の埋め込み方法として、めっきが一般的である。
特許文献1は、ボトムアップの電解めっきによって貫通電極を形成する方法を開示する。特許文献1では、シード層を備えるシード基板と貫通孔を備える貫通孔基板とを接着で密着させる。続いて、シード層をシードとして貫通孔に対してボトムアップの電解めっきをした後に、シード基板と貫通孔基板とを剥離する。
しかしながら、特許文献1の方法では、例えば、シード基板と貫通孔基板とを接着するときに、接着に用いる材料が貫通孔に入り込むといった問題がある。これにより、めっきにより形成される貫通電極の精度にばらつきが生じる。
また、特許文献1の方法では、例えば、密着されたシード基板と貫通孔基板とを剥離することは困難である。さらに、貫通孔基板が大面積化、薄板化していく場合において、密着されたシード基板と貫通孔基板とを剥離することによって貫通孔基板の割れや破損が生じる可能性がある。
そこで、本明細書は、シード基板を用いずに貫通電極を備える構造体を製造する方法を提供することを目的とする。
本明細書が開示する貫通電極を備える構造体の製造方法は、第1の面および第2の面を貫通する貫通孔を備える基板の前記第2の面の上に、貫通孔に対応する開口を備える導電層を形成する工程と、導電層をシードとしためっき処理によって、貫通孔の第2の面側の外周から貫通孔の第2の面側の中心に向かって延伸するオーバーハング部を含むめっき層を形成する工程と、めっき層を形成する工程の後に、貫通孔の第2の面側の上に第1の絶縁層を形成する工程と、第1の絶縁層を形成する工程の後に、オーバーハング部を含む前記めっき層をシードとしためっき処理によって、貫通孔の内部に貫通電極を形成する工程と、を有する。
本明細書が開示する貫通電極を備える構造体の製造方法によれば、シード基板を用いずに貫通電極を製造することができる。
以下、本実施形態に係る貫通電極を備える構造体の製造方法の概略を、図1を用いて説明する。図1は本実施形態に係る貫通電極の作製方法を説明するための基板の断図面である。簡明のため、図1では2つの貫通孔及び貫通電極のみが示されている。
まず本発明者は、シード基板を用いずに、例えば電子ビーム蒸着、抵抗加熱蒸着などの直進性の高い成膜方法を用いてシード層を形成することを見出した。すなわち、図1Aに示すように第1の面1aおよび第2の面1bを貫通する貫通孔2を有する基板1を用意し、図1Bに示すように紙面下方向から直進性の高い成膜方法で基板1の第2の面1bの上に導電層4を形成する。その結果、貫通孔2に対応する開口4aを備える導電層4が形成される。開口4aの内径と円心は、貫通孔2の第2の面1b側の開口2bの内径と円心とほぼ一致する。
ところが、図1Bに示す状態では、導電層4をシードとしためっき処理により貫通孔2の内部に貫通電極を形成する場合に、貫通孔2と近接する導電層4の端部4bの露出面積が小さいため、貫通孔2の内部に良質な貫通電極が形成されにくい場合がある。
そこで、本発明者は、導電層4をシードとしためっき処理によって、貫通孔2の第2の面1b側の開口2bの外周から貫通孔2の第2の面1b側の開口2bの中心に向かって延伸するオーバーハング部5を含むめっき層5aを形成することを見出した(図1C)。さらに、第2の面1b側から第1の面1a側に向かう方向に集中的にめっきを行うために、貫通孔2の第2の面1b側の上に第1の絶縁層6を形成することを見出した(図1D)。このように形成されたオーバーハング部5を含むめっき層5aをシードとしためっき処理により、第2の面1bから第1の面1aに向かって貫通孔2の内部に貫通電極7を形成する(図1E)。
以上の工程によれば、オーバーハング部5は導電層4の端部4bと比較して貫通孔2に対する露出面積が大きいため、オーバーハング部5を含むめっき層5aをシードとしためっき処理により貫通孔2の内部に良質な貫通電極7を形成することができる。また、第1の絶縁層6を形成することによりオーバーハング部5から第1の面1a側に向かって集中的に貫通電極7を形成することができる。これらの理由から本実施形態に係る貫通電極の作製方法によれば、貫通電極7を形成するためのめっき効率が高くなる。
以下、本実施形態に係る貫通電極を備える構造体の製造方法を、図2を用いて説明する。
簡明のため、図2では、2つの貫通孔及び貫通電極のみが示されている。
まず、図2Aに示すように基板1を用意する。なお、基板1にはCu、Alなどの導体、シリコンなどの半導体、またはガラス、セラミック、プラスティック、樹脂などの絶縁体などの材料を用いることができる。また、基板1の厚さは、例えば、50〜1000μmとすることができる。
以下、本実施形態では、基板1がシリコン基板である場合について説明する。
次に、図2Bに示すように、基板1の第1の面1aおよび第2の面1bを貫通する貫通孔2を形成する。貫通孔2の形成は、第1の面1aおよび第2の面1bのいずれの面側から行われてもよい。
貫通孔2は、例えば、直径を10〜100μm、紙面の横方向の周期を200μm、紙面の奥行き方向の周期を2mmとすることができる。貫通孔2の内壁2cが平滑であることが好ましい。例えば、貫通孔2の内壁2cの表面粗さが最大高さRmaxで50nm以下とすることが好ましい。
貫通孔2の加工において、例えば、フォトレジストパターン(図示なし)をエッチングマスクとして、反応性イオンエッチング(RIE)法を用いることができる。例えば、貫通孔2の形状、数、及び配置は、用途に応じてフォトレジストパターンで規定する。
さらにRIE加工後、貫通孔2の内壁2cが十分に平滑でない場合、内壁2cの平滑化処理を行うことが好ましい。例えば、熱酸化によって内壁2cの表面にシリコンの酸化膜を形成してから、フッ酸、またはバッファードフッ酸(BHF)等の薬品でシリコンの酸化膜を取り除くことによって、内壁2cの平滑化を図ることできる。また、水素雰囲気中の加熱処理も内壁2cの平滑化に効果的である。貫通孔2の加工後、エッチングマスクを適宜な手法で除去する。例えば、エッチングマスクがフォトレジストである場合、酸素プラズマを用いたアッシング法によって、エッチングマスクを除去する。また、エッチングマスクがCrである場合、Crのエッチング液によって、エッチングマスクを除去する。
次に、図2Cに示すように、少なくとも貫通孔2の内壁2cを含む基板1の表面上に第2の絶縁層3を形成する。本実施形態では、基板1の全表面上に第2の絶縁層3を形成する。第2の絶縁層3にはあらゆる絶縁材料を用いることができる。例えば、第2の絶縁層3はシリコンの酸化層、シリコンの窒化層、またはシリコンの酸化層とシリコンの窒化層とを含む積層構造とすることができる。第2の絶縁層3の厚さは、絶縁の需要に応じて設計され、例えば、0.1〜1.5μmとすることができる。 第2の絶縁層3の形成方法として、例えば、シリコンの熱酸化や化学気相堆積(CVD)法などを用いることができる。さらに、貫通電極7の材料が基板1へ熱拡散することを防ぐために、第2の絶縁層3の表面にさらに拡散防止層を形成してもよい。なお、基板1が絶縁材料からなる場合、基板1の表面に第2の絶縁層3を形成しなくてもよい。
次に、図2Dに示すように、基板1の第2の面1b側の上に導電層4を形成する。図2Dに示すように、基板1よりも紙面下方向に導電層4が形成される限り、導電層4は基板1の第2の面1b側の上に形成されているといえる。すなわち、基板1と導電層4との間に第2の絶縁層3を介している場合も、導電層4は基板1の第2の面1b側の上に形成されているといえる。
なお、導電層4は、後の工程でめっき処理のシードとすることのできる材料である必要がある。導電層4は、例えばAu、Cuなどの金属を主成分として構成することができる。導電層4は、第2の絶縁層3との密着性を確保するために密着層としてのTi、Cr層などを含んでもよい。
貫通孔2の開口2bから貫通孔2の内壁2cへの回り込みを低減するために、直進性の高い方法で第2の絶縁層3の上に垂直に成膜されることが好ましい。導電層4の形成方法として、例えば、電子ビーム蒸着、抵抗加熱蒸着などの直進性の高い成膜方法がある。以上のように導電層4を形成することにより、導電層4は貫通孔2に対応する開口4aを備える。すなわち、開口4aの内径および円心は、貫通孔2の開口2bの内径と円心とほぼ一致する。
ところで、第2の絶縁層3より先に基板1の表面に導電層4を形成した場合、貫通孔2の内壁2cの表面に熱処理によって第2の絶縁層3を形成するために基板1を昇温すると、導電層4の材料が導電層4と接する第2の絶縁層3に拡散する可能性がある。その結果、第2の絶縁層3の特性を変化させてしまう可能性がある。さらに、第2の絶縁層3の形成条件によっては、導電層4の材料が第2の絶縁層3を通過して、基板1の内部まで拡散してしまう可能性もある。一方、導電層4の材料の拡散を抑制するために低温プロセスで第2の絶縁層3を形成する場合、第2の絶縁層3の形成方法が限定されてしまう。そのため、本実施形態のように基板1の表面に第2の絶縁層3を形成した後に、第2の絶縁層3を介して基板1の第2の面1bの上に導電層4を形成することが好ましい。
次に、図2Eに示すように、導電層4をシードとしためっき処理によって、貫通孔2の開口2bの外周から貫通孔2の開口2bの中心に向かって延伸するオーバーハング部5を含むめっき層5aを形成する。オーバーハング部5は、図2Eの中において点線で囲んでいる部分を指す。めっき層5aは、後の工程でめっき層5aをシードとしためっきを行うことのできる材料で構成される必要がある。めっき層5aは、例えば、Cu、Au、Niなどの金属を主材料として構成される。
本工程のめっき処理としては、電解めっきと無電解めっきのいずれも適用できる。電解めっきの場合、シード基板に電界をかける必要があるが、比較的に速い速度でめっき成長できる。ただし、電解の分布によってはめっきの不均一成長が生じる場合がある。一方、無電解めっきの場合、比較的に均一なめっき成長を得やすい比較的に遅い速度でめっき成長する。なお、本実施形態のように複数の貫通孔2のそれぞれの開口2bが同様の形状である場合、電解めっきの際に開口2b付近での電界はほぼ同様となるため、電解めっきであってもオーバーハング部5の形状ばらつきが小さい。そのため、この場合、めっき成長の早い電解めっきを用いることが好ましい。
オーバーハング部5は、貫通孔2の開口2bの外周から貫通孔2の開口2bの中心に向かって1μm以上延伸することが好ましい。オーバーハング部5は、図2Eに示すように貫通孔2の開口2bの外周から貫通孔2の中心まで至らなくてもよい。また、オーバーハング部5は、貫通孔2の開口2bの周囲から中心まで延伸し、貫通孔2の開口2bを塞いでもよい。なお、導電層4をシードとしてめっき処理を行うことにより導電層4の第2の面1b側の表面にもめっき層5aが形成される。
次に、図2Fに示すように、貫通孔2の第2の面1b側の上に第1の絶縁層6を形成する。すなわち、貫通孔2の開口2bを塞ぐように第1の絶縁層6を形成する。図2Fに示すように、貫通孔2よりも紙面下方向に第1の絶縁層6が形成される限り、第1の絶縁層6は貫通孔2の第2の面1b側の上に形成されているといえる。また、貫通孔2の開口2bと第1の絶縁層6との間に空隙やその他の部材を介する場合も、第1の絶縁層6は貫通孔2の第2の面1b側の上に形成されているといえる。
なお、第1の絶縁層6は、めっき処理によりそこからめっき物が生じにくい材料である必要がある。また、第1の絶縁層6は、後の工程で剥離しやすいものであることが好ましい。また、第1の絶縁層6は、それと接する層(例えば、めっき層5a)と密着性が高いものであることが好ましい。例えば、第1の絶縁層6には、絶縁性の粘着テープやドライフィルムレジストなどを用いることができる。
なお、めっき層5aの第2の面1b側の表面でのめっき物の生成を抑制するために、図2Fに示すようにめっき層5aの第2の面1b側の上にも第1の絶縁層6を形成することが好ましい。これにより、貫通電極7を形成するためのめっき効率がさらに高くなる。
次に、図2Gに示すように、オーバーハング部5を含むめっき層5aをシードとしためっき処理によって、貫通孔2の内部に貫通電極7を形成する。貫通電極7は、例えば、Cu、Au、Niなどの金属を主材料で構成されることができる。なお、貫通孔2のアスペクト比が高い場合、本工程においてめっき処理としては電解めっきを採用することが好ましい。
なお、電気接続の信頼性を高くするため、図2Gに示すように貫通電極7を貫通孔2の第1の面1a側の開口2aから突出させることが好ましい。すなわち、貫通電極7を貫通孔2の外部にまでめっきによって形成することが好ましい。
第1の絶縁層6が形成されていることによって、オーバーハング部5をシードとして貫通孔2の開口2bから開口2aに向かって選択的にボトムアップめっきを行うことができる。さらに、めっき層5aの上にも第1の絶縁層6が形成されていることにより、めっき層5aの第2の面1b側の表面でめっき物が生じることを抑制することができる。これらの結果、貫通電極7を形成するめっき効率が高くなる。
次に、図2Hのように、貫通電極7の端面7aおよび7bを平坦化するために、基板1の第1の面1a側及び第2の面1b側からそれぞれ加工を行う。
端面7aの加工は、第1の面1a側より行い、例えば、CMP(Chemical Mechanical Polishing)を用いる。このCMPによって、端面7aは第2の絶縁層3の表面とほぼ同じ高さとすることができる。
まず端面7bを加工するために、第1の絶縁層6を除去する。例えば、第1の絶縁層6がダイシングテープのような粘着テープである場合、ピーリング法によって、第1の絶縁層6を機械的に除去する。続いて、例えば、基板1の第2の面1b側よりCMPを行い、めっき層5a及び導電層4を順番に除去してから、端面7bを平坦化する。このとき、オーバーハング部5の一部または全部を除去してもよい。
貫通電極7の第1の面1a側の端面7aと第2の面1b側の端面7bの加工後、必要に応じて、第2の絶縁層3の表面を平滑化する。第2の絶縁層3の表面の平滑化のため、例えば、基板1の第1の面1a側及び第2の面1b側からそれぞれ第2の絶縁層3に対してCMP加工を行う。
以上の工程を用いれば、図2Hに示した貫通電極7を有する基板を作製できる。
以下、より具体的な実施例を説明する。
(実施例1)
図2を用いて、本実施例に係る貫通電極を備える構造体の製造方法を説明する。
図2を用いて、本実施例に係る貫通電極を備える構造体の製造方法を説明する。
まず、図2Aに示すような基板1を用意する。基板1は、直径が100mm、厚さが200μm、抵抗率が約0.01Ω・cmのシリコン基板である。基板1の対向する第1の面1a及び第2の面1bは、市販されているシリコン基板と同レベルの鏡面度を有する。
次に、図2Bに示すように貫通孔2を形成する。貫通孔2の加工は、シリコン基板1の第1の面1a側より行われる。貫通孔2は、直径が50μm、紙面横方向の周期が200μm、紙面奥行き方向の周期が2mmの配列である。貫通孔2の形成において、フォトレジストパターン(図示なし)をエッチングマスクとして、RIE法を用いる。貫通孔2の形成後、エッチングマスクとしたフォトレジストパターンをプラズマアッシング法で除去する。更に、貫通孔2の内壁2cが十分に平滑になるため、熱酸化によって内壁2cの表面に約1μm厚のシリコンの酸化層を形成してから、バッファードフッ酸(BHF)溶液によってシリコンの酸化層を取り除く。この平滑化工程は、必要に応じて、複数回行われる。なお、平滑化後の貫通孔2の内壁2cの表面粗さは、最大高さRmaxで50nm以下である。
次に、図2Cに示すように、基板1の全表面上に第2の絶縁層3を形成する。第2の絶縁層3は、基板1のシリコンの熱酸化により形成され、厚さが約1μmである。シリコンの熱酸化の温度は約1050℃である。
次に、図2Dに示すように、第2の絶縁層3の第2の面1b側の表面上に導電層4を形成する。導電層4は、5nmのTi層と100nmのCu層が順番に形成された2層構造である。導電層4の形成において、直進性の高い電子ビーム蒸着法を用いて、基板1の第2の面1bに対してほぼ垂直に成膜する。
次に、図2Eに示すように、導電層4をシードとして、Cuの電解めっきによって、貫通孔2の開口2bの外周から貫通孔2の開口2bの中心に延伸するオーバーハング部5を含むめっき層5aを形成する。オーバーハング部5は、貫通孔2の開口2bの外周から貫通孔2の中心に向かって5μm延伸するようにする。
次に、図2Fに示すように、貫通孔2およびめっき層5aの第2の面1b側の上に第1の絶縁層6としての絶縁性のダイシングテープを貼り付ける。これにより、めっき層5aの第2の面1b側の表面が第1の絶縁層6で被覆される。
次に、図2Gに示すように、オーバーハング部5をシードとして、Cuの電解めっきによって、貫通孔2の内部に貫通電極7を形成する。電気接続の信頼性を高くするため、Cuからなる貫通電極7を貫通孔2の開口2aから20μm突出させる。第1の絶縁層6の存在によって、電解めっきは貫通孔2の開口2b側から開口2a側に向かうボトムアップ成長に集中する。
次に、図2Hに示すように、貫通電極7の端面7aおよび7bを平坦化させるために、基板1の第1の面1a側及び第2の面1b側からそれぞれ加工を行う。端面7aの加工において、基板1の第1の面1a側からCuのCMPを行うことによって、端面7aが第2の絶縁層3の表面とほぼ同じ高さになる。端面7bを加工するために、まず第1の絶縁層6としてのダイシングテープを剥離する。続いて、基板1の第2の面1b側よりCuのCMPとTiのCMPを行い、Cuからなるめっき層5a及びCuとTiからなる導電層4を順番に除去して、端面7bを平坦化する。貫通電極7の端面7aと7bの加工後、第2の絶縁層3の表面の平滑化のため、基板1の第1の面1a側及び第2の面1b側からそれぞれ第2の絶縁層3のCMPを行い、表面粗さをRmax<5nmにする。
以上の工程を用いれば、図2Hに示すようなCuからなる貫通電極を有する構造体を作製できる。
(実施例2)
図3を用いて、本実施例に係る貫通電極を備える構造体の製造方法を説明する。実施例1と同様の構成または工程については、詳細な説明を省略する。
図3を用いて、本実施例に係る貫通電極を備える構造体の製造方法を説明する。実施例1と同様の構成または工程については、詳細な説明を省略する。
実施例1では、図2Eに示すオーバーハング部5を含むめっき層5aを形成する工程において、導電層4の第2の面1b側の表面全体にもめっき層5aが形成されてしまうため、オーバーハング部5を形成するためのめっき効率が低くなってしまう。そこで、実施例2では、オーバーハング部5を含むめっき層5aを形成する工程の前に、導電層4の第2の面1b側の上に絶縁層パターン8を形成する。これにより、導電層4の第2の面1b側の表面からのめっき物の発生を抑制することができるため、オーバーハング部5を形成するためのめっき効率が高くなる。
ところで、作製誤差等により導電層4の端部4bの形状は各端部で異なる場合がある。その場合、導電層4の端部4bのみを露出させた状態で電解めっきを行うと、端部4bの形状の違いから各端部で均一のオーバーハング部5を形成することは困難である。すなわち、導電層4の端部4bの形状ばらつきにより、電解めっきの生成条件にもばらつきが生じてしまう。
そこで、本実施例では、貫通孔2の開口2bに対応する位置に貫通孔2の開口2bよりも大きい開口8aを備える絶縁層パターン8を形成する。このような絶縁層パターン8を形成することにより、導電層4の端部4bだけでなく、導電層4の第2の面1b側の表面の一部も露出される。そのため、導電層4の端部4b以外の部分にもめっき物が生成されるため、導電層4の端部4bの形状のばらつきによるオーバーハング部5の生成条件のばらつきを抑えることができる。
以下、本実施例に係る貫通電極を備える構造体の製造方法を説明する。
まず、図3Aに示すように、実施例1の図2Aに示す工程と同様にシリコン基板1を用意する。
次に、図3Bに示すように、実施例1の図2Bに示す工程と同様に貫通孔2を形成する。
次に、図3Cに示すように、実施例1の図2Cに示す工程と同様に第2の絶縁層3を形成する。
次に、図3Dに示すように、実施例1の図2Dに示す工程と同様に導電層4を形成する。続いて、図3Dに示すように、導電層4の上に絶縁層パターン8を形成する。絶縁層パターン8の材料として、めっき物の生成を抑制することのできる絶縁材料が好ましい。例えば、絶縁性フォトレジストにパターニングするフォトリソグラフィにより絶縁層パターン8を形成することができる。絶縁性フォトレジストとしては、密着性が高く、貫通孔2内に材料が入り込まないものが好ましいため、例えばドライフィルムレジストを用いることができる。
なお、絶縁層パターン8の開口8aの内径は、貫通孔2の開口2bの内径よりも5μm以上大きくすることが好ましい。例えば、貫通孔2の開口2bは直径が50μmの円形であることに対して、開口8aは直径が70μmの円形とすることができる。また、開口8aの円心は、開口2bの円心とほぼ一致させることが好ましい。すなわち、開口2bに対応する位置に開口8aを形成する。
次に、図3Eのように、導電層4をシード層として、Cuの電解めっきによって、貫通孔2の開口2bの外周から貫通孔2の開口2bの中心に延伸するオーバーハング部5を含むめっき層5aを形成する。オーバーハング部5は、貫通孔2の開口2bの外周から貫通孔2の開口2bの中心に向かって約5μm延伸するようにする。
次に、図3Fに示すように、実施例1の図2Fに示す工程と同様に貫通孔2の第2の面1b側の上に第1の絶縁層6を形成する。また、本実施例では、絶縁層パターン8を除去してから導電層4の第2の面1b側の上にも第1の絶縁層6を形成している。なお、本工程では、絶縁層パターン8を残したままその上に第1の絶縁層6を形成してもよい。この場合も、導電層4の第2の面1b側の上に第1の絶縁層6が形成されているといえる。
次に、図3Gに示すように、実施例1の図2Gに示す工程と同様にオーバーハング部5を含むめっき層5aをシードとして、Cuの電解めっきによって、貫通孔2の内部に貫通電極7を形成する。
次に、図3Hに示すように、実施例1の図2Hに示す工程と同様に電気接続のため、貫通電極7の端面7aと7bを平坦化する。
以上の工程を用いれば、図3Hに示すようなCuからなる貫通電極7を備える構造体を作製できる。
(実施例3)
図4を用いて、本実施例に係る貫通電極を備える構造体の製造方法を説明する。実施例1および実施例2と同様の構成または工程については、詳細な説明を省略する。
図4を用いて、本実施例に係る貫通電極を備える構造体の製造方法を説明する。実施例1および実施例2と同様の構成または工程については、詳細な説明を省略する。
実施例1または実施例2では、内径が一定の円柱の貫通孔2が形成された基板1に対して、導電層4を垂直方向に成膜する例を説明した。しかしながら、この場合も導電層4の材料が貫通孔2の内部に回り込んで内壁2cに付着する可能性がある。この場合、めっき層5aから生成されためっき物が十分に貫通孔2の内部を埋める前に内壁2cから生成されためっき物が貫通孔2を塞いでしまうと、貫通電極7の内部にボイドが発生し、めっき不良が発生する可能性がある。
そこで、実施例3では、貫通孔2の内壁2cに導電層4の材料が付着する可能性を低下させるために、貫通孔2の成膜加工する側の開口2bの内径を貫通孔2の他の部分の内径よりも小さくする。このような貫通孔2を形成することにより、導電層4の形成時に導電層4の材料の回り込みによる内壁2cへの付着を抑制することができる。これにより、貫通電極7の歩留まりを高くすることができる。
以下、本実施例に係る貫通電極を備える構造体の製造方法を説明する。
まず、図4Aに示すように、実施例1の図2Aに示す工程と同様にシリコン基板1を用意する。
次に、図4Bに示すように貫通孔2を形成する。貫通孔2の形成方法は、実施例1の図2Bで示す工程と同様であってもよい。但し、図4Bに示すように、貫通孔2の開口2bの内径を貫通孔2の他の部分の内径よりも小さくする。すなわち、貫通孔2を基板1の第2の面1bに垂直な方向へ投影するとき、貫通孔2の開口2bが、貫通孔2の投影の最も内周になるようにする。このような形状は、貫通孔2を形成するためのRIEなどの加工条件を調整することで実現できる。
次に、図4Cに示すように、実施例1の図2Cに示す工程と同様に第2の絶縁層3を形成する。
次に、図4Dに示すように、実施例1の図2Dに示す工程と同様に導電層4を形成する。このとき、貫通孔2の開口2bの内径が貫通孔2の他の部分の内径よりも小さいので、直進性の高い電子ビーム蒸着法で第2の面1bに垂直に成膜するときに、実施例1または実施例2と比べて導電層4の貫通孔2の内壁2cへの回り込みを低減できる。
続いて、図4Dに示すように、実施例2の図3Dに示す工程と同様に導電層4の上にフォトレジストのパターンからなる絶縁層パターン8を形成する。
次に、図4Eに示すように、実施例2の図2Eに示す工程と同様に導電層4をシードとして、Cuの電解めっきによって、貫通孔2の開口2bの外周から貫通孔2の開口2bの中心に向かって延伸するオーバーハング部5を含むめっき層5aを形成する。このとき、導電層4の材料は殆ど貫通孔2の内壁2cへ回り込んでいないため、絶縁層パターン8の開口8aの内部のオーバーハング部5を含むめっき層5aで集中的にめっき物が生成される。すなわち、貫通孔2の内壁2cでのめっき物の生成は抑制されている。
次に、図4Fに示すように、実施例1の図2Fに示す工程と同様に第1の絶縁層6を貫通孔2の第2の面1b側の上に形成する。また、導電層4およびめっき層5aの第2の面1b側の上にも第1の絶縁層6を形成する。
次に、図4Gに示すように、実施例1の図2Gに示す工程と同様にオーバーハング部5を含むめっき層5aをシードとして、Cuの電解めっきによって、貫通孔2の内部に貫通電極7を形成する。本実施例では貫通孔2の内壁2cでのめっき物の生成は抑制されているので、めっき物(貫通電極7)の生成は貫通孔2の開口2bの外部から始まるため、貫通孔2の内部でめっき不良が発生しにくい。
次に、図4Hに示すように、実施例1の図1Hに示す工程と同様に電気接続のため、貫通電極7の端面7aと7bを平坦化させる加工を行う。
以上の工程を用いれば、図4Hに示したCuからなる貫通電極7を備える構造体を作製できる。
(実施例4)
以下、図5を用いて、実施例1から3のいずれかの方法で製造された貫通電極7を備える構造体の上に、静電容量型トランスデューサ(cMUT:Capacitive Micromachined Ultrasonic Transducer)を形成する方法を説明する。簡明のため、図5では、cMUTの1つのセル(1つの振動膜)のみが示されている。
以下、図5を用いて、実施例1から3のいずれかの方法で製造された貫通電極7を備える構造体の上に、静電容量型トランスデューサ(cMUT:Capacitive Micromachined Ultrasonic Transducer)を形成する方法を説明する。簡明のため、図5では、cMUTの1つのセル(1つの振動膜)のみが示されている。
cMUTは、圧電素子の代替品として研究されている。このようなcMUTによると、振動膜の振動を用いて超音波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる。実用上、2次元アレイ状に配置される複数の振動膜を1つのエレメントとし、更に、複数のエレメントを基板上に並べて1つの素子を構成して、所望の性能を実現している。各エレメントを独立に制御するために、それぞれのエレメントに対応する配線電極を形成する必要がある。素子の小型化及び配線電極の寄生容量低減のために、基板を貫通する貫通電極を利用することが望ましい。
図5Lは貫通電極を有する構造体の上に形成したcMUTの1例を示している。
図5Lに示すように、本実施例のcMUTは、基板1と、基板1の対向する第1面1aと第2面1bの間を貫通する貫通電極7−1および7−2との上に形成される。本実施例のcMUTは、基板1の第1面1a側に形成される第1電極9と、第1電極9と間隙16を挟んで設けられた第2電極13と第2電極13の上下に配設された絶縁層12、14、及び17で構成された振動膜18が振動可能に支持されたセル構造を有する。1つのエレメントにおいて、セル間の第1電極9は互いに導通しており、また、セル間の第2電極13は互いに導通しており、第1電極9と第2電極13とは絶縁されている。第1電極9は、空隙16の下部の全域をカバーしている。また、第1電極9は、貫通電極7−2と接続され、さらに貫通電極7−2を通して基板1の第2面1b側の電極パッド23と接続されている。第2電極13は、空隙16を挟んで基板1の第1面1a側に設けられている。電気絶縁のため、第2電極13は、絶縁膜12と14に挟まれて形成される。第2電極13は、配線電極21によって、貫通電極7−1と接続され、さらに貫通電極7−1を通して基板1の第2面1b側の電極パッド22と接続されている。空隙16は、直径が約30μm、高さが約150nmの円柱状構造となっている。1つのエレメントに対して、第1電極9用に1つの貫通電極7−2が設けられ、第2電極13用にもう1つの貫通電極7−1が設けられているので、各エレメントが独立に制御できる。また、各エレメントの第2電極13用に1つずつの貫通電極7−1が設けられ、複数のエレメントの第1電極9用に1つ共通の貫通電極7−2が設けられても、各エレメントが独立に制御できる。また、図示はしないが、cMUTは制御回路と接続されている。接続は、電極パッド22と23を介して、異方性導電フィルム(ACF:Anisotropic Conductive Film)の圧着を用いる。cMUTを駆動する際、バイアス電圧を第1の電極9に印加し、信号印加または信号取り出し電極として第2の電極13を用いている。必要に応じて、電極パッド24を介して基板1を接地して、電気ノイズを低減する。なお、本実施例では基板1の第1面1aの上にcMUTを形成しているが、cMUTを基板1の第2面1bの上に形成してもよい。
以下では、貫通電極を有する構造体の上にcMUTを製法する実施例を説明する。貫通電極を有する構造体の製法は、実施例1乃至3の製法を転用できるので、詳細説明を省略する。
まず、図5Aに示すように、貫通電極7を有する基板1を用意する。図5Aに示す構造体の製法は、実施例1乃至3の製法を転用する。基板1は、直径が100mm、厚さが200μm、抵抗率が約0.01Ω・cmのシリコン基板である。貫通電極7は、Cuを主材料とする円柱状構造であり、基板1の第1面1aと第2面1bに露出している端面7aと7bの直径がそれぞれ約30μmである。貫通電極7の数及び配置は、cMUTのエレメント数及び配置に対応している。貫通孔2の内壁2cを含む基板1の表面(第1の表面1a及び第2の表面1bを含む)上に絶縁膜3として約1μm厚のシリコンの熱酸化膜を形成する。貫通電極7の端面7aと7bが絶縁膜3の表面とほぼ同じ高さになっている。
次に、図5Bに示すように、基板1の第1面1a側に第1電極9を形成する。第1電極9は、振動膜を駆動するための電極の1つである。第1電極9は、振動膜18の振動部分(図5L参照)の下部に位置、空隙16(図5L参照)の下部の全域をカバーする。第1電極9は、貫通電極7の1つである7−2と接続している。第1電極9は、同じエレメント中の各セルに関して、導通するように形成されている。第1電極9として、5nm厚のTi膜と200nm厚のAl膜が順番に積層して形成されている。Ti膜は、主に第1電極9と下地との密着性を向上させる役割をする。第1電極9は、金属の成膜、フォトリソグラフィー、及び金属のエッチングを含む方法によって形成される。
次に、図5Cに示すように、絶縁膜10を形成する。絶縁膜10は、第1電極9の表面を覆い、その役割の1つは第1電極9の絶縁保護膜として働く。絶縁膜10は、200nm厚のシリコン酸化物の膜である。シリコン酸化物の膜の形成は、約300℃の基板温度でCVD法によって形成される。
次に、図5Dに示すように、犠牲層11を形成する。犠牲層11は、セルの空隙16(図5L参照)を形成するためのもので、Crによって構成される。まず、Cr膜を電子ビーム蒸着法で成膜する。そして、フォトリソグラフィーとウェットエッチングを含む方法で所望の形状を加工する。犠牲層11は、例えば、直径が約30μm、高さが約150nmの円板状構造である。
次に、図5Eに示すように、絶縁膜10に穴10aを形成する。穴10aは、第2電極13(図5L参照)と貫通電極7−1と接続するための絶縁膜10の開口である(図5L参照)。穴10は、直径が約15μmの円である。
次に、図5Fに示すように、絶縁膜12を形成する。絶縁膜12は、図5Gで形成する第2電極13の下表面を覆い、その役割の1つは第2電極13の絶縁保護膜として働く。絶縁膜12は、約200nm厚のシリコン窒化物であり、約300℃の基板温度でPE−CVD(Plasma Enhanced CVD)によって成膜される。成膜時、成膜ガスの流量等を制御して、絶縁膜12が0.1GPa程度の引張り応力を有するようにする。
次に、図5Gに示すように、第2電極13を形成する。第2電極13は、絶縁膜12の上において第1電極9と対向して形成され、振動膜18(図5L参照)を駆動するための電極の1つである。第2電極13は、第1電極9と同様な構成を持ち、第1電極9と同様な方法で形成される。また、第2電極13は、同じエレメント中の各セルに関して、導通するように形成されている。第2電極13は、cMUTの製造が完成した時点で、0.4GPa以下の引張り応力を有するように成膜条件を調整する。
次に、図5Hに示すように、絶縁膜14を形成する。絶縁膜14は、第2電極13の上表面を覆い、その役割の1つは第2電極13の絶縁保護膜として働く。絶縁膜14は、絶縁膜12と同様な構成を持ち、絶縁膜12と同様な方法で形成される。
次に、図5Iに示すように、空隙16を形成する。まず、エッチホール15を形成する。エッチホール15は、フォトリソグラフィーと反応性イオンエッチングを含む方法によって形成される。そして、エッチホール15を介して、Crのエッチング液によるウェットエッチングよってCrからなる犠牲層11(図5H参照)を除去する。これによって、犠牲層11(図5H参照)と同じ形状の空隙16が形成される。
次に、図5Jに示すように、薄膜17を形成する。薄膜17は、エッチホール15(図5Iにも参照)を封止すると同時に、絶縁膜12、第2電極13及び絶縁膜14と合せて、空隙16の上部に振動可能な振動膜18を構成する。薄膜17は、300nm厚のシリコン窒化物であり、絶縁膜12と同様、約300℃の基板温度でPE−CVDによって成膜される。薄膜17は、0.1GPa程度の引張り応力を有する。このように形成された振動膜18は、全体で0.7GPa程度の引張り応力を有し、スティッキングあるいは座屈はなく、破壊しにくい。
次に、図5Kに示すように、基板1の第1表面1a側にコンタクト穴20(20aと20bを含む)、基板1の第2表面1b側にコンタクト穴19をそれぞれ形成する。コンタクト穴20(20aと20bを含む)は、直径が10μm程度の円柱である。コンタクト穴20(20aと20bを含む)と19は、フォトリソグラフィーと反応性イオンエッチングを含む方法によって形成される。また、コンタクト穴19は、絶縁膜3がシリコンの熱酸化膜である場合、フォトリソグラフィーとバッファードフッ酸(BHF)によるエッチングを含む方法によって形成されてもよい。
次に、図5Lに示すように、接続配線21及び電極パッド22、23及び24をそれぞれ形成する。基板1の第1表面1a側において、接続配線21を形成する。接続配線21は、コンタクト穴20aと20b(図5K参照)を介して第2電極13と貫通電極7の1つである7−1とを接続する。コンタクト穴20aの外周が貫通電極7−1の端面7a(図5B参照)の内側に位置しているから、たとえ端面7a(図5B参照)の付近に段差や膜変形があっても、接続配線21は第2電極13と貫通電極7−1の端面7a(図5B参照)とを確実に接続できる。基板1の第2表面1b側において、貫通電極7−1と接続する電極パッド22、貫通電極7−2と接続する電極パッド23を形成する。また、基板1の第2表面1b側において、コンタクト穴19(図5K参照)を介して、基板1と接続する電極パッド24を形成する。接続配線21及び電極パッド22、23、24は、第1電極9と同じ構成を持ち、第1電極9と同じ方法によって形成されてもよい。
以上の製造工程において、絶縁膜12、14及び17の膜間密着性を向上するために、上の膜を成膜前に、下敷き膜の表面に対してプラズマ処理する。このプラズマ処理によって、下敷き膜の表面が清浄化または活性化される。
次に、図示はしないが、cMUTを制御回路と接続する。接続は、電極パッド22、23及び24を介し、ACF圧着法で行う。
以上に示すように、本実施例の製法によれば、静電容量型トランスデューサ(cMUT)を貫通電極を備える構造の上に製造できる。貫通電極の利用によって、cMUTの引出配線がcMUTのエレメントと同じ基板面内に形成する必要がなく、cMUT素子の小型化が実現できる。また、貫通電極はcMUTのエレメントの直下に形成でき、従来の平面型引出配線に比べて電気抵抗及び寄生容量を低減できるので、cMUTの性能が向上できる。
以上、特定の実施形態を説明したが、本発明はこれらの実施形態に限らず、特許請求の範囲を逸脱しない限りにおいて、種々の変形例、応用例も包含するものである。
1 基板
2 貫通孔
4 導電層
5 オーバーハング部
5a めっき層
6 第1の絶縁層
7 貫通電極
2 貫通孔
4 導電層
5 オーバーハング部
5a めっき層
6 第1の絶縁層
7 貫通電極
Claims (11)
- 第1の面および第2の面を貫通する貫通孔を備える基板の前記第2の面の上に、前記貫通孔に対応する開口を備える導電層を形成する工程と、
前記導電層をシードとしためっき処理によって、前記貫通孔の前記第2の面側の外周から前記貫通孔の前記第2の面側の中心に向かって延伸するオーバーハング部を含むめっき層を形成する工程と、
前記めっき層を形成する工程の後に、前記貫通孔の前記第2の面側の上に第1の絶縁層を形成する工程と、
前記第1の絶縁層を形成する工程の後に、前記オーバーハング部を含む前記めっき層をシードとしためっき処理によって、前記貫通孔の内部に貫通電極を形成する工程と、
を有することを特徴とする貫通電極を備える構造体の製造方法。 - 前記第1の絶縁層を形成する工程において、前記貫通孔の前記第2の面側の上に加え、前記めっき層の前記第2の面側の上にも前記1の絶縁層を形成することを特徴とする請求項1に記載の貫通電極を備える構造体の製造方法。
- 前記貫通孔の前記第2の面側の開口の内径が、前記貫通孔の他の部分の内径よりも小さいことを特徴とする請求項1または2に記載の貫通電極を備える構造体の製造方法。
- 前記導電層を形成する工程の後、かつ前記めっき層を形成する工程の前に、前記導電層の前記第2の面側の上に絶縁層パターンを形成する工程を有し、
前記絶縁層パターンは、前記導電層の前記開口の位置に対応する、前記導電層の前記開口よりも大きい開口を備えることを特徴とする請求項1から3のいずれか1項に記載の貫通電極を備える構造体の製造方法。 - 前記導電層を形成する工程の前に、前記基板の表面のうち少なくとも前記貫通孔の内壁の表面上に第2の絶縁層を形成する工程を更に有することを特徴とする請求項1から4のいずれか1項に記載の貫通電極を備える構造体の製造方法。
- 前記第2の絶縁層を形成する工程において、前記基板の前記第2の面の上に前記第2の絶縁層を形成し、
前記導電層を形成する工程において、前記第2の絶縁層を介して前記基板の前記第2の面の上に前記導電層を形成することを特徴とする請求項5に記載の貫通電極を備える構造体の製造方法。 - 前記導電層を形成する工程において、直進性の高い成膜方法で前記導電層を形成することを特徴とする請求項1から6のいずれか1項に記載の貫通電極を備える構造体の製造方法。
- 前記直進性の高い成膜方法は、電子ビーム蒸着、または抵抗加熱蒸着であることを特徴とする請求項7に記載の貫通電極を備える構造体の製造方法。
- 前記基板はシリコン基板であることを特徴とする請求項1から7のいずれか1項に記載の貫通電極の製造方法。
- 前記貫通電極を形成する工程において、前記貫通電極を前記第1の面よりも突出させて形成することを特徴とする請求項1から9のいずれか1項に記載の貫通電極を備える構造体の製造方法。
- 請求項1から10のいずれか1項に記載の製造方法で製造された前記貫通電極を備える構造体の上に、静電容量型トランスデューサを形成する工程を有することを特徴とする静電容量型トランスデューサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013255675A JP2015115425A (ja) | 2013-12-11 | 2013-12-11 | 貫通電極を備える構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013255675A JP2015115425A (ja) | 2013-12-11 | 2013-12-11 | 貫通電極を備える構造体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015115425A true JP2015115425A (ja) | 2015-06-22 |
Family
ID=53528969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013255675A Pending JP2015115425A (ja) | 2013-12-11 | 2013-12-11 | 貫通電極を備える構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015115425A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041539A (ja) * | 2015-08-20 | 2017-02-23 | 大日本印刷株式会社 | 金属充填構造体及びその製造方法 |
WO2024024933A1 (ja) * | 2022-07-29 | 2024-02-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
-
2013
- 2013-12-11 JP JP2013255675A patent/JP2015115425A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041539A (ja) * | 2015-08-20 | 2017-02-23 | 大日本印刷株式会社 | 金属充填構造体及びその製造方法 |
WO2024024933A1 (ja) * | 2022-07-29 | 2024-02-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5677016B2 (ja) | 電気機械変換装置及びその作製方法 | |
JP6478902B2 (ja) | 貫通配線基板の製造方法、及び電子デバイスの製造方法 | |
US6831367B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5702966B2 (ja) | 電気機械変換装置及びその作製方法 | |
JP4813035B2 (ja) | 貫通電極付基板の製造方法 | |
US9596528B2 (en) | Capacitive micromachined ultrasonic transducer and method of fabricating the same | |
KR102106074B1 (ko) | 전기 음향 변환기 및 그 제조방법 | |
JP2016039512A (ja) | 電極が貫通配線と繋がったデバイス、及びその製造方法 | |
JP2016122759A (ja) | 貫通配線を有する電子デバイスの作製方法 | |
KR20140033993A (ko) | 초음파 변환기 및 그 제조방법 | |
JP2015128271A (ja) | 静電容量型トランスデューサ及びその製造方法 | |
JP5330115B2 (ja) | 積層配線基板 | |
KR20130031206A (ko) | 전기기계 변환장치의 제조 방법 | |
JP5812625B2 (ja) | 静電容量型電気機械変換装置の製造方法 | |
JP2010205921A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015115425A (ja) | 貫通電極を備える構造体の製造方法 | |
KR20140028530A (ko) | 초음파 변환기 및 그 제조방법 | |
US9530692B2 (en) | Method of forming through wiring | |
US10771891B2 (en) | Method for manufacturing air pulse generating element | |
JP2017112187A (ja) | 貫通配線を有する基板に素子を設けたデバイス及びその製造方法 | |
JP5389464B2 (ja) | 半導体装置の製造方法 | |
WO2013089648A1 (en) | Capacitive micromachined ultrasonic transducer arrangement and method of fabricating the same | |
JP2016103550A (ja) | 電子デバイス、およびその作製方法 | |
JP6028887B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
CN114257949B (zh) | 一种扬声器的制造方法及扬声器 |