JP2009295851A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009295851A JP2009295851A JP2008149145A JP2008149145A JP2009295851A JP 2009295851 A JP2009295851 A JP 2009295851A JP 2008149145 A JP2008149145 A JP 2008149145A JP 2008149145 A JP2008149145 A JP 2008149145A JP 2009295851 A JP2009295851 A JP 2009295851A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor device
- insulating layer
- conductive pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13562—On the entire exposed surface of the core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1357—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/17181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】この半導体装置において、貫通孔102は、基板100に形成され、導電パターン120の下に位置している。絶縁層110は、貫通孔102の底面に位置している。導電パターン120は、基板100の一面側に位置している。開口パターン112は、貫通孔102と導電パターン120の間に位置する絶縁層110に形成されており、周から貫通孔102の中心軸までの距離r3が貫通孔102における距離r1より小さい。開口パターン112が設けられることにより、貫通孔102の底面に導電パターン120が露出している。バンプ302は、基板100の裏面側に位置しており、貫通電極300と一体に形成されている。
【選択図】図1
Description
前記基板の一面側に位置する導電パターンと、
前記基板に形成され、前記導電パターンの下に位置する貫通孔と、
前記貫通孔の前記一面側の底面に位置する絶縁層と、
前記絶縁層に形成され、周から前記貫通孔の中心軸までの距離が前記貫通孔より小さく、前記貫通孔の底面に前記導電パターンを露出させる開口パターンと、
前記開口パターン内及び前記貫通孔内に形成され、前記導電パターンに接続する貫通電極と、
前記基板の前記一面の反対面側に位置し、前記貫通電極と一体に形成されたバンプと、
を備える半導体装置が提供される。
前記絶縁層に、周から前記貫通孔の中心軸までの距離が前記貫通孔より小さい開口パターンを形成して、前記導電パターンを前記貫通孔の底部に露出させる工程と、
前記導電パターンをシード層とした無電解めっきを行うことにより、前記開口パターン内及び前記貫通孔内に位置する貫通電極と、前記基板の前記反対面側に位置するバンプとを連続的に形成する工程と、
を備える半導体装置の製造方法が提供される。
図1は、第1の実施の形態における半導体装置の構成を示す断面図である。この半導体装置は、基板100、貫通孔102、導電パターン120、絶縁層110、開口パターン112、貫通電極300、及びバンプ302を備える。基板100は、例えばシリコン基板などの半導体基板である。貫通孔102は、基板100に形成され、導電パターン120の下に位置している。本図に示す例において、貫通孔102はストレート形状である。
(r2−r1)=(h−(r1−r3))×(1±0.3)・・・(1)
ただし、hはバンプ302の高さである。
図5の各図は、第2の実施形態にかかる半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、貫通孔102の形状を除いて、第1の実施形態に示した半導体装置の製造方法と同様の構成である。なお、図5(a)は第1の実施形態における図2(b)の状態を示しており、図5(b)は第1の実施形態における図1の状態を示している。
図7の各図は、第3の実施形態にかかる半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、貫通孔102の形状及び貫通孔102の形成方法を除いて、第1の実施形態にかかる半導体装置の製造方法と同様である。なお、図7(a)及び図7(b)は、貫通孔102の製造方法を示しており、図7(c)は第1の実施形態における図4(c)の状態を示している。
図8の各図は、第4の実施形態にかかる半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、開口パターン112の代わりに絶縁膜130に形成された開口パターン132を用いる点を除いて、第1の実施形態にかかる半導体装置の製造方法と同様である。以下、第1の実施形態と同様の工程については説明を省略する。
図9の各図は、第5の実施形態にかかる半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、開口パターン112の形成タイミングを除いて、第1の実施形態にかかる半導体装置の製造方法と同様である。以下、第1の実施形態と同様の工程については説明を省略する。
図10は、第6の実施形態にかかる半導体装置を示す断面図である。この半導体装置は、貫通孔102がテーパ形状を有しており、中心軸から周までの距離が上端に近づくにつれて大きくなる点を除いて、第1の実施形態と同様である。この半導体装置の製造方法も、貫通孔102を形成するときのエッチング条件を調節して貫通孔102がテーパ形状を有するようにする点を除いて、第1の実施形態と同様である。
図11は、第7の実施形態にかかる半導体装置を示す断面図である。この半導体装置は、貫通孔102が逆テーパ形状を有しており、中心軸から周までの距離が上端に近づくにつれて小さくなる点を除いて、第1の実施形態と同様である。この半導体装置の製造方法も、貫通孔102を形成するときのエッチング条件を調節して貫通孔102が逆テーパ形状を有するようにする点を除いて、第1の実施形態と同様である。
102 貫通孔
102a 溝
104 保護膜
110 絶縁層
112 開口パターン
120 導電パターン
130 絶縁膜
132 開口パターン
200 層
300 貫通電極
302 バンプ
50 マスクパターン
52 マスクパターン
54 マスクパターン
56 マスクパターン
Claims (15)
- 基板と、
前記基板の一面側に位置する導電パターンと、
前記基板に形成され、前記導電パターンの下に位置する貫通孔と、
前記貫通孔の前記一面側の底面に位置する絶縁層と、
前記絶縁層に形成され、周から前記貫通孔の中心軸までの距離が前記貫通孔より小さく、前記貫通孔の底面に前記導電パターンを露出させる開口パターンと、
前記開口パターン内及び前記貫通孔内に形成され、前記導電パターンに接続する貫通電極と、
前記基板の前記一面の反対面側に位置し、前記貫通電極と一体に形成されたバンプと、
を備える半導体装置。 - 請求項1に記載の半導体装置において、
前記絶縁層は前記基板の前記一面上に形成されており、
前記導電パターンは前記絶縁層上に形成されている半導体装置。 - 請求項1に記載の半導体装置において、
前記絶縁層は第1の絶縁層であって、
前記半導体装置は第2の絶縁層をさらに有し、
前記第2の絶縁層は、前記基板の前記反対面上、及び前記貫通孔の側面上に形成されている半導体装置。 - 請求項1〜3のいずれか一つに記載の半導体装置において、前記開口パターンの周から前記貫通孔の中心軸までの距離と、前記貫通孔の周から前記貫通孔の中心軸までの距離との差は1μm以上3μm以下である半導体装置。
- 請求項1〜4のいずれか一つに記載の半導体装置において、前記貫通孔の中心軸から前記貫通電極の周までの距離をr1、前記貫通孔の中心軸から前記バンプの底面の周までの距離をr2、前記貫通孔の中心軸から前記開口パターンの周までの距離をr3、バンプの高さをhとした場合に、下記式を満たす半導体装置。
(r2−r1)=(h−(r1−r3))×(1±0.3) - 請求項1〜5のいずれか一つに記載の半導体装置において、
前記貫通孔は、上端以外の部分に、中心軸から周までの距離が上端より大きい部分を有する半導体装置。 - 請求項1〜5のいずれか一つに記載の半導体装置において、
前記貫通孔は、底面以外の部分に、中心軸から周までの距離が底面より小さい部分を有する半導体装置。 - 請求項1〜5のいずれか一つに記載の半導体装置において、
前記貫通孔の内壁は、前記貫通孔の周方向に一周する溝を複数有する半導体装置。 - 請求項1〜5のいずれか一つに記載の半導体装置において、
前記貫通孔は、上端に近づくにつれて中心軸から周までの距離が大きくなる半導体装置。 - 請求項1〜5のいずれか一つに記載の半導体装置において、
前記貫通孔は、上端に近づくにつれて中心軸から周までの距離が小さくなる半導体装置。 - 一面側に導電パターンを有する基板の反対面側から貫通孔を形成し、前記貫通孔の底面を、絶縁層を介して前記導電パターンに対向させる工程と、
前記絶縁層に、周から前記貫通孔の中心軸までの距離が前記貫通孔より小さい開口パターンを形成して、前記導電パターンを前記貫通孔の底部に露出させる工程と、
前記導電パターンをシード層とした無電解めっきを行うことにより、前記開口パターン内及び前記貫通孔内に位置する貫通電極と、前記基板の前記反対面側に位置するバンプとを連続的に形成する工程と、
を備える半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記絶縁層は、前記基板の前記一面上に形成されており、
前記導電パターンは、前記絶縁層上に形成されており、
前記貫通孔を形成し、前記貫通孔の底面を、前記絶縁層を介して前記導電パターンに対向させる工程において、前記基板を貫通し、かつ前記絶縁層を貫通しないように前記貫通孔を形成する半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記貫通孔を形成し、前記貫通孔の底面を、前記絶縁層を介して前記導電パターンに対向させる工程は、
前記基板に前記貫通孔を形成し、前記貫通孔の底面に前記導電パターンを露出させる工程と、
前記貫通孔の底面に前記絶縁層を形成する工程と、
を有する半導体装置の製造方法。 - 請求項11〜13のいずれか一つに記載の半導体装置の製造方法において、
前記導電パターンは、少なくとも底面が、Al、Cu、及びWからなる第1群から選ばれた一つ、又は前記第1群から選ばれた少なくとも2つからなる合金からなり、
前記貫通電極は、Ni、NiP、NiB、Cu、Pd、及びAuからなる第2群から選ばれた一つからなる膜、前記第2群から選ばれた少なくとも2つからなる合金膜、または前記第2群から選ばれた少なくとも2つを積層した積層膜からなる半導体装置の製造方法。 - 請求項11〜14のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁層は、SiO2膜、SiN膜、SiON膜、及び樹脂材料膜からなる第3群から選ばれた単層膜、又は前記第3群から選ばれた膜を積層した積層膜である半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149145A JP5289830B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
US12/477,178 US8217516B2 (en) | 2008-06-06 | 2009-06-03 | Semiconductor device and method of manufacturing the same |
CN2009101460247A CN101599477B (zh) | 2008-06-06 | 2009-06-05 | 半导体装置及制造该半导体装置的方法 |
US13/494,537 US8791567B2 (en) | 2008-06-06 | 2012-06-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149145A JP5289830B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009295851A true JP2009295851A (ja) | 2009-12-17 |
JP5289830B2 JP5289830B2 (ja) | 2013-09-11 |
Family
ID=41399550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149145A Expired - Fee Related JP5289830B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8217516B2 (ja) |
JP (1) | JP5289830B2 (ja) |
CN (1) | CN101599477B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011104777A1 (ja) * | 2010-02-23 | 2011-09-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2012084609A (ja) * | 2010-10-07 | 2012-04-26 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
WO2013073573A1 (ja) * | 2011-11-15 | 2013-05-23 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
JP2013105957A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
JP2013522929A (ja) * | 2010-03-24 | 2013-06-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 3次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法 |
JP2013544033A (ja) * | 2010-11-12 | 2013-12-09 | ザイリンクス インコーポレイテッド | 信頼性を向上したスルーシリコンビア |
JP2015082598A (ja) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
JP2017112187A (ja) * | 2015-12-15 | 2017-06-22 | キヤノン株式会社 | 貫通配線を有する基板に素子を設けたデバイス及びその製造方法 |
CN113809030A (zh) * | 2021-11-16 | 2021-12-17 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110000960A (ko) * | 2009-06-29 | 2011-01-06 | 삼성전자주식회사 | 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법 |
JP5697898B2 (ja) * | 2009-10-09 | 2015-04-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
JP5115618B2 (ja) * | 2009-12-17 | 2013-01-09 | 株式会社デンソー | 半導体装置 |
CN102157483B (zh) * | 2010-01-20 | 2015-11-25 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
US8698316B2 (en) | 2010-03-11 | 2014-04-15 | Yu-Lin Yen | Chip package |
US8692382B2 (en) | 2010-03-11 | 2014-04-08 | Yu-Lin Yen | Chip package |
US8525343B2 (en) | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
TWI500132B (zh) * | 2010-11-23 | 2015-09-11 | Xintec Inc | 半導體裝置之製法、基材穿孔製程及其結構 |
US9330975B2 (en) * | 2012-05-31 | 2016-05-03 | Micron Technology, Inc. | Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias |
CN104916577B (zh) * | 2014-03-14 | 2018-08-24 | 北京北方华创微电子装备有限公司 | 斜孔刻蚀方法 |
CN104617036B (zh) * | 2015-01-14 | 2018-07-27 | 华天科技(昆山)电子有限公司 | 晶圆级芯片尺寸封装中通孔互连的制作方法 |
CN106486414A (zh) * | 2015-08-24 | 2017-03-08 | 北大方正集团有限公司 | 一种半导体元件的制备方法及半导体元件 |
US20180226372A1 (en) * | 2017-02-08 | 2018-08-09 | Nanya Technology Corporation | Package structure and manufacturing method thereof |
KR102504834B1 (ko) | 2019-03-11 | 2023-02-28 | 삼성전자 주식회사 | 집적회로 칩 및 그 제조 방법과 집적회로 칩을 포함하는 집적회로 패키지 및 디스플레이 장치 |
CN116403989B (zh) * | 2023-06-08 | 2023-09-15 | 深圳和美精艺半导体科技股份有限公司 | Ic基板、制备方法及应用其的电子封装件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213427A (ja) * | 1995-02-07 | 1996-08-20 | Sharp Corp | 半導体チップおよびマルチチップ半導体モジュール |
JP2004128063A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2004064159A1 (ja) * | 2003-01-15 | 2004-07-29 | Fujitsu Limited | 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法 |
JP2005183548A (ja) * | 2003-12-17 | 2005-07-07 | Fujikura Ltd | 基板及びその製造方法 |
JP2007221080A (ja) * | 2006-02-14 | 2007-08-30 | Zycube:Kk | 半導体装置およびその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127550A (ja) | 1986-11-17 | 1988-05-31 | Nec Corp | 半導体装置の製造方法 |
JP3813402B2 (ja) * | 2000-01-31 | 2006-08-23 | 新光電気工業株式会社 | 半導体装置の製造方法 |
TW577160B (en) * | 2002-02-04 | 2004-02-21 | Casio Computer Co Ltd | Semiconductor device and manufacturing method thereof |
US6770971B2 (en) * | 2002-06-14 | 2004-08-03 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
JP4327644B2 (ja) | 2004-03-31 | 2009-09-09 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7071554B2 (en) * | 2004-05-27 | 2006-07-04 | Intel Corporation | Stress mitigation layer to reduce under bump stress concentration |
JP2006012889A (ja) | 2004-06-22 | 2006-01-12 | Canon Inc | 半導体チップの製造方法および半導体装置の製造方法 |
JP4376715B2 (ja) | 2004-07-16 | 2009-12-02 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4373866B2 (ja) * | 2004-07-16 | 2009-11-25 | 三洋電機株式会社 | 半導体装置の製造方法 |
US7772116B2 (en) * | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Methods of forming blind wafer interconnects |
JP5222459B2 (ja) * | 2005-10-18 | 2013-06-26 | 新光電気工業株式会社 | 半導体チップの製造方法、マルチチップパッケージ |
JP2008053568A (ja) | 2006-08-25 | 2008-03-06 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP4792143B2 (ja) * | 2007-02-22 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2008
- 2008-06-06 JP JP2008149145A patent/JP5289830B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-03 US US12/477,178 patent/US8217516B2/en not_active Expired - Fee Related
- 2009-06-05 CN CN2009101460247A patent/CN101599477B/zh not_active Expired - Fee Related
-
2012
- 2012-06-12 US US13/494,537 patent/US8791567B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213427A (ja) * | 1995-02-07 | 1996-08-20 | Sharp Corp | 半導体チップおよびマルチチップ半導体モジュール |
JP2004128063A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2004064159A1 (ja) * | 2003-01-15 | 2004-07-29 | Fujitsu Limited | 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法 |
JP2005183548A (ja) * | 2003-12-17 | 2005-07-07 | Fujikura Ltd | 基板及びその製造方法 |
JP2007221080A (ja) * | 2006-02-14 | 2007-08-30 | Zycube:Kk | 半導体装置およびその製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176003A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2011104777A1 (ja) * | 2010-02-23 | 2011-09-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2013522929A (ja) * | 2010-03-24 | 2013-06-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 3次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法 |
JP2012084609A (ja) * | 2010-10-07 | 2012-04-26 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
JP2013544033A (ja) * | 2010-11-12 | 2013-12-09 | ザイリンクス インコーポレイテッド | 信頼性を向上したスルーシリコンビア |
WO2013073573A1 (ja) * | 2011-11-15 | 2013-05-23 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
JP2013105957A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
JP2013105956A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
US9324648B2 (en) | 2011-11-15 | 2016-04-26 | Rohm Co., Ltd. | Semiconductor device, method for manufacturing same, and electronic component |
US9478481B2 (en) | 2011-11-15 | 2016-10-25 | Rohm Co., Ltd. | Semiconductor device, method for manufacturing same, and electronic component |
JP2015082598A (ja) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
JP2017112187A (ja) * | 2015-12-15 | 2017-06-22 | キヤノン株式会社 | 貫通配線を有する基板に素子を設けたデバイス及びその製造方法 |
CN113809030A (zh) * | 2021-11-16 | 2021-12-17 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120248602A1 (en) | 2012-10-04 |
JP5289830B2 (ja) | 2013-09-11 |
US8217516B2 (en) | 2012-07-10 |
US8791567B2 (en) | 2014-07-29 |
CN101599477B (zh) | 2012-10-10 |
US20090302430A1 (en) | 2009-12-10 |
CN101599477A (zh) | 2009-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5289830B2 (ja) | 半導体装置 | |
TWI571998B (zh) | 半導體裝置及其形成方法 | |
JP2008053568A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5596919B2 (ja) | 半導体装置の製造方法 | |
US10297531B2 (en) | Method for producing semiconductor device and semiconductor device | |
TWI492345B (zh) | 半導體結構及其製作方法 | |
US9263408B2 (en) | Method for producing microbumps on a semiconductor component | |
KR101701573B1 (ko) | 견고한 금속화 프로파일을 위한 이중층 하드 마스크 | |
JP2011086850A (ja) | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 | |
JP2013046006A (ja) | 半導体装置及びその製造方法 | |
TWI717173B (zh) | 記憶體裝置及其製造方法 | |
JP2010192481A (ja) | 半導体基板と半導体パッケージおよび半導体基板の製造方法 | |
JP2015153978A (ja) | 貫通配線の作製方法 | |
JP2007317736A (ja) | 半導体装置およびその製造方法 | |
JP5891753B2 (ja) | 半導体装置の製造方法 | |
JP5834563B2 (ja) | 半導体装置の製造方法 | |
JP2005079200A (ja) | 半導体装置およびその製造方法 | |
JP2012169669A (ja) | 半導体装置 | |
KR101546190B1 (ko) | 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법 | |
JP5228094B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI497784B (zh) | 磁性感測裝置及其製作方法 | |
KR20110126994A (ko) | 반도체 소자 및 반도체 소자의 형성방법 | |
JP2011066251A (ja) | 半導体基板の製造方法 | |
JP2016167536A (ja) | 電子部品及びその製造方法 | |
JP2006080295A (ja) | 配線基板の製造方法および半導体モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5289830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |