JP2017085057A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017085057A JP2017085057A JP2015215088A JP2015215088A JP2017085057A JP 2017085057 A JP2017085057 A JP 2017085057A JP 2015215088 A JP2015215088 A JP 2015215088A JP 2015215088 A JP2015215088 A JP 2015215088A JP 2017085057 A JP2017085057 A JP 2017085057A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- cap layer
- insulating film
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 211
- 238000004519 manufacturing process Methods 0.000 title description 21
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 150000004767 nitrides Chemical class 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 406
- 239000000463 material Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 19
- 238000002161 passivation Methods 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 45
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 238000000034 method Methods 0.000 description 21
- 238000010894 electron beam technology Methods 0.000 description 18
- 239000003960 organic solvent Substances 0.000 description 18
- 238000011161 development Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000002955 isolation Methods 0.000 description 12
- 238000001771 vacuum deposition Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】基板10の上に窒化物半導体により形成された電子走行層21と、電子走行層21の上にInを含む窒化物半導体により形成された電子供給層23と、電子供給層23の上に窒化物半導体により形成されたキャップ層24と、キャップ層24の上に形成された絶縁膜30と、電子走行層21または電子供給層23の上に形成されたソース電極42及びドレイン電極43と、キャップ層24の上に形成されたゲート電極41と、を有し、キャップ層24により、量子井戸が形成される。
【選択図】図4
Description
最初に、電子供給層がInAlNにより形成され、電子供給層の上にSiN等の絶縁膜が形成されている構造の半導体装置であるHEMTについて図1に基づき説明する。この半導体装置は、図1に示されるように、基板910の上に、不図示のバッファ層、i−GaNにより形成された電子走行層921、AlNにより形成された中間層922、InAlNにより形成された電子供給層923が積層されている。電子供給層923の上には、ゲート電極941、ソース電極942、ドレイン電極943が形成されている。電子供給層923の上のゲート電極941、ソース電極942、ドレイン電極943が形成されていない領域には、パッシベーション膜として、SiN等の絶縁膜930が形成されている。基板910は、半絶縁性のSiC基板により形成されており、電子走行層921において、電子走行層921と中間層922との界面近傍には、2DEG921aが生成される。
次に、本実施の形態における半導体装置について図4に基づき説明する。本実施の形態における半導体装置は、図4に示されるように、基板10の上に、不図示のバッファ層、電子走行層21、中間層22、電子供給層23、キャップ層24が積層されている。本実施の形態においては、電子走行層21はi−GaNにより形成されており、中間層22はAlNにより形成されており、電子供給層23はInAlNにより形成されており、キャップ層24はInGaNにより形成されている。これにより、電子走行層21において、電子走行層21と中間層22との界面近傍には、2DEG21aが生成される。尚、基板10は、半絶縁性のSiC基板により形成されている。ゲート電極41はキャップ層24の上に形成されており、ソース電極42及びドレイン電極43は、電子供給層23の上に形成されている。キャップ層24の上のゲート電極41が形成されていない領域には、パッシベーション膜として、SiN等の絶縁膜30が形成されている。また、ソース電極42及びドレイン電極43は、電子走行層21の上に形成してもよい。更に、電子供給層23は、InAlGaNにより形成してもよい。
次に、本実施の形態における半導体装置における電流コラプス特性について説明する。図7は、図1に示す構造の半導体装置において、ソース電圧を0Vとし、ゲート電圧Vgを変えて、ドレイン電圧を10Vまで上昇させた場合と20Vまで上昇させた場合とにおけるドレイン電圧Vdとドレイン電流Idとの関係を示す。また、図8は、図4に示す本実施の形態における半導体装置において、ソース電圧を0Vとし、ゲート電圧Vgを変えて、ドレイン電圧を10Vまで上昇させた場合と20Vまで上昇させた場合とにおけるドレイン電圧Vdとドレイン電流Idとの関係を示す。尚、図7及び図8においては、ゲート電圧Vgが、−3、−2、−1、0、+1、+2Vの場合を示している。
次に、本実施の形態における半導体装置のキャップ層24について説明する。本実施の形態における半導体装置においては、電子供給層23と絶縁膜30との間に形成されるキャップ層24は、量子井戸が形成される材料であれば、InGaN以外の材料により形成してもよい。
次に、本実施の形態における半導体装置の製造方法について、図13から図16に基づき説明する。
(半導体装置)
次に、第2の実施の形態における半導体装置について図17に基づき説明する。本実施の形態における半導体装置は、図17に示されるように、基板10の上に、不図示のバッファ層、電子走行層21、中間層22、電子供給層23、キャップ層124が積層されている。本実施の形態においては、電子走行層21はi−GaNにより形成されており、中間層22はAlNにより形成されており、電子供給層23はInAlNにより形成されており、キャップ層124はMgOにより形成されている。これにより、電子走行層21において、電子走行層21と中間層22との界面近傍には、2DEG21aが生成される。尚、基板10は、半絶縁性のSiC基板により形成されている。ゲート電極41はキャップ層124の上に形成されており、ソース電極42及びドレイン電極43は、電子供給層23の上に形成されている。キャップ層124の上のゲート電極41が形成されていない領域には、パッシベーション膜として、SiN等の絶縁膜30が形成されている。キャップ層124は、電子供給層23よりもバンドギャップの広い材料により形成されており、BeS、BeSe等により形成してもよいが、MgOが好ましい。尚、ソース電極42及びドレイン電極43は、電子走行層21の上に形成してもよい。
次に、本実施の形態における半導体装置における電流コラプス特性について説明する。図21は、図17に示す本実施の形態における半導体装置において、ソース電圧を0Vとし、ゲート電圧Vgを変えて、ドレイン電圧を10Vまで上昇させた場合と20Vまで上昇させた場合とにおけるドレイン電圧Vdとドレイン電流Idとの関係を示す。尚、図21においては、ゲート電圧Vgが、−3、−2、−1、0、+1、+2Vの場合を示している。
次に、本実施の形態における半導体装置の製造方法について、図22から図25に基づき説明する。
(半導体装置)
次に、第3の実施の形態における半導体装置について図26に基づき説明する。本実施の形態における半導体装置は、図26に示されるように、基板10の上に、不図示のバッファ層、電子走行層21、中間層22、電子供給層23、キャップ層224が積層されている。本実施の形態においては、電子走行層21はi−GaNにより形成されており、中間層22はAlNにより形成されており、電子供給層23はInAlNにより形成されており、キャップ層224はMgOにより形成されている。これにより、電子走行層21において、電子走行層21と中間層22との界面近傍には、2DEG21aが生成される。
次に、本実施の形態における半導体装置における電流コラプス特性について説明する。図29は、図26に示す本実施の形態における半導体装置において、ソース電圧を0Vとし、ゲート電圧Vgを変えて、ドレイン電圧を10Vまで上昇させた場合と20Vまで上昇させた場合とにおけるドレイン電圧Vdとドレイン電流Idとの関係を示す。尚、図29においては、ゲート電圧Vgが、−3、−2、−1、0、+1、+2Vの場合を示している。
次に、本実施の形態における半導体装置の製造方法について、図30から図34に基づき説明する。
(半導体装置)
次に、第4の実施の形態における半導体装置について図35に基づき説明する。本実施の形態における半導体装置は、図35に示されるように、基板10の上に、不図示のバッファ層、電子走行層21、中間層22、電子供給層23、第1のキャップ層321、第2のキャップ層322が積層されている。本実施の形態においては、電子走行層21はi−GaNにより形成されており、中間層22はAlNにより形成されており、電子供給層23はInAlNにより形成されている。また、第1のキャップ層321はInGaNにより形成されており、第2のキャップ層322はMgOにより形成されている。これにより、電子走行層21において、電子走行層21と中間層22との界面近傍には、2DEG21aが生成される。尚、基板10は、半絶縁性のSiC基板により形成されている。ゲート電極41は第2のキャップ層322の上に形成されており、ソース電極42及びドレイン電極43は、電子供給層23の上に形成されている。第2のキャップ層322の上のゲート電極41が形成されていない領域には、パッシベーション膜として、SiN等の絶縁膜30が形成されている。第1のキャップ層321は、第1の実施の形態と同様に、量子井戸が形成される材料であれば、InGaN以外の材料により形成してもよい。また、第2のキャップ層322は、電子供給層23よりもバンドギャップの広い材料により形成されており、BeS、BeSe等により形成してもよいが、MgOが好ましい。
次に、第5の実施の形態について説明する。本実施の形態における半導体装置は、図38に示されるように、第1の実施の形態における半導体装置の絶縁膜30及びゲート電極41の周囲に、層間領域351、層間絶縁膜352、配線層353が積層して形成されている構造のものである。具体的には、第1の実施の形態における半導体装置の絶縁膜30及びゲート電極41の周囲には、層間領域351が形成されており、層間領域351の周囲には層間絶縁膜352が形成されており、層間絶縁膜352の上に金属膜により配線層353が形成されている。尚、層間領域351は比誘電率が3.2以下のLow−k膜または空間により形成されており、層間絶縁膜352ポリイミド等により形成されている。
次に、第6の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
(付記1)
基板の上に窒化物半導体により形成された電子走行層と、
前記電子走行層の上にInを含む窒化物半導体により形成された電子供給層と、
前記電子供給層の上に窒化物半導体により形成されたキャップ層と、
前記キャップ層の上に形成された絶縁膜と、
前記電子走行層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、
前記キャップ層の上に形成されたゲート電極と、
を有し、
前記キャップ層により、量子井戸が形成されることを特徴とする半導体装置。
(付記2)
前記キャップ層は、前記ゲート電極と前記ドレイン電極との間に形成されており、
前記絶縁膜は、前記ゲート電極と前記ドレイン電極との間においては、前記キャップ層の上に形成されており、前記ゲート電極と前記ソース電極との間においては、前記電子供給層の上に形成されていることを特徴とする付記1に記載の半導体装置。
(付記3)
前記キャップ層は、GaNを含む材料により形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記キャップ層は、GaN、AlXGa1−XN、InYGa1−YNのいずれかにより形成されており、
前記AlXGa1−XNにおけるXの値は、0以上、0.4以下であって、
前記InYGa1−YNにおけるYの値は、0以上、0.2以下であることを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記5)
基板の上に窒化物半導体により形成された電子走行層と、
前記電子走行層の上にInを含む窒化物半導体により形成された電子供給層と、
前記電子供給層の上に窒化物半導体により形成されたキャップ層と、
前記キャップ層の上に形成された絶縁膜と、
前記電子走行層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、
前記キャップ層の上に形成されたゲート電極と、
を有し、
前記キャップ層は、前記電子供給層よりもバンドギャップの広い材料により形成されていることを特徴とする半導体装置。
(付記6)
前記キャップ層は、前記ゲート電極と前記ドレイン電極との間に形成されており、
前記絶縁膜は、前記ゲート電極と前記ドレイン電極との間においては、前記キャップ層の上に形成されており、前記ゲート電極と前記ソース電極との間においては、前記電子供給層の上に形成されていることを特徴とする付記5に記載の半導体装置。
(付記7)
前記キャップ層は、MgOを含む材料により形成されていることを特徴とする付記5または6に記載の半導体装置。
(付記8)
基板の上に窒化物半導体により形成された電子走行層と、
前記電子走行層の上にInを含む窒化物半導体により形成された電子供給層と、
前記電子供給層の上に窒化物半導体により形成された第1のキャップ層と、
前記第1のキャップ層の上に形成された第2のキャップ層と、
前記第2のキャップ層の上に形成された絶縁膜と、
前記電子走行層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、
前記第2のキャップ層の上に形成されたゲート電極と、
を有し、
前記第1のキャップ層により、量子井戸が形成されるものであって、
前記第2のキャップ層は、前記電子供給層よりもバンドギャップの広い材料により形成されていることを特徴とする半導体装置。
(付記9)
前記第1のキャップ層は、GaN、AlXGa1−XN、InYGa1−YNのいずれかにより形成されており、
前記AlXGa1−XNにおけるXの値は、0以上、0.4以下であって、
前記InYGa1−YNにおけるYの値は、0以上、0.2以下であって、
前記第2のキャップ層は、MgOを含む材料により形成されていることを特徴とする付記8に記載の半導体装置。
(付記10)
前記電子供給層は、InAlNを含む材料により形成されていることを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記11)
前記電子走行層は、GaNを含む材料により形成されていることを特徴とする付記1から10のいずれかに記載の半導体装置。
(付記12)
前記電子走行層と前記電子供給層との間には中間層が形成されており、
前記中間層は、AlNを含む材料により形成されていることを特徴とする付記1から11のいずれかに記載の半導体装置。
(付記13)
前記絶縁膜は、SiNを含む材料により形成されていることを特徴とする付記1から12のいずれかに記載の半導体装置。
(付記14)
前記絶縁膜及び前記ゲート電極の上方には層間絶縁膜が形成され、
前記層間絶縁膜の上には配線が形成されるものであって、
前記絶縁膜及び前記ゲート電極と前記層間絶縁膜との間には層間領域が形成され、
前記層間領域は、空間またはLow−k膜により形成されていることを特徴とする付記1から13のいずれかに記載の半導体装置。
(付記15)
付記1から14のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記16)
付記1から14のいずれかに記載の半導体装置を有することを特徴とする増幅器。
21 電子走行層
21a 2DEG
22 中間層
23 電子供給層
24 キャップ層
30 絶縁膜
41 ゲート電極
42 ソース電極
43 ドレイン電極
Claims (9)
- 基板の上に窒化物半導体により形成された電子走行層と、
前記電子走行層の上にInを含む窒化物半導体により形成された電子供給層と、
前記電子供給層の上に窒化物半導体により形成されたキャップ層と、
前記キャップ層の上に形成された絶縁膜と、
前記電子走行層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、
前記キャップ層の上に形成されたゲート電極と、
を有し、
前記キャップ層により、量子井戸が形成されることを特徴とする半導体装置。 - 前記キャップ層は、前記ゲート電極と前記ドレイン電極との間に形成されており、
前記絶縁膜は、前記ゲート電極と前記ドレイン電極との間においては、前記キャップ層の上に形成されており、前記ゲート電極と前記ソース電極との間においては、前記電子供給層の上に形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記キャップ層は、GaNを含む材料により形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 基板の上に窒化物半導体により形成された電子走行層と、
前記電子走行層の上にInを含む窒化物半導体により形成された電子供給層と、
前記電子供給層の上に窒化物半導体により形成されたキャップ層と、
前記キャップ層の上に形成された絶縁膜と、
前記電子走行層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、
前記キャップ層の上に形成されたゲート電極と、
を有し、
前記キャップ層は、前記電子供給層よりもバンドギャップの広い材料により形成されていることを特徴とする半導体装置。 - 前記キャップ層は、前記ゲート電極と前記ドレイン電極との間に形成されており、
前記絶縁膜は、前記ゲート電極と前記ドレイン電極との間においては、前記キャップ層の上に形成されており、前記ゲート電極と前記ソース電極との間においては、前記電子供給層の上に形成されていることを特徴とする請求項4に記載の半導体装置。 - 前記キャップ層は、MgOを含む材料により形成されていることを特徴とする請求項4または5に記載の半導体装置。
- 基板の上に窒化物半導体により形成された電子走行層と、
前記電子走行層の上にInを含む窒化物半導体により形成された電子供給層と、
前記電子供給層の上に窒化物半導体により形成された第1のキャップ層と、
前記第1のキャップ層の上に形成された第2のキャップ層と、
前記第2のキャップ層の上に形成された絶縁膜と、
前記電子走行層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、
前記第2のキャップ層の上に形成されたゲート電極と、
を有し、
前記第1のキャップ層により、量子井戸が形成されるものであって、
前記第2のキャップ層は、前記電子供給層よりもバンドギャップの広い材料により形成されていることを特徴とする半導体装置。 - 前記電子供給層は、InAlNを含む材料により形成されていることを特徴とする請求項1から7のいずれかに記載の半導体装置。
- 前記絶縁膜及び前記ゲート電極の上方には層間絶縁膜が形成され、
前記層間絶縁膜の上には配線が形成されるものであって、
前記絶縁膜及び前記ゲート電極と前記層間絶縁膜との間には層間領域が形成され、
前記層間領域は、空間またはLow−k膜により形成されていることを特徴とする請求項1から8のいずれかに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015215088A JP6540461B2 (ja) | 2015-10-30 | 2015-10-30 | 半導体装置及び半導体装置の製造方法 |
US15/290,329 US10263103B2 (en) | 2015-10-30 | 2016-10-11 | Semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015215088A JP6540461B2 (ja) | 2015-10-30 | 2015-10-30 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017085057A true JP2017085057A (ja) | 2017-05-18 |
JP6540461B2 JP6540461B2 (ja) | 2019-07-10 |
Family
ID=58635156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015215088A Active JP6540461B2 (ja) | 2015-10-30 | 2015-10-30 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10263103B2 (ja) |
JP (1) | JP6540461B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102293962B1 (ko) * | 2017-12-01 | 2021-08-25 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치 |
TWI692867B (zh) * | 2018-10-04 | 2020-05-01 | 新唐科技股份有限公司 | 高電子遷移率電晶體元件及其製造方法 |
TWI717114B (zh) * | 2019-11-20 | 2021-01-21 | 國立交通大學 | 利用二段式曝光製造小線寬高電子遷移率電晶體之方法 |
JP7439536B2 (ja) * | 2020-01-28 | 2024-02-28 | 富士通株式会社 | 半導体装置 |
CN212085010U (zh) * | 2020-03-30 | 2020-12-04 | 苏州晶湛半导体有限公司 | 半导体结构 |
CN111952355B (zh) * | 2020-08-21 | 2021-03-12 | 浙江大学 | 基于多漏指结构的GaN HEMT器件及其制备方法 |
US11862718B2 (en) * | 2020-10-12 | 2024-01-02 | Bae Systems Information And Electronic Systems Integration Inc. | III-nitride thermal management based on aluminum nitride substrates |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010489A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2013098556A (ja) * | 2011-10-27 | 2013-05-20 | Samsung Electronics Co Ltd | 電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法 |
JP2015073073A (ja) * | 2013-09-06 | 2015-04-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US20150279722A1 (en) * | 2014-03-31 | 2015-10-01 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device and method of manufacturing the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4663156B2 (ja) | 2001-05-31 | 2011-03-30 | 富士通株式会社 | 化合物半導体装置 |
JPWO2003075425A1 (ja) * | 2002-03-01 | 2005-06-30 | 三洋電機株式会社 | 窒化物系半導体レーザ素子 |
JP5397825B2 (ja) * | 2007-05-18 | 2014-01-22 | サンケン電気株式会社 | 電界効果半導体装置 |
JP5635803B2 (ja) * | 2010-05-07 | 2014-12-03 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置の製造方法及び化合物半導体装置 |
JP5672868B2 (ja) * | 2010-08-31 | 2015-02-18 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2012175089A (ja) * | 2011-02-24 | 2012-09-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
US8648389B2 (en) * | 2011-06-08 | 2014-02-11 | Sumitomo Electric Industries, Ltd. | Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer |
JP6253886B2 (ja) * | 2013-01-09 | 2017-12-27 | トランスフォーム・ジャパン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2014157993A (ja) | 2013-02-18 | 2014-08-28 | Furukawa Electric Co Ltd:The | 半導体装置 |
JP6318474B2 (ja) * | 2013-06-07 | 2018-05-09 | 住友電気工業株式会社 | 半導体装置の製造方法 |
-
2015
- 2015-10-30 JP JP2015215088A patent/JP6540461B2/ja active Active
-
2016
- 2016-10-11 US US15/290,329 patent/US10263103B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010489A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2013098556A (ja) * | 2011-10-27 | 2013-05-20 | Samsung Electronics Co Ltd | 電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法 |
JP2015073073A (ja) * | 2013-09-06 | 2015-04-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US20150279722A1 (en) * | 2014-03-31 | 2015-10-01 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US20170125561A1 (en) | 2017-05-04 |
JP6540461B2 (ja) | 2019-07-10 |
US10263103B2 (en) | 2019-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818840B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5990976B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9425268B2 (en) | Compound semiconductor device and method of manufacturing the same | |
JP6540461B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101358489B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2015037105A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6064628B2 (ja) | 半導体装置 | |
JP6575304B2 (ja) | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 | |
JP2013197315A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6398678B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7139774B2 (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
JP2017228621A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2015019052A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6252122B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017228685A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6194769B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014146646A (ja) | 半導体装置 | |
JP2020113625A (ja) | 半導体装置、半導体装置の製造方法及び増幅器 | |
JP2016187024A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2020088104A (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
JP5935425B2 (ja) | 半導体装置 | |
JP2018129339A (ja) | 半導体装置、電源装置及び増幅器 | |
JP6561559B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018041784A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2019160966A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6540461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |