JP2018041784A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018041784A JP2018041784A JP2016173413A JP2016173413A JP2018041784A JP 2018041784 A JP2018041784 A JP 2018041784A JP 2016173413 A JP2016173413 A JP 2016173413A JP 2016173413 A JP2016173413 A JP 2016173413A JP 2018041784 A JP2018041784 A JP 2018041784A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- semiconductor
- opening
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
ゲート電極をフィールドプレート構造にした半導体装置における電流コラプスについて、図1に基づき説明する。図1に示す構造の半導体装置は、基板910の上に、窒化物半導体のエピタキシャル成長により、バッファ層911、電子走行層921、電子供給層922、キャップ層923が積層されている。基板910は、SiC等の半導体材料により形成されている。バッファ層911は、AlNやGaN等により形成されており、電子走行層921はi−GaNにより形成されており、電子供給層922はn−AlGaNにより形成されており、キャップ層923は、n−GaNにより形成されている。これにより、電子走行層921において、電子走行層921と電子供給層922との界面近傍には、2DEG921aが生成される。
次に、第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図2に示されるように、基板10の上に、窒化物半導体のエピタキシャル成長により、バッファ層11、電子走行層21、電子供給層22、キャップ層23が積層して形成されている。基板10は、SiC等の半導体材料により形成されている。バッファ層11は、AlNやGaN等により形成されており、電子走行層21はi−GaNにより形成されており、電子供給層22はi−AlGaNまたはn−AlGaNにより形成されており、キャップ層23はi−GaNまたはn−GaNにより形成されている。これにより、電子走行層21において、電子走行層21と電子供給層22との界面近傍には、2DEG21aが生成される。尚、電子供給層22は、InAlNまたはInAlGaNにより形成してもよい。この場合には、電子走行層21と電子供給層22との間に、AlN等によりスペーサ層を形成してもよく、また、キャップ層23は形成しなくてもよい。
次に、本実施の形態における半導体装置の製造方法について、図5〜図7に基づき説明する。
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態における半導体装置を第1の実施の形態とは異なる方法で製造する製造方法である。本実施の形態における半導体装置の製造方法について、図8〜図10に基づき説明する。
(半導体装置)
次に、第3の実施の形態における半導体装置について、図11に基づき説明する。本実施の形態における半導体装置は、基板10の上に、窒化物半導体のエピタキシャル成長により、バッファ層11、電子走行層21、電子供給層22、キャップ層23が積層して形成されている。基板10は、SiC等の半導体材料により形成されている。バッファ層11は、AlNやGaN等により形成されており、電子走行層21はi−GaNにより形成されており、電子供給層22はi−AlGaNまたはn−AlGaNにより形成されており、キャップ層23はi−GaNまたはn−GaNにより形成されている。これにより、電子走行層21において、電子走行層21と電子供給層22との界面近傍には、2DEG21aが生成される。
次に、本実施の形態における半導体装置の製造方法について、図12〜図14に基づき説明する。
次に、第4の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
(付記1)
基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第2の半導体層の上に形成された開口部を有する絶縁膜と、
前記絶縁膜の前記開口部に形成されたファインゲート領域と、前記開口部の周囲の前記絶縁膜の上に形成されたオーバーハング領域と、を有するゲート電極と、
前記ゲート電極の前記オーバーハング領域の前記ドレイン電極側の端部の直下において、前記第2の半導体層の一部に形成された不純物元素がドープされた不純物ドープ領域と、
を有することを特徴とする半導体装置。
(付記2)
前記不純物ドープ領域は、前記第2の半導体層よりも不純物元素の濃度が高いことを特徴とする付記1に記載の半導体装置。
(付記3)
基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に、窒化物半導体により形成された第3の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第3の半導体層の上に形成された開口部を有する絶縁膜と、
前記絶縁膜の前記開口部に形成されたファインゲート領域と、前記開口部の周囲の前記絶縁膜の上に形成されたオーバーハング領域と、を有するゲート電極と、
前記ゲート電極の前記オーバーハング領域の前記ドレイン電極側の端部の直下において、前記第3の半導体層、または、前記第3の半導体層と前記第2の半導体層の一部に形成された不純物元素がドープされた不純物ドープ領域と、
を有することを特徴とする半導体装置。
(付記4)
前記不純物ドープ領域は、前記第2の半導体層及び前記第3の半導体層よりも不純物元素の濃度が高いことを特徴とする付記3に記載の半導体装置。
(付記5)
前記不純物ドープ領域における不純物元素の濃度は、2×1018cm−3以上であることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記不純物元素は、n型となる不純物元素であることを特徴とする付記1から5のいずれかに記載の半導体装置。
(付記7)
前記不純物ドープ領域は、前記ゲート電極、前記ソース電極、前記ドレイン電極のうちのいずれにも接続されていないことを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記8)
前記不純物ドープ領域は、前記ゲート電極と前記ドレイン電極との間に形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記9)
基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第2の半導体層の上に形成された開口部を有する絶縁膜と、
前記絶縁膜の前記開口部に形成されたファインゲート領域と、前記開口部の周囲の前記絶縁膜の上に形成されたオーバーハング領域と、を有するゲート電極と、
前記ゲート電極の前記オーバーハング領域の前記ドレイン電極側の端部の直下において、前記第2の半導体層の一部に埋め込まれた導電部と、
を有することを特徴とする半導体装置。
(付記10)
基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に、窒化物半導体により形成された第3の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第3の半導体層の上に形成された開口部を有する絶縁膜と、
前記絶縁膜の前記開口部に形成されたファインゲート領域と、前記開口部の周囲の前記絶縁膜の上に形成されたオーバーハング領域と、を有するゲート電極と、
前記ゲート電極の前記オーバーハング領域の前記ドレイン電極側の端部の直下において、前記第3の半導体層、または、前記第3の半導体層と前記第2の半導体層の一部に埋め込まれた導電部と、
を有することを特徴とする半導体装置。
(付記11)
前記導電部は、金属または金属窒化物により形成されていることを特徴とする付記9または10に記載の半導体装置。
(付記12)
前記導電部は、Ti、Ta、Wのうちのいずれかを含む窒化物により形成されていることを特徴とする付記9または10に記載の半導体装置。
(付記13)
前記導電部は、前記ゲート電極、前記ソース電極、前記ドレイン電極のうちのいずれにも接続されてはいないことを特徴とする付記9から12のいずれかに記載の半導体装置。
(付記14)
前記導電部は、前記ゲート電極と前記ドレイン電極との間に形成されていることを特徴とする付記9から13のいずれかに記載の半導体装置。
(付記15)
前記第1の半導体層は、GaNを含む材料により形成されており、
前記第2の半導体層は、AlGaN、InAlN、InAlGaNのいずれかを含む材料により形成されていることを特徴とする付記1から14のいずれかに記載の半導体装置。
(付記16)
基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第2の半導体層の上に、開口部を有する絶縁膜を形成する工程と、
前記第2の半導体層の一部に、不純物元素をドープすることにより不純物ドープ領域を形成する工程と、
前記絶縁膜の前記開口部及び前記開口部の周囲の前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記不純物ドープ領域は、前記絶縁膜の上の前記ゲート電極のオーバーハング領域のドレイン電極側の端部の直下に形成されていることを特徴とする半導体装置の製造方法。
(付記17)
基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、窒化物半導体により第3の半導体層を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第3の半導体層の上に、開口部を有する絶縁膜を形成する工程と、
前記第3の半導体層、または、前記第3の半導体層と前記第2の半導体層の一部に、不純物元素をドープすることにより不純物ドープ領域を形成する工程と、
前記絶縁膜の前記開口部及び前記開口部の周囲の前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記不純物ドープ領域は、前記絶縁膜の上の前記ゲート電極のオーバーハング領域のドレイン電極側の端部の直下に形成されていることを特徴とする半導体装置の製造方法。
(付記18)
基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の一部に、導電性を有する材料を埋め込むことにより導電部を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第2の半導体層の上に、開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口部及び前記開口部の周囲の前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記導電部は、前記絶縁膜の上の前記ゲート電極のオーバーハング領域のドレイン電極側の端部の直下に形成されていることを特徴とする半導体装置の製造方法。
(付記19)
基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、窒化物半導体により第3の半導体層を形成する工程と、
前記第3の半導体層、または、前記第3の半導体層と前記第2の半導体層の一部に、導電性を有する材料を埋め込むことにより導電部を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第3の半導体層の上に、開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口部及び前記開口部の周囲の前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記導電部は、前記絶縁膜の上の前記ゲート電極のオーバーハング領域のドレイン電極側の端部の直下に形成されていることを特徴とする半導体装置の製造方法。
(付記20)
付記1から11のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記21)
付記1から11のいずれかに記載の半導体装置を有することを特徴とする増幅器。
11 バッファ層
21 電子走行層(第1の半導体層)
21a 2DEG
22 電子供給層(第2の半導体層)
23 キャップ層
25 不純物ドープ領域
30 絶縁膜
41 ゲート電極
41a ファインゲート領域
41b オーバーハング領域
41c 端部
42 ソース電極
43 ドレイン電極
Claims (10)
- 基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第2の半導体層の上に形成された開口部を有する絶縁膜と、
前記絶縁膜の前記開口部に形成されたファインゲート領域と、前記開口部の周囲の前記絶縁膜の上に形成されたオーバーハング領域と、を有するゲート電極と、
前記ゲート電極の前記オーバーハング領域の前記ドレイン電極側の端部の直下において、前記第2の半導体層の一部に形成された不純物元素がドープされた不純物ドープ領域と、
を有することを特徴とする半導体装置。 - 基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に、窒化物半導体により形成された第3の半導体層と、
前記第2の半導体層の上に形成されたソース電極)及びドレイン電極と、
前記第3の半導体層の上に形成された開口部を有する絶縁膜と、
前記絶縁膜の前記開口部に形成されたファインゲート領域と、前記開口部の周囲の前記絶縁膜の上に形成されたオーバーハング領域と、を有するゲート電極と、
前記ゲート電極の前記オーバーハング領域の前記ドレイン電極側の端部の直下において、前記第3の半導体層、または、前記第3の半導体層と前記第2の半導体層の一部に形成された不純物元素がドープされた不純物ドープ領域と、
を有することを特徴とする半導体装置。 - 前記不純物ドープ領域における不純物元素の濃度は、2×1018cm−3以上であることを特徴とする請求項1または2に記載の半導体装置。
- 基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第2の半導体層の上に形成された開口部を有する絶縁膜と、
前記絶縁膜の前記開口部に形成されたファインゲート領域と、前記開口部の周囲の前記絶縁膜の上に形成されたオーバーハング領域と、を有するゲート電極と、
前記ゲート電極の前記オーバーハング領域の前記ドレイン電極側の端部の直下において、前記第2の半導体層の一部に埋め込まれた導電部と、
を有することを特徴とする半導体装置。 - 基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に、窒化物半導体により形成された第3の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第3の半導体層の上に形成された開口部を有する絶縁膜と、
前記絶縁膜の前記開口部に形成されたファインゲート領域と、前記開口部の周囲の前記絶縁膜の上に形成されたオーバーハング領域と、を有するゲート電極と、
前記ゲート電極の前記オーバーハング領域の前記ドレイン電極側の端部の直下において、前記第3の半導体層、または、前記第3の半導体層と前記第2の半導体層の一部に埋め込まれた導電部と、
を有することを特徴とする半導体装置。 - 前記第1の半導体層は、GaNを含む材料により形成されており、
前記第2の半導体層は、AlGaN、InAlN、InAlGaNのいずれかを含む材料により形成されていることを特徴とする請求項1から5のいずれかに記載の半導体装置。 - 基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第2の半導体層の上に、開口部を有する絶縁膜を形成する工程と、
前記第2の半導体層の一部に、不純物元素をドープすることにより不純物ドープ領域を形成する工程と、
前記絶縁膜の前記開口部及び前記開口部の周囲の前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記不純物ドープ領域は、前記絶縁膜の上の前記ゲート電極のオーバーハング領域のドレイン電極側の端部の直下に形成されていることを特徴とする半導体装置の製造方法。 - 基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、窒化物半導体により第3の半導体層を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第3の半導体層の上に、開口部を有する絶縁膜を形成する工程と、
前記第3の半導体層、または、前記第3の半導体層と前記第2の半導体層の一部に、不純物元素をドープすることにより不純物ドープ領域を形成する工程と、
前記絶縁膜の前記開口部及び前記開口部の周囲の前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記不純物ドープ領域は、前記絶縁膜の上の前記ゲート電極のオーバーハング領域のドレイン電極側の端部の直下に形成されていることを特徴とする半導体装置の製造方法。 - 基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の一部に、導電性を有する材料を埋め込むことにより導電部を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第2の半導体層の上に、開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口部及び前記開口部の周囲の前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記導電部は、前記絶縁膜の上の前記ゲート電極のオーバーハング領域のドレイン電極側の端部の直下に形成されていることを特徴とする半導体装置の製造方法。 - 基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、窒化物半導体により第3の半導体層を形成する工程と、
前記第3の半導体層、または、前記第3の半導体層と前記第2の半導体層の一部に、導電性を有する材料を埋め込むことにより導電部を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第3の半導体層の上に、開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口部及び前記開口部の周囲の前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記導電部は、前記絶縁膜の上の前記ゲート電極のオーバーハング領域のドレイン電極側の端部の直下に形成されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016173413A JP6729207B2 (ja) | 2016-09-06 | 2016-09-06 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016173413A JP6729207B2 (ja) | 2016-09-06 | 2016-09-06 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018041784A true JP2018041784A (ja) | 2018-03-15 |
JP6729207B2 JP6729207B2 (ja) | 2020-07-22 |
Family
ID=61623939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016173413A Active JP6729207B2 (ja) | 2016-09-06 | 2016-09-06 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6729207B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172055A (ja) * | 2007-01-12 | 2008-07-24 | Sharp Corp | 窒化物半導体装置及びそれを用いた電力変換装置 |
JP2011210754A (ja) * | 2010-03-27 | 2011-10-20 | Nec Corp | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
JP2011243978A (ja) * | 2010-04-23 | 2011-12-01 | Advanced Power Device Research Association | 窒化物系半導体装置 |
JP2013191828A (ja) * | 2012-02-16 | 2013-09-26 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2014187344A (ja) * | 2013-02-25 | 2014-10-02 | Renesas Electronics Corp | 半導体装置 |
WO2016072188A1 (ja) * | 2014-11-04 | 2016-05-12 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路および無線通信装置 |
-
2016
- 2016-09-06 JP JP2016173413A patent/JP6729207B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172055A (ja) * | 2007-01-12 | 2008-07-24 | Sharp Corp | 窒化物半導体装置及びそれを用いた電力変換装置 |
JP2011210754A (ja) * | 2010-03-27 | 2011-10-20 | Nec Corp | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
JP2011243978A (ja) * | 2010-04-23 | 2011-12-01 | Advanced Power Device Research Association | 窒化物系半導体装置 |
JP2013191828A (ja) * | 2012-02-16 | 2013-09-26 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2014187344A (ja) * | 2013-02-25 | 2014-10-02 | Renesas Electronics Corp | 半導体装置 |
WO2016072188A1 (ja) * | 2014-11-04 | 2016-05-12 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路および無線通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6729207B2 (ja) | 2020-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9640648B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6179266B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5784440B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5913816B2 (ja) | 半導体装置の製造方法 | |
JP6575304B2 (ja) | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 | |
JP2014183125A (ja) | 半導体装置 | |
JP2013074068A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013074070A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014072431A (ja) | 半導体装置 | |
JP2014072429A (ja) | 半導体装置 | |
JP2019192698A (ja) | 半導体装置、半導体装置の製造方法及び増幅器 | |
JP2013074069A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6877896B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6540461B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6135487B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6398678B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
JP7139774B2 (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
JP6252122B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017228685A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2020113625A (ja) | 半導体装置、半導体装置の製造方法及び増幅器 | |
JP6953886B2 (ja) | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 | |
JP6729207B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7103145B2 (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
JP7102796B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6729207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |