JP2018129339A - 半導体装置、電源装置及び増幅器 - Google Patents
半導体装置、電源装置及び増幅器 Download PDFInfo
- Publication number
- JP2018129339A JP2018129339A JP2017019694A JP2017019694A JP2018129339A JP 2018129339 A JP2018129339 A JP 2018129339A JP 2017019694 A JP2017019694 A JP 2017019694A JP 2017019694 A JP2017019694 A JP 2017019694A JP 2018129339 A JP2018129339 A JP 2018129339A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- implantation region
- semiconductor device
- drain
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 210
- 238000005468 ion implantation Methods 0.000 claims abstract description 204
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 32
- 239000012535 impurity Substances 0.000 description 43
- 238000000034 method Methods 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 21
- 239000010936 titanium Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 11
- 230000005533 two-dimensional electron gas Effects 0.000 description 11
- 238000009826 distribution Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000003960 organic solvent Substances 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
最初に、電子供給層にInAlGaNを用いた半導体装置について図1に基づき説明する。この半導体装置は、図1に示すように、基板910の上に、不図示のバッファ層、i−GaNにより形成された電子走行層921、AlNにより形成された中間層922、InAlGaNにより形成された電子供給層923が積層されている。電子供給層923の上には、ゲート電極931、ソース電極932、ドレイン電極933が形成されている。ゲート電極931、ソース電極932、ドレイン電極933が形成されている領域を除く電子供給層923の上には、SiN等により保護膜940が形成されている。尚、基板910は、半絶縁性のSiC基板により形成されており、電子走行層921において、電子走行層921と中間層922との界面近傍には、2DEG921aが生成される。図1に示す構造の半導体装置は、電子供給層923を形成しているInAlGaNのバンドギャップが広いため、電子供給層923の上に形成されるソース電極932及びドレイン電極933とのオーミックコンタクト抵抗が高くなる。
次に、本実施の形態における半導体装置について図3に基づき説明する。本実施の形態における半導体装置は、図3に示すように、基板10の上に、不図示のバッファ層、i−GaNにより形成された電子走行層21、AlNにより形成された中間層22、InAlGaNにより形成された電子供給層23が積層されている。尚、電子走行層21は厚さが約1μmのi−GaNにより形成されており、中間層22は厚さが約1nmのi−AlNにより形成されており、電子供給層23は厚さが約10nmのInAlGaNにより形成されている。電子供給層23の上には、ゲート電極31、ソース電極32、ドレイン電極33が形成されている。ゲート電極31、ソース電極32、ドレイン電極33が形成されている領域を除く電子供給層23の上には、SiN等により保護膜40が形成されている。
次に、本実施の形態における半導体装置の製造方法について、図9から図14に基づき説明する。尚、この説明の工程図では、便宜上、図3等に示されるものと、各々の層の厚さ等が異なって記載されているが、発明の内容に影響を与えるものではない。
本実施の形態は、図15に示されるように、ドレイン電極33の下の窒化物半導体層には第2のイオン注入領域63が形成されているが、ソース電極32の下の窒化物半導体層には第2のイオン注入領域が形成されていない構造の半導体装置であってもよい。ドレイン電極33には、高電圧が印加されるため、ドレイン電極33のゲート電極31側の端部33aは、特に電界が集中しやすい。このため、ドレイン電極33のゲート電極31側の端部33aの下の窒化物半導体層に第2のイオン注入領域63が形成されていれば、電界集中を緩和することができる。しかしながら、電流集中についても考慮するならば、図3に示されるように、ソース電極32側にも第2のイオン注入領域62が設けられている構造の半導体装置の方が、信頼性の観点からは好ましい。
次に、第2の実施の形態について説明する。本実施の形態は、図16に示すように、ソース電極32及びドレイン電極33が形成される領域の電子供給層23を一部除去し、凹部を形成することによりリセスを形成した構造のものである。このように、リセスを形成し、ソース電極32及びドレイン電極33を形成することにより、ソース電極32及びドレイン電極33におけるコンタクト抵抗を低くすることができる。
次に、本実施の形態における半導体装置の製造方法について、図19から図24に基づき説明する。尚、この説明の工程図では、便宜上、図16及び図17等に示されるものと、各々の層の厚さ等が異なって記載されているが、発明の内容に影響を与えるものではない。
次に、第3の実施の形態について説明する。本実施の形態は、図25に示すように、ゲート電極31が形成される領域に凹部を形成することによりゲートリセスを形成し、ゲート電極31を形成した構造の半導体装置である。このように、ゲート電極31が形成される領域にゲートリセスを形成し、ゲートリセスが形成された領域にゲート電極31を形成することにより、2DEG21aの密度を高くするために、電子供給層23の厚さを厚くしても、周波数特性が低下することを抑制することができる。
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、第2の実施の形態の半導体装置の製造方法の図19(a)から図23(a)までに示す工程は同じであるため説明を省略し、図23(a)以降の工程について説明する。尚、この説明の工程図では、便宜上、図25等に示されるものと、各々の層の厚さ等が異なって記載されているが、発明の内容に影響を与えるものではない。
次に、第4の実施の形態について説明する。本実施の形態は、図28に示されるように、第1のイオン注入領域152及び153と第2のイオン注入領域162及び163にイオン注入される不純物元素は同じであって濃度が異なるものである。イオン注入されるイオンの濃度を変えるとコンタクト抵抗も変わる。よって、第1のイオン注入領域152及び153には、加速電圧7KeV、ドーズ量5×1015cm−2の条件で、Tiをイオン注入する。また、第2のイオン注入領域162及び163には、加速電圧7KeV、ドーズ量2×1015cm−2の条件で、Tiをイオン注入する。一般的には、窒化物半導体層における不純物濃度が高い方が、コンタクト抵抗が低くなる。このため、不純物元素となるTiの不純物濃度が、第1のイオン注入領域152及び153よりも、第2のイオン注入領域162及び163の方が低くなるようにイオン注入する。
次に、第5の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第1から第4の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図29に基づき説明する。尚、図29は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第4の実施の形態に示されているものとは、異なっている。
次に、本実施の形態におけるPFC回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるPFC回路、電源装置及び高周波増幅器は、第1から第4の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
次に、本実施の形態におけるPFC(Power Factor Correction)回路について説明する。本実施の形態におけるPFC回路は、第1から第4の実施の形態における半導体装置を有するものである。
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第1から第4の実施の形態における半導体装置であるHEMTを有する電源装置である。
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第1から第4の実施の形態における半導体装置であるHEMTが用いられている構造のものである。
(付記1)
基板の上に形成された第1の半導体層と、
前記第1の半導体層の上に形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極と、
前記第1の半導体層または前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第2の半導体層において、ドレイン電極が形成される領域に形成されたドレイン側の第1のイオン注入領域と、
前記第2の半導体層において、前記ドレイン側の第1のイオン注入領域よりも前記ゲート電極側に形成されたドレイン側の第2のイオン注入領域と、
を有し、
前記ドレイン側の第1のイオン注入領域及び前記ドレイン側の第2のイオン注入領域の上には、前記ドレイン電極が形成されており、
前記ドレイン側の第1のイオン注入領域におけるキャリア濃度は、前記ドレイン側の第2のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする半導体装置。
(付記2)
前記ドレイン電極のゲート電極側の端部は、前記ドレイン側の第2のイオン注入領域の上に位置していることを特徴とする付記1に記載の半導体装置。
(付記3)
前記ドレイン電極が形成される領域の前記第2の半導体層には、凹部が形成されており、
前記ドレイン電極のゲート電極側の側面は、前記ドレイン側の第2のイオン注入領域と接していることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記第2の半導体層において、ソース電極が形成される領域に形成されたソース側の第1のイオン注入領域と、
前記第2の半導体層において、前記ソース側の第1のイオン注入領域よりも前記ゲート電極側に形成されたソース側の第2のイオン注入領域と、
を有し、
前記ソース側の第1のイオン注入領域及び前記ソース側の第2のイオン注入領域の上には、前記ソース電極が形成されており、
前記ソース側の第1のイオン注入領域におけるキャリア濃度は、前記ソース側の第2のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記5)
前記ソース電極のゲート電極側の端部は、前記ソース側の第2のイオン注入領域の上に位置していることを特徴とする付記4に記載の半導体装置。
(付記6)
前記ソース電極が形成される領域の前記第2の半導体層には、凹部が形成されており、
前記ソース電極のゲート電極側の側面は、前記ソース側の第2のイオン注入領域と接していることを特徴とする付記4または5に記載の半導体装置。
(付記7)
前記第1の半導体層及び前記第2の半導体層は、窒化物半導体により形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記8)
前記第1の半導体層は、InAlNまたはInAlGaNを含む材料により形成されており、
前記第2の半導体層は、GaNを含む材料により形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記9)
前記第1のイオン注入領域には、SiまたはSnがドープされており、
前記第2のイオン注入領域には、TiまたはWがドープされていることを特徴とする付記1から8のいずれかに記載の半導体装置。
(付記10)
前記第2の半導体層の前記ゲート電極が形成される領域には、前記第2の半導体層の一部を除去することによりゲートリセスが形成されており、
前記ゲート電極は、前記ゲートリセスの前記第2の半導体層の上に形成されていることを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記11)
付記1から10のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記12)
付記1から10のいずれかに記載の半導体装置を有することを特徴とする増幅器。
21 電子走行層(第1の半導体層)
21a 2DEG
22 中間層(第3の半導体層)
23 電子供給層(第2の半導体層)
31 ゲート電極
32 ソース電極
32a ゲート電極側の端部
32b 底面
32c 側面
33 ドレイン電極
33a ゲート電極側の端部
33b 底面
33c 側面
40 保護膜
52 第1のイオン注入領域(ソース側の第1のイオン注入領域)
53 第1のイオン注入領域(ドレイン側の第1のイオン注入領域)
62 第2のイオン注入領域(ソース側の第2のイオン注入領域)
63 第2のイオン注入領域(ドレイン側の第2のイオン注入領域)
Claims (10)
- 基板の上に形成された第1の半導体層と、
前記第1の半導体層の上に形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極と、
前記第1の半導体層または前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第2の半導体層において、ドレイン電極が形成される領域に形成されたドレイン側の第1のイオン注入領域と、
前記第2の半導体層において、前記ドレイン側の第1のイオン注入領域よりも前記ゲート電極側に形成されたドレイン側の第2のイオン注入領域と、
を有し、
前記ドレイン側の第1のイオン注入領域及び前記ドレイン側の第2のイオン注入領域の上には、前記ドレイン電極が形成されており、
前記ドレイン側の第1のイオン注入領域におけるキャリア濃度は、前記ドレイン側の第2のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする半導体装置。 - 前記ドレイン電極のゲート電極側の端部は、前記ドレイン側の第2のイオン注入領域の上に位置していることを特徴とする請求項1に記載の半導体装置。
- 前記ドレイン電極が形成される領域の前記第2の半導体層には、凹部が形成されており、
前記ドレイン電極のゲート電極側の側面は、前記ドレイン側の第2のイオン注入領域と接していることを特徴とする請求項1または2に記載の半導体装置。 - 前記第2の半導体層において、ソース電極が形成される領域に形成されたソース側の第1のイオン注入領域と、
前記第2の半導体層において、前記ソース側の第1のイオン注入領域よりも前記ゲート電極側に形成されたソース側の第2のイオン注入領域と、
を有し、
前記ソース側の第1のイオン注入領域及び前記ソース側の第2のイオン注入領域の上には、前記ソース電極が形成されており、
前記ソース側の第1のイオン注入領域におけるキャリア濃度は、前記ソース側の第2のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする請求項1から3のいずれかに記載の半導体装置。 - 前記ソース電極のゲート電極側の端部は、前記ソース側の第2のイオン注入領域の上に位置していることを特徴とする請求項4に記載の半導体装置。
- 前記ソース電極が形成される領域の前記第2の半導体層には、凹部が形成されており、
前記ソース電極のゲート電極側の側面は、前記ソース側の第2のイオン注入領域と接していることを特徴とする請求項4または5に記載の半導体装置。 - 前記第1の半導体層は、InAlNまたはInAlGaNを含む材料により形成されており、
前記第2の半導体層は、GaNを含む材料により形成されていることを特徴とする請求項1から6のいずれかに記載の半導体装置。 - 前記第1のイオン注入領域には、SiまたはSnがドープされており、
前記第2のイオン注入領域には、TiまたはWがドープされていることを特徴とする請求項1から7のいずれかに記載の半導体装置。 - 請求項1から8のいずれかに記載の半導体装置を有することを特徴とする電源装置。
- 請求項1から8のいずれかに記載の半導体装置を有することを特徴とする増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017019694A JP6769322B2 (ja) | 2017-02-06 | 2017-02-06 | 半導体装置、電源装置及び増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017019694A JP6769322B2 (ja) | 2017-02-06 | 2017-02-06 | 半導体装置、電源装置及び増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129339A true JP2018129339A (ja) | 2018-08-16 |
JP6769322B2 JP6769322B2 (ja) | 2020-10-14 |
Family
ID=63174334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017019694A Active JP6769322B2 (ja) | 2017-02-06 | 2017-02-06 | 半導体装置、電源装置及び増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6769322B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102396072B1 (ko) * | 2020-11-13 | 2022-05-11 | 한국원자력연구원 | GaN계 전자 소자의 오믹 접촉 형성 방법 및 이에 따라 제조된 GaN계 전자 소자의 오믹 접촉 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173582A (ja) * | 2004-11-19 | 2006-06-29 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
JP2007059508A (ja) * | 2005-08-23 | 2007-03-08 | Nec Corp | n型窒化物半導体の電極及びn型窒化物半導体の電極の形成方法 |
WO2010074275A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置 |
JP2010182854A (ja) * | 2009-02-05 | 2010-08-19 | Mitsubishi Electric Corp | 半導体装置 |
US20150115325A1 (en) * | 2013-10-31 | 2015-04-30 | Infineon Technologies Austria Ag | Spacer Supported Lateral Channel FET |
-
2017
- 2017-02-06 JP JP2017019694A patent/JP6769322B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173582A (ja) * | 2004-11-19 | 2006-06-29 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
JP2007059508A (ja) * | 2005-08-23 | 2007-03-08 | Nec Corp | n型窒化物半導体の電極及びn型窒化物半導体の電極の形成方法 |
WO2010074275A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置 |
JP2010182854A (ja) * | 2009-02-05 | 2010-08-19 | Mitsubishi Electric Corp | 半導体装置 |
US20150115325A1 (en) * | 2013-10-31 | 2015-04-30 | Infineon Technologies Austria Ag | Spacer Supported Lateral Channel FET |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102396072B1 (ko) * | 2020-11-13 | 2022-05-11 | 한국원자력연구원 | GaN계 전자 소자의 오믹 접촉 형성 방법 및 이에 따라 제조된 GaN계 전자 소자의 오믹 접촉 |
WO2022103133A1 (ko) * | 2020-11-13 | 2022-05-19 | 한국원자력연구원 | GaN계 전자 소자의 오믹 접촉 형성 방법 및 이에 따라 제조된 GaN계 전자 소자의 오믹 접촉 |
Also Published As
Publication number | Publication date |
---|---|
JP6769322B2 (ja) | 2020-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818840B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US9231075B2 (en) | Semiconductor device including gate electrode provided over active region in p-type nitride semiconductor layer and method of manufacturing the same, and power supply apparatus | |
JP5990976B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101456774B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US9653569B1 (en) | Compound semiconductor device and manufacturing method thereof | |
JP2013207245A (ja) | 化合物半導体装置及びその製造方法 | |
JP6540461B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6135487B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9099422B2 (en) | Compound semiconductor device and method for manufacturing the same | |
JP6237433B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6194769B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018010937A (ja) | 化合物半導体装置及びその製造方法 | |
JP6769322B2 (ja) | 半導体装置、電源装置及び増幅器 | |
US9954091B2 (en) | Compound semiconductor device and method of manufacturing the same | |
JP2021089977A (ja) | 半導体装置、半導体装置の製造方法及び増幅器 | |
JP2016187024A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016086125A (ja) | 化合物半導体装置及びその製造方法 | |
JP2020088104A (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
KR101418211B1 (ko) | 반도체 장치 | |
JP6187167B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2015230987A (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6769322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |