CN111952355B - 基于多漏指结构的GaN HEMT器件及其制备方法 - Google Patents
基于多漏指结构的GaN HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN111952355B CN111952355B CN202010850469.XA CN202010850469A CN111952355B CN 111952355 B CN111952355 B CN 111952355B CN 202010850469 A CN202010850469 A CN 202010850469A CN 111952355 B CN111952355 B CN 111952355B
- Authority
- CN
- China
- Prior art keywords
- finger
- drain
- gate
- leakage
- gan hemt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 139
- 239000002184 metal Substances 0.000 claims abstract description 139
- 239000010409 thin film Substances 0.000 claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 48
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 238000001259 photo etching Methods 0.000 claims description 24
- 229910002704 AlGaN Inorganic materials 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 23
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 78
- 229910002601 GaN Inorganic materials 0.000 description 77
- 230000005533 two-dimensional electron gas Effects 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 238000001459 lithography Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000002028 premature Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000003471 anti-radiation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 241000252506 Characiformes Species 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000012946 outsourcing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种基于多漏指结构的GaN HEMT器件及制备方法，该器件包括：形成于GaN HEMT薄膜结构上的源电极、漏电极及MIS栅电极；形成于MIS栅电极与漏电极之间的漏指金属场板，漏指金属场板包括若干个水平场板及若干个垂直场板，水平场板包括形成于漏指上的导电材料，垂直场板包括形成于漏指槽侧壁上的导电材料。通过在栅电极与漏电极之间形成与漏电极接触连接的漏指金属场板，可以有效改变漏电极端电场的走向，提高GaN HEMT器件的耐压性能，且利于器件的小型化；另外，垂直场板可有效减小整体漏电极端电阻，从而可获得低的导通电阻；再者，漏指金属场板减少了形态不良的欧姆接触的漏电极端的泄漏路径，从而抑制了泄漏电流。
Description
技术领域
本发明属于半导体功率电子器件领域，特别是涉及一种基于多漏指结构的GaNHEMT器件及其制备方法。
背景技术
第三代半导体材料即宽禁带(Wide Band Gap Semiconductor，简称WBGS)半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等以后发展起来。在第三代半导体材料中，氮化镓(GaN)具有宽带隙、直接带隙、高击穿电场、较低的介电常数、高电子饱和漂移速度、抗辐射能力强和良好的化学稳定性等优越性质，成为继锗、硅、砷化镓之后制造新一代微电子器件和电路的关键半导体材料。特别是高温、大功率、高频和抗辐照电子器件以及全波长、短波长光电器件方面具有得天独厚的优势，是实现高温与大功率、高频及抗辐射、全波长光电器件的理想材料。
基于AlGaN/GaN异质结的高电子迁移率晶体管(High Electron MobilityTransistor，HEMT)具有低导通电阻、高击穿电压、高开关频率等优势，因此能够在各类电力转换***中作为核心器件使用，在节能减耗方面有重要的应用前景。但是，GaN-on-Si器件有一个重要的问题，即相对较高的缓冲泄漏电流，这会严重影响器件的击穿电压(VBD)，而漏极金属欧姆接触对于器件泄漏电流至关重要，在漏极欧姆接触下面的金属合金会产生金属毛刺尖峰造成电场的局部峰值，从而增强泄漏电流，降低器件的击穿电压，导致器件较早击穿。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于多漏指结构的GaN HEMT器件及其制备方法，用于解决现有技术中的GaN HEMT器件中由于漏极欧姆接触产生的金属毛刺尖峰造成电场的局部峰值，从而增强泄漏电流，降低器件的击穿电压等的问题。
为实现上述目的及其他相关目的，本发明提供一种基于多漏指结构的GaN HEMT器件的制备方法，所述制备方法包括：
提供GaN HEMT半导体器件薄膜结构，所述GaN HEMT半导体器件薄膜结构沿其生长方向依次包括半导体衬底层、AlGaN缓冲层、GaN沟道层及AlGaN势垒层；
利用光刻掩膜版于所述GaN HEMT半导体器件薄膜结构上定义栅极区域及漏指区域，并沿宽度方向于所述漏指区域形成若干个漏指槽，所述漏指槽的深度介于2DEG以下至所述半导体衬底层上表面之间，相邻两个所述漏指槽之间形成漏指；
利用光刻掩膜版于所述GaN HEMT半导体器件薄膜结构上定义源电极区域及漏电极区域，并于所述源电极区域及所述漏电极区域形成欧姆接触的源电极及漏电极，其中，所述漏指区域形成于所述栅极区域与所述漏电极区域之间；
于所述栅极区域形成栅介质层；
利用光刻掩膜版基于所述栅极区域及漏指区域分别定义栅极金属区域及漏指金属区域，并于所述栅极金属区域及所述漏指金属区域沉积导电材料以分别形成栅极金属电极及漏指金属场板，且所述漏指金属场板延伸至与所述漏电极接触连接，所述漏指上的导电材料构成若干个水平场板，所述漏指槽侧壁的导电材料构成若干个垂直场板。
可选地，所述栅极区域的长度与所述栅极金属区域的长度一致，或所述栅极区域的长度大于所述栅极金属区域的长度，且所述栅极金属区域的两侧与所述栅极区域对应的两侧之间的间距小于50nm。
可选地，所述漏指区域与所述漏电极区域相连，且所述漏指区域的长度与所述漏指金属区域的长度一致。
可选地，所述漏指金属区域的长度大于所述漏指区域的长度，且所述漏指金属区域的两侧与所述漏指区域对应的两侧之间的间距小于50nm，所述水平场板还包括沉积于所述漏指外的所述GaN HEMT半导体器件薄膜结构上的导电材料。
可选地，在形成若干个所述漏指槽的步骤时，同时沿宽度方向于所述栅极区域形成若干个栅指槽，相邻两个所述栅指槽之间形成栅指，所述栅指槽的深度位于2DEG以下，用于隔离相邻两个所述栅指之间的2DEG；所述栅介质层同时形成于所述栅指上及所述栅指槽表面；所述栅极金属电极同时形成于所述栅指表面及所述栅指槽表面的所述栅介质层上。
可选地，所述栅指的数量与所述漏指的数量一致，所述栅指的宽度与所述漏指的宽度一致且宽度范围介于100nm～300nm之间，所述栅指槽的宽度与所述漏指槽的宽度一致且宽度范围介于200nm～500nm之间。
可选地，沿所述宽度方向分布的相邻两所述栅指的宽度与相邻两所述漏指的宽度线性变宽，沿所述宽度方向分布的相邻两所述漏指槽的深度逐渐变浅。
可选地，沿宽度方向分布的所述漏指槽的长度线性变短，所述漏指金属场板沿宽度方向线性变窄。
可选地，沿所述长度方向形成至少两列沿宽度方向分布的若干个漏指槽，每列沿宽度方向分布的若干个漏指槽的深度相同，且沿长度方向每列沿宽度方向分布的若干个漏指槽的深度线性加深。
可选地，所述漏指槽呈U型漏指槽。
进一步地，所述漏指槽为底部倾斜的凹槽，且该倾斜的凹槽沿长度方向依次加深。
可选地，所述栅介质层的材料包括氧化铝、氧化铪中的至少一种，所述栅介质层的厚度介于10nm～30nm之间，所述漏指金属场板的厚度介于100nm～200nm之间。
本发明还提供一种基于多漏指结构的GaN HEMT器件，所述器件包括：
GaN HEMT半导体器件薄膜结构，包括依次层叠的半导体衬底层、AlGaN缓冲层、GaN沟道层及AlGaN势垒层；
形成于所述GaN HEMT半导体器件薄膜结构上欧姆接触的源电极、漏电极及MIS栅电极，且所述源电极及漏电极分居于所述MIS栅电极的两端，所述MIS栅电极包括栅介质层及其上的栅极金属电极；
形成于所述MIS栅电极与所述漏电极之间的漏指金属区域的漏指金属场板，所述漏指金属场板延伸至与所述漏电极接触连接，所述漏指金属区域沿宽度方向形成有若干个漏指槽，相邻两个所述漏指槽之间形成漏指，所述漏指槽的深度介于2DEG以下至所述半导体衬底层上表面之间，所述漏指金属场板包括若干个水平场板及若干个垂直场板，其中，所述水平场板包括形成于所述漏指上的导电材料，所述垂直场板包括形成于所述漏指槽侧壁上的导电材料。
可选地，所述漏指槽与所述漏电极相连，且所述漏指槽的长度与所述漏指金属区域的长度一致。
可选地，所述漏指金属区域的长度大于所述漏指槽的长度，且所述漏指金属区域的两侧与所述漏指槽对应的两侧之间的间距小于50nm，所述水平场板还包括沉积于所述漏指外的所述GaN HEMT半导体器件薄膜结构上的导电材料。
可选地，所述MIS栅电极形成于栅极区域，所述栅极区域沿宽度方向形成有若干个栅指槽，相邻两个所述栅指槽之间形成栅指，所述栅指槽的深度位于2DEG以下，用于隔离相邻两个所述栅指之间的2DEG，所述栅介质层同时形成于所述栅指上及所述栅指槽表面，所述栅极金属电极同时形成于所述栅指表面及所述栅指槽表面的所述栅介质层上。
可选地，所述栅指的数量与所述漏指的数量一致，所述栅指的宽度与所述漏指的宽度一致且宽度范围介于100nm～300nm之间，所述栅指槽的宽度与所述漏指槽的宽度一致且宽度范围介于200nm～500nm之间。
可选地，沿所述宽度方向分布的相邻两所述栅指的宽度与相邻两所述漏指的宽度线性变宽，沿所述宽度方向分布的相邻两所述漏指槽的深度逐渐变浅。
可选地，沿宽度方向分布的所述漏指槽的长度线性变短，所述漏指金属场板沿宽度方向线性变窄。
可选地，沿所述长度方向形成至少两列沿宽度方向分布的若干个漏指槽，每列沿宽度方向分布的若干个漏指槽的深度相同，且沿长度方向每列沿宽度方向分布的若干个漏指槽的深度线性加深。
可选地，所述漏指槽呈U型漏指槽。
进一步地，所述漏指槽为底部倾斜的凹槽，且该倾斜的凹槽沿长度方向依次加深。
可选地，所述栅介质层的材料包括氧化铝、氧化铪中的至少一种，所述栅介质层的厚度介于10nm～30nm之间，所述漏指金属场板的厚度介于100nm～200nm之间。
如上所述，本发明的基于多漏指结构的GaN HEMT器件及其制备方法，通过在栅电极与漏电极之间形成与漏电极接触连接的漏指金属场板，该漏指金属场板包括若干个沿器件宽度方向间隔分布的水平场板及垂直场板，且水平场板沿器件长度方向延伸，垂直场板沿器件厚度方向延伸，该漏指金属场板可以有效改变漏电极端电场的走向，减轻欧姆接触的漏电极边缘处的峰值电场和欧姆合金尖峰的影响，使漏电极端接触边缘周围的电场分布变得平缓，防止器件过早击穿，从而提高GaN HEMT器件的耐压性能，且由于垂直场板沿器件厚度方向延伸，有效减小了场板的面积，利于器件的小型化；另外，垂直场板与GaN HEMT器件的2DEG(二维电子气)直接相连，有效减小了整体漏电极端电阻，从而可获得低的导通电阻(Ron)；再者，漏指金属场板减少了形态不良的欧姆接触的漏电极端的泄漏路径，从而抑制了泄漏电流；最后，形成漏指金属场板的制备不需要增加额外工艺步骤，其漏指槽的刻蚀与栅指槽同步完成，漏指金属场板的导电层与栅极金属电极的导电层同步完成，制备工艺简单。
附图说明
图1显示为本发明实施例一的基于多漏指结构的GaN HEMT器件的制备方法的工艺流程图。
图2显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S1步骤所呈现的剖面结构示意图。
图3显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S2步骤中定义栅极区域及漏指区域所呈现的俯视图。
图4显示为沿图3中AA方向的剖面结构示意图。
图5a显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S2步骤中形成的第一种若干个漏指槽所呈现的俯视图。
图5b显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S2步骤中形成的第二种若干个漏指槽所呈现的俯视图。
图5c显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S2步骤中形成的第三种若干个漏指槽所呈现的俯视图。
图5d显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S2步骤中形成的第四种若干个漏指槽所呈现的俯视图。
图6a显示为沿图5a中AA方向的剖面结构示意图。
图6b显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S2步骤中形成的第一种形状的漏指槽的剖面结构示意图。
图6c显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S2步骤中形成的第二种形状的漏指槽的剖面结构示意图。
图7显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S3步骤中定义源电极区域及漏电极区域所呈现的俯视图。
图8显示为沿图7中AA方向的剖面结构示意图。
图9显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S3步骤中形成源电极及漏电极所呈现的俯视图。
图10显示为沿图9中AA方向的剖面结构示意图。
图11显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S4步骤所呈现的俯视图。
图12显示为沿图11中AA方向的剖面结构示意图。
图13显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S5步骤中定义栅极金属区域及漏指金属区域所呈现的俯视图。
图14显示为本发明的实施例一的基于多漏指结构的GaN HEMT器件的制备方法S5步骤中形成栅极金属电极及漏指金属场板所呈现的俯视图，图14还显示为本发明实施例二的基于多漏指结构的GaN HEMT器件的俯视图。
图15显示为沿图14中AA方向的剖面结构示意图，图15还显示为本发明实施例二的基于多漏指结构的GaN HEMT器件的剖面结构示意图。
元件标号说明
100 GaN HEMT半导体器件薄膜结构
101 半导体衬底层
102 AlGaN缓冲层
103 GaN沟道层
104 AlGaN势垒层
105 栅极区域
106 漏指区域
107 漏指槽
108 漏指
109a 源电极区域
109b 漏电极区域
110 源电极
111 漏电极
112 栅介质层
113 栅极金属区域
114 漏指金属区域
115 栅极金属电极
116a 水平场板
116b 垂直场板
117 栅指槽
118 栅指
119 MIS栅电极
120 图形化的光刻胶层
121 光刻漏指槽
122 光刻漏指
123 光刻栅指槽
124 光刻栅指
125 连接区
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据具体需要进行改变，且其组件布局型态也可能更为复杂。为了便于本实施方式的方向理解，以下实施例中定义沿GaN HEMT器件的源电极-栅电极-漏电极延伸的方向为GaN HEMT器件的长度方向(x方向)，与长度方向垂直的方向为GaN HEMT器件的宽度方向(y方向)，沿GaN HEMT器件薄膜结构生长方向延伸的方向为GaN HEMT器件的厚度方向。
实施例一
本实施例提供一种基于多漏指结构的GaN HEMT器件的制备方法，通过在栅电极与漏电极之间形成与漏电极接触连接的漏指金属场板，该漏指金属场板包括若干个沿器件宽度方向间隔分布的水平场板及垂直场板，且水平场板沿器件长度方向延伸，垂直场板沿器件厚度方向延伸，该漏指金属场板可以有效改变漏电极端电场的走向，减轻欧姆接触的漏电极边缘处的峰值电场和欧姆合金尖峰的影响，使漏电极端接触边缘周围的电场分布变得平缓，防止器件过早击穿，从而提高GaN HEMT器件的耐压性能，且由于垂直场板沿器件厚度方向延伸，有效减小了场板的面积，利于器件的小型化；另外，垂直场板与GaN HEMT器件的2DEG(二维电子气)直接相连，有效减小了整体漏电极端电阻，从而可获得低的导通电阻(Ron)；再者，漏指金属场板减少了形态不良的欧姆接触的漏电极端的泄漏路径，从而抑制了泄漏电流；最后，形成漏指金属场板的制备不需要增加额外工艺步骤，其漏指槽的刻蚀与栅指槽同步完成，漏指金属场板的导电层与栅极金属电极的导电层同步完成，制备工艺简单。
如图1至图15所示，所述制备方法包括如下步骤：
如图1及图2所示，首先进行步骤S1，提供GaN HEMT半导体器件薄膜结构100，所述GaN HEMT半导体器件薄膜结构100沿其生长方向依次包括半导体衬底层101、AlGaN缓冲层102、GaN沟道层103及AlGaN势垒层104。
作为示例，所述半导体衬底层101可以为任意适合的半导体衬底，例如，所述半导体衬底层101可以为Si衬底，SiC衬底，氮化铝衬底，氧化铝衬底或者蓝宝石衬底等等，本实施例中优选所述半导体衬底层101选择为SiC衬底。
所述AlGaN缓冲层102用来释放外延生长的异质结构与衬底之间由于晶格失配和热失配产生的应力，作为示例，所述AlGaN缓冲层可以为沿所述AlGaN缓冲层生长方向Al组分逐渐减少的复合材料层。
这里需要说明的是所述GaN HEMT半导体器件薄膜结构100可自行采用外延技术生长，也可外购获得，只要该结构可实现本实施例后续的GaN HEMT器件即可。
作为示例，所述GaN HEMT半导体器件薄膜结构100还可包括形成于所述AlGaN势垒层104上的GaN帽层(图中未示出)，该GaN帽层可以保护所述AlGaN势垒层104，避免其表面产生悬挂键，有效提升势垒高度，同时也有利于源电极和漏电极的金属欧姆接触的制备。
如图1、图3至图6所示，然后进行步骤S2，利用光刻掩膜版于所述GaN HEMT半导体器件薄膜结构100上定义栅极区域105及漏指区域106(如图3及图4所示)，并沿宽度方向于所述漏指区域106形成若干个漏指槽107(如图5及图6所示)，所述漏指槽107的深度介于2DEG(二维电子气)以下至所述半导体衬底层101上表面之间，相邻两个所述漏指槽107之间形成漏指108。
如图3及图4所示，作为示例，先于所述GaN HEMT半导体器件薄膜结构100上形成光刻胶层；然后采用光刻掩膜板光刻、刻蚀该光刻胶层，以形成图形化光刻胶层120，该图形化光刻胶层120上具有沿宽度方向分布的若干个光刻漏指开窗，即图3中若干个光刻漏指槽121，该若干个光刻漏指槽121下的区域后续将会形成为若干个漏指槽；相邻两个光刻漏指槽121之间形成若干个光刻漏指122，该若干个光刻漏指122下的区域后续将会形成为若干个漏指。这里定义该若干个沿宽度方向分布的光刻漏指槽121所在的连续区域为所述漏指区域106。
如图3及图4所示，作为示例，本实施例后续形成的栅电极为多指串联的MIS栅电极结构，所以可在步骤S2形成若干个所述光刻漏指槽121的同时，在所述图形化光刻胶层120上形成沿宽度方向分布的若干个光刻栅指开窗，即图3中若干个光刻栅指槽123，该若干个光刻栅指槽123下的区域后续将会形成为若干个栅指槽；相邻两个光刻栅指槽123之间形成若干个光刻栅指124，该若干个光刻栅指124下的区域后续将会形成为若干个栅指。这里定义该若干个沿宽度方向分布的光刻栅指槽123所在的连续区域为所述栅极区域105。光刻漏指槽121与光刻栅指槽123同时采用一道光刻工艺完成，无需增加额外工艺，从而不增加工艺难度。
为了便于描述，后续步骤中以形成多指串联的MIS栅电极结构为例进行阐述，但这并不能限定本发明的栅电极结构可以是其他现有的栅电极结构，例如，肖特基接触的栅电极结构等，只要不影响本发明的发明点的栅电极结构均应属于本发明的保护范围。
如图5a至图6c所示，继续基于上述光刻漏指槽121及光刻栅指槽123刻蚀所述GaNHEMT半导体器件薄膜结构100，以在所述漏指区域106形成沿宽度方向分布的若干个漏指槽107，在所述栅极区域105形成沿宽度方向分布的若干个栅指槽117，相邻两个所述漏指槽107之间形成漏指108，相邻两个所述栅指槽117之间形成栅指118；所述漏指槽107的深度介于2DEG以下至所述半导体衬底层101上表面之间，具体深度根据器件整体设计进行选择，在此不做限制，较佳地，所述漏指槽107的深度延伸至所述AlGaN缓冲层102中；所述栅指槽117的深度位于2DEG以下，用于隔离相邻两个所述栅指118之间的2DEG。从便于工艺实现的角度，可使所述漏指槽107与所述栅指槽117的深度相同，以便于其在同一道刻蚀工艺中完成。在一示例中，可采用氯基气氛进行刻蚀，例如，利用BCl3/Cl2气氛对所述GaN HEMT半导体器件薄膜结构100进行刻蚀，刻蚀深度为至所述GaN沟道层103内100nm～200nm之间，形成所述漏指槽107及栅指槽117。较佳的，所述栅指118的数量与所述漏指108的数量一致，所述栅指118的宽度与所述漏指108的宽度一致且宽度范围介于100nm～300nm之间，所述栅指槽117的宽度与所述漏指槽107的宽度一致且宽度范围介于200nm～500nm之间。但也不限制所述栅指118的宽度与所述漏指108的宽度可以不一致，所述栅指槽117的宽度与所述漏指槽107的宽度可以不一致，具体根据器件的实际要求进行设置。
如图5b所示，作为一个较佳的示例，所述栅指118的数量与所述漏指108的数量一致，所述栅指118的宽度与所述漏指108的宽度一致，所述栅指槽117的宽度与所述漏指槽107的宽度一致，且沿所述宽度方向分布的相邻两所述栅指118的宽度与相邻两所述漏指108的宽度线性变宽，沿所述宽度方向分布的相邻两所述漏指槽107的深度逐渐变浅。宽度较窄的栅指在同一电压下，电场线聚集效应更显著，更容易发生器件的击穿，通过所述深度较深的漏指槽后续可形成深度较深的垂直场板，深度较深的垂直场板可有效调节该窄栅指的电场线聚集效应，从而提高器件的击穿电压。如图5c所示，在图5b的示例的基础上，使相邻两所述漏指槽107的长度线性变短，即使沿宽度方向分布的漏指槽107的长度线性变短，同时对应后续形成的漏指金属场板也沿宽度方向线性变窄，也就是沿宽度方向分布的水平场板的长度线性变窄，通过此种方式可以进一步缓解不同栅指宽度下的不同电场线聚集效应，以进一步提高器件的击穿电压。
如图5d所示，作为示例，也可在沿长度方向形成至少两列沿宽度方向分布的若干个漏指槽107，每列沿宽度方向分布的若干个漏指槽107的深度相同，且沿长度方向每列沿宽度方向分布的若干个漏指槽107的深度线性加深。通过此方式也可起到逐渐疏散电场线聚集的效应，从而提高器件的击穿电压。如图5d中示出了在沿长度方向形成了两列沿宽度方向分布的5个漏指槽107。这里需要说明的是每列形成的漏指槽的个数可根据具体需要进行设置，不限于图5d中的5个，另外，沿长度方向可形成两列或者两列以上沿宽度方向分布的若干个漏指槽107，不限于图5d中的两列沿宽度方向分布的若干个漏指槽107。
如图6b所示，较佳地，经过BCl3/Cl2刻蚀形成所述漏指槽107后，再利用25％的TMAH化学试剂在85℃条件下进行湿法刻蚀50min～70min，再利用Piranha清洗10min～15min，从而使槽低直角圆润化，形成U型的漏指槽，同时此步骤也能去除刻蚀损伤，使漏槽的侧壁平整光滑，金属沉积后，不容易形成毛刺尖峰。电场线通常在凹槽的底部垂直尖角处出现聚集性汇聚，因此在此位置容易发生击穿，通过将垂直的槽设置为U型槽，就可以缓解电场线(图6b中的箭头)汇聚，从而避免击穿。
如图6c所示，作为更进一步的较佳示例，可在刻蚀形成所述漏指槽107时，使整个结构放置一个倾斜角度，从而形成底部倾斜的凹槽，且该倾斜的凹槽沿长度方向依次加深(即沿栅-漏的方向依次加深)，通过该底部倾斜的凹槽来缓解电场线聚集。在此基础上，还可对该倾斜的凹槽采用图6b的方法进行圆润化，以进一步缓解电场线(图6c中的箭头)汇聚，避免击穿。
这里需要说明的是，本实施例中的“若干个”指的是至少两个，不包括一个的情况。
如图1、图7至图10所示，接着进行步骤S3，利用光刻掩膜版于所述GaN HEMT半导体器件薄膜结构100上定义源电极区域109a及漏电极区域109b(如图7及图8所示)，并于所述源电极区域109a及所述漏电极区域109b形成欧姆接触的源电极110及漏电极111(如图9及图10所示)，其中，所述漏指区域106形成于所述栅极区域105与所述漏电极区域109b之间。
如图7及图8所示，作为示例，先于所述GaN HEMT半导体器件薄膜结构100上形成光刻胶层；然后采用光刻掩膜版光刻、刻蚀该光刻胶该层，以形成图形化光刻胶层120，该图形化光刻胶层120上的开窗区域即为所述源电极区域109a及漏电极区域109b。
如图9及图10所示，作为示例，基于上述图形化光刻胶层120，在其上沉积金属层，然后去除该图形化光刻胶层120，以在所述源电极区域109a及所述漏电极区域109b形成源电极110及漏电极111。较佳地，可以采用电子束蒸镀工艺沉积该金属层，该金属层是Ti/Al/Ni/Au的叠层结构，该叠层结构中每层金属材料的厚度可根据具体需要进行设置，本实施例中选择该叠层结构中每层金属材料的厚度依次是30nm/120nm/40nm/60nm。
作为进一步较佳示例，采用快速退火工艺(简称RTA)形成欧姆接触的所述源电极110及漏电极111，快速退火工艺参数根据实际情况进行设置，本实施例中选择快速热退火工艺的参数为温度介于800℃～900℃之间的N2环境中快速热退火20秒～90秒之间。
如图1、图11至图12所示，接着进行步骤S4，于所述栅极区域105形成栅介质层112。
作为示例，所述栅介质层112的材料可以选择任意适合的高K介质材料，例如氧化铝和/或氧化铪，所述栅介质层112的厚度可以选择介于10nm～30nm之间。形成所述栅介质层112的方法优选ALD沉积工艺，以形成致密度高，形态缺陷少的栅介质层。
作为示例，本实施例以多指串联的MIS栅电极为例进行说明，所以所述栅介质层112将覆盖整个所述栅极区域105，即所述栅介质层112既形成于若干个所述栅指118的表面，同时也形成于若干个所述栅指槽117的表面(包括侧壁及底部)。
如图1、图13至图15所示，最后进行步骤S5，利用光刻掩膜版基于所述栅极区域105及漏指区域106分别定义栅极金属区域113及漏指金属区域114(如图13所示)，并于所述栅极金属区域113及所述漏指金属区域114沉积导电材料以分别形成栅极金属电极115及漏指金属场板(如图14及图15所示)，且所述漏指金属场板延伸至与所述漏电极111接触连接，所述漏指108上的导电材料构成若干个水平场板116a，所述漏指槽107侧壁的导电材料构成若干个垂直场板116b。即所述漏指金属场板包括若干个沿宽度方向交替排布的水平场板116a及垂直场板116b。
如图13所示，作为示例，先于所述GaN HEMT半导体器件薄膜结构100上形成光刻胶层；然后采用光刻掩膜板光刻、刻蚀该光刻胶层，以形成图形化的光刻胶层120，该光刻掩膜板光刻所述光刻胶层时，以所述栅极区域105及漏指区域106为基准定义所述栅极金属区域113及漏指金属区域114。作为一较佳示例，所述栅极区域105的长度与所述栅极金属区域113的长度一致，如此，后续形成的栅极金属电极可以完全控制所述栅极区域105下方的2DEG沟道，提高栅电极的控制能力。作为另一示例，从工艺角度来说，为了工艺更易实现，及获得较高的重复性，所述栅极区域105的长度可以大于所述栅极金属区域113的长度，但所述栅极金属区域113的两侧与所述栅极区域105对应的两侧之间的间距(即图13中的L3及L4)需小于50nm。作为另一较佳示例，所述漏指区域106与所述漏电极区域109b相连，且所述漏指区域106的长度与所述漏指金属区域114的长度一致，此种情况下，后续形成的漏指金属场板完全是由漏指上的导电材料(水平场板)及漏指槽侧壁上的导电材料(垂直场板)形成，水平场板的长度尺寸最小，不会增加寄生电容。作为另一示例，从工艺角度来说，为了工艺更易实现，及获得较高的重复性，所述漏指金属区域114的长度可以大于所述漏指区域106的长度，但所述漏指金属区域114的两侧与所述漏指区域106对应的两侧之间的间距(如图13中的L1及L2)需小于50nm，此时，后续形成的水平场板还包括沉积于所述漏指108外的所述GaN HEMT半导体器件薄膜结构100上的导电材料(如图15中的116a)。
如图14及图15所示，作为示例，采用热蒸发沉积工艺形成所述栅极金属电极115及漏指金属场板。较佳地，所述金栅极金属电极115及漏指金属场板可以是Ni/Au的叠层结构，如50nm/100nm。在沉积形成所述栅极金属电极115的同时形成所述漏指金属场板，无需额外增加工艺，工艺简单方便，易于重复性实现。这里需要说明的是形成所述漏指金属场板时，还包括于所述漏指槽107的底部沉积导电材料，即图15中的连接区125，该连接区125的作用是实现所述漏指金属场板中所有水平场板及垂直场板之间的电连接，从而最终实现所述漏指金属场板与所述漏电极的电连接关系。
本实施例以多指串联的MIS栅电极为例进行说明，所以所述栅极金属电极115将覆盖整个所述栅极区域105，即所述栅极金属电极115既形成于若干个所述栅指118的表面的所述栅介质层上，同时也形成于若干个所述栅指槽117的表面(包括侧壁及底部)的栅介质层上，从而实现多个MIS栅电极的串联。
通过以上步骤在栅电极与漏电极之间形成与漏电极接触连接的漏指金属场板，该漏指金属场板包括若干个沿器件宽度方向间隔分布的水平场板及垂直场板，且水平场板沿器件长度方向延伸，垂直场板沿器件厚度方向延伸，该漏指金属场板可以有效改变漏电极端电场的走向，减轻欧姆接触的漏电极边缘处的峰值电场和欧姆合金尖峰的影响，使漏电极端接触边缘周围的电场分布变得平缓，防止器件过早击穿，从而提高GaN HEMT器件的耐压性能，且由于垂直场板沿器件厚度方向延伸，有效减小了场板的面积，利于器件的小型化；另外，垂直场板与GaN HEMT器件的2DEG(二维电子气)直接相连，有效减小了整体漏电极端电阻，从而可获得低的导通电阻(Ron)；再者，漏指金属场板减少了形态不良的欧姆接触的漏电极端的泄漏路径，从而抑制了泄漏电流。
实施例二
本实施例提供一种基于多漏指结构的GaN HEMT器件，该基于多漏指结构的GaNHEMT器件可以采用上述实施例一的制备方法制备，但不限于实施例一所述的制备方法，只要能形成本基于多漏指结构的GaN HEMT器件即可。该基于多漏指结构的GaN HEMT器件所能达到的有益效果可请参见实施例一，以下不再赘述。
如图14及图15所示，该基于多漏指结构的GaN HEMT器件包括：
GaN HEMT半导体器件薄膜结构100，包括依次层叠的半导体衬底层101、AlGaN缓冲层102、GaN沟道层103及AlGaN势垒层104；
形成于所述GaN HEMT半导体器件薄膜结构100上欧姆接触的源电极110、漏电极111及MIS栅电极119，且所述源电极110及漏电极111分居于所述MIS栅电极119的两端，所述MIS栅电极119包括栅介质层112及其上的栅极金属电极115；
形成于所述MIS栅电极119与所述漏电极111之间的漏指金属区域114的漏指金属场板，所述漏指金属场板延伸至与所述漏电极111接触连接，所述漏指金属区域沿宽度方向形成有若干个漏指槽107，相邻两个所述漏指槽107之间形成漏指108，所述漏指槽107的深度介于2DEG以下至所述半导体衬底层101上表面之间，所述漏指金属场板包括若干个水平场板116a及若干个垂直场板116b，其中，所述水平场板116a包括形成于所述漏指108上的导电材料，所述垂直场板116b包括形成于所述漏指槽107侧壁上的导电材料。
作为示例，所述漏指槽107与所述漏电极111相连，且所述漏指槽107的长度与所述漏指金属区域113的长度一致。
作为示例，所述漏指金属区域114的长度大于所述漏指槽107的长度，且所述漏指金属区域114的两侧与所述漏指槽107对应的两侧之间的间距小于50nm，所述水平场板116a还包括沉积于所述漏指108外的所述GaN HEMT半导体器件薄膜结构100上的导电材料。
作为示例，所述MIS栅电极119形成于栅极区域105，所述栅极区域105沿宽度方向形成有若干个栅指槽117，相邻两个所述栅指槽117之间形成栅指118，所述栅指槽117的深度位于2DEG以下，用于隔离相邻两个所述栅指118之间的2DEG，所述栅介质层112同时形成于所述栅指118上及所述栅指槽118表面，所述栅极金属电极115同时形成于所述栅指118表面及所述栅指槽117表面的所述栅介质层112上。
作为示例，所述栅指118的数量与所述漏指108的数量一致，所述栅指118的宽度与所述漏指108的宽度一致且宽度范围介于100nm～300nm之间，所述栅指槽117的宽度与所述漏指槽107的宽度一致且宽度范围介于200nm～500nm之间。较佳地，沿所述宽度方向分布的相邻两所述栅指118的宽度与相邻两所述漏指108的宽度线性变宽，沿所述宽度方向分布的相邻两所述漏指槽107的深度逐渐变浅(如图5b所示)。最优地，沿宽度方向分布的所述漏指槽107的长度线性变短，所述漏指金属场板沿宽度方向线性变窄(如图5c所示)。
如图5d所示，作为另一示例，所述栅指118的数量与所述漏指108的数量一致，所述栅指118的宽度与所述漏指108的宽度一致且宽度范围介于100nm～300nm之间，所述栅指槽117的宽度与所述漏指槽107的宽度一致且宽度范围介于200nm～500nm之间，沿所述长度方向形成至少两列沿宽度方向分布的若干个漏指槽107，每列沿宽度方向分布的若干个漏指槽107的深度相同，且沿长度方向每列沿宽度方向分布的若干个漏指槽107的深度线性加深。
如图6b所示，作为示例，所述漏指槽107呈U型漏指槽。较佳地，所述漏指槽107为底部倾斜的凹槽，且该倾斜的凹槽沿长度方向依次加深。
作为示例，所述栅介质层112的材料包括氧化铝、氧化铪中的至少一种，所述栅介质层112的厚度介于10nm～30nm之间，所述漏指金属场板的厚度介于100nm～200nm之间。
综上所述，本发明提供一种基于多漏指结构的GaN HEMT器件及其制备方法，通过在栅电极与漏电极之间形成与漏电极接触连接的漏指金属场板，该漏指金属场板包括若干个沿器件宽度方向间隔分布的水平场板及垂直场板，且水平场板沿器件长度方向延伸，垂直场板沿器件厚度方向延伸，该漏指金属场板可以有效改变漏电极端电场的走向，减轻欧姆接触的漏电极边缘处的峰值电场和欧姆合金尖峰的影响，使漏电极端接触边缘周围的电场分布变得平缓，防止器件过早击穿，从而提高GaN HEMT器件的耐压性能，且由于垂直场板沿器件厚度方向延伸，有效减小了场板的面积，利于器件的小型化；另外，垂直场板与GaNHEMT器件的2DEG(二维电子气)直接相连，有效减小了整体漏电极端电阻，从而可获得低的导通电阻(Ron)；再者，漏指金属场板减少了形态不良的欧姆接触的漏电极端的泄漏路径，从而抑制了泄漏电流；最后，形成漏指金属场板的制备不需要增加额外工艺步骤，其漏指槽的刻蚀与栅指槽同步完成，漏指金属场板的导电层与栅极金属电极的导电层同步完成，制备工艺简单。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (23)
1.一种基于多漏指结构的GaN HEMT器件的制备方法，其特征在于，所述制备方法包括：
提供GaN HEMT半导体器件薄膜结构，所述GaN HEMT半导体器件薄膜结构沿其生长方向依次包括半导体衬底层、AlGaN缓冲层、GaN沟道层及AlGaN势垒层；
利用光刻掩膜版于所述GaN HEMT半导体器件薄膜结构上定义栅极区域及漏指区域，并沿宽度方向于所述漏指区域形成若干个漏指槽，所述漏指槽的深度介于2DEG以下至所述半导体衬底层上表面之间，相邻两个所述漏指槽之间形成漏指；
利用光刻掩膜版于所述GaN HEMT半导体器件薄膜结构上定义源电极区域及漏电极区域，并于所述源电极区域及所述漏电极区域形成欧姆接触的源电极及漏电极，其中，所述漏指区域形成于所述栅极区域与所述漏电极区域之间；
于所述栅极区域形成栅介质层；
利用光刻掩膜版基于所述栅极区域及漏指区域分别定义栅极金属区域及漏指金属区域，并于所述栅极金属区域及所述漏指金属区域沉积导电材料以分别形成栅极金属电极及漏指金属场板，且所述漏指金属场板延伸至与所述漏电极接触连接，所述漏指上的导电材料构成若干个水平场板，所述漏指槽侧壁的导电材料构成若干个垂直场板。
2.根据权利要求1所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：所述栅极区域的长度与所述栅极金属区域的长度一致，或所述栅极区域的长度大于所述栅极金属区域的长度，且所述栅极金属区域的两侧与所述栅极区域对应的两侧之间的间距小于50nm。
3.根据权利要求1所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：所述漏指区域与所述漏电极区域相连，且所述漏指区域的长度与所述漏指金属区域的长度一致。
4.根据权利要求1所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：所述漏指金属区域的长度大于所述漏指区域的长度，且所述漏指金属区域的两侧与所述漏指区域对应的两侧之间的间距小于50nm，所述水平场板还包括沉积于所述漏指外的所述GaNHEMT半导体器件薄膜结构上的导电材料。
5.根据权利要求1所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：在形成若干个所述漏指槽的步骤时，同时沿宽度方向于所述栅极区域形成若干个栅指槽，相邻两个所述栅指槽之间形成栅指，所述栅指槽的深度位于2DEG以下，用于隔离相邻两个所述栅指之间的2DEG；所述栅介质层同时形成于所述栅指上及所述栅指槽表面；所述栅极金属电极同时形成于所述栅指表面的所述栅介质层上及所述栅指槽表面的所述栅介质层上。
6.根据权利要求5所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：所述栅指的数量与所述漏指的数量一致，所述栅指的宽度与所述漏指的宽度一致且宽度范围介于100nm～300nm之间，所述栅指槽的宽度与所述漏指槽的宽度一致且宽度范围介于200nm～500nm之间。
7.根据权利要求6所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：沿所述宽度方向分布的相邻两所述栅指的宽度与相邻两所述漏指的宽度线性变宽，沿所述宽度方向分布的相邻两所述漏指槽的深度逐渐变浅。
8.根据权利要求7所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：沿宽度方向分布的所述漏指槽的长度线性变短，所述漏指金属场板沿宽度方向线性变窄。
9.根据权利要求6所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：沿长度方向形成至少两列沿宽度方向分布的若干个漏指槽，每列沿宽度方向分布的若干个漏指槽的深度相同，且沿长度方向每列沿宽度方向分布的若干个漏指槽的深度线性加深。
10.根据权利要求1所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：所述漏指槽呈U型漏指槽。
11.根据权利要求10所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：所述漏指槽为底部倾斜的凹槽，且该倾斜的凹槽沿长度方向依次加深。
12.根据权利要求1所述的基于多漏指结构的GaN HEMT器件的制备方法，其特征在于：所述栅介质层的材料包括氧化铝、氧化铪中的至少一种，所述栅介质层的厚度介于10nm～30nm之间，所述漏指金属场板的厚度介于100nm～200nm之间。
13.一种基于多漏指结构的GaN HEMT器件，其特征在于，所述器件包括：
GaN HEMT半导体器件薄膜结构，包括依次层叠的半导体衬底层、AlGaN缓冲层、GaN沟道层及AlGaN势垒层；
形成于所述GaN HEMT半导体器件薄膜结构上欧姆接触的源电极、漏电极及MIS栅电极，且所述源电极及漏电极分居于所述MIS栅电极的两端，所述MIS栅电极包括栅介质层及其上的栅极金属电极；
形成于所述MIS栅电极与所述漏电极之间的漏指金属区域的漏指金属场板，所述漏指金属场板延伸至与所述漏电极接触连接，所述漏指金属区域沿宽度方向形成有若干个漏指槽，相邻两个所述漏指槽之间形成漏指，所述漏指槽的深度介于2DEG以下至所述半导体衬底层上表面之间，所述漏指金属场板包括若干个水平场板及若干个垂直场板，其中，所述水平场板包括形成于所述漏指上的导电材料，所述垂直场板包括形成于所述漏指槽侧壁上的导电材料。
14.根据权利要求13所述的基于多漏指结构的GaN HEMT器件，其特征在于：所述漏指槽与所述漏电极相连，且所述漏指槽的长度与所述漏指金属区域的长度一致。
15.根据权利要求13所述的基于多漏指结构的GaN HEMT器件，其特征在于：所述漏指金属区域的长度大于所述漏指槽的长度，且所述漏指金属区域的两侧与所述漏指槽对应的两侧之间的间距小于50nm，所述水平场板还包括沉积于所述漏指外的所述GaN HEMT半导体器件薄膜结构上的导电材料。
16.根据权利要求13所述的基于多漏指结构的GaN HEMT器件，其特征在于：所述MIS栅电极形成于栅极区域，所述栅极区域沿宽度方向形成有若干个栅指槽，相邻两个所述栅指槽之间形成栅指，所述栅指槽的深度位于2DEG以下，用于隔离相邻两个所述栅指之间的2DEG，所述栅介质层同时形成于所述栅指上及所述栅指槽表面，所述栅极金属电极同时形成于所述栅指表面的所述栅介质层上及所述栅指槽表面的所述栅介质层上。
17.根据权利要求16所述的基于多漏指结构的GaN HEMT器件，其特征在于：所述栅指的数量与所述漏指的数量一致，所述栅指的宽度与所述漏指的宽度一致且宽度范围介于100nm～300nm之间，所述栅指槽的宽度与所述漏指槽的宽度一致且宽度范围介于200nm～500nm之间。
18.根据权利要求17所述的基于多漏指结构的GaN HEMT器件，其特征在于：沿所述宽度方向分布的相邻两所述栅指的宽度与相邻两所述漏指的宽度线性变宽，沿所述宽度方向分布的相邻两所述漏指槽的深度逐渐变浅。
19.根据权利要求18所述的基于多漏指结构的GaN HEMT器件，其特征在于：沿宽度方向分布的所述漏指槽的长度线性变短，所述漏指金属场板沿宽度方向线性变窄。
20.根据权利要求17所述的基于多漏指结构的GaN HEMT器件，其特征在于：沿长度方向形成至少两列沿宽度方向分布的若干个漏指槽，每列沿宽度方向分布的若干个漏指槽的深度相同，且沿长度方向每列沿宽度方向分布的若干个漏指槽的深度线性加深。
21.根据权利要求13所述的基于多漏指结构的GaN HEMT器件，其特征在于：所述漏指槽呈U型漏指槽。
22.根据权利要求21所述的基于多漏指结构的GaN HEMT器件，其特征在于：所述漏指槽为底部倾斜的凹槽，且该倾斜的凹槽沿长度方向依次加深。
23.根据权利要求13所述的基于多漏指结构的GaN HEMT器件，其特征在于：所述栅介质层的材料包括氧化铝、氧化铪中的至少一种，所述栅介质层的厚度介于10nm～30nm之间，所述漏指金属场板的厚度介于100nm～200nm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010850469.XA CN111952355B (zh) | 2020-08-21 | 2020-08-21 | 基于多漏指结构的GaN HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010850469.XA CN111952355B (zh) | 2020-08-21 | 2020-08-21 | 基于多漏指结构的GaN HEMT器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111952355A CN111952355A (zh) | 2020-11-17 |
| CN111952355B true CN111952355B (zh) | 2021-03-12 |
Family
ID=73359728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010850469.XA Active CN111952355B (zh) | 2020-08-21 | 2020-08-21 | 基于多漏指结构的GaN HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111952355B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112885896B (zh) * | 2021-01-29 | 2022-07-01 | 电子科技大学 | 一种hemt器件 |
| CN113224156B (zh) * | 2021-04-22 | 2023-02-10 | 华为技术有限公司 | 一种氮化镓器件、开关功率管、驱动电路及其制作方法 |
| CN113889412B (zh) * | 2021-12-07 | 2022-02-22 | 浙江集迈科微电子有限公司 | 欧姆接触GaN器件及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102598275A (zh) * | 2009-08-28 | 2012-07-18 | 特兰斯夫公司 | 具有场板的半导体器件 |
| WO2014050054A1 (ja) * | 2012-09-28 | 2014-04-03 | パナソニック株式会社 | 半導体装置 |
| CN104409494A (zh) * | 2014-11-18 | 2015-03-11 | 西安电子科技大学 | 基于直角源场板和直角漏场板的复合场板功率器件 |
| CN105226354A (zh) * | 2015-09-21 | 2016-01-06 | 浙江大学 | 三模耦合的强高频侧阻带抑制微带带通滤波器及耦合方法 |
| CN107424962A (zh) * | 2016-04-11 | 2017-12-01 | 电力集成公司 | 用于hfet器件的保护绝缘体 |
| CN107681986A (zh) * | 2017-10-09 | 2018-02-09 | 东南大学 | 适用于毫米波功率放大应用的中和自举共源共栅放大器 |
| CN108305834A (zh) * | 2018-01-11 | 2018-07-20 | 北京华碳科技有限责任公司 | 一种增强型氮化镓场效应器件的制备方法 |
| CN108321198A (zh) * | 2017-01-17 | 2018-07-24 | 株式会社东芝 | 半导体装置、电源电路、计算机和半导体装置的制造方法 |
| CN109004017A (zh) * | 2018-07-18 | 2018-12-14 | 大连理工大学 | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 |
| US10263103B2 (en) * | 2015-10-30 | 2019-04-16 | Fujitsu Limited | Semiconductor apparatus |
| CN110581170A (zh) * | 2019-08-13 | 2019-12-17 | 中山市华南理工大学现代产业技术研究院 | 具有Г型栅的GaN基MIS-HEMT器件及制备方法 |
| CN110600415A (zh) * | 2019-09-27 | 2019-12-20 | 浙江大学 | 一种三维堆叠对准方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206947355U (zh) * | 2017-05-08 | 2018-01-30 | 工业和信息化部电子第五研究所华东分所 | 一种电子器件 |
| US10804384B2 (en) * | 2017-12-27 | 2020-10-13 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN111370483B (zh) * | 2020-02-27 | 2023-05-26 | 常熟理工学院 | 一种具有多场板结构的氮化镓功率器件及其制备方法 |
-
2020
- 2020-08-21 CN CN202010850469.XA patent/CN111952355B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102598275A (zh) * | 2009-08-28 | 2012-07-18 | 特兰斯夫公司 | 具有场板的半导体器件 |
| WO2014050054A1 (ja) * | 2012-09-28 | 2014-04-03 | パナソニック株式会社 | 半導体装置 |
| CN104409494A (zh) * | 2014-11-18 | 2015-03-11 | 西安电子科技大学 | 基于直角源场板和直角漏场板的复合场板功率器件 |
| CN105226354A (zh) * | 2015-09-21 | 2016-01-06 | 浙江大学 | 三模耦合的强高频侧阻带抑制微带带通滤波器及耦合方法 |
| US10263103B2 (en) * | 2015-10-30 | 2019-04-16 | Fujitsu Limited | Semiconductor apparatus |
| CN107424962A (zh) * | 2016-04-11 | 2017-12-01 | 电力集成公司 | 用于hfet器件的保护绝缘体 |
| CN108321198A (zh) * | 2017-01-17 | 2018-07-24 | 株式会社东芝 | 半导体装置、电源电路、计算机和半导体装置的制造方法 |
| CN107681986A (zh) * | 2017-10-09 | 2018-02-09 | 东南大学 | 适用于毫米波功率放大应用的中和自举共源共栅放大器 |
| CN108305834A (zh) * | 2018-01-11 | 2018-07-20 | 北京华碳科技有限责任公司 | 一种增强型氮化镓场效应器件的制备方法 |
| CN109004017A (zh) * | 2018-07-18 | 2018-12-14 | 大连理工大学 | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 |
| CN110581170A (zh) * | 2019-08-13 | 2019-12-17 | 中山市华南理工大学现代产业技术研究院 | 具有Г型栅的GaN基MIS-HEMT器件及制备方法 |
| CN110600415A (zh) * | 2019-09-27 | 2019-12-20 | 浙江大学 | 一种三维堆叠对准方法 |
Non-Patent Citations (4)
| Title |
|---|
| Asymmetric InGaAs MOSFETs with InGaAs source and InP drain;Jiongjiong Mo;Erik Lind;Lars-Erik Wernersson;《26th International Conference on Indium Phosphide and Related Materials (IPRM)》;20141231;正文第1-2页 * |
| Study of Field Plate Effects onAlGaN/GaN HEMTs;M.Kaddeche, A.Telia ,et al;《2009 International Conference on Microelectronics》;20091231;第362-364页 * |
| 具有垂直漏极场板的ＧａＮ ＨＥＭＴ器件结构设计;唐健翔，等;《杭州电子科技大学（自然科学版）》;20190731;第39卷(第4期);第1-5页 * |
| 基于负反馈和有源偏置的宽带低噪放设计;许石义，等;《浙江大学学报（工学版）》;20180630(第6期);第1081-1085页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111952355A (zh) | 2020-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111952355B (zh) | 基于多漏指结构的GaN HEMT器件及其制备方法 | |
| JP6522521B2 (ja) | 半導体デバイスの電極及びその製造方法 | |
| JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP6373509B2 (ja) | 半導体デバイス、及び半導体デバイスの製造方法 | |
| CN112420850B (zh) | 一种半导体器件及其制备方法 | |
| JP6834546B2 (ja) | 半導体装置及びその製造方法 | |
| CN104347696A (zh) | 半导体装置以及其制造方法 | |
| CN102201442B (zh) | 基于沟道阵列结构的异质结场效应晶体管 | |
| US20230036698A1 (en) | Reverse blocking gallium nitride high electron mobility transistor | |
| CN110233104A (zh) | 具有双厚度势垒层的高电子迁移率晶体管 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN111477678A (zh) | 一种基于叉指结构的横向肖特基二极管及其制备方法 | |
| WO2022062281A1 (zh) | 一种高阈值的功率半导体器件及其制造方法 | |
| CN107546125B (zh) | 一种基于纳米线的高电子迁移率晶体管及其制作方法 | |
| TW201737354A (zh) | 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法 | |
| CN113130667A (zh) | 一种高耐压低漏电的Ga2O3肖特基势垒二极管 | |
| KR20220125032A (ko) | Hemt 소자 및 이의 제조 방법 | |
| CN216719952U (zh) | 一种具有复合钝化层结构的hemt器件 | |
| CN216354231U (zh) | 一种高耐压双p型夹层功率pin肖特基二极管器件 | |
| WO2024108489A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| KR102125386B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR20240050587A (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
| US20210066484A1 (en) | Enhancement mode high electron mobility transistor | |
| KR20160114923A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |