JP2013098556A - 電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法 - Google Patents

電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法 Download PDF

Info

Publication number
JP2013098556A
JP2013098556A JP2012235473A JP2012235473A JP2013098556A JP 2013098556 A JP2013098556 A JP 2013098556A JP 2012235473 A JP2012235473 A JP 2012235473A JP 2012235473 A JP2012235473 A JP 2012235473A JP 2013098556 A JP2013098556 A JP 2013098556A
Authority
JP
Japan
Prior art keywords
based semiconductor
layer
gallium nitride
gan
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012235473A
Other languages
English (en)
Inventor
Jeong-Yub Lee
政▲ユブ▼ 李
Wenxu Xianyu
文旭 鮮于
Chang-Youl Moon
彰烈 文
Yong Yong Park
用永 朴
Wu-Yeong Yang
祐榮 梁
仁俊 ▲黄▼
In-Jun Whang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013098556A publication Critical patent/JP2013098556A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法を提供する。
【解決手段】ＧａＮ系の半導体層ＧＬ１０と、ＧａＮ系の半導体層上に備えられた電極構造体５００Ａ，５００Ｂと、を備え、電極構造体５００Ａ，５００Ｂは、導電物質を含む電極要素５０Ａ、５０Ｂと、電極要素５０Ａ，５０ＢとＧａＮ系の半導体層２００との間に備えられた拡散層５Ａ、５Ｂと、を備え、拡散層５Ａ，５Ｂは、ｎ型ドーパントを含み、ｎ型ドーパントは、４族元素を含み、拡散層と接触したＧａＮ系の半導体層２００の領域は、ｎ型ドーパント（例えば、４族元素）でドーピングされる窒化ガリウム系の半導体素子である。
【選択図】図１

Description

本発明は、電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法に関する。
窒化ガリウム系の半導体は、エネルギーギャップが大きく、高い熱的・化学的安定性、高い電子飽和速度（〜３×１０７ｃｍ／ｓｅｃ）など優れた物性を有している。特に、窒化ガリウム系の半導体を利用した電子素子は、高い降伏電界（〜３×１０６Ｖ／ｃｍ）、高い最大電流密度、安定した高温動作特性、高い熱伝導度など多様な長所を有している。窒化ガリウム系の異種接合構造を利用する異種接合電界効果トランジスタ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＨＦＥＴ）の場合、接合界面でのバンド不連続が大きいため、界面に電子が高濃度で集中して、電子移動度をさらに高めることができる。かかる物性的な特徴により、窒化ガリウム系の半導体は、光素子だけでなく、高周波・高出力用の電子素子及び電力素子（すなわち、パワー素子）への応用が可能である。
しかし、窒化ガリウム系の半導体を多様な電子素子（半導体素子）に適用するにあたって、窒化ガリウム系の半導体と優秀な接触特性を有する電極の開発が重要である。例えば、窒化ガリウム系の半導体とオーミックコンタクト可能な電極、及びその製造工程を開発／改善することが、電子素子（半導体素子）の性能の向上に相当な影響を与える。
本発明の目的は、窒化ガリウム系の半導体と優秀な接触特性を有する電極構造体、及びそれを備える窒化ガリウム系の半導体素子を提供することである。
本発明の他の目的は、オーミックコンタクトのための熱処理温度を低めることができる電極構造体、及びそれを備える窒化ガリウム系の半導体素子を提供することである。
本発明のさらに他の目的は、電極構造体及び窒化ガリウム系の半導体素子の製造方法を提供することである。
本発明の一側面によれば、ＧａＮ系の半導体層と、前記ＧａＮ系の半導体層上に備えられた電極構造体と、を備える窒化ガリウム系の半導体素子において、前記電極構造体が、導電物質を含む電極要素と、前記電極要素と前記ＧａＮ系の半導体層との間に備えられたものであって、前記ＧａＮ系の半導体層に対してｎ型ドーパントである物質を含み、前記ＧａＮ系の半導体層に接触した拡散層と、を備え、前記拡散層と接触した前記ＧａＮ系の半導体層の領域は、前記ｎ型ドーパントでドーピングされた窒化ガリウム系の半導体素子が提供される。
前記拡散層の物質が、４族元素を含んでもよい。
前記拡散層の物質が、Ｇｅ，Ｓｉ，Ｓｎ，Ｐｂ及びＧｅＳｉのうち少なくともいずれか一つを含んでもよい。ここで、Ｇｅ，Ｓｉ，Ｓｎ及びＰｂが前記４族元素に該当する。
前記拡散層が、約２ないし２０ｎｍの厚さを有してもよい。
前記電極要素が、多層構造を有してもよい。
前記電極要素が、Ｔｉ／Ａｌをベースとする多層構造を有してもよい。
前記電極要素が、Ｔｉ／Ａｌ，Ｔｉ／Ａｌ／Ｎｉ／Ａｕ，Ｔｉ／Ａｌ／ＴｉＮ，Ｔｉ／Ａｌ／Ｍｏ及びＴｉ／Ａｌ／Ｗのうちいずれか一つの構造を有してもよい。
前記電極要素の少なくとも一部が、前記ｎ型ドーパントをさらに含んでもよい。
前記ＧａＮ系の半導体層が、ＧａＮ層及びＡｌＧａＮ層を備える多層構造を有してもよい。
前記電極構造体が、前記ＧａＮ層またはＡｌＧａＮ層に接触してもよい。
前記電極構造体と接触した前記ＧａＮ系の半導体層の領域が、窒素空孔を含んでもよい。
前記電極構造体と前記ＧａＮ系の半導体層とのコンタクト抵抗が、１×１０−４Ω・ｃｍ２以下であってもよい。
前記窒化ガリウム系の半導体素子が、高電子移動度トランジスタであってもよい。
前記窒化ガリウム系の半導体素子が、パワー素子であってもよい。
前記窒化ガリウム系の半導体素子が、前記ＧａＮ系の半導体層の第１領域に備えられたソース電極と、前記ＧａＮ系の半導体層の第２領域に備えられたドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ＧａＮ系の半導体層上に備えられたゲート電極と、を備え、前記ソース電極及び前記ドレイン電極のうち少なくとも一つが、前記電極構造体に対応してもよい。
前記ゲート電極と前記ＧａＮ系の半導体層との間に、ゲート絶縁層がさらに備えられてもよい。
前記ＧａＮ系の半導体層が、リセス領域を備え、前記ゲート絶縁層の一部が、前記リセス領域の形状に沿って形成されてもよい。
前記ＧａＮ系の半導体層の前記リセス領域が、チャネル領域に対応してもよい。
前記ゲート絶縁層上に、エッチングバリヤー層がさらに備えられてもよい。
前記エッチングバリヤー層が、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つを含んでもよい。
前記ＧａＮ系の半導体層の前記第１及び第２領域が、所定の深さにエッチングされた領域であってもよい。
前記ＧａＮ系の半導体層が、ＧａＮ層及びＡｌＧａＮ層を備える多層構造を有してもよく、前記第１及び第２領域の上面が、前記ＧａＮ層のエッチングされた表面であるか、または前記ＡｌＧａＮ層のエッチングされた表面であってもよい。
本発明の他の側面によれば、ＧａＮ系の半導体層を設けるステップと、前記ＧａＮ系の半導体層上に電極構造体を形成するステップと、を含む窒化ガリウム系の半導体素子の製造方法において、前記電極構造体を形成するステップが、前記ＧａＮ系の半導体層上に、前記ＧａＮ系の半導体層に対してｎ型ドーパントである物質を含む拡散層を形成するステップと、前記拡散層上に導電物質を含む電極要素を形成するステップと、前記拡散層のｎ型ドーパントが前記ＧａＮ系の半導体層に拡散するように、前記拡散層及び前記ＧａＮ系の半導体層を熱処理するステップと、を含む、窒化ガリウム系の半導体素子の製造方法が提供される。
前記拡散層の物質が、４族元素を含んでもよい。
前記拡散層の物質が、Ｇｅ，Ｓｉ，Ｓｎ，Ｐｂ及びＧｅＳｉのうち少なくともいずれか一つを含んでもよい。ここで、Ｇｅ，Ｓｉ，Ｓｎ及びＰｂが前記４族元素に該当する。
前記拡散層が、約２ないし２０ｎｍの厚さに形成されてもよい。
前記電極要素が、多層構造で形成されてもよい。
前記電極要素が、Ｔｉ／Ａｌをベースとする多層構造で形成されてもよい。
前記電極要素が、Ｔｉ／Ａｌ，Ｔｉ／Ａｌ／Ｎｉ／Ａｕ，Ｔｉ／Ａｌ／ＴｉＮ，Ｔｉ／Ａｌ／Ｍｏ及びＴｉ／Ａｌ／Ｗのうちいずれか一つの構造で形成されてもよい。
前記熱処理が、約６００ないし８００℃の温度で行われてもよい。
前記ＧａＮ系の半導体層が、ＧａＮ層及びＡｌＧａＮ層を備える多層構造を有してもよい。
前記電極構造体が、前記ＧａＮ層またはＡｌＧａＮ層に接触してもよい。
前記窒化ガリウム系の半導体素子が、高電子移動度トランジスタであってもよい。
前記窒化ガリウム系の半導体素子が、パワー素子であってもよい。
前記窒化ガリウム系の半導体素子の製造方法が、前記ＧａＮ系の半導体層上にゲート電極を形成するステップと、前記ゲート電極の一側の前記ＧａＮ系の半導体層の第１領域上にソース電極を形成し、前記ゲート電極の他側の前記ＧａＮ系の半導体層の第２領域上にドレイン電極を形成するステップと、を含み、前記ソース電極及び前記ドレイン電極のうち少なくとも一つが、前記電極構造体に対応してもよい。
前記ＧａＮ系の半導体層と前記ゲート電極との間に、ゲート絶縁層を形成するステップをさらに行ってもよい。
前記ＧａＮ系の半導体層が、リセス領域を備えるように形成され、前記ゲート絶縁層の一部が、前記リセス領域の形状に沿って形成されてもよい。
前記ＧａＮ系の半導体層の前記リセス領域が、チャネル領域に対応してもよい。
前記ゲート絶縁層上に、エッチングバリヤー層を形成するステップをさらに行ってもよい。
前記エッチングバリヤー層が、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つで形成されてもよい。
前記ソース電極及びドレイン電極を形成するステップ前に、前記ＧａＮ系の半導体層の前記第１及び第２領域を所定の深さにエッチングするステップをさらに行ってもよい。
前記ＧａＮ系の半導体層が、ＧａＮ層及びＡｌＧａＮ層を備える多層構造を有してもよく、前記第１及び第２領域の上面が、前記ＧａＮ層のエッチングされた表面であるか、または前記ＡｌＧａＮ層のエッチングされた表面であってもよい。
前記第１及び第２領域を所定の深さにエッチングするステップが、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により行ってもよい。
本発明によれば、窒化ガリウム系の半導体と優秀な接触特性を有する電極構造体、及びそれを備える窒化ガリウム系の半導体素子を実現できる。
また、オーミックコンタクトのための熱処理温度を低めることができる電極構造体、及びそれを備える窒化ガリウム系の半導体素子を実現できる。
前述の電極構造体を適用すれば、高効率及び高性能の窒化ガリウム系の半導体素子を実現できる。
本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。 本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。 本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。 本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。 本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 図５Ｅの熱処理工程前、ソース電極と接触した第２半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。 図５Ｅの熱処理工程後、ソース電極と接触した第２半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。 本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。 図９Ｃの熱処理工程前、ソース電極と接触した第１半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。 図９Ｃの熱処理工程後、ソース電極と接触した第１半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。 比較例による窒化ガリウム系の半導体素子を示す断面図である。 図１２の電極要素（ソース電極）と接触した第２半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。 表１の比較例、サンプル１及びサンプル２の電極構造体の熱処理温度によるコンタクト抵抗の変化を示すグラフである。
以下、本発明の実施形態による電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法を、添付された図面を参照して詳細に説明する。添付された図面に示す層や領域の幅及び厚さは、明細書の明確性のために多少誇張されて示されたものである。詳細な説明の全体にわたって、同じ参照番号は、同じ構成要素を表す。
図１は、本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。
図１を参照すれば、ＧａＮ系の半導体層ＧＬ１０が設けられる。ＧａＮ系の半導体層ＧＬ１０は、第１半導体層１００及び第２半導体層２００を備える多層構造を有する。第１及び第２半導体層１００，２００は、ＧａＮ系の相異なる物質層である。したがって、ＧａＮ系の半導体層ＧＬ１０は、異種接合構造を含むといえる。第１半導体層１００は、例えば、ＧａＮ層であり、第２半導体層２００は、例えば、ＡｌＧａＮ層である。第２半導体層２００の分極率は、第１半導体層１００の分極率より大きい。かかる第２半導体層２００により、第１半導体層１００に二次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）（図示せず）が形成される。二次元電子ガスは、第１半導体層１００と第２半導体層２００との界面下の第１半導体層１００の部分に形成される。二次元電子ガスは、ｎ型チャネルとして使われる。かかる点で、第１半導体層１００は、チャネル層であり、第２半導体層２００は、チャネル供給層である。第２半導体層２００の厚さは、約５０ｎｍ以下であり、第１半導体層１００の厚さは、第２半導体層２００より厚い。第１及び第２半導体層１００，２００は、所定の基板（図示せず）上に備えられ、基板と第１半導体層１００との間に、所定のバッファ層（図示せず）がさらに備えられる。
第２半導体層２００上に、ゲート絶縁層３００が備えられる。ゲート絶縁層３００は、例えば、Ａｌ２Ｏ３，ＳｉＯｘ，ＳｉｘＮｙ，Ｓｃ２Ｏ３，ＡｌＮ，Ｇａ２Ｏ３，Ｇｄ２Ｏ３，ＡｌｘＧａ２（１−ｘ）Ｏ３，ＭｇＯ及びそれらの組み合わせのうち少なくとも一つを含む。ここで開示しないとしても、一般的なトランジスタにおいて使用するゲート絶縁層の物質であれば、いずれもゲート絶縁層３００の物質に適用できる。ゲート絶縁層３００上に、ゲート電極４００が備えられる。ゲート電極４００は、一般的な半導体素子において使われる多様な導電物質（金属、導電性酸化物など）で形成される。
ゲート電極４００の両側の第２半導体層２００上に、ソース電極５００Ａ及びドレイン電極５００Ｂが備えられる。ソース電極５００Ａが、ドレイン電極５００Ｂよりゲート電極４００にさらに近く位置する。すなわち、ソース電極５００Ａとゲート電極４００との間の距離は、ドレイン電極５００Ｂとゲート電極４００との間の距離より短い。しかし、これは例示的なものであり、ソース電極５００Ａ及びドレイン電極５００Ｂとゲート電極４００との間の相対的な距離は変わる。ゲート絶縁層３００は、第２半導体層２００とゲート電極４００との間で、ソース電極５００Ａ及びドレイン電極５００Ｂまで延びた構造を有する。
ソース電極５００Ａ及びドレイン電極５００Ｂのうち少なくとも一つは、本発明の実施形態による電極構造体の構成を有する。ソース電極５００Ａ及びドレイン電極５００Ｂは、いずれも本発明の実施形態による電極構造体の構成を有してもよい。本実施形態では、ソース電極５００Ａとドレイン電極５００Ｂとが同じ構成を有する。以下では、ソース電極５００Ａ及びドレイン電極５００Ｂの構成について具体的に説明する。
ソース電極５００Ａは、第２半導体層２００の第１領域上に備えられた拡散層５Ａ及び電極要素５０Ａを備える。拡散層５Ａは、電極要素５０Ａと第２半導体層２００との間に備えられる。電極要素５０Ａは、多層構造、例えば、Ｔｉ／Ａｌをベースとする多層構造を有する。具体的な例として、電極要素５０Ａは、拡散層５Ａ上に順次に備えられたＴｉ層１０Ａ、Ａｌ層２０Ａ、Ｎｉ層３０Ａ及びＡｕ層４０Ａを備える構造、すなわち、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ構造を有する。この時、Ｔｉ層１０Ａは、第２半導体層２００とのオーミックコンタクトに寄与する層であり、Ａｌ層２０Ａは、低い抵抗を有して優秀な伝導性を提供する層である。Ｎｉ層３０Ａは、拡散防止層であり、Ａｕ層４０Ａは、酸化防止層（キャッピング層）である。図１に示す電極要素５０Ａの構成は、例示的なものであり、これは多様に変化する。例えば、電極要素５０Ａは、Ｔｉ／Ａｌ，Ｔｉ／Ａｌ／ＴｉＮ，Ｔｉ／Ａｌ／Ｍｏ及びＴｉ／Ａｌ／Ｗのうちいずれか一つの構造を有しても、その他の構成を有してもよい。
拡散層５Ａは、４族元素を含む層である。例えば、拡散層５Ａは、Ｇｅ，Ｓｉ，Ｓｎ，Ｐｂ及びＧｅＳｉのうち少なくともいずれか一つを含む。具体的な例として、拡散層５Ａは、Ｇｅ層、Ｓｉ層、Ｓｎ層またはＰｂ層のような単一元素層であるか、またはＧｅＳｉ層のような化合物層である。ここで、Ｇｅ，Ｓｉ，Ｓｎ及びＰｂは、４族元素に該当する。拡散層５Ａの厚さは、約２ないし２０ｎｍであるが、場合によっては、２ｎｍ以下であってもよい。かかる拡散層５Ａにより、ソース電極５００Ａと第２半導体層２００とのオーミックコンタクト特性が向上する。これについて具体的に説明すれば、拡散層５Ａの４族元素が第２半導体層２００の領域（第１領域）に拡散するにつれて、第２半導体層２００の第１領域が４族元素でドーピングされる。かかる４族元素のドーピングは、第２半導体層２００の第１領域に過剰電子を発生させるため、第２半導体層２００の第１領域は、容易にｎ＋領域となる。したがって、ソース電極５００Ａと第２半導体層２００とのオーミックコンタクト特性が向上する。また、第２半導体層２００の第１領域で、窒素（Ｎ）原子がソース電極５００Ａに拡散するか、または電極要素５０Ａの金属原子（例えば、Ｔｉなど）が第２半導体層２００に拡散して、第２半導体層２００の窒素（Ｎ）原子と結合されることにより、第２半導体層２００の第１領域に窒素空孔（Ｎ ｖａｃａｎｃｙ）が発生するが、かかる窒素空孔は、ｎ＋ドーピング効果を表す。したがって、本発明の実施形態によれば、ソース電極５００Ａと第２半導体層２００とは、容易にオーミックコンタクトを形成でき、それらの間のコンタクト抵抗は非常に低い。ソース電極５００Ａと第２半導体層２００とのコンタクト抵抗は、１×１０−４Ω・ｃｍ２以下、例えば、１×１０−５Ω・ｃｍ２以下と非常に低い。
拡散層５Ａの４族元素が第２半導体層２００に拡散すること、及び第２半導体層２００に窒素空孔が発生することは、熱処理工程の結果である。すなわち、所定の熱処理工程により、拡散層５Ａの４族元素が第２半導体層２００に拡散し、電極要素５０Ａの金属原子（例えば、Ｔｉなど）が第２半導体層２００に拡散して、第２半導体層２００の窒素（Ｎ）原子と結合され、その結果、ソース電極５００Ａと第２半導体層２００とのオーミックコンタクト特性が得られる。本発明の実施形態では、拡散層５Ａを使用するため、低い熱処理温度（約６００ないし８００℃）でも優秀なオーミックコンタクト特性を容易に確保できる。したがって、高温の熱処理工程により素子の特性が劣化する問題を抑制／防止でき、窒化ガリウム系の半導体素子の性能／効率を向上させることができる。
図７の（Ａ）は、図１のソース電極５００Ａと接触した第２半導体層２００の領域（第１領域）の結晶構造を三次元的に示す図面であり、図７の（Ｂ）は、ソース電極５００Ａと接触した第２半導体層２００の領域（第１領域）の結晶構造を二次元的に示す図面である。図７は、第２半導体層２００がＡｌＧａＮ層の場合であり、この時、第２半導体層２００の第１領域にドーピングされた（拡散した）４族元素はＧｅである。ここで、Ｇｅ元素は、Ｓｉ，Ｓｎ，Ｐｂなどに代替してもよい。
図７の（Ａ）及び（Ｂ）を参照すれば、第２半導体層２００は、ウルツ鉱構造のＡｌＧａＮであり、４族元素であるＧｅがドーピングされることにより、過剰電子ｅ−が発生するということが分かる。また、ＡｌＧａＮ構造に窒素空孔が形成されている。過剰電子ｅ−及び窒素空孔は、ｎ＋ドーピング効果を表す。したがって、図１のソース電極５００Ａと接触した第２半導体層２００の領域（第１領域）は、ｎ＋領域であり、結果として、ソース電極５００Ａと第２半導体層２００の第１領域とは、オーミックコンタクトされる。
再び図１を参照すれば、ドレイン電極５００Ｂは、第２半導体層２００の第２領域上に備えられた拡散層５Ｂ及び電極要素５０Ｂを備える。ドレイン電極５００Ｂの拡散層５Ｂ及び電極要素５０Ｂは、それぞれソース電極５００Ａの拡散層５Ａ及び電極要素５０Ａと同じ要素である。ドレイン電極５００Ｂの電極要素５０Ｂは、例えば、Ｔｉ層１０Ｂ、Ａｌ層２０Ｂ、Ｎｉ層３０Ｂ及びＡｕ層４０Ｂを備える。ドレイン電極５００Ｂと接触した第２半導体層２００の領域（第２領域）は、ソース電極５００Ａと接触した第２半導体層２００の領域（第１領域）と同じ結晶構造及び特性を有する。したがって、ドレイン電極５００Ｂと第２半導体層２００とは、優秀なオーミックコンタクト特性を示すことができる。
図２は、本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。本実施形態の構造は、図１から変形したものである。
図２を参照すれば、リセス領域Ｒ１を有するＧａＮ系の半導体層ＧＬ１１が設けられる。ＧａＮ系の半導体層ＧＬ１１は、第１半導体層１００と第２半導体層２００ａとを備え、少なくとも第２半導体層２００ａの所定の領域にリセス領域Ｒ１が形成される。リセス領域Ｒ１は、第１半導体層１００の上面を露出する深さに形成されるが、リセス領域Ｒ１の深さは変わる。リセス領域Ｒ１の深さは、第２半導体層２００ａの厚さより薄いか、または厚い。リセス領域Ｒ１上に、ゲート電極４００ａが備えられる。リセス領域Ｒ１とゲート電極４００ａとの間に、ゲート絶縁層３００ａが備えられる。リセス領域Ｒ１に対応するチャネル領域（すなわち、二次元電子ガス）はカットされるか、または残りのチャネル領域と異なる特性（例えば、電子濃度など）を有する。したがって、リセス領域Ｒ１を形成することで、窒化ガリウム系の半導体素子の特性を調節／改善できる。一方、ソース電極５００Ａ及びドレイン電極５００Ｂの構成は、図１を参照して説明したものと同じである。
本発明の他の実施形態によれば、図１及び図２において、ゲート絶縁層３００，３００ａの両側のＧａＮ系の半導体層ＧＬ１０，ＧＬ１１の領域を所定の深さにエッチングした後、エッチングされた表面上に、ソース電極５００Ａ及びドレイン電極５００Ｂを形成する。エッチングの厚さ（深さ）は、約１ないし１２０ｎｍである。したがって、エッチングされた表面は、第２半導体層２００，２００ａのエッチングされた表面であるか、または第１半導体層１００のエッチングされた表面である。例えば、図２において、ゲート絶縁層３００ａの両側の第２半導体層２００ａの領域を所定の深さほどエッチング（リセス）した後、その上にソース電極５００Ａ及びドレイン電極５００Ｂを形成する。その例が図３に示されている。
図３を参照すれば、第２半導体層２００ａ’は、ゲート絶縁層３００ａの両側の領域（第１及び第２領域）が一部の厚さほどエッチング（リセス）された構造を有する。第２半導体層２００ａ’のエッチングされた表面（第１及び第２領域の表面）上に、ソース電極５００Ａ及びドレイン電極５００Ｂが備えられる。このように、第２半導体層２００ａ’のエッチングされた表面上に、ソース電極５００Ａ及びドレイン電極５００Ｂを形成する場合、エッチングにより第２半導体層２００ａ’の原子結合が壊れるため、第１及び第２領域で窒素空孔が形成される確率が高くなる。したがって、第２半導体層２００ａ’とソース電極５００Ａ及びドレイン電極５００Ｂとのコンタクト抵抗を低めるのにさらに有利である。
図３の実施形態の場合、ゲート絶縁層３００ａ上にエッチングバリヤー層４５０がさらに備えられる。エッチングバリヤー層４５０は、第２半導体層２００ａ’のエッチング領域、すなわち、ソース電極５００Ａ及びドレイン電極５００Ｂが形成される領域を形成するためのエッチング工程でマスクの役割を行う。すなわち、エッチングバリヤー層４５０は、第２半導体層２００ａ’のエッチング領域を形成するエッチング工程時、ゲート絶縁層３００ａ及びその下の第２半導体層２００ａ’の領域を保護する役割を行う。エッチングバリヤー層４５０は、例えば、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つを含む。
本発明のさらに他の実施形態によれば、図２において、ゲート絶縁層３００ａの両側の第２半導体層２００ａの領域をエッチング（除去）し、その下の第１半導体層１００の領域まで所定の厚さほどエッチング（リセス）する。その例が図４に示されている。
図４を参照すれば、第２半導体層２００ａ”は、ゲート絶縁層３００ａの両側の領域がエッチング（除去）された構造を有し、第１半導体層１００’は、ゲート絶縁層３００ａの両側の領域（第１及び第２領域）が一部の厚さほどエッチング（リセス）された構造を有する。第１半導体層１００’のエッチングされた表面（第１及び第２領域の表面）上に、ソース電極５００Ａ及びドレイン電極５００Ｂが備えられる。この場合にも、図３で説明したように、エッチングバリヤー層４５０が備えられる。このように、第１半導体層１００’のエッチングされた表面上に、ソース電極５００Ａ及びドレイン電極５００Ｂを形成すれば、エッチングにより第１半導体層１００’の原子結合が壊れるため、第１及び第２領域で窒素空孔が形成される確率が高くなる。したがって、第１半導体層１００’とソース電極５００Ａ及びドレイン電極５００Ｂとのコンタクト抵抗を低めるのにさらに有利である。
図４において、ソース電極５００Ａ及びドレイン電極５００Ｂと接触した第１半導体層１００’の領域（第１及び第２領域）の結晶構造は、図１１に示す通りである。
図１１の（Ａ）は、図４のソース電極５００Ａと接触した第１半導体層１００’の領域（第１領域）の結晶構造を三次元的に示す図面であり、図１１の（Ｂ）は、図４のソース電極５００Ａと接触した第１半導体層１００’の領域（第１領域）の結晶構造を二次元的に示す図面である。図１１は、第１半導体層１００’がＧａＮ層の場合であり、この時、第１半導体層１００’の第１領域にドーピングされた（拡散した）４族元素はＧｅである。ここで、Ｇｅ元素は、Ｓｉ，Ｓｎ，Ｐｂなどに代替してもよい。
図１１の（Ａ）及び（Ｂ）を参照すれば、第１半導体層１００’は、ウルツ鉱構造のＧａＮであり、４族元素であるＧｅがドーピングされることにより、過剰電子ｅ−が発生するということが分かる。また、ＧａＮ構造に窒素空孔が形成されている。過剰電子ｅ−及び窒素空孔は、ｎ＋ドーピング効果を表す。したがって、第１半導体層１００’とソース電極５００Ａとは、優秀な接触特性を有する。換言すれば、第１半導体層１００’とソース電極５００Ａとはオーミックコンタクトし、それらの間のコンタクト抵抗は非常に低い。
加えて、本発明の実施形態において、拡散層５Ａ，５Ｂの４族元素は、第２半導体層２００，２００ａ，２００ａ’や第１半導体層１００’に拡散するだけでなく、電極要素５０Ａ，５０Ｂにも拡散する。すなわち、電極要素５０Ａ，５０Ｂは、４族元素をさらに含む構成を有する。特に、電極要素５０Ａ，５０Ｂの下層部、すなわち、Ｔｉ層１０Ａ，１０ＢやＡｌ層２０Ａ，２０Ｂ内に、４族元素が含有される。また、電極要素５０Ａ，５０Ｂの金属（例えば、Ｔｉなど）が第２半導体層２００，２００ａ，２００ａ’や第１半導体層１００’に拡散して、窒素原子と結合されることにより、金属窒化物が形成される。例えば、電極要素５０ＡのＴｉ層１０ＡからＴｉが第２半導体層２００，２００ａ，２００ａ’に拡散して、ＴｉＮが形成される。同様に、Ａｌ層２０ＡからＡｌが第２半導体層２００，２００ａ，２００ａ’に拡散して、ＡｌＮを形成してもよい。電極要素５０Ａ，５０Ｂの金属（例えば、Ｔｉ及びＡｌなど）は、拡散層５Ａ，５Ｂ内に残留されてもよい。したがって、拡散層５Ａ，５Ｂには、電極要素５０Ａ，５０Ｂの金属（例えば、Ｔｉ及びＡｌなど）が含有される。また、第２半導体層２００，２００ａ，２００ａ’や第１半導体層１００’から窒素原子が電極要素５０Ａ，５０Ｂに拡散してもよい。
以上で説明した本発明の実施形態による窒化ガリウム系の半導体素子は、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）であってもよい。また、本発明の実施形態による窒化ガリウム系の半導体素子は、異種接合電界効果トランジスタであってもよい。かかる窒化ガリウム系の半導体素子は、例えば、パワー素子として使われる。しかし、前述した窒化ガリウム系の半導体素子の構成及び用途は、例示的なものに過ぎない。窒化ガリウム系の半導体素子の構成及び用途は、多様に変化する。本発明の実施形態による電極構造体は、高電子移動度トランジスタまたはパワー素子ではない、その他の多様な窒化ガリウム系の半導体素子に適用される。
図５Ａないし図５Ｅは、本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
図５Ａを参照すれば、ＧａＮ系の半導体層ＧＬ１００を設ける。ＧａＮ系の半導体層ＧＬ１００は、第１半導体層１０００及び第２半導体層２０００を備える多層構造を有する。第１及び第２半導体層１０００，２０００は、ＧａＮ系の相異なる物質層である。例えば、第１半導体層１０００は、ＧａＮ層であり、第２半導体層２０００は、ＡｌＧａＮ層である。第２半導体層２０００の分極率は、第１半導体層１０００の分極率より大きい。かかる第２半導体層２０００により、第１半導体層１０００に二次元電子ガス（図示せず）が形成される。二次元電子ガスは、第１半導体層１０００と第２半導体層２０００との界面下の第１半導体層１０００の部分に形成される。
図５Ｂを参照すれば、第２半導体層２０００の所定の領域をエッチングして、リセス領域Ｒ１０を形成する。リセス領域Ｒ１０の深さは、第２半導体層２０００の厚さと同一または類似している。リセス領域Ｒ１０の深さは変わる。例えば、リセス領域Ｒ１０の深さは、第２半導体層２０００の厚さより薄いか、または厚い。
図５Ｃを参照すれば、第２半導体層２０００上に、リセス領域Ｒ１０を覆うゲート絶縁層３０００を形成する。ゲート絶縁層３０００は、例えば、Ａｌ２Ｏ３，ＳｉＯｘ，ＳｉｘＮｙ，Ｓｃ２Ｏ３，ＡｌＮ，Ｇａ２Ｏ３，Ｇｄ２Ｏ３，ＡｌｘＧａ２（１−ｘ）Ｏ３，ＭｇＯ及びそれらの組み合わせのうち少なくとも一つを含む。ここで開示しないとしても、一般的なトランジスタにおいて使用するゲート絶縁層の物質であれば、いずれもゲート絶縁層３０００の物質に適用できる。ゲート絶縁層３０００は、基板（すなわち、第１及び第２半導体層１０００，２０００）の清潔な表面に形成せねばならないため、ソース電極５０００Ａ（図５Ｄ）及びドレイン電極５０００Ｂ（図５Ｄ）を形成する前に、ゲート絶縁層３０００を形成するのが有利である。もし、ソース電極５０００Ａ（図５Ｄ）及びドレイン電極５０００Ｂ（図５Ｄ）を先に形成した後、ゲート絶縁層３０００を形成すれば、ソース電極５０００Ａ（図５Ｄ）及びドレイン電極５０００Ｂ（図５Ｄ）の物質により、ゲート絶縁層３０００と基板（すなわち、第１及び第２半導体層１０００，２０００）との界面が汚染される。かかる汚染問題を防止するために、本ステップにおいて、優先的にゲート絶縁層３０００を形成する。次いで、リセス領域Ｒ１０のゲート絶縁層３０００上に、ゲート電極４０００を形成する。ゲート電極４０００は、一般的な半導体素子で使われる多様な導電物質（金属、導電性酸化物など）で形成する。
図５Ｄを参照すれば、ゲート絶縁層３０００の両側の第２半導体層２０００上に、ソース電極５０００Ａ及びドレイン電極５０００Ｂを形成する。ソース電極５０００Ａは、拡散層５５Ａ及び電極要素５５０Ａを備え、ドレイン電極５０００Ｂは、拡散層５５Ｂ及び電極要素５５０Ｂを備える。ソース電極５０００Ａとドレイン電極５０００Ｂとは、互いに同じ構成を有する。拡散層５５Ａ，５５Ｂは、４族元素を含む物質で形成する。例えば、拡散層５５Ａ，５５Ｂは、Ｇｅ，Ｓｉ，Ｓｎ，Ｐｂ及びＧｅＳｉのうち少なくともいずれか一つを含むように形成する。具体的な例として、拡散層５５Ａ，５５Ｂは、Ｇｅ層、Ｓｉ層、Ｓｎ層またはＰｂ層のような単一元素層で形成するか、またはＧｅＳｉ層のような化合物層で形成する。拡散層５５Ａ，５５Ｂは、約２ないし２０ｎｍの厚さに形成するが、場合によっては、２ｎｍ以下または２０ｎｍ以上の厚さに形成してもよい。電極要素５５０Ａ，５５０Ｂは、多層構造、例えば、Ｔｉ／Ａｌをベースとする多層構造で形成する。具体的な例として、電極要素５５０Ａ，５５０Ｂは、拡散層５５Ａ，５５Ｂ上に順次に備えられたＴｉ層５１０Ａ，５１０Ｂ、Ａｌ層５２０Ａ，５２０Ｂ、Ｎｉ層５３０Ａ，５３０Ｂ及びＡｕ層５４０Ａ，５４０Ｂを備える構造、すなわち、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ構造を有する。この時、Ｔｉ層５１０Ａ，５１０Ｂは、第２半導体層２０００とのオーミックコンタクトに寄与する層であり、Ａｌ層５２０Ａ，５２０Ｂは、低い抵抗を有して優秀な伝導性を提供する層である。Ｎｉ層５３０Ａ，５３０Ｂは、拡散防止層であり、Ａｕ層５４０Ａ，５４０Ｂは、酸化防止層（キャッピング層）である。電極要素５５０Ａ，５５０Ｂの構成は、例示的なものであり、これは、多様に変化する。例えば、電極要素５５０Ａ，５５０Ｂは、Ｔｉ／Ａｌ，Ｔｉ／Ａｌ／ＴｉＮ，Ｔｉ／Ａｌ／Ｍｏ及びＴｉ／Ａｌ／Ｗのうちいずれか一つの構造を有しても、その他の構成を有してもよい。
図５Ｅを参照すれば、第１半導体層１０００、第２半導体層２０００、ソース電極５０００Ａ及びドレイン電極５０００Ｂなどに対する熱処理工程を行う。熱処理工程は、ソース電極５０００Ａと第２半導体層２０００との間、ドレイン電極５０００Ｂと第２半導体層２０００との間のオーミックコンタクト特性を確保するための工程である。熱処理工程を通じて、拡散層５５Ａ，５５Ｂから、それと接触した第２半導体層２０００の領域（第１及び第２領域）に４族元素が拡散する。これは、第２半導体層２０００の第１及び第２領域に、４族元素がドーピングされるということを意味する。第２半導体層２０００の第１及び第２領域が４族元素でドーピングされることにより、第２半導体層２０００の第１及び第２領域に過剰電子（図示せず）が発生する。また、熱処理工程により、第２半導体層２０００の第１及び第２領域からソース電極５０００Ａ及びドレイン電極５０００Ｂに窒素原子が拡散するか、または電極要素５５０Ａ，５５０Ｂから金属（例えば、Ｔｉなど）が第２半導体層２０００の第１及び第２領域に拡散して、窒素原子と結合される。その結果、第２半導体層２０００の第１及び第２領域に窒素空孔が発生する。過剰電子と窒素空孔とは、ｎ＋ドーピング効果を示す。したがって、第２半導体層２０００の第１及び第２領域は、ｎ＋ドーピングされ、ソース電極５０００Ａ及びドレイン電極５０００Ｂと優秀な接触特性を示すことができる。
加えて、熱処理工程時に、拡散層５５Ａ，５５Ｂの４族元素が電極要素５５０Ａ，５５０Ｂに拡散し、電極要素５５０Ａ，５５０Ｂの金属元素が拡散層５５Ａ，５５Ｂに拡散する。したがって、電極要素５５０Ａ，５５０Ｂは、４族元素を含み、拡散層５５Ａ，５５Ｂは、金属元素を含む。
熱処理工程は、約６００ないし８００℃の温度で、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）方式により行う。熱処理工程は、窒素雰囲気または真空状態で行い、熱処理時間は、約３０秒ないし２分である。前述した熱処理工程の条件は、例示的なものであり、場合によって多様に変化する。
熱処理工程を約６００ないし８００℃の温度で行うということは、重要な意味を有する。拡散層５５Ａ，５５Ｂを形成せず、電極要素５５０Ａ，５５０Ｂのみを形成した状態で熱処理工程を行う場合、オーミックコンタクト特性を得るためには、約８５０℃以上の高温工程が要求される。これは、拡散層５５Ａ，５５Ｂがない場合、拡散層５５Ａ，５５Ｂによる４族元素のドーピング効果なしにオーミックコンタクトを形成せねばならないためである。すなわち、４族元素に起因する過剰電子によるｎ＋ドーピング効果なしに、窒素空孔によるドーピング効果のみでオーミックコンタクトを形成しようとすれば、８５０℃以上の高温工程が要求される。このように、高温工程を進める場合、それによって窒化ガリウム系の半導体素子の特性が低下する。例えば、高温工程によりゲート絶縁層３０００の特性が低下して、絶縁破壊電圧が低くなり、ゲート絶縁層３０００を通じた漏れ電流が増加するという問題が発生する。また、高温工程により電極要素５５０Ａ，５５０Ｂの表面粗度が低下するか、または高温工程中に電極要素５５０Ａ，５５０Ｂやゲート電極４０００が酸化される恐れもある。しかし、本発明の実施形態では、拡散層５５Ａ，５５Ｂを使用するため、比較的低い温度（６００ないし８００℃）の熱処理を通じても優秀なオーミック特性を確保できるので、前述のような高温工程の問題を防止でき、結果として高性能／高効率の半導体素子が得られる。
図６の（Ａ）及び（Ｂ）は、図５Ｅの熱処理工程前に、ソース電極５０００Ａと接触した第２半導体層２０００の領域の結晶構造を三次元及び二次元的に示す図面であり、図７の（Ａ）及び（Ｂ）は、図５Ｅの熱処理工程後に、ソース電極５０００Ａと接触した第２半導体層２０００の領域の結晶構造を三次元及び二次元的に示す図面である。図６及び図７は、第２半導体層２０００がＡｌＧａＮ層の場合である。また、図７において、第２半導体層２０００に拡散した４族元素はＧｅである。ここで、Ｇｅ元素は、Ｓｉ，Ｓｎ，Ｐｂなどに代替してもよい。
図６及び図７を比較すれば、熱処理工程により、第２半導体層２０００（ＡｌＧａＮ層）に拡散したＧｅ元素による過剰電子ｅ−が発生し、かつ窒素空孔が発生するということが分かる。かかる過剰電子ｅ−及び窒素空孔により、第２半導体層２０００（ＡｌＧａＮ層）が容易にｎ＋ドーピングされる。結果として、第２半導体層２０００（ＡｌＧａＮ層）は、ソース電極５０００Ａ及びドレイン電極５０００Ｂと優秀なオーミックコンタクト特性を有することができる。
図８Ａないし図８Ｄは、本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
図８Ａを参照すれば、図５Ｃのように、第２半導体層２０００上に、リセス領域Ｒ１０を覆うゲート絶縁層３０００を形成し、ゲート絶縁層３０００上に、ゲート電極４０００を形成した状態で、ゲート電極４０００の周囲のゲート絶縁層３０００上に、エッチングバリヤー層４５００を形成する。エッチングバリヤー層４５００は、例えば、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つで形成する。
図８Ｂを参照すれば、エッチングバリヤー層４５００とゲート電極４０００とをエッチングマスクとして利用して、エッチングバリヤー層４５００の両側の第２半導体層２０００の第１及び第２領域を所定の深さほどエッチングする。この時、エッチングバリヤー層４５００は、ゲート絶縁層３０００下の第２半導体層２０００の領域を保護する役割を行う。エッチング工程は、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により行う。このように、第２半導体層２０００の第１及び第２領域を所定の深さほどエッチングすることで、第１及び第２領域での原子結合をある程度壊すことができる。すなわち、第２半導体層２０００がＡｌＧａＮ層である場合、ＡｌとＧａ及びＮとの結合を壊すことができる。したがって、今後、第２半導体層２０００の第１及び第２領域に窒素空孔を形成することがさらに容易である。
図８Ｃを参照すれば、第２半導体層２０００のエッチングされた第１及び第２領域上に、ソース電極５０００Ａ及びドレイン電極５０００Ｂを形成する。ソース電極５０００Ａ及びドレイン電極５０００Ｂは、図５Ｄで説明したものと同じ構成を有する。
図８Ｄを参照すれば、第１半導体層１０００、第２半導体層２０００、ソース電極５０００Ａ及びドレイン電極５０００Ｂなどに対する熱処理工程を行う。熱処理工程の条件は、図５Ｅを参照して説明したものと同一または類似している。かかる熱処理工程により、ソース電極５０００Ａと第２半導体層２０００、ドレイン電極５０００Ｂと第２半導体層２０００とのオーミックコンタクト特性が確保される。
図９Ａないし図９Ｃは、本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
図９Ａを参照すれば、図８Ａのようにエッチングバリヤー層４５００を形成した状態で、エッチングバリヤー層４５００及びゲート電極４０００をエッチングマスクとして利用して、第２半導体層２０００をエッチングし、その下の第１半導体層１０００の領域（すなわち、第１及び第２領域）の一部の厚さをエッチングする。エッチング工程は、例えば、ＲＩＥ法により行う。第１半導体層１０００の第１及び第２領域を所定の深さほどエッチングすることで、第１及び第２領域での原子結合をある程度壊すことができる。したがって、今後、第１半導体層１０００の第１及び第２領域に窒素空孔を形成することがさらに容易である。
図９Ｂを参照すれば、第１半導体層１０００のエッチングされた第１及び第２領域上に、ソース電極５０００Ａ及びドレイン電極５０００Ｂを形成する。ソース電極５０００Ａ及びドレイン電極５０００Ｂは、図５Ｄで説明したものと同じ構成を有する。
図９Ｃを参照すれば、第１半導体層１０００、第２半導体層２０００、ソース電極５０００Ａ及びドレイン電極５０００Ｂなどに対する熱処理工程を行う。熱処理工程の条件は、図５Ｅを参照して説明したものと同一または類似している。かかる熱処理工程により、ソース電極５０００Ａと第１半導体層１０００、ドレイン電極５０００Ｂと第１半導体層１０００とのオーミックコンタクト特性が確保される。
図１０の（Ａ）及び（Ｂ）は、図９Ｃの熱処理工程前に、ソース電極５０００Ａと接触した第１半導体層１０００の領域の結晶構造を三次元及び二次元的に示す図面であり、図１１の（Ａ）及び（Ｂ）は、図９Ｃの熱処理工程後に、ソース電極５０００Ａと接触した第１半導体層１０００の領域の結晶構造を三次元及び二次元的に示す図面である。図１０及び図１１は、第１半導体層１０００がＧａＮ層の場合である。また、図１１において、第１半導体層１０００に拡散した４族元素はＧｅである。ここで、Ｇｅ元素は、Ｓｉ，Ｓｎ，Ｐｂなどに代替してもよい。一方、前述したエッチングによる原子結合破壊効果は、図１０及び図１１に反映されていない。
図１０及び図１１を比較すれば、熱処理工程により、第１半導体層１０００（ＧａＮ層）に拡散したＧｅ元素による過剰電子ｅ−が発生し、かつ窒素空孔が発生するということが分かる。かかる過剰電子ｅ−及び窒素空孔により、第１半導体層１０００（ＧａＮ層）が容易にｎ＋ドーピングされる。結果として、第１半導体層１０００（ＧａＮ層）は、ソース電極５０００Ａ及びドレイン電極５０００Ｂと優秀なオーミックコンタクト特性を有することができる。
図１２は、比較例による窒化ガリウム系の半導体素子を示す断面図である。図１２の構造は、図１において、拡散層５Ａ，５Ｂが除かれた構造を有する。すなわち、図１２では、第２半導体層２００上に、電極要素５０Ａ，５０Ｂが直接形成されている。かかる比較例による窒化ガリウム系の半導体素子は、約８５０℃の高温アニーリングを経て形成されたものである。
図１３の（Ａ）は、図１２の電極要素５０Ａ（すなわち、ソース電極）と接触した第２半導体層２００の領域（第１領域）の結晶構造を三次元的に示す図面であり、図１３の（Ｂ）は、第１領域の結晶構造を二次元的に示す図面である。図１３は、第２半導体層２００がＡｌＧａＮ層の場合である。
図１３の（Ａ）及び（Ｂ）を参照すれば、第２半導体層２００は、ウルツ鉱構造のＡｌＧａＮであり、ＡｌＧａＮ構造に窒素空孔が形成されているということが分かる。このように、本比較例では、窒素空孔によるドーピング効果のみを利用してオーミックコンタクトを形成せねばならないため、所望のレベルのコンタクト抵抗を得るためには、８５０℃またはそれ以上の高温アニーリング工程が要求される。かかる高温アニーリングは、半導体素子に悪い影響を及ぼすだけでなく、工程負担及び製造コストを高める要因となる。
下記の表１は、比較例による電極構造体のコンタクト抵抗及び実施形態による電極構造体のコンタクト抵抗を整理したものである。表１において、比較例による電極構造体は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ構造を有し、この時、下部層（ＧａＮ／ＡｌＧａＮ）に対するエッチングは行わなかった。サンプル１の電極構造体は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ構造を有し、この時、下部層（ＧａＮ／ＡｌＧａＮ）は、約３ｎｍエッチングされた。サンプル２の電極構造体は、Ｇｅ／Ｔｉ／Ａｌ／Ｎｉ／Ａｕ構造を有し、この時、下部層（ＧａＮ／ＡｌＧａＮ）は、約３ｎｍエッチングされた。サンプル２において、Ｇｅ層が図１の拡散層５Ａ，５Ｂに対応する。表１のコンタクト抵抗は、伝送路測定（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅａｓｕｒｅｍｅｎｔ：ＴＬＭ）法により測定された。
表１を参照すれば、比較例の場合、電極構造体は、拡散層を備えず、下部層はエッチングされなかった。サンプル１の場合、電極構造体は、拡散層を備えていないが、下部層は約３ｎｍエッチングされた。サンプル２の場合、電極構造体は、拡散層（Ｇｅ）を備え、下部層は約３ｎｍエッチングされた。比較例、サンプル１及びサンプル２の構造に対する熱処理の条件（温度など）は同じであった。比較例の電極構造体と下部層とのコンタクト抵抗は、約９．５７×１０−３Ω・ｃｍ２と最も高く、サンプル１の電極構造体と下部層とのコンタクト抵抗は、約６．４３×１０−４Ω・ｃｍ２であって、比較例のコンタクト抵抗より低く、サンプル２のコンタクト抵抗は、約６．１４×１０−６Ω・ｃｍ２と最も低かった。これを通じて、本発明の実施形態のように拡散層を適用すれば、電極と下部層（ＧａＮ系の半導体層）とのコンタクト抵抗を非常に低めることができるということが分かる。また、比較例及びサンプル１の結果を通じて、拡散層を使用せずにも下部層（ＧａＮ系の半導体層）をエッチングした後、その上に電極構造体を形成する場合、コンタクト抵抗を低めることができるということが分かる。
図１４は、表１の比較例、サンプル１及びサンプル２の電極構造体の熱処理温度によるコンタクト抵抗の変化を示すグラフである。
図１４を参照すれば、熱処理温度が約７５０℃である時、サンプル２の電極構造体は、オーミックコンタクト特性を示すが、比較例及びサンプル１の電極構造体は、ショットキーコンタクト特性を示すということが分かる。サンプル１の電極構造体は、熱処理温度が約８００℃に高くなれば、オーミックコンタクト特性を表すが、比較例の電極構造体は、熱処理温度が約８５０℃に高くなってはじめて、オーミックコンタクト特性を示す。このように、本発明の実施形態によれば、オーミックコンタクトを形成するための熱処理温度を非常に低めることができるため、高温工程による素子の劣化問題を抑制／防止でき、高性能／高効率の窒化ガリウム系の半導体素子を実現できる。
前述した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、具体的な実施形態の例示として解釈されねばならない。例えば、当業者ならば、図１ないし図４の電極構造体及び窒化ガリウム系の半導体素子の構造は、多様に変形されるということが分かるであろう。具体的な例として、拡散層５Ａ，５Ｂ，５５Ａ，５５Ｂの物質は、４族元素に限定されず、ＧａＮ系の半導体に対してｎ型ドーパントの役割を行う物質であれば、いずれも拡散層５Ａ，５Ｂ，５５Ａ，５５Ｂの物質に適用されるということが分かるであろう。また、第１半導体層１００，１００’または第２半導体層２００，２００ａ，２００ａ’，２００ａ”は、ＧａＮやＡｌＧａＮ以外に、他のＧａＮ系の物質で構成され、第１及び第２半導体層１００，１００’，２００，２００ａ，２００ａ’，２００ａ”以外に、他のＧａＮ系の半導体層がさらに備えられるということが分かるであろう。また、本発明の実施形態において、ゲート絶縁層３００，３００ａを形成せず、ＧａＮ系の半導体層上にゲート電極４００，４００ａを直接形成してもよいということが分かるであろう。また、本発明の実施形態による電極構造体は、ＧａＮ系の半導体層（単層または多層構造）を利用する多様な半導体素子に多様な方式で適用されるということが分かるであろう。また、図５Ａないし図５Ｅの製造方法、図８Ａないし図８Ｄの製造方法及び図９Ａないし図９Ｃの製造方法も、多様に変化するということが分かるであろう。加えて、当業者ならば、本発明の思想は、高電子移動度トランジスタではない他の窒化ガリウム系の他の半導体素子にも適用されるということが分かるであろう。したがって、本発明の範囲は、前述した実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらねばならない。
本発明は、例えば、電子素子関連の技術分野に適用可能である。
５Ａ，５Ｂ 拡散層
１０Ａ，１０Ｂ Ｔｉ層
２０Ａ，２０Ｂ Ａｌ層
３０Ａ，３０Ｂ Ｎｉ層
４０Ａ，４０Ｂ Ａｕ層
５０Ａ，５０Ｂ 電極要素
１００，１００’ 第１半導体層
２００，２００ａ，２００ａ’，２００ａ” 第２半導体層
３００，３００ａ ゲート絶縁層
４００，４００ａ ゲート電極
４５０ エッチングバリヤー層
５００Ａ ソース電極
５００Ｂ ドレイン電極

Claims (37)

  1. ＧａＮ系の半導体層と、前記ＧａＮ系の半導体層上に備えられた電極構造体と、を備える窒化ガリウム系の半導体素子において、
    前記電極構造体が、
    導電物質を含む電極要素と、
    前記電極要素と前記ＧａＮ系の半導体層との間に備えられたものであって、前記ＧａＮ系の半導体層に対してｎ型ドーパントである物質を含み、前記ＧａＮ系の半導体層に接触した拡散層と、を備え、
    前記拡散層と接触した前記ＧａＮ系の半導体層の領域が、前記ｎ型ドーパントでドーピングされたことを特徴とする、窒化ガリウム系の半導体素子。
  2. 前記拡散層の物質が、４族元素を含むことを特徴とする、請求項１に記載の窒化ガリウム系の半導体素子。
  3. 前記拡散層の物質が、Ｇｅ，Ｓｉ，Ｓｎ，Ｐｂ及びＧｅＳｉのうち少なくともいずれか一つを含むことを特徴とする、請求項１または２に記載の窒化ガリウム系の半導体素子。
  4. 前記拡散層が、２ないし２０ｎｍの厚さを有することを特徴とする、請求項１ないし３のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  5. 前記電極要素が、多層構造を有することを特徴とする、請求項１ないし４のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  6. 前記電極要素が、Ｔｉ／Ａｌをベースとする多層構造を有することを特徴とする、請求項５に記載の窒化ガリウム系の半導体素子。
  7. 前記電極要素が、Ｔｉ／Ａｌ，Ｔｉ／Ａｌ／Ｎｉ／Ａｕ，Ｔｉ／Ａｌ／ＴｉＮ，Ｔｉ／Ａｌ／Ｍｏ及びＴｉ／Ａｌ／Ｗのうちいずれか一つの構造を有することを特徴とする、請求項６に記載の窒化ガリウム系の半導体素子。
  8. 前記電極要素の少なくとも一部が、前記ｎ型ドーパントをさらに含むことを特徴とする、請求項１ないし７のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  9. 前記ＧａＮ系の半導体層が、ＧａＮ層及びＡｌＧａＮ層を備える多層構造を有することを特徴とする、請求項１ないし８のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  10. 前記電極構造体が、前記ＧａＮ層またはＡｌＧａＮ層に接触することを特徴とする、請求項９に記載の窒化ガリウム系の半導体素子。
  11. 前記電極構造体と接触した前記ＧａＮ系の半導体層の領域が、窒素空孔を含むことを特徴とする、請求項１ないし１０のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  12. 前記電極構造体と前記ＧａＮ系の半導体層とのコンタクト抵抗が、１×１０−４Ω・ｃｍ２以下であることを特徴とする、請求項１ないし１１のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  13. 前記窒化ガリウム系の半導体素子が、高電子移動度トランジスタであることを特徴とする、請求項１ないし１２のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  14. 前記窒化ガリウム系の半導体素子が、パワー素子であることを特徴とする、請求項１ないし１３のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  15. 前記窒化ガリウム系の半導体素子が、
    前記ＧａＮ系の半導体層の第１領域に備えられたソース電極と、
    前記ＧａＮ系の半導体層の第２領域に備えられたドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記ＧａＮ系の半導体層上に備えられたゲート電極と、を備え、
    前記ソース電極及び前記ドレイン電極のうち少なくとも一つが、前記電極構造体であることを特徴とする、請求項１ないし１４のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  16. 前記ゲート電極と前記ＧａＮ系の半導体層との間に備えられたゲート絶縁層をさらに備えることを特徴とする、請求項１５に記載の窒化ガリウム系の半導体素子。
  17. 前記ＧａＮ系の半導体層は、リセス領域を備え、
    前記ゲート絶縁層の一部が、前記リセス領域の形状に沿って形成されたことを特徴とする、請求項１６に記載の窒化ガリウム系の半導体素子。
  18. 前記ＧａＮ系の半導体層の前記リセス領域が、チャネル領域に対応することを特徴とする、請求項１７に記載の窒化ガリウム系の半導体素子。
  19. 前記ゲート絶縁層上に備えられたエッチングバリヤー層をさらに備えることを特徴とする、請求項１６に記載の窒化ガリウム系の半導体素子。
  20. 前記エッチングバリヤー層が、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つを含むことを特徴とする、請求項１９に記載の窒化ガリウム系の半導体素子。
  21. 前記ＧａＮ系の半導体層の前記第１及び第２領域が、所定の深さにエッチングされた領域であることを特徴とする、請求項１５ないし２０のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
  22. 前記ＧａＮ系の半導体層が、ＧａＮ層及びＡｌＧａＮ層を備える多層構造を有し、前記第１及び第２領域の上面が、前記ＧａＮ層のエッチングされた表面であるか、または前記ＡｌＧａＮ層のエッチングされた表面であることを特徴とする、請求項２１に記載の窒化ガリウム系の半導体素子。
  23. ＧａＮ系の半導体層を設けるステップと、前記ＧａＮ系の半導体層上に電極構造体を形成するステップと、を含む窒化ガリウム系の半導体素子の製造方法において、
    前記電極構造体を形成するステップが、
    前記ＧａＮ系の半導体層上に、前記ＧａＮ系の半導体層に対してｎ型ドーパントである物質を含む拡散層を形成するステップと、
    前記拡散層上に導電物質を含む電極要素を形成するステップと、
    前記拡散層のｎ型ドーパントが前記ＧａＮ系の半導体層に拡散するように、前記拡散層及び前記ＧａＮ系の半導体層を熱処理するステップと、を含むことを特徴とする、窒化ガリウム系の半導体素子の製造方法。
  24. 前記拡散層の物質が、４族元素を含むことを特徴とする、請求項２３に記載の窒化ガリウム系の半導体素子の製造方法。
  25. 前記拡散層の物質が、Ｇｅ，Ｓｉ，Ｓｎ，Ｐｂ及びＧｅＳｉのうち少なくともいずれか一つを含むことを特徴とする、請求項２３または２４に記載の窒化ガリウム系の半導体素子の製造方法。
  26. 前記電極要素が、Ｔｉ／Ａｌをベースとする多層構造で形成されることを特徴とする、請求項２３ないし２５のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
  27. 前記熱処理が、６００ないし８００℃の温度で行われることを特徴とする、請求項２３ないし２６のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
  28. 前記ＧａＮ系の半導体層が、ＧａＮ層及びＡｌＧａＮ層を備える多層構造を有することを特徴とする、請求項２３ないし２７のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
  29. 前記窒化ガリウム系の半導体素子が、高電子移動度トランジスタであることを特徴とする、請求項２３ないし２８のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
  30. 前記窒化ガリウム系の半導体素子の製造方法が、
    前記ＧａＮ系の半導体層上にゲート電極を形成するステップと、
    前記ゲート電極の一側の前記ＧａＮ系の半導体層の第１領域上にソース電極を形成し、前記ゲート電極の他側の前記ＧａＮ系の半導体層の第２領域上にドレイン電極を形成するステップと、を含み、
    前記ソース電極及び前記ドレイン電極のうち少なくとも一つが、前記電極構造体であることを特徴とする請求項２３ないし２９のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
  31. 前記ＧａＮ系の半導体層と前記ゲート電極との間にゲート絶縁層を形成するステップをさらに含むことを特徴とする、請求項３０に記載の窒化ガリウム系の半導体素子の製造方法。
  32. 前記ＧａＮ系の半導体層が、リセス領域を備えるように形成され、
    前記ゲート絶縁層の一部が、前記リセス領域の形状に沿って形成されることを特徴とする、請求項３１に記載の窒化ガリウム系の半導体素子の製造方法。
  33. 前記ＧａＮ系の半導体層の前記リセス領域が、チャネル領域に対応することを特徴とする、請求項３２に記載の窒化ガリウム系の半導体素子の製造方法。
  34. 前記ゲート絶縁層上にエッチングバリヤー層を形成するステップをさらに含むことを特徴とする、請求項３１に記載の窒化ガリウム系の半導体素子の製造方法。
  35. 前記ソース電極及びドレイン電極を形成するステップ前に、前記ＧａＮ系の半導体層の前記第１及び第２領域を所定の深さにエッチングするステップをさらに含むことを特徴とする、請求項３０ないし３４のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
  36. 前記ＧａＮ系の半導体層が、ＧａＮ層及びＡｌＧａＮ層を備える多層構造を有し、前記第１及び第２領域の上面が、前記ＧａＮ層のエッチングされた表面であるか、または前記ＡｌＧａＮ層のエッチングされた表面であることを特徴とする、請求項３５に記載の窒化ガリウム系の半導体素子の製造方法。
  37. 前記第１及び第２領域を所定の深さにエッチングするステップが、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により行われることを特徴とする、請求項３５または３６に記載の窒化ガリウム系の半導体素子の製造方法。
JP2012235473A 2011-10-27 2012-10-25 電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法 Pending JP2013098556A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0110721 2011-10-27
KR1020110110721A KR101890749B1 (ko) 2011-10-27 2011-10-27 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법

Publications (1)

Publication Number Publication Date
JP2013098556A true JP2013098556A (ja) 2013-05-20

Family

ID=48171488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012235473A Pending JP2013098556A (ja) 2011-10-27 2012-10-25 電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法

Country Status (4)

Country Link
US (1) US9000485B2 (ja)
JP (1) JP2013098556A (ja)
KR (1) KR101890749B1 (ja)
CN (1) CN103094334B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536949B2 (en) 2014-12-11 2017-01-03 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device comprising nitride semiconductor regrowth layer
JP2017085057A (ja) * 2015-10-30 2017-05-18 富士通株式会社 半導体装置及び半導体装置の製造方法
JPWO2018037530A1 (ja) * 2016-08-25 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
US8884268B2 (en) * 2012-07-16 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier layer for group III nitride on silicon substrate
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
JP6090111B2 (ja) * 2013-05-29 2017-03-08 豊田合成株式会社 半導体装置およびその製造方法
CN103606516A (zh) * 2013-11-29 2014-02-26 中国科学院微电子研究所 GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
FR3018629B1 (fr) * 2014-03-14 2022-10-28 Ommic Structure semiconductrice formant transistor hemt
CN103928511A (zh) * 2014-04-16 2014-07-16 中国电子科技集团公司第十三研究所 一种适用于氮化镓器件的欧姆接触***
WO2016043748A1 (en) 2014-09-18 2016-03-24 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
KR102203497B1 (ko) 2014-09-25 2021-01-15 인텔 코포레이션 독립형 실리콘 메사들 상의 iii-n 에피택셜 디바이스 구조체들
WO2016068935A1 (en) 2014-10-30 2016-05-06 Intel Corporation Source/drain regrowth for low contact resistance to 2d electron gas in gallium nitride transistors
US10573647B2 (en) 2014-11-18 2020-02-25 Intel Corporation CMOS circuits using n-channel and p-channel gallium nitride transistors
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
US9679762B2 (en) * 2015-03-17 2017-06-13 Toshiba Corporation Access conductivity enhanced high electron mobility transistor
JP6462456B2 (ja) * 2015-03-31 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2016186654A1 (en) 2015-05-19 2016-11-24 Intel Corporation Semiconductor devices with raised doped crystalline structures
WO2016209283A1 (en) 2015-06-26 2016-12-29 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
CN105223420B (zh) * 2015-09-28 2017-07-07 深圳市华星光电技术有限公司 用于测量接触电阻的tft及接触电阻的测量方法
WO2017069460A2 (ko) * 2015-10-23 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
CN105810575B (zh) * 2016-04-18 2018-12-28 中国电子科技集团公司第五十五研究所 一种GaN HEMT上低温欧姆接触的制备方法
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
CN108376703B (zh) * 2018-01-11 2021-04-06 北京华碳科技有限责任公司 一种适用于AlGaN/GaN器件的欧姆接触制作方法
CN108400171A (zh) * 2018-03-07 2018-08-14 西安电子科技大学 基于热退火掺杂工艺的低阻态氮化镓基器件及其制作方法
CN110277311B (zh) * 2018-03-14 2021-07-16 上海大学 提高GaN欧姆接触性能的方法、欧姆接触结构及应用
CN208923144U (zh) * 2018-09-27 2019-05-31 上海新微科技服务有限公司 一种硅基锗锡高电子迁移率晶体管
US20220005939A1 (en) * 2020-07-01 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
KR100450740B1 (ko) 2001-10-26 2004-10-01 학교법인 포항공과대학교 헤테로접합형 전계효과 트랜지스터 소자의 제조방법
US6897137B2 (en) * 2002-08-05 2005-05-24 Hrl Laboratories, Llc Process for fabricating ultra-low contact resistances in GaN-based devices
KR100484486B1 (ko) 2002-10-18 2005-04-20 한국전자통신연구원 질화물 반도체 전계 효과 트랜지스터 및 그 제조방법
JP2006086354A (ja) * 2004-09-16 2006-03-30 Toshiba Corp 窒化物系半導体装置
US7972915B2 (en) 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7719030B2 (en) * 2006-03-29 2010-05-18 International Rectifier Corporation Aluminum alloys for low resistance, ohmic contacts to III-nitride or compound semiconductor
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP2009081177A (ja) 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
JP5303948B2 (ja) 2008-02-06 2013-10-02 豊田合成株式会社 オーミック電極形成方法、および電界効果トランジスタの製造方法
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
DE112010001555B4 (de) * 2009-04-08 2021-10-07 Efficient Power Conversion Corporation GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
WO2011084270A2 (en) * 2009-12-16 2011-07-14 National Semiconductor Corporation Low ohmic contacts containing germanium for gallium nitride or other nitride-based power devices
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
US20130001657A1 (en) * 2011-06-30 2013-01-03 International Business Machines Corporation Self-aligned iii-v mosfet diffusion regions and silicide-like alloy contact

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536949B2 (en) 2014-12-11 2017-01-03 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device comprising nitride semiconductor regrowth layer
JP2017085057A (ja) * 2015-10-30 2017-05-18 富士通株式会社 半導体装置及び半導体装置の製造方法
US10263103B2 (en) 2015-10-30 2019-04-16 Fujitsu Limited Semiconductor apparatus
JPWO2018037530A1 (ja) * 2016-08-25 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR101890749B1 (ko) 2018-08-23
US20130105863A1 (en) 2013-05-02
CN103094334A (zh) 2013-05-08
US9000485B2 (en) 2015-04-07
CN103094334B (zh) 2018-07-20
KR20130046249A (ko) 2013-05-07

Similar Documents

Publication Publication Date Title
JP2013098556A (ja) 電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法
JP5200936B2 (ja) 電界効果トランジスタおよびその製造方法
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5183913B2 (ja) 半導体装置の製造方法
TWI765880B (zh) 半導體結構、hemt結構及其形成方法
TWI661554B (zh) 增強型高電子遷移率電晶體元件及其形成方法
JP2005086171A (ja) 半導体装置及びその製造方法
WO2015008430A1 (ja) 半導体装置
JP2011071307A (ja) 電界効果トランジスタ及びその製造方法
TW201822305A (zh) 半導體元件、半導體基底及其形成方法
JP2018157100A (ja) 窒化物半導体装置
TWI661555B (zh) 增強型高電子遷移率電晶體元件
JP2007235000A (ja) 半導体の処理方法、半導体装置およびその製造方法
JP5673501B2 (ja) 化合物半導体装置
JP2010219130A (ja) 半導体装置およびその製造方法
JP6406080B2 (ja) 半導体装置の製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017055053A (ja) 半導体装置および半導体装置の製造方法
JP4444311B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2019169696A (ja) 半導体装置および半導体装置の製造方法
JP5540685B2 (ja) 化合物半導体装置の製造方法
KR102574502B1 (ko) 전력 반도체 소자의 제조 방법
JP2018163928A (ja) 半導体装置の製造方法
JP2011044457A (ja) 半導体装置、半導体装置の製造方法
CN102169894B (zh) 化合物半导体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226