JP2020088104A - 半導体装置、半導体装置の製造方法、電源装置及び増幅器 - Google Patents

半導体装置、半導体装置の製造方法、電源装置及び増幅器 Download PDF

Info

Publication number
JP2020088104A
JP2020088104A JP2018218586A JP2018218586A JP2020088104A JP 2020088104 A JP2020088104 A JP 2020088104A JP 2018218586 A JP2018218586 A JP 2018218586A JP 2018218586 A JP2018218586 A JP 2018218586A JP 2020088104 A JP2020088104 A JP 2020088104A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
gate electrode
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018218586A
Other languages
English (en)
Other versions
JP7155934B2 (ja
Inventor
陽一 鎌田
Yoichi Kamata
陽一 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018218586A priority Critical patent/JP7155934B2/ja
Priority to US16/673,275 priority patent/US11201235B2/en
Publication of JP2020088104A publication Critical patent/JP2020088104A/ja
Application granted granted Critical
Publication of JP7155934B2 publication Critical patent/JP7155934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】窒化物半導体を用いた半導体装置において、高周波特性が良好であって、オン抵抗を低くすることができる半導体装置を提供する。【解決手段】基板の上に、窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、前記第２の半導体層の上の前記ゲート電極と前記ドレイン電極との間において、前記ゲート電極側に形成された第１の絶縁膜と、前記ドレイン電極側に形成された第２の絶縁膜と、を有し、前記ゲート電極の一部は、前記第１の絶縁膜の上にも形成されており、前記第１の絶縁膜及び前記第２の絶縁膜は窒化シリコンにより形成されており、前記第１の絶縁膜は前記第２の絶縁膜よりもＳｉ−Ｈ結合の密度が高く、前記第２の絶縁膜は前記第１の絶縁膜よりもＮ−Ｈ結合の密度が高いことを特徴とする半導体装置により上記課題を解決する。【選択図】図７

Description

本発明は、半導体装置、半導体装置の製造方法、電源装置及び増幅器に関するものである。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮからなるＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮからなるＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極差により、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
特開２００２−３５９２５６号公報 特開２０１５−１２０３７号公報 特開２００７−１７３４２６号公報 特開２０１２−２３４９８４号公報
上述した窒化物半導体を用いた半導体装置においては、高周波特性が良好であって、オン抵抗の低い半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に、窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、前記第２の半導体層の上の前記ゲート電極と前記ドレイン電極との間において、前記ゲート電極側に形成された第１の絶縁膜と、前記ドレイン電極側に形成された第２の絶縁膜と、を有し、前記ゲート電極の一部は、前記第１の絶縁膜の上にも形成されており、前記第１の絶縁膜及び前記第２の絶縁膜は窒化シリコンにより形成されており、前記第１の絶縁膜は前記第２の絶縁膜よりもＳｉ−Ｈ結合の密度が高く、前記第２の絶縁膜は前記第１の絶縁膜よりもＮ−Ｈ結合の密度が高いことを特徴とする。
開示の半導体装置によれば、窒化物半導体を用いた半導体装置において、高周波特性が良好であって、オン抵抗を低くすることができる。
半導体装置の構造図（１） 半導体装置の構造図（２） 図１に示す構造の半導体装置の説明図 図２に示す構造の半導体装置の説明図 図１及び図２に示す半導体装置の特性の説明図（１） 図１及び図２に示す半導体装置の特性の説明図（２） 第１の実施の形態における半導体装置の構造図 第１の絶縁膜及び第２の絶縁膜の説明図 第１の実施の形態における半導体装置の説明図 第１の実施の形態における半導体装置の特性の説明図（１） 第１の実施の形態における半導体装置の特性の説明図（２） 第１の実施の形態における半導体装置の変形例の構造図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 第１の実施の形態における半導体装置の製造方法の工程図（４） 第１の実施の形態における半導体装置の製造方法の工程図（５） 第１の実施の形態における半導体装置の製造方法の工程図（６） 第１の実施の形態における半導体装置の製造方法の工程図（７） 第１の実施の形態における半導体装置の製造方法の工程図（８） 第１の実施の形態における半導体装置の製造方法の工程図（９） 第１の実施の形態における半導体装置の製造方法の工程図（１０） 第２の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の構造図 第４の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第４の実施の形態における電源装置の回路図 第４の実施の形態における高周波増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、窒化物半導体を用いた半導体装置として、窒化物半導体を用いた電界効果トランジスタについて説明する。図１に示される電界効果トランジスタは、ＨＥＭＴであり、基板９１０の上に、不図示の核形成層、バッファ層９１１、電子走行層９２１、電子供給層９２２が順に積層して形成されている。電子供給層９２２の上には、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されており、電子供給層９２２の露出している部分は、保護膜となる絶縁膜９３１が形成され覆われている。更に、絶縁膜９３１及びゲート電極９４１の上には、絶縁膜９３３が形成されている。
図１に示される半導体装置である電界効果トランジスタにおいては、基板９１０は、ＳｉＣ基板が用いられており、不図示の核形成層は、ＡｌＮ等により形成されている。バッファ層９１１は、ＡｌＧａＮ等により形成されている。電子走行層９２１は、ＧａＮにより形成されており、電子供給層９２２は、ＡｌＧａＮにより形成されており、これにより、電子走行層９２１と電子供給層９２２との界面近傍における電子走行層９２１には、２ＤＥＧ９２１ａが生成される。絶縁膜９３１、９３３は、ＳｉＮ（窒化シリコン）により形成されている。ゲート電極９４１は、下層のＮｉ（ニッケル）層と上層のＡｕ（金）層との金属積層膜により形成されており、Ｎｉ層が電子供給層９２２と接触している。また、ゲート電極９４１は、電子供給層９２２と接触している領域の近傍では、絶縁膜９３１の上に乗り上げるように形成されている。
このような図１に示す構造の半導体装置９０１では、高周波特性が良好であるものが求められており、このため、ゲート−ドレイン間の静電容量Ｃｇｄの低いものが求められている。具体的には、電子供給層９２２等において深い領域まで空乏層が広がると、ゲート−ドレイン間の静電容量Ｃｇｄを低くすることができ、良好な高周波特性を得ることができる。尚、ゲート−ドレイン間の静電容量Ｃｇｄは、電子供給層９２２とゲート電極９４１とが直接接触している領域だけではなく、絶縁膜９３１の上のゲート電極９４１の直下の領域の電子供給層９２２等における空乏層の広がりにも影響を受ける。
絶縁膜９３１は、ＣＶＤ（chemical vapor deposition）により成膜されたＳｉＮ膜により形成されており、熱処理等はなされてはいない。この場合には、絶縁膜９３１の下の電子供給層９２２等における空乏層の広がりは十分ではなく、所望の高周波特性を得ることができない場合がある。このため、発明者は鋭意検討を行った結果、ＣＶＤによりＳｉＮ膜を成膜した後に熱処理を行った絶縁膜を用いることにより、ゲート電極とドレイン電極との間の静電容量となるゲート−ドレイン間の静電容量Ｃｇｄを低くすることができることを見出した。具体的には、図２に示す構造の半導体装置９０２のように、ＣＶＤによる成膜をした後に熱処理を施した絶縁膜９３２を絶縁膜９３１に代えて、用いることにより、半導体装置におけるゲート−ドレイン間の静電容量Ｃｇｄを低くすることができる。
具体的には、図１に示す構造の半導体装置９０１では、図３に示されるように、ゲート電極９４１が絶縁膜９３１の上に乗り上げている領域のゲートしきい値電圧Ｖｔｈは−２０Ｖである。これに対し、図２に示す構造の半導体装置９０２では、図４に示されるように、ゲート電極９４１が絶縁膜９３２の上に乗り上げている領域のゲートしきい値電圧Ｖｔｈは−１０Ｖである。尚、図１に示す構造の半導体装置９０１及び図２に示す構造の半導体装置９０２において、ゲート電極９４１と電子供給層９２２とが接触している領域におけるゲートしきい値電圧Ｖｔｈは−１．２Ｖである。
このように、ゲート電極９４１が絶縁膜の上に乗り上げている領域のゲートしきい値電圧Ｖｔｈを高くすることにより、電子供給層９２２等において空乏層を深い領域まで広げることができゲート−ドレイン間の静電容量Ｃｇｄを低くすることができる。即ち、図３及び図４に示されるように、図１に示す構造の半導体装置９０１の空乏層の境界９０１ａに対し、図２に示す構造の半導体装置９０２では、空乏層の境界９０２ａが広がる。
このため、図５に示されるように、図１に示す構造の半導体装置９０１のゲート−ドレイン間の静電容量Ｃｇｄが約１６５ｆＦ／ｍｍであるのに対し、図２に示す構造の半導体装置９０２のゲート−ドレイン間の静電容量Ｃｇｄが約１４２ｆＦ／ｍｍとなる。尚、これらの値は、ドレイン電圧Ｖｄを１２Ｖ印加した場合のゲート−ドレイン間の静電容量Ｃｇｄの値である。このように、絶縁膜９３１を絶縁膜９３２に代えることにより、静電容量Ｃｇｄの値を低くすることができるため、良好な高周波特性を得ることができる。
ところで、図２に示す構造の半導体装置９０２に用いられている絶縁膜９３２は、ＣＶＤによる成膜後に、約７００℃の温度で熱処理を行っているが、このような熱処理を行うと、図４に示されるように、絶縁膜９３２の表面には酸素９５１が付着する。絶縁膜９３２の上には、ゲート電極９４１が形成されるが、絶縁膜９３２の表面に付着している酸素９５１の上に、ゲート電極９４１が形成されるため、ゲート電極９４１と絶縁膜９３２との間に酸素９５１が存在する。ゲート電極９４１と絶縁膜９３２との間に存在している酸素９５１は、ドレイン電圧Ｖｄを印加した場合、電子のトラップとして機能するため、電流コラプスが増加し、オン抵抗が増加するが、このようなオン抵抗の増加は好ましくない。
図６は、図１に示す構造の半導体装置９０１及び図２に示す構造の半導体装置９０２におけるドレイン電圧Ｖｄとドレイン電流Ｉｄとの関係（Ｉｄ−Ｖｄ特性）を示す。尚、ゲート電圧Ｖｇは２Ｖである。図６に示されるように、図１に示す構造の半導体装置９０１よりも図２に示す構造の半導体装置９０２の方が、オン抵抗が増加するため、Ｉｄ−Ｖｄ特性における立ち上がりが悪くなる。このため、高周波特性が良好であって、オン抵抗の低いものが求められている。
（半導体装置）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置１００は、図７に示されるように、ＨＥＭＴであり、基板１０の上に、不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２が順に積層して形成されている。電子供給層２２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。電子供給層２２の上には、ゲート電極４１とソース電極４２の間及び、ゲート電極４１とドレイン電極４３との間のゲート電極４１側に、第１の絶縁膜３１が形成されている。ゲート電極４１とドレイン電極４３との間のドレイン電極４３側に、第２の絶縁膜３２が形成されている。ゲート電極４１は、ゲート電極４１と電子供給層２２とが接触している領域の近傍の第１の絶縁膜３１の上に、ゲート電極４１の一部４１ａが乗り上げるように形成されている。更に、第１の絶縁膜３１、第２の絶縁膜３２及びゲート電極４１の上には、第３の絶縁膜３３が形成されている。
本実施の形態においては、第２の絶縁膜３２のゲート電極４１側の端部３２ａの近傍部分の上まで、第１の絶縁膜３１の一部３１ｂが乗り上げるように形成されており、第１の絶縁膜３１の上には、ゲート電極４１の一部４１ａが乗り上げるように形成されている。また、ゲート電極４１のドレイン電極４３側の端部４１ｂと、第２の絶縁膜３２のゲート電極４１側の端部３２ａは、基板１０面の法線方向おいて、同じ位置となるように形成されていることが好ましい。尚、第２の絶縁膜３２のゲート電極４１側の端部３２ａの近傍部分の上に、乗り上げるように形成された第１の絶縁膜３１の一部３１ｂの上にも、ゲート電極４１の一部４１ａが形成されていてもよい。即ち、ゲート電極４１のドレイン電極４３側の端部４１ｂが、第２の絶縁膜３２のゲート電極４１側の端部３２ａよりも、ドレイン電極４３側となるように形成してもよい。
本実施の形態における半導体装置においては、基板１０は、ＳｉＣ基板が用いられており、不図示の核形成層は、ＡｌＮ等により形成されている。バッファ層１１は、ＡｌＧａＮ等により形成されている。電子走行層２１は、ＧａＮにより形成されており、電子供給層２２は、ＡｌＧａＮにより形成されており、これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜３３は、ＳｉＮ等により形成されている。ゲート電極４１は、下層のＮｉ層と上層のＡｕ層との金属積層膜により形成されており、Ｎｉ層が電子供給層２２と接触している。
第１の絶縁膜３１は、ＳｉＮ膜をＣＶＤにより成膜した後に熱処理がなされていないものである。第２の絶縁膜３２は、ＳｉＮ膜をＣＶＤにより成膜した後に約７００℃の温度で熱処理がされたものである。ＳｉＮ膜は熱処理をすることにより、Ｓｉ−Ｈ結合の密度やＮ−Ｈ結合の密度が変化する。
具体的には、図８に示されるように、第１の絶縁膜３１は、Ｓｉ−Ｈ結合の密度は１．０×１０２２／ｃｍ３であり、Ｎ−Ｈ結合の密度は１．０×１０２１／ｃｍ３である。この第１の絶縁膜３１を約７００℃の温度で熱処理をすると、第２の絶縁膜３２となる。第２の絶縁膜３２は、Ｓｉ−Ｈ結合の密度は１．０×１０２１／ｃｍ３となり、Ｎ−Ｈ結合の密度は１．０×１０２２／ｃｍ３となり、第１の絶縁膜３１に比べて、Ｓｉ−Ｈ結合の密度は減少し、Ｎ−Ｈ結合の密度は増加する。尚、Ｓｉ−Ｈ結合の密度の値及びＮ−Ｈ結合の密度の値は、ＸＰＳ（X-ray Photoelectron Spectroscopy）による測定により得られた値である。また、波長λが６３３ｎｍの光における屈折率は、第１の絶縁膜３１は２．０５であるのに対し、第２の絶縁膜３２は１．９０である。
従って、Ｓｉ−Ｈ結合の密度は、第１の絶縁膜３１は、１．０×１０２２／ｃｍ３以上であるのに対し、第２の絶縁膜３２は、１．０×１０２２／ｃｍ３未満であり、Ｓｉ−Ｈ結合の密度は、第１の絶縁膜３１が、第２の絶縁膜３２よりも高い。
また、Ｎ−Ｈ結合の密度は、第１の絶縁膜３１は、１．０×１０２２／ｃｍ３未満であるのに対し、第２の絶縁膜３２は、１．０×１０２２／ｃｍ３以上であり、Ｎ−Ｈ結合の密度は、第１の絶縁膜３１が、第２の絶縁膜３２よりも低い。
図９に示されるように、本実施の形態における半導体装置においては、ゲート電極４１が第１の絶縁膜３１の上に乗り上げるように形成されている領域におけるゲートしきい値電圧Ｖｔｈは−２０Ｖである。また、電子供給層２２の上には、ゲート電極４１とドレイン電極４３との間のドレイン電極４３側には第２の絶縁膜３２が形成されている。このように、ドレイン電極４３側に第２の絶縁膜３２を形成することにより、図９に示すように、電子供給層２２においてドレイン電極４３側まで空乏層を広げることができ、ゲート−ドレイン間における静電容量Ｃｇｄの値を低くすることができる。
図９では、図１の構造の半導体装置９０１における空乏層の広がる境界９０１ａを破線で示し、図２の構造の半導体装置９０２における空乏層の広がる境界９０２ａを破線で示し、本実施の形態における半導体装置における空乏層の広がる境界１００ａを実線で示す。尚、ゲート電極４１と電子供給層２２とが接触している領域におけるゲートしきい値電圧Ｖｔｈは−１．２Ｖである。
また、本実施の形態における半導体装置においては、第２の絶縁膜３２の表面には、熱処理により酸素５１が付着するが、第２の絶縁膜３２の上には、第１の絶縁膜３１または第３の絶縁膜３３が成膜されている。よって、ドレイン電圧を印加した場合であっても、第２の絶縁膜３２の表面に付着している酸素５１により電子がトラップされることはなく、電流コラプスの発生を抑制することができる。
従って、本実施の形態における半導体装置１００は、図１０に示されるように、半導体装置９０１と比べてゲート−ドレイン間における静電容量Ｃｇｄの値を低くすることができ、半導体装置９０２の値に近づけることができる。よって、良好な高周波特性を得ることができる。また、本実施の形態における半導体装置１００は、電流コラプスの発生を抑制することができるため、オン抵抗を低くすることができ、図１１に示されるような半導体装置９０１に近い良好なＩｄ−Ｖｄ特性を得ることができる。
また、本実施の形態における半導体装置は、図１２に示されるように、電子供給層２２の上にキャップ層２３が形成されたものであってもよい。この場合、キャップ層２３は、膜厚が５ｎｍのＧａＮにより形成されており、キャップ層２３の上には、第１の絶縁膜３１、第２の絶縁膜３２及びゲート電極４１が形成されている。また、ソース電極４２及びドレイン電極４３はキャップ層２３が取り除かれた電子供給層２２の上に形成されている。
また、本実施の形態における半導体装置は、電子供給層２２は、ＩｎＡｌＮ、ＩｎＡｌＧａＮにより形成されたものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１３Ａから図１７Ｂに基づき説明する。尚、基板１０の上に形成される窒化物半導体層は、ＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成されている。窒化物半導体層をＭＯＶＰＥにより成長する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｆｅをドープする際には、原料ガスとしてシクロペンタンジエニル鉄（ＣＰ２Ｆｅ）を供給する。尚、窒化物半導体層は、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）により形成してもよい。
最初に、図１３Ａに示すように、基板１０の上に、ＭＯＶＰＥにより、不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２を順次形成する。本実施の形態においては、基板１０には、ＳｉＣ基板が用いられており、不図示の核形成層は、膜厚が１ｎｍから３００ｎｍ、例えば、１６０ｎｍのＡｌＮ膜により形成されている。バッファ層１１は、膜厚が１ｎｍから１０００ｎｍ、例えば、６００ｎｍのＡｌＧａＮ膜により形成されている。電子走行層２１は、膜厚が約３．０μｍのｉ−ＧａＮ膜により形成されている。電子供給層２２は、膜厚が約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが、不純物濃度が５×１０１８ｃｍ−３となるようにドープされている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。尚、電子走行層２１と電子供給層２２との間には、不図示のスペーサ層として膜厚が５ｎｍのｉ−ＡｌＧａＮ膜を形成してもよい。
次に、図１３Ｂに示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴａ膜とＡｌ膜を順に成膜することにより金属積層膜を形成した後、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層２２の上に残存する金属積層膜によりソース電極４２及びドレイン電極４３が形成される。金属積層膜におけるＴａ膜の膜厚は、例えば、７ｎｍである。この後、更に、窒素雰囲気中において、４００℃〜９００℃、例えば、５８０℃の温度で熱処理を行い、ソース電極４２及びドレイン電極４３におけるオーミックコンタクトを確立させる。
次に、図１４Ａに示すように、露出している電子供給層２２の上に、第２の絶縁膜３２を形成する。具体的には、電子供給層２２の上に、ＣＶＤにより、膜厚が１００ｎｍのＳｉＮ膜を成膜し、７００℃の温度で熱処理を行うことにより第２の絶縁膜３２を形成する。
次に、図１４Ｂに示すように、ドレイン電極４３側の第２の絶縁膜３２、ソース電極４２及びドレイン電極４３の上に、レジストパターン６１を形成する。具体的には、第２の絶縁膜３２、ソース電極４２及びドレイン電極４３の上にフォトレジストを塗布し、露光装置による露光、現像することにより、レジストパターン６１を形成する。
次に、図１５Ａに示すように、ＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、レジストパターン６１が形成されていない領域の第２の絶縁膜３２を除去し、電子供給層２２を露出させる。この後、有機溶剤等によりレジストパターン６１を除去する。
次に、図１５Ｂに示すように、露出している電子供給層２２及び第２の絶縁膜３２の上に、第１の絶縁膜３１を形成する。具体的には、電子供給層２２及び第２の絶縁膜３２の上に、ＣＶＤにより、膜厚が１００ｎｍのＳｉＮ膜を成膜することにより第１の絶縁膜３１を形成する。第１の絶縁膜３１は、成膜後の熱処理は行わない。
次に、図１６Ａに示すように、第１の絶縁膜３１の上において、ゲート電極４１が形成される領域に、開口部６２ａを有するレジストパターン６２を形成する。具体的には、第２の絶縁膜３２、ソース電極４２及びドレイン電極４３の上にフォトレジストを塗布し、露光装置による露光、現像することにより、レジストパターン６２を形成する。
次に、図１６Ｂに示すように、ＲＩＥ等のドライエッチングにより、レジストパターン６２の開口部６２ａにおける第１の絶縁膜３１を除去し、更に、有機溶剤等によりレジストパターン６２を除去する。これにより、第１の絶縁膜３１には、電子供給層２２が露出している開口部３１ａが形成される。
次に、図１７Ａに示すように、開口部３１ａにおいて露出している電子供給層２２の上、及び開口部３１ａの周囲の第１の絶縁膜３１の上に、ゲート電極４１を形成する。具体的には、第１の絶縁膜３１、ソース電極４２及びドレイン電極４３等の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ｎｉ膜及びＡｕ膜を成膜することにより金属積層膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する金属積層膜によりゲート電極４１が形成される。ゲート電極４１は、第１の絶縁膜３１の開口部３１ａにおいて露出している電子供給層２２の上のみならず、開口部３１ａの周囲の第１の絶縁膜３１の上にも乗り上げるように形成される。
次に、図１７Ｂに示すように、ゲート電極４１、第１の絶縁膜３１、第２の絶縁膜３２の上に、第３の絶縁膜３３を形成する。具体的には、ゲート電極４１、第１の絶縁膜３１等の上に、ＣＶＤにより、膜厚が１００ｎｍのＳｉＮ膜を成膜することにより、第３の絶縁膜３３を形成する。第３の絶縁膜３３は、第１の絶縁膜３１の条件で形成してもよく、第２の絶縁膜３２の条件で形成してもよいが、熱処理を行わない第１の絶縁膜３１の条件で形成することが好ましい。
以上の工程により、本実施の形態における半導体装置を製造することができる。
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図１８に示されるように、第２の絶縁膜３２のゲート電極４１側の端部３２ｂが、基板１０面の法線方向に対して傾斜している構造のものである。具体的には、第２の絶縁膜３２のゲート電極４１側の端部３２ｂは、基板１０面とのなす角が、鋭角となるように傾斜している。このように、第２の絶縁膜３２のゲート電極４１側の端部３２ｂを基板１０面の法線方向に対して傾斜させることにより、電界集中が緩和され、電界集中を抑制することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図１９に示されるように、電子供給層２２の上において、ゲート電極４１よりもソース電極４２側には第１の絶縁膜３１が形成されており、ドレイン電極４３側には第２の絶縁膜３２が形成されている。ゲート電極４１は、電子供給層２２と接触している領域及びこの領域の近傍の第１の絶縁膜３１及び第２の絶縁膜３２の上に形成されている。よって、ゲート電極４１は、電子供給層２２と接触している領域よりもソース電極４２側では、第１の絶縁膜３１の上に乗り上げるように形成されており、ドレイン電極４３側では、第２の絶縁膜３２の上に乗り上げるように形成されている。ゲート電極４１が乗り上げている第１の絶縁膜３１は形成されている領域は第２の絶縁膜３２が形成されている領域よりも、深くまで空乏層が広がる。このため、ゲート電極４１とドレイン電極４３との間には、第１の絶縁膜３１よりも第２の絶縁膜３２を形成することにより、ゲート−ドレイン間における耐圧が向上する。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第３の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２０に基づき説明する。尚、図２０は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。
最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第３の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第３の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第３の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第３の実施の形態における半導体装置のドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第３の実施の形態における半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図２１に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図２１に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図２１に示す例では３つ）４６８を備えている。図２１に示す例では、第１から第３の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図２２に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図２２に示す例では、パワーアンプ４７３は、第１から第３の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図２２に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記第２の半導体層の上の前記ゲート電極と前記ドレイン電極との間において、前記ゲート電極側に形成された第１の絶縁膜と、前記ドレイン電極側に形成された第２の絶縁膜と、
を有し、
前記ゲート電極の一部は、前記第１の絶縁膜の上にも形成されており、
前記第１の絶縁膜及び前記第２の絶縁膜は窒化シリコンにより形成されており、
前記第１の絶縁膜は前記第２の絶縁膜よりもＳｉ−Ｈ結合の密度が高く、
前記第２の絶縁膜は前記第１の絶縁膜よりもＮ−Ｈ結合の密度が高いことを特徴とする半導体装置。
（付記２）
前記第１の絶縁膜におけるＳｉ−Ｈ結合の密度は１．０×１０２２／ｃｍ３以上であり、
前記第２の絶縁膜におけるＳｉ−Ｈ結合の密度は１．０×１０２２／ｃｍ３未満であり、
前記第１の絶縁膜におけるＮ−Ｈ結合の密度は１．０×１０２２／ｃｍ３未満であり、
前記第２の絶縁膜におけるＮ−Ｈ結合の密度は１．０×１０２２／ｃｍ３以上であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２の絶縁膜の前記ゲート電極側の上には、前記第１の絶縁膜の一部が形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記基板面の法線方向において、前記第２の絶縁膜のゲート電極側の端部は、前記ゲート電極のドレイン電極側の端部と同じ位置であることを特徴とする付記３に記載の半導体装置。
（付記５）
前記第２の絶縁膜の前記ゲート電極側の端部は、前記基板面の法線方向に対し傾斜していることを特徴とする付記３に記載の半導体装置。
（付記６）
前記第１の絶縁膜は、前記第２の絶縁膜と前記ゲート電極との間に形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第２の半導体層の上の前記ドレイン電極側に、第２の絶縁膜を形成する工程と、
前記第２の半導体層の上の前記ソース電極側に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に開口部を形成する工程と、
前記開口部における前記第２の半導体層の上及び前記開口部の周囲の前記第１の絶縁膜の上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記９）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする付記８に記載の半導体装置の製造方法。
（付記１０）
付記１から７のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１１）
付記１から７のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 基板
１１ バッファ層
２１ 電子走行層
２１ａ ２ＤＥＧ
２２ 電子供給層
３１ 第１の絶縁膜
３２ 第２の絶縁膜
３３ 第３の絶縁膜
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極

Claims (10)

  1. 基板の上に、窒化物半導体により形成された第１の半導体層と、
    前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
    前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
    前記第２の半導体層の上の前記ゲート電極と前記ドレイン電極との間において、前記ゲート電極側に形成された第１の絶縁膜と、前記ドレイン電極側に形成された第２の絶縁膜と、
    を有し、
    前記ゲート電極の一部は、前記第１の絶縁膜の上にも形成されており、
    前記第１の絶縁膜及び前記第２の絶縁膜は窒化シリコンにより形成されており、
    前記第１の絶縁膜は前記第２の絶縁膜よりもＳｉ−Ｈ結合の密度が高く、
    前記第２の絶縁膜は前記第１の絶縁膜よりもＮ−Ｈ結合の密度が高いことを特徴とする半導体装置。
  2. 前記第１の絶縁膜におけるＳｉ−Ｈ結合の密度は１．０×１０２２／ｃｍ３以上であり、
    前記第２の絶縁膜におけるＳｉ−Ｈ結合の密度は１．０×１０２２／ｃｍ３未満であり、
    前記第１の絶縁膜におけるＮ−Ｈ結合の密度は１．０×１０２２／ｃｍ３未満であり、
    前記第２の絶縁膜におけるＮ−Ｈ結合の密度は１．０×１０２２／ｃｍ３以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の絶縁膜の前記ゲート電極側の上には、前記第１の絶縁膜の一部が形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記基板面の法線方向において、前記第２の絶縁膜のゲート電極側の端部は、前記ゲート電極のドレイン電極側の端部と同じ位置であることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２の絶縁膜の前記ゲート電極側の端部は、前記基板面の法線方向に対し傾斜していることを特徴とする請求項３に記載の半導体装置。
  6. 前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
    前記第１の半導体層の上に、第２の半導体層を形成する工程と、
    前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
    前記第２の半導体層の上の前記ドレイン電極側に、第２の絶縁膜を形成する工程と、
    前記第２の半導体層の上の前記ソース電極側に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜に開口部を形成する工程と、
    前記開口部における前記第２の半導体層の上及び前記開口部の周囲の前記第１の絶縁膜の上に、ゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 請求項１から６のいずれかに記載の半導体装置を有することを特徴とする電源装置。
  10. 請求項１から６のいずれかに記載の半導体装置を有することを特徴とする増幅器。

JP2018218586A 2018-11-21 2018-11-21 半導体装置、半導体装置の製造方法、電源装置及び増幅器 Active JP7155934B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018218586A JP7155934B2 (ja) 2018-11-21 2018-11-21 半導体装置、半導体装置の製造方法、電源装置及び増幅器
US16/673,275 US11201235B2 (en) 2018-11-21 2019-11-04 Semiconductor device, method for producing semiconductor device, power supply device, and amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018218586A JP7155934B2 (ja) 2018-11-21 2018-11-21 半導体装置、半導体装置の製造方法、電源装置及び増幅器

Publications (2)

Publication Number Publication Date
JP2020088104A true JP2020088104A (ja) 2020-06-04
JP7155934B2 JP7155934B2 (ja) 2022-10-19

Family

ID=70726855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018218586A Active JP7155934B2 (ja) 2018-11-21 2018-11-21 半導体装置、半導体装置の製造方法、電源装置及び増幅器

Country Status (2)

Country Link
US (1) US11201235B2 (ja)
JP (1) JP7155934B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138826A (ko) * 2020-05-12 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238982A (ja) * 2009-03-31 2010-10-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013069810A (ja) * 2011-09-21 2013-04-18 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014078568A (ja) * 2012-10-09 2014-05-01 Sumitomo Electric Ind Ltd 半導体装置
JP2016086125A (ja) * 2014-10-28 2016-05-19 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528405B1 (en) * 2000-02-18 2003-03-04 Motorola, Inc. Enhancement mode RF device and fabrication method
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2007173426A (ja) 2005-12-21 2007-07-05 Toshiba Corp 半導体装置
JP2012234984A (ja) 2011-05-02 2012-11-29 Panasonic Corp 半導体装置
JP6236919B2 (ja) 2013-06-26 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238982A (ja) * 2009-03-31 2010-10-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013069810A (ja) * 2011-09-21 2013-04-18 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014078568A (ja) * 2012-10-09 2014-05-01 Sumitomo Electric Ind Ltd 半導体装置
JP2016086125A (ja) * 2014-10-28 2016-05-19 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20200161464A1 (en) 2020-05-21
JP7155934B2 (ja) 2022-10-19
US11201235B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
US20140264364A1 (en) Semiconductor device
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2013074068A (ja) 半導体装置及び半導体装置の製造方法
JP2013074070A (ja) 半導体装置及び半導体装置の製造方法
JP2013074069A (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
JP6398678B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017195299A (ja) 半導体装置及び半導体装置の製造方法
JP2017085057A (ja) 半導体装置及び半導体装置の製造方法
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20140209975A1 (en) Semiconductor device
JP7155934B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP6515633B2 (ja) 半導体装置及び半導体装置の製造方法
JP6680169B2 (ja) 半導体装置及び増幅器
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2017183513A (ja) 半導体装置及び半導体装置の製造方法
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP2018056319A (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021118198A (ja) 半導体装置
JP2021027151A (ja) 半導体装置、半導体装置の製造方法及び増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7155934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150