JP2016220101A - パワートランジスタ駆動装置 - Google Patents

パワートランジスタ駆動装置 Download PDF

Info

Publication number
JP2016220101A
JP2016220101A JP2015104623A JP2015104623A JP2016220101A JP 2016220101 A JP2016220101 A JP 2016220101A JP 2015104623 A JP2015104623 A JP 2015104623A JP 2015104623 A JP2015104623 A JP 2015104623A JP 2016220101 A JP2016220101 A JP 2016220101A
Authority
JP
Japan
Prior art keywords
igbt
voltage
transistor
insulated gate
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015104623A
Other languages
English (en)
Other versions
JP6492965B2 (ja
Inventor
拓生 長瀬
Takuo Nagase
拓生 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015104623A priority Critical patent/JP6492965B2/ja
Priority to PCT/JP2016/002331 priority patent/WO2016189817A1/ja
Priority to US15/570,399 priority patent/US10348294B2/en
Priority to CN201680028970.XA priority patent/CN107615664B/zh
Publication of JP2016220101A publication Critical patent/JP2016220101A/ja
Application granted granted Critical
Publication of JP6492965B2 publication Critical patent/JP6492965B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】絶縁ゲート型バイポーラトランジスタがオンされた後、早期に電界効果型トランジスタをオンすることが可能なパワートランジスタ駆動装置を提供する。
【解決手段】パワートランジスタ駆動装置１は、絶縁ゲート型バイポーラトランジスタ２０がオンしたか否かを検出するためのＩＧＢＴゲート電圧監視回路１２を備えている。そして、ＦＥＴゲート駆動回路１３は、ＩＧＢＴゲート電圧監視回路１２がＩＧＢＴ２０のオンを検出してオン許可信号を出力したときに、電界効果型トランジスタ３０をオンするためのゲート電圧を発生する。このため、絶縁ゲート型バイポーラトランジスタ２０がオンした後、早期に電界効果型トランジスタ３０をオンすることが可能になる。
【選択図】図１

Description

本発明は、並列接続された絶縁ゲート型バイポーラトランジスタと電界効果型トランジスタとを駆動するパワートランジスタ駆動装置に関する。
例えば、特許文献１には、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ）と電界効果型トランジスタ（以下、ＦＥＴ）とを並列に接続した構成が示されている。この特許文献１の発明では、ＦＥＴを小型化し、ひいては装置全体を小型化するために、スイッチング時の過渡状態においてはＩＧＢＴ側に全電流が流れるようにしている。具体的には、ターンオン時には、先にＩＧＢＴがオンし、その後、ＦＥＴがオンするようにしている。また、ターンオフ時には、ＦＥＴがオフしてから、ＩＧＢＴがオフするようにしている。
引用文献１には、このようにＩＧＢＴとＦＥＴとのオンタイミングやオフタイミングをずらすためのいくつかの手法が記載されている。第１の手法は、ＩＧＢＴの閾値電圧をＦＥＴの閾値電圧よりも低く設定することである。なお、閾値電圧の設定は、製造時のチャネル注入の不純物量によりなされる。第２の手法は、ＦＥＴのゲート接続抵抗の抵抗値をＩＧＢＴのゲート接続抵抗の抵抗値よりも大きく設定するとともに、ＦＥＴのゲート接続抵抗に逆並列にダイオードを接続することである。第３の手法は、ＩＧＢＴとＭＯＳＦＥＴとを個別にゲート制御回路に接続するとともに、ＩＧＢＴに与えるゲート制御信号とＦＥＴに与えるゲート制御信号とに時間差を生じさせることである。
特開２０１３−１２５８０６号公報
しかしながら、特許文献１に記載されたいずれの手法であっても、ＦＥＴのオン時間を十分に長く取ることは困難であり、ＦＥＴによる低損失化の効果が薄れてしまうという問題がある。例えば、上述した第２の手法の場合、ＩＧＢＴとＦＥＴとのオンタイミングのずれは、それぞれのゲート容量のばらつき、ゲート接続抵抗の抵抗値のばらつきの影響を受ける。これらのばらつきにより、ＩＧＢＴのオンタイミングと、ＦＥＴのオンタイミングとが最も接近した場合であっても、ＩＧＢＴが定常状態（飽和状態）となった後に、ＦＥＴがオンされるようにマージンを取る必要がある。そのため、マージンの分だけＦＥＴをオンするタイミングを遅くせざるを得ず、その結果、ＦＥＴのオン時間が短くなってしまう。
本発明は、上述した点に鑑みてなされたものであり、絶縁ゲート型バイポーラトランジスタがオンされた後、早期に電界効果型トランジスタをオンすることが可能なパワートランジスタ駆動装置を提供することを目的とする。
上記目的を達成するために、本発明によるパワートランジスタ駆動装置（１）は、
電界効果型トランジスタ（３０）と、
電界効果型トランジスタに対して、並列接続された絶縁ゲート型バイポーラトランジスタ（２０）と、
絶縁ゲート型バイポーラトランジスタをオンするため、絶縁ゲート型バイポーラトランジスタのゲートに印加する電圧を発生する第１駆動回路（１１）と、
電界効果型トランジスタのゲートに印加するゲート電圧を調整して、電界効果型トランジスタをオン、またはオフする第２駆動回路（１３）と、
第１駆動回路が電圧を発生したときに、絶縁ゲート型バイポーラトランジスタがオンしたか否かを検出する検出回路（１２）と、を備え、
第２駆動回路は、検出回路が、絶縁ゲート型バイポーラトランジスタがオンしたことを検出したことを条件として、電界効果型トランジスタをオンするためのゲート電圧を発生することを特徴とする。
本発明によるパワートランジスタ駆動装置は、上記のように、絶縁ゲート型バイポーラトランジスタ（２０）がオンしたか否かを検出する検出回路（１２）を備えている。そして、第２駆動回路（１３）は、検出回路が絶縁ゲート型バイポーラトランジスタがオンしたことを検出したことを条件として、電界効果型トランジスタ（３０）をオンするためのゲート電圧を発生する。このため、絶縁ゲート型バイポーラトランジスタがオンした後、極力、早期に電界効果型トランジスタをオンすることが可能になる。その一方で、絶縁ゲート型バイポーラトランジスタがオフされているとき、あるいは絶縁ゲート型バイポーラトランジスタが完全にオンされていないときには、第２駆動回路は電界効果型トランジスタをオンするためのゲート電圧を発生しないので、絶縁ゲート型バイポーラトランジスタがオンしていないときに、電界効果型トランジスタがオンされることを確実に防止することができる。
上記括弧内の参照番号は、本発明の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら本発明の範囲を制限することを意図したものではない。
また、上述した特徴以外の、特許請求の範囲の各請求項に記載した技術的特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。
第１実施形態のパワートランジスタ駆動装置の構成を示す構成図である。 ＩＧＢＴのエミッタ−コレクタ間電圧、及びＦＥＴのソース−ドレイン間電圧と、ＩＧＢＴのコレクタ電流及びＦＥＴのドレイン電流との関係を示したグラフである。 パワートランジスタのターンオン時及びターンオフ時の各部の動作を説明するための波形図である。 第３実施形態のパワートランジスタ駆動装置の構成を示す構成図である。 第４実施形態のパワートランジスタ駆動装置の構成を示す構成図である。 第５実施形態のパワートランジスタ駆動装置の構成を示す構成図である。
以下、本発明に係るパワートランジスタ駆動装置の実施形態について、図面を参照しつつ詳細に説明する。なお、以下に説明する各実施形態において、パラートランジスタ駆動装置により駆動されるパワートランジスタは、高電圧・大電流の下で使用され得るもので、例えば電力変換装置としてのインバータ、コンバータ、チョッパなどにおけるスイッチング素子として用いるのに適している。
（第１実施形態）
まず、図１〜図３を参照して、第１実施形態に係るパワートランジスタ駆動装置１について説明する。本実施形態では、図１に示すように、パワートランジスタとして、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ）２０と、このＩＧＢＴ２０に対して並列に接続した電界効果型トランジスタ（以下、ＦＥＴ）３０とを有している。すなわち、ＩＧＢＴ２０のエミッタとＦＥＴ３０のソースとが接続され、ＩＧＢＴ２０のコレクタとＦＥＴ３０のドレインとが、それぞれ接続されている。なお、ＦＥＴ３０として、例えばＭＯＳＦＥＴ、ＪＦＥＴ、ＨＥＭＴなどを用いることができる。
ＩＧＢＴ２０のゲートには、外部から与えられる駆動信号に従って、ＩＧＢＴ２０をオン又はオフするため、ＩＧＢＴ２０のゲートに印加する電圧を発生するＩＧＢＴゲート駆動回路１１が接続されている。
また、ＦＥＴ３０のゲートには、上記の駆動信号及び後述するＩＧＢＴゲート電圧監視回路１２から出力されるオン許可信号に基づき、ＦＥＴ３０のゲートに印加するゲート電圧を調整して、ＦＥＴ３０をオン又はオフするＦＥＴゲート駆動回路１３が接続されている。
さらに、本実施形態におけるパワートランジスタ駆動装置１は、ＩＧＢＴ２０のゲートに印加されるゲート電圧を監視するＩＧＢＴゲート電圧監視回路１２を備えている。ＩＧＢＴゲート電圧監視回路１２は、ＩＧＢＴゲート駆動回路１１が発生した電圧により、所定電圧以上の電圧がＩＧＢＴ２０のゲートに印加されたとき、ＩＧＢＴ２０がオンした、すなわち、ＩＧＢＴ２０が定常状態（飽和状態）になったとみなして、ＦＥＴゲート駆動回路１３にオン許可信号を出力する。そのため、所定電圧は、ＩＧＢＴ２０のオン閾値電圧よりも高い値に設定される。
このように、ＩＧＢＴゲート電圧監視回路１２は、ＩＧＢＴ２０のゲートへの印加電圧を監視し、その印加電圧が所定電圧以上となったときにＩＧＢＴ２０がオンされたことを検出する。このため、ＩＧＢＴゲート電圧監視回路１２により、ＩＧＢＴ２０がオンしているか否かを確実に検出することができる。
ここで、ＩＧＢＴ２０の基本構造は、周知のように、例えばｎチャネルＭＯＳＦＥＴのドレイン側にｐ＋層を追加したものである。このため、オンしたとき、追加のｐ＋層からｎ−層（ドリフト層）へ正孔が注入される伝導度変調が生じ、ｎ−層の抵抗が減少する。この結果、ＩＧＢＴ２０では、大電流が通電可能になるとともに、導通損失の低減やチップサイズの縮小を図ることが可能になる。
そして、上述したように、ＦＥＴ３０をＩＧＢＴ２０に対して並列に接続して、ともにオンするようにすることにより、ＦＥＴ３０とＩＧＢＴ２０とで電流を分担することができ、パワートランジスタとして、一層の導通損失の低減を図ることができる。特に、ＦＥＴ３０を、ＳｉＣやＧａＮなどのワイドバンドギャップ半導体を用いて構成したＭＯＳＦＥＴ、ＪＦＥＴ、ＨＥＭＴとすることにより、ＦＥＴ３０自体の導通損失を抑えることができるため、更なる損失の低減を図ることが可能となる。
しかし、ＦＥＴ３０は、ユニポーラ駆動であるため、ＩＧＢＴ２０と同等の大電流化を図ろうとすると、チップサイズを大きくせざるを得ない。その場合、ＩＧＢＴ２０とＦＥＴ３０とを含むパワートランジスタの体格が大きくなってしまう。そのため、本実施形態では、図２に示すように、ＦＥＴ３０を流れる電流をＩＧＢＴ２０の定格電流よりも小さい値に設定して、ＦＥＴ３０のチップサイズを大型化せずに済むようにしている。なお、図２は、ＩＧＢＴ２０のエミッタ−コレクタ間電圧、及びＦＥＴ３０のソース−ドレイン間電圧と、ＩＧＢＴ２０のコレクタ電流及びＦＥＴ３０のドレイン電流との関係を示している。
ただし、このように、ＦＥＴ３０の通電可能電流をＩＧＢＴ２０の定格電流よりも小さく設定した場合、パワートランジスタのターンオン時やターンオフ時の過渡時に、ＦＥＴ３０がＩＧＢＴ２０よりも僅かでも早くオンしてしまったり、ＦＥＴ３０のオフがＩＧＢＴ２０のオフよりも遅れてしまったりすると、ＦＥＴ３０に過剰な電流が流れ、ＦＥＴ３０を損傷させてしまう虞がある。
この問題解決のために、背景技術に記載したような手法を採用することも考えられるが、その場合、ＩＧＢＴ２０、ＦＥＴ３０、及びそれぞれのゲート接続抵抗の特性のばらつきなどを考慮して、ＦＥＴ３０をオンするタイミング及び／又はオフするタイミングにマージンを設ける必要が生じる。従って、ＦＥＴ３０をオンするタイミングが遅くなったり、ＦＥＴ３０をオフするタイミングが早くなったりして、ＦＥＴ３０のオン時間が短くなってしまい、ＦＥＴ３０による低損失化の効果を十分に得ることが困難になる。
そのため、本実施形態では、上述したように、ＩＧＢＴゲート電圧監視回路１２を設け、ＩＧＢＴ２０のゲートへの印加電圧に基づいて、ＩＧＢＴ２０がオンされたことを検出できるようにした。さらに、ＩＧＢＴ２０がオンされたことを検出したとき、ＩＧＢＴゲート電圧監視回路１２は、ＦＥＴゲート駆動回路１３にオン許可信号を出力するように構成した。
ＦＥＴゲート駆動回路１３は、パワートランジスタのオンを指示する駆動信号だけでは、ＦＥＴ３０をオンするためのゲート電圧を発生せず、パワートランジスタのオンを指示する駆動信号に加えて、ＩＧＢＴゲート電圧監視回路１２からオン許可信号が入力されたことを条件として、ＦＥＴ３０をオンするためのゲート電圧を出力する。
このため、本実施形態のパワートランジスタ駆動装置１によれば、ＩＧＢＴ２０がオンしたことを確認した後、極力、早期にＦＥＴ３０をオンすることが可能になる。従って、ＦＥＴ３０をオンする時間を長く取ることができ、ＦＥＴ３０による低損失化の効果を十分に発揮させることが可能になる。その一方で、ＩＧＢＴ２０がオフされているとき、あるいはＩＧＢＴ２０が完全にオンされていないときには、ＦＥＴゲート駆動回路１３はＦＥＴ３０をオンするためのゲート電圧を発生しないので、ＦＥＴ３０だけがオンされた状態となることを確実に防止することができる。
また、パワートランジスタのターンオフ時には、ＦＥＴゲート駆動回路１３は、駆動信号がパワートランジスタのオフを指示したとき、あるいは、ＩＧＢＴゲート電圧監視回路１２がオン許可信号の出力を終了したときに、ＦＥＴ３０に対するゲート電圧の出力を終了する。そのため、ＩＧＢＴ２０がオフされる前の適切なタイミングで、ＦＥＴ３０をオフすることができる。
次に、図３の波形図を参照して、パワートランジスタのターンオン時及びターンオフ時の各部の動作をより詳細に説明する。
時刻ｔ１において、駆動信号が立ち上がって、パワートランジスタのオンが指示されると、ＩＧＢＴゲート駆動回路１１は、ＩＧＢＴ２０に対するゲート電圧の出力を開始する。時刻ｔ２において、ＩＧＢＴ２０のゲートに印加されるゲート電圧が、ＩＧＢＴ２０のオン閾値電圧まで上昇すると、ＩＧＢＴ２０のエミッタ−コレクタ間に電流（コレクタ電流）が流れ始める。また、ＩＧＢＴ２０のゲート−エミッタ容量の充電も行われる。
なお、図３に示すように、時刻ｔ２後に、ＩＧＢＴ２０のゲート電圧がほぼ一定となる期間があるが、これは、ゲート電圧によってＩＧＢＴ２０のゲート−コレクタ容量を充電しているためである。ゲート−コレクタ容量の充電が完了すると、ゲート電圧は再び上昇を開始する。ＩＧＢＴ２０のゲート−コレクタ容量の充電完了により、ＩＧＢＴ２０は飽和領域に移行し、完全にオン状態になる。
ＩＧＢＴゲート電圧は、その後も上昇を継続する。そして、時刻ｔ３において、ＦＥＴオン判定閾値電圧Ｖｔｈを上回ると、ＩＧＢＴゲート電圧監視回路１２は、ＦＥＴゲート駆動回路１３に対してオン許可信号を出力する。このように、ＦＥＴオン判定閾値電圧Ｖｔｈは、ＩＧＢＴ２０のオン閾値電圧よりも高く、さらに、ＩＧＢＴ２０が飽和領域に移行した後に上回る値に設定されている。
ＦＥＴゲート駆動回路１３は、オン許可信号の受信に応じて、図３に示すように、ＦＥＴ３０をオンするためのゲート電圧の出力を開始する。この場合、すでにＩＧＢＴ２０がオンしており、ＦＥＴ３０のソース−ドレイン間電圧が十分に低下しているため、ミラー期間（ゲート電圧が一定となる期間）が発生しない。そのため、ＦＥＴ３０は、ＦＥＴゲート駆動回路１３からゲート電圧が出力されると、極めて短時間でオンして、ＦＥＴ３０のソース−ドレイン間に電流（ドレイン電流）が流れ始める。従って、時刻ｔ３以後は、実質的に、ＩＧＢＴ２０とＦＥＴ３０とがともにオンした状態となり、パワートランジスタの低損失化を図ることが可能になる。
時刻ｔ４において、駆動信号が立ち下がって、パワートランジスタのオフが指示されると、ＦＥＴゲート駆動回路１３は、ＦＥＴ３０に対するゲート電圧の出力を終了する。これにより、ＦＥＴ３０は、パワートランジスタのオフ指示に応じて、速やかにオフ状態に移行する。
また、時刻ｔ４におけるパワートランジスタのオフ指示に応じて、ＩＧＢＴゲート駆動回路１１も、ＩＧＢＴ２０に対して出力しているゲート電圧の減少を開始する。なお、ＩＧＢＴ２０がオンしているとき、ＩＧＢＴ２０には大電流が流れている。そのため、ＩＧＢＴ２０を高速にオフさせると、リンギングノイズの発生等の弊害を招く虞がある。そこで、ＩＧＢＴゲート駆動回路１１は、瞬時にゲート電圧を低下させるのではなく、所定の時間をかけて徐々にゲート電圧を低下させる。
そして、時刻ｔ５において、ＩＧＢＴ２０のゲートに印加されるゲート電圧が、ＦＥＴオン判定閾値電圧Ｖｔｈを下回ると、ＩＧＢＴゲート電圧監視回路１２は、オン許可信号の出力を終了する。ただし、上述したように、ＦＥＴゲート駆動回路１３は、時刻ｔ４において、ゲート電圧の出力を終了しており、ＩＧＢＴゲート電圧監視回路１２からのオン許可信号の出力の終了によって、ゲート電圧の出力を終了する訳ではない。しかしながら、ＦＥＴゲート駆動回路１３は、ＩＧＢＴゲート電圧監視回路１２からのオン許可信号の出力の終了に基づき、ＦＥＴ３０に対するゲート電圧の出力を終了するようにしても良い。この場合であっても、ＩＧＢＴ２０よりも十分に早くＦＥＴ３０をオフさせることができる。
その後、ＩＧＢＴ２０のゲートに印加されるゲート電圧がさらに低下し、時刻ｔ６において、ＩＧＢＴ２０のオン閾値電圧に達すると、ＩＧＢＴ２０のエミッタ−コレクタ間に電流が流れなくなり、その後、時刻ｔ７において、ＩＧＢＴ２０のゲートに印加されるゲート電圧がゼロになる。以上によって、パワートランジスタのターンオフが完了する。このパワートランジスタのターンオフ動作では、上述したように、ＦＥＴ３０が、ＩＧＢＴ２０よりも先にオフされる。このため、ＦＥＴ３０に過剰な電流が流れて、ＦＥＴ３０が損傷することを確実に防止することができる。
（第２実施形態）
次に、第２実施形態に係るパワートランジスタ駆動装置１について説明する。
上述した第１実施形態のパワートランジスタ駆動装置１では、ＩＧＢＴゲート電圧監視回路１２が、ＩＧＢＴ２０のゲートに印加されるゲート電圧に基づいて、ＩＧＢＴ２０がオンされたことを検出した。
ここで、周囲温度により、ＩＧＢＴ２０のオン閾値電圧やオン抵抗が多少変化する。そのため、ＩＧＢＴ２０のゲート電圧に基づき、より精密にＩＧＢＴ２０がオンしたことを検出するために、ＩＧＢＴ２０の温度を検出する温度検出素子（例えば、感温ダイオード）を設けても良い。そして、ＩＧＢＴゲート電圧監視回路１２は、温度検出素子によって検出された温度に基づき、ＩＧＢＴ２０のオン閾値電圧やオン抵抗の温度特性を考慮して、ＦＥＴオン判定閾値電圧Ｖｔｈを変化させても良い。
（第３実施形態）
次に、第３実施形態に係るパワートランジスタ駆動装置１について説明する。図４は、本実施形態のパワートランジスタ駆動装置１の構成を示している。
本実施形態に係るパワートランジスタ駆動装置１の構成は、第１実施形態のパワートランジスタ駆動装置１の構成と重複している部分が多い。そのため、以下、相違する構成について重点的に説明し、重複する構成については説明を省略する。
まず、第１の相違点として、本実施形態では、ＩＧＢＴ２０が、複数のセルを並列接続した構成を有し、その複数のセルが、多数のメインセル２１と、少数のセンスセル２２とに区分けされている。このメインセル２１とセンスセル２２との比率は、予め定められている。このため、ＩＧＢＴ２０がオンしたとき、ＩＧＢＴ２０のエミッタ−コレクタ間を流れる電流の内、大部分はメインセル２１を流れるが、一定割合の電流はセンスセル２２を流れる。
また、第２の相違点として、本実施形態では、センスセル２２を流れる電流の電流経路に、センス抵抗２３が接続されている。
さらに、第３の相違点として、本実施形態では、過電流検出回路１４が設けられている。過電流検出回路１４は、センス抵抗２３の端子電圧を入力し、センスセル２２を流れる電流を検出する。つまり、センス抵抗２３の抵抗値は既知であり、このため、過電流検出回路１４は、センス抵抗２３の端子電圧からセンス電流を検出することができる。さらに、過電流検出回路１４は、センス電流と所定の過電流判定閾値とを比較することにより、ＩＧＢＴ２０のエミッタ−コレクタ間に定格電流を超えた過電流が通電されているか否かを判定する。
上述したように、ＩＧＢＴ２０のエミッタ−コレクタ間を流れる電流の一定割合の電流がセンス電流であるため、このセンス電流に対して、所定の過電流判定閾値を定めることにより、ＩＧＢＴ２０に過電流が通電されているか否かを判定することができる。なお、過電流検出回路１４において、センス電流からＩＧＢＴ２０に流れる全電流を求め、この全電流と、別途設定した過電流判定閾値とを比較して、過電流が通電されているか否かを判定しても良い。
そして、ＩＧＢＴ２０に過電流が通電されていると判定すると、過電流検出回路１４は、ＩＧＢＴゲート駆動回路１１に対して、オフ信号を出力する。すると、ＩＧＢＴゲート駆動回路１１は、図３において説明した駆動信号が立ち下がったときと同様にして、ＩＧＢＴ２０に対して出力しているゲート電圧の減少を開始する。これにより、やがて、ＩＧＢＴ２０がオフされるので、ＩＧＢＴ２０を過電流から保護することができる。
さらに、過電流検出回路１４は、ＩＧＢＴゲート駆動回路１１にオフ信号を出力するのと同時に、ＦＥＴゲート駆動回路１３にもオフ信号を出力する。これにより、ＦＥＴゲート駆動回路１３は、駆動信号が立ち下がったときと同様に、ＦＥＴ３０に対するゲート電圧の出力を終了する。その結果、ＦＥＴ３０は、速やかにオフ状態に移行する。
このように、過電流検出回路１４は、ＦＥＴゲート駆動回路１３にもオフ信号を出力するので、ＩＧＢＴ２０のオフに先駆けて、ＦＥＴ３０を確実にオフさせることができる。また、ＦＥＴ３０に対し、独立して、過電流保護のための構成を設けることを不要とすることができる。
ただし、第１実施形態において説明したように、ＩＧＢＴゲート駆動回路１１がゲート電圧の減少を開始すると、ＩＧＢＴ２０がオフされる前に、ＩＧＢＴ２０のゲート電圧がＦＥＴオン判定閾値電圧Ｖｔｈを下回る。これにより、ＩＧＢＴゲート電圧監視回路１２は、ＦＥＴゲート駆動回路１３に対するオン許可信号の出力を終了する。従って、過電流検出回路１４からＦＥＴゲート駆動回路１３へ直接、オフ信号を出力しなくとも、ＦＥＴ３０をＩＧＢＴ２０よりも先にオフさせることは可能となっている。
（第４実施形態）
次に、第４実施形態に係るパワートランジスタ駆動装置１について説明する。
上述した第１実施形態〜第３実施形態のパワートランジスタ駆動装置１は、パワートランジスタを用いて大電流の通電、非通電を制御するものである。そのため、パワートランジスタをスイッチングしたときの電流変化によるノイズが、他の回路の動作に影響を及ぼしやすい。
例えば、図４において、破線で囲まれた各種の回路１１〜１４を駆動ＩＣ１０としてＩＣ化したとき、その駆動ＩＣ１０とパワートランジスタ（ＩＧＢＴ２０及びＦＥＴ３０）とが離れた位置に実装された場合、上述したノイズが、駆動ＩＣ１０とパワートランジスタとの間のゲート配線に重畳しやすくなる。もし、ゲート配線にノイズが重畳すると、駆動ＩＣ１０内の回路やパワートランジスタが誤動作する虞がある。
そのため、本実施形態では、まず、ＩＧＢＴゲート駆動回路１１、ＩＧＢＴゲート電圧監視回路１２、ＦＥＴゲート駆動回路１３、及び過電流検出回路１４などの回路を同一のＩＣチップに集積化して駆動ＩＣ１０として形成する。さらに、図５に示すように、駆動ＩＣ１０、ＩＧＢＴ２０、及びＦＥＴ３０を同一の基板に実装して、同一パッケージ内に封止するように構成する。なお、図５において、Ｐ端子２及びＮ端子３は、それぞれ電源及びグランドに接続される電源端子、グランド端子を示している。
このように、駆動ＩＣ１０、ＩＧＢＴ２０、及びＦＥＴ３０を同一の基板に実装してパッケージ化することにより、駆動ＩＣ１０をＩＧＢＴ２０及びＦＥＴ３０に近接して配置することが可能になる。そのため、パワートランジスタのスイッチングによって発生するノイズが、ゲート配線に重畳し難くなり、駆動ＩＣ１０内の回路やパワートランジスタの誤動作を抑制することが可能となる。
（第５実施形態）
次に、第５実施形態に係るパワートランジスタ駆動装置１について説明する。
上述した第１実施形態のパワートランジスタ駆動装置１では、ＩＧＢＴゲート電圧監視回路１２によってＩＧＢＴ２０のゲートへの印加電圧を監視し、その印加電圧がＦＥＴオン判定閾値電圧Ｖｔｈ以上となったときにＩＧＢＴ２０がオンしたことを検出した。しかしながら、ＩＧＢＴ２０がオンしたことを検出する手法は、ゲート電圧の監視だけに制限される訳ではない。例えば、ＩＧＢＴ２０に流れる電流を監視し、ＩＧＢＴ２０に所定電流以上の電流が流れたことを検出したことに応じて、ＩＧＢＴ２０がオンしたことを検出するようにしても良い。
図６は、第５実施形態のパワートランジスタ駆動装置１として、ＩＧＢＴ２０に流れる電流の大きさからＩＧＢＴ２０がオンしたことを検出するための構成を示している。
図６に示すように、第５実施形態のパワートランジスタ駆動装置１は、ＩＧＢＴ電流監視回路１５を備えている。ＩＧＢＴ電流監視回路１５は、上述した第３実施形態のセンス抵抗２３の端子電圧を入力し、センス電流を検出する。さらに、ＩＧＢＴ電流監視回路１５は、検出したセンス電流と、所定のＦＥＴオン判定閾値電流Ｉｔｈとを比較する。この比較において、検出したセンス電流がＦＥＴオン判定閾値電流Ｉｔｈ以上であれば、ＩＧＢＴ電流監視回路１５は、ＩＧＢＴ２０がオンしたことを検出し、ＦＥＴゲート駆動回路１３に対してオン許可信号を出力する。
なお、図３の波形図を参照すると、ＩＧＢＴ２０に流れる電流は、ゲート電圧によってＩＧＢＴ２０のゲート−コレクタ容量を充電している、ゲート電圧が一定となっている期間に、大きく上昇している。この期間は、ＩＧＢＴ２０が活性領域から飽和領域に移行する期間であり、ＩＧＢＴ２０はまだ完全にオンしていない状態である。
ただし、ＦＥＴオン判定閾値電流Ｉｔｈを十分に大きな値に設定すれば、既にＩＧＢＴ２０には大電流が流れている状態を判定することができるので、そのタイミングでＦＥＴ３０をオンしても、ＦＥＴ３０に過大な電流が通電されることはない。
また、ＩＧＢＴ２０の状態が飽和領域に移行し、定常状態となった後にＦＥＴ３０をオンさせようとする場合には、例えば、ＩＧＢＴ２０にＦＥＴオン判定閾値電流Ｉｔｈ以上の電流が流れたことが検出されてから、そのＦＥＴオン判定閾値電流Ｉｔｈに応じて定められる所定の遅れ時間経過後に、ＦＥＴ３０をオンするようにしても良い。これを実現するには、例えば、ＩＧＢＴ電流監視回路１５が、ＩＧＢＴ２０にＦＥＴオン判定閾値電流Ｉｔｈ以上の電流が流れたことを検出してから所定の遅れ時間経過後にオン許可信号を出力すれば良い。あるいは、ＦＥＴゲート駆動回路１３が、オン許可信号の受信から所定の遅れ時間経過後に、ＦＥＴ３０に対してゲート電圧の出力を開始するようにしても良い。
１ パワートランジスタ駆動装置
１１ ＩＧＢＴゲート駆動回路
１２ ＩＧＢＴゲート電圧監視回路
１３ ＦＥＴゲート駆動回路
２０ 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）
３０ 電界効果型トランジスタ（ＦＥＴ）

Claims (10)

  1. 電界効果型トランジスタ（３０）と、
    前記電界効果型トランジスタに対して、並列接続された絶縁ゲート型バイポーラトランジスタ（２０）と、
    前記絶縁ゲート型バイポーラトランジスタをオンするため、前記絶縁ゲート型バイポーラトランジスタのゲートに印加する電圧を発生する第１駆動回路（１１）と、
    前記電界効果型トランジスタのゲートに印加するゲート電圧を調整して、前記電界効果型トランジスタをオン、またはオフする第２駆動回路（１３）と、
    前記第１駆動回路が電圧を発生したときに、前記絶縁ゲート型バイポーラトランジスタがオンしたか否かを検出する検出回路（１２、１５）と、を備え、
    前記第２駆動回路は、前記検出回路が、前記絶縁ゲート型バイポーラトランジスタがオンしたことを検出したことを条件として、前記電界効果型トランジスタをオンするためのゲート電圧を発生することを特徴とするパワートランジスタ駆動装置。
  2. 前記検出回路は、前記絶縁ゲート型バイポーラトランジスタのゲートに印加される電圧を監視する電圧監視回路（１２）であり、前記電圧監視回路は、所定電圧以上の電圧がゲートに印加されたとき、前記絶縁ゲート型バイポーラトランジスタがオンしたことを検出することを特徴とする請求項１に記載のパワートランジスタ駆動装置。
  3. 前記所定電圧は、前記絶縁ゲート型バイポーラトランジスタの状態が飽和領域に移行した後に、ゲート電圧として達する値に設定されることを特徴とする請求項２に記載のパワートランジスタ駆動装置。
  4. 前記絶縁ゲート型バイポーラトランジスタの温度を検出する温度検出手段を備え、
    前記電圧監視回路は、前記温度検出手段によって検出された温度に基づき、前記絶縁ゲート型バイポーラトランジスタの温度特性を考慮して、前記所定電圧を変化させることを特徴とする請求項２又は３に記載のパワートランジスタ駆動装置。
  5. 前記検出回路は、前記絶縁ゲート型バイポーラトランジスタを流れる電流を監視する電流監視回路（１５）であり、前記電流監視回路は、前記絶縁ゲート型バイポーラトランジスタに所定電流以上の電流が流れたことを検出したことに応じて、前記絶縁ゲート型バイポーラトランジスタがオンしたことを検出することを特徴とする請求項１に記載のパワートランジスタ駆動装置。
  6. 前記第２駆動回路は、前記絶縁ゲート型バイポーラトランジスタに所定電流以上の電流が流れたことが検出されてから、所定の遅れ時間経過後に、前記電界効果型トランジスタをオンするためのゲート電圧を発生することを特徴とする請求項５に記載のパワートランジスタ駆動装置。
  7. 前記電界効果型トランジスタは、ワイドバンドギャップ半導体を用いて形成されることを特徴とする請求項１乃至６のいずれか１項に記載のパワートランジスタ駆動装置。
  8. 前記絶縁ゲート型バイポーラトランジスタを流れる電流に基づいて、過電流検出を行う過電流検出回路（１４）を設け、
    前記過電流検出回路によって過電流が検出されると、前記第１駆動回路は前記絶縁ゲート型バイポーラトランジスタをオフさせることを特徴とする請求項１乃至７のいずれか１項に記載のパワートランジスタ駆動装置。
  9. 前記過電流検出回路によって過電流が検出されたことに基づいて、前記第２駆動回路は前記電界効果型トランジスタをオフさせることを特徴とする請求項８に記載のパワートランジスタ駆動装置。
  10. 前記第１駆動回路、前記第２駆動回路、及び、前記検出回路は、同じチップ内に集積化して形成され、
    前記チップ、前記電界効果型トランジスタ、及び、前記絶縁ゲート型バイポーラトランジスタが同一の基板（４０）に実装されることを特徴とする請求項１乃至９のいずれか１項に記載のパワートランジスタ駆動装置。
JP2015104623A 2015-05-22 2015-05-22 パワートランジスタ駆動装置 Active JP6492965B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015104623A JP6492965B2 (ja) 2015-05-22 2015-05-22 パワートランジスタ駆動装置
PCT/JP2016/002331 WO2016189817A1 (ja) 2015-05-22 2016-05-12 パワートランジスタ駆動装置
US15/570,399 US10348294B2 (en) 2015-05-22 2016-05-12 Power transistor driving apparatus
CN201680028970.XA CN107615664B (zh) 2015-05-22 2016-05-12 功率晶体管驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015104623A JP6492965B2 (ja) 2015-05-22 2015-05-22 パワートランジスタ駆動装置

Publications (2)

Publication Number Publication Date
JP2016220101A true JP2016220101A (ja) 2016-12-22
JP6492965B2 JP6492965B2 (ja) 2019-04-03

Family

ID=57393971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015104623A Active JP6492965B2 (ja) 2015-05-22 2015-05-22 パワートランジスタ駆動装置

Country Status (4)

Country Link
US (1) US10348294B2 (ja)
JP (1) JP6492965B2 (ja)
CN (1) CN107615664B (ja)
WO (1) WO2016189817A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004669A (ja) * 2017-06-20 2019-01-10 三菱電機株式会社 半導体装置
JP2019080371A (ja) * 2017-10-20 2019-05-23 株式会社デンソー スイッチの駆動回路
JP2020048301A (ja) * 2018-09-18 2020-03-26 株式会社デンソー 電力変換装置
JP2020141550A (ja) * 2019-03-01 2020-09-03 株式会社デンソー スイッチの駆動装置
JP2020171115A (ja) * 2019-04-02 2020-10-15 株式会社デンソー スイッチの駆動回路
JP2020178412A (ja) * 2019-04-16 2020-10-29 富士電機株式会社 電力変換装置
JP7183797B2 (ja) 2019-01-08 2022-12-06 株式会社デンソー 電力変換装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623556B2 (ja) 2015-05-27 2019-12-25 株式会社デンソー 半導体装置
DE102017105712A1 (de) * 2017-03-16 2018-10-04 Infineon Technologies Austria Ag Transistorbauelement
DE102020102560A1 (de) 2020-02-03 2021-08-05 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zum Betrieb eines Wechselrichters, Wechselrichter, Antriebsstrang, Kraftfahrzeug, Verfahren zum Betrieb eines Kraftfahrzeugs
US11378614B2 (en) 2020-09-01 2022-07-05 Infineon Technologies Ag Temperature detection of power switch using modulation of driver output impedance
US10972088B1 (en) * 2020-09-01 2021-04-06 Infineon Technologies Ag Temperature detection of a power switch based on paired measurements of current and voltage
DE102020123149A1 (de) 2020-09-04 2022-03-10 Infineon Technologies Ag Ansteuerschaltung für elektronischen schalter
JP6995175B1 (ja) * 2020-09-07 2022-01-14 三菱電機株式会社 スイッチング装置および電力変換装置
US11349474B1 (en) * 2021-03-23 2022-05-31 Infineon Technologies Austria Ag Cascaded gate driver outputs for power conversion circuits

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007989A (ja) * 2003-07-11 2004-01-08 Mitsubishi Electric Corp 半導体パワーモジュールおよび複合パワーモジュール
JP2009142070A (ja) * 2007-12-06 2009-06-25 Fuji Electric Systems Co Ltd 電力用半導体素子のゲート駆動方式
JP2011055663A (ja) * 2009-09-03 2011-03-17 Denso Corp インバータ装置
WO2011096232A1 (ja) * 2010-02-05 2011-08-11 パナソニック株式会社 電力変換装置
WO2012153459A1 (ja) * 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路
JP2012253202A (ja) * 2011-06-03 2012-12-20 Mitsubishi Electric Corp パワーモジュール
JP2013059190A (ja) * 2011-09-08 2013-03-28 Toshiba Corp パワー半導体モジュール
JP2013125806A (ja) * 2011-12-14 2013-06-24 Mitsubishi Electric Corp 電力用半導体装置
JP2014093836A (ja) * 2012-11-01 2014-05-19 Fuji Electric Co Ltd 絶縁ゲート型半導体素子の駆動装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469373B2 (ja) * 1995-10-31 2003-11-25 三菱電機株式会社 半導体パワーモジュールおよび複合パワーモジュール
JP2005295653A (ja) 2004-03-31 2005-10-20 Densei Lambda Kk スイッチング電源装置
JP4177392B2 (ja) * 2006-06-08 2008-11-05 三菱電機株式会社 半導体電力変換装置
US20120235710A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Circuit Arrangement with a MOSFET and an IGBT
CN104126273B (zh) * 2011-11-22 2016-09-07 Abb技术有限公司 Igbt的智能栅极驱动器
US9030054B2 (en) * 2012-03-27 2015-05-12 Raytheon Company Adaptive gate drive control method and circuit for composite power switch

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007989A (ja) * 2003-07-11 2004-01-08 Mitsubishi Electric Corp 半導体パワーモジュールおよび複合パワーモジュール
JP2009142070A (ja) * 2007-12-06 2009-06-25 Fuji Electric Systems Co Ltd 電力用半導体素子のゲート駆動方式
JP2011055663A (ja) * 2009-09-03 2011-03-17 Denso Corp インバータ装置
WO2011096232A1 (ja) * 2010-02-05 2011-08-11 パナソニック株式会社 電力変換装置
WO2012153459A1 (ja) * 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路
JP2012253202A (ja) * 2011-06-03 2012-12-20 Mitsubishi Electric Corp パワーモジュール
JP2013059190A (ja) * 2011-09-08 2013-03-28 Toshiba Corp パワー半導体モジュール
JP2013125806A (ja) * 2011-12-14 2013-06-24 Mitsubishi Electric Corp 電力用半導体装置
JP2014093836A (ja) * 2012-11-01 2014-05-19 Fuji Electric Co Ltd 絶縁ゲート型半導体素子の駆動装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004669A (ja) * 2017-06-20 2019-01-10 三菱電機株式会社 半導体装置
JP2019080371A (ja) * 2017-10-20 2019-05-23 株式会社デンソー スイッチの駆動回路
JP7087869B2 (ja) 2018-09-18 2022-06-21 株式会社デンソー 電力変換装置
JP2020048301A (ja) * 2018-09-18 2020-03-26 株式会社デンソー 電力変換装置
JP7183797B2 (ja) 2019-01-08 2022-12-06 株式会社デンソー 電力変換装置
JP2020141550A (ja) * 2019-03-01 2020-09-03 株式会社デンソー スイッチの駆動装置
CN113544953A (zh) * 2019-03-01 2021-10-22 株式会社电装 开关的驱动装置
JP7052757B2 (ja) 2019-03-01 2022-04-12 株式会社デンソー スイッチの駆動装置
WO2020179633A1 (ja) * 2019-03-01 2020-09-10 株式会社デンソー スイッチの駆動装置
CN113544953B (zh) * 2019-03-01 2023-10-31 株式会社电装 开关的驱动装置
JP2020171115A (ja) * 2019-04-02 2020-10-15 株式会社デンソー スイッチの駆動回路
JP7088115B2 (ja) 2019-04-02 2022-06-21 株式会社デンソー スイッチの駆動回路
JP2020178412A (ja) * 2019-04-16 2020-10-29 富士電機株式会社 電力変換装置
JP7196750B2 (ja) 2019-04-16 2022-12-27 富士電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JP6492965B2 (ja) 2019-04-03
CN107615664A (zh) 2018-01-19
US10348294B2 (en) 2019-07-09
CN107615664B (zh) 2021-01-05
WO2016189817A1 (ja) 2016-12-01
US20180138904A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
JP6492965B2 (ja) パワートランジスタ駆動装置
US11082039B2 (en) GaN transistor with integrated drain voltage sense for fast overcurrent and short circuit protection
KR102336161B1 (ko) 동적 타이밍 기능을 지니는 다단 게이트 턴오프
US9461533B2 (en) Electronic circuit
JP6238860B2 (ja) 電力用スイッチングデバイス駆動回路
JP5061998B2 (ja) スイッチング回路
JP6623556B2 (ja) 半導体装置
US8363440B2 (en) Power conversion circuit having off-voltage control circuit
US8848330B2 (en) Circuit with a temperature protected electronic switch
US8988132B2 (en) Semiconductor device
JP5812027B2 (ja) 駆動制御装置
US20170026034A1 (en) Semiconductor device
JP2012522410A (ja) カスコード回路を有するスイッチング装置
JP6398872B2 (ja) 駆動装置
JP7305303B2 (ja) 駆動装置及びパワーモジュール
JP5831528B2 (ja) 半導体装置
JP5939281B2 (ja) 駆動制御装置
KR101329610B1 (ko) 반도체장치
JP7078619B2 (ja) 並列逆導通ｉｇｂｔおよびワイドバンドギャップスイッチのスイッチング
JP2018029259A (ja) トランジスタ駆動回路
JPH06252722A (ja) 半導体デバイス
US9503072B2 (en) Semiconductor switching device
US10680598B2 (en) Active gate bias driver
JP2017070198A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R151 Written notification of patent or utility model registration

Ref document number: 6492965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250