JPH06252722A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPH06252722A
JPH06252722A JP6043118A JP4311894A JPH06252722A JP H06252722 A JPH06252722 A JP H06252722A JP 6043118 A JP6043118 A JP 6043118A JP 4311894 A JP4311894 A JP 4311894A JP H06252722 A JPH06252722 A JP H06252722A
Authority
JP
Japan
Prior art keywords
mosfet
terminal
source
inverter
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6043118A
Other languages
English (en)
Other versions
JP3583803B2 (ja
Inventor
Jenoe Tihanyi
チハニ イエネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH06252722A publication Critical patent/JPH06252722A/ja
Application granted granted Critical
Publication of JP3583803B2 publication Critical patent/JP3583803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 温度保護を有するＭＯＳＦＥＴを、速く上昇
する電流の際にも温度により惹起される損傷から確実に
保護されるように改良する。 【構成】 ＭＯＳＦＥＴ１のゲート端子９とソース端子
８との間に、ＭＯＳＦＥＴ１と熱的に結合されている第
１の装置２が接続されており、この装置２が臨界的な温
度の到達の際にＭＯＳＦＥＴ１を遮断する。第１の装置
は温度に関係する信号を発生し、それにより第２の装置
３が制御される。第２の装置３により臨界的な温度より
も低い温度の到達の際に、ＭＯＳＦＥＴ１のゲート端子
９とソース端子８との間に位置している電圧減少要素が
投入される。それによりＭＯＳＦＥＴのゲート‐ソース
間電圧、従ってまたそれを通って流れる電流が減ぜら
れ、温度上昇が遅くされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳＦＥＴと、この
ＭＯＳＦＥＴと熱的に結合されている第１の装置とを有
しており、この第１の装置はＭＯＳＦＥＴのゲート端子
およびソース端子と接続されており、また少なくとも１
つのｐｎ接合を有し、第１の温度の到達の際に、ＭＯＳ
ＦＥＴのゲートおよびソース端子が互いに接続されるよ
うに、投入されるスイッチを含んでいる半導体デバイス
に関する。
【０００２】
【従来の技術】この種の半導体デバイスはヨーロッパ特
許出願公開第0208970 号明細書から公知である。ｐｎス
イッチは臨界的な温度の到達の際に、ＭＯＳＦＥＴが遮
断されるように、ＭＯＳＦＥＴのゲート端子とソース端
子を接続する。スイッチング温度は適当な寸法およびド
ーピングにより設定される。半導体スイッチは熱的にＭ
ＯＳＦＥＴに結合されている。ＭＯＳＦＥＴの温度変化
の際に半導体スイッチに向かって温度勾配が生じる。速
い温度上昇の際には、たとえば衝撃電流負荷に基づい
て、ＭＯＳＦＥＴが既に臨界的動作温度に達している
が、半導体スイッチの温度はまだスイッチング温度以下
にあることがある。
【０００３】
【発明が解決しようとする課題】本発明の課題は、公知
のＭＯＳＦＥＴを、速く上昇する電流の際にも温度によ
り惹起される損傷から確実に保護されるように改良する
ことにある。
【０００４】
【課題を解決するための手段】この課題は、第１の装置
により温度に関係する信号が発生され、この信号が、Ｍ
ＯＳＦＥＴのゲート端子とソース端子との間に接続され
ている第２の装置に供給され、第２の装置により第１の
温度よりも低い第２の温度が到達されるときに、ＭＯＳ
ＦＥＴのゲート端子とソース端子との間に印加されてい
る電圧が減ぜられることにより解決される。
【０００５】本発明の実施態様は請求項２以下にあげら
れている。
【０００６】
【実施例】以下、図面に示されている実施例により本発
明を一層詳細に説明する。
【０００７】図１に示されている半導体デバイスは、ド
レイン端子７、ソース端子８およびゲート端子９を有す
るエンハンスメント形式の自己阻止性のｎチャネルＭＯ
ＳＦＥＴであるＭＯＳＦＥＴ１を含んでいる。ゲート端
子９は直列抵抗４を介して半導体デバイスの制御端子５
と接続されている。そのドレイン‐ソース区間の導通抵
抗はゲート‐ソース間電圧により制御される。ゲート‐
ソース間電圧がカットオフ電圧以下にあると、ＭＯＳＦ
ＥＴ１は遮断されている。他の場合には、ＭＯＳＦＥＴ
１は導通している。その場合にＭＯＳＦＥＴ１のドレイ
ンおよびソース端子に電圧が印加されると、電流がその
ドレイン‐ソース区間を通って流れ、それによりＭＯＳ
ＦＥＴ１が加熱される。
【０００８】ＭＯＳＦＥＴ１のゲート端子９とソース端
子８との間に、ＭＯＳＦＥＴ１に熱的に結合されている
第１の装置２が接続されている。第１の装置２は少なく
とも１つのｐｎ接合を有するスイッチを含んでおり、こ
のスイッチは、ｐｎ接合が第１の温度に達するときに投
入される。ＭＯＳＦＥＴ１のゲートおよびソースはその
場合に互いに接続され、従ってＭＯＳＦＥＴ１は遮断さ
れる。その際スイッチの投入時の電圧降下はＭＯＳＦＥ
Ｔ１のカットオフ電圧よりも小さくなければならない。
【０００９】第１の装置２にはさらに温度に関係する信
号を発生する手段が設けられている。これはたとえば温
度の上昇と共に上昇する信号電圧レベルであってよい。
温度に関係する信号は第１の装置２の出力端子６から導
き出される。原理的には電流制御される温度に関係する
信号をそのために使用することも可能である。
【００１０】ＭＯＳＦＥＴ１のゲート端子９とソース端
子８との間には更に第２の装置３が接続されている。第
２の装置３は第１の装置２の出力端子６と接続されてお
り、従って第１の装置２から発生される温度に関係する
電圧信号が供給される。出力端子６における温度に関係
する信号が、第１の装置２の半導体スイッチが投入され
る第１の温度Ｔ１よりも低い第２の温度Ｔ２に相当する
値に達するとき、第２の装置３により、ＭＯＳＦＥＴ１
のゲートとソースとの間に与えられている電圧が減ぜら
れる。たとえばこれは、温度に関係する信号レベルがソ
ース端子８を基準にして第２の温度に相応する特定の電
位に達するときに行われ得る。それによりＭＯＳＦＥＴ
１のゲート端子９とソース端子８との間に電流枝路が接
続され、それを通って電流が制御端子５および直列抵抗
４を経てソース端子８へ流れ、従ってＭＯＳＦＥＴ１の
ゲート‐ソース間電圧が減ぜられる。それによりＭＯＳ
ＦＥＴ１のドレイン‐ソース区間を通って流れる電流が
減ぜられ、それによってＭＯＳＦＥＴ１の温度上昇が抑
制される。それにより、ＭＯＳＦＥＴ１と第１の装置２
との間の温度勾配に基づいてＭＯＳＦＥＴ１が電流の急
峻な上昇の際に破壊されることが防止される。ＭＯＳＦ
ＥＴ１は、他方において、より強く導通するように制御
され得る。なぜならば、そのゲート‐ソース間電圧の最
大許容値からの安全間隔がより小さく選ばれ得るからで
ある。
【００１１】図２には装置２および３に対する回路技術
的な実現例が示されている。第１の装置２は半導体スイ
ッチとしてサイリスタ２０を含んでおり、その陽極はＭ
ＯＳＦＥＴ１のゲート端子９と、またその陰極はＭＯＳ
ＦＥＴ１のソース端子８と接続されている。第１の温度
Ｔ１の到達の際にサイリスタ２０は主として増大する漏
れ電流により点弧される。サイリスタ２０の両中央領域
２１、２２に対して並列にバイポーラトランジスタ２３
のコレクタ‐エミッタ区間が接続されている。バイポー
ラトランジスタ２３のコレクタとベースとの間に、強く
温度に関係する電流を供給する電流源２４が接続されて
いる。電流源２４はたとえば、陰極でトランジスタ２３
のコレクタと、また陽極でそのベースと接続されている
ホトダイオードとして実現することができる。その際に
逆電流が温度に関係しているようなホトダイオードを使
用すべきである。トランジスタ２２のベースは電流源２
４を介してＭＯＳＦＥＴ１のソース端子８と接続されて
いる。別の電流源として、ゲートおよびソース端子が互
いに接続されているディプレッション形式のｎチャネル
ＭＯＳＦＥＴ２５が設けられている。トランジスタ２３
のベースはさらに第１の装置２の出力端子６と接続され
ている。温度により条件付けられて上昇する電流源２４
の電流により、別の電流源として接続されているＭＯＳ
ＦＥＴ２５における電圧降下が増大する。従って端子６
における信号レベルは温度に関係しており、また温度の
上昇と共に増大する。装置２および３がそれぞれ互いに
隔てられて、または共通にモノリシックに集積されてい
ると好適である。
【００１２】第２の装置３は入力側にインバータ２６を
含んでおり、その後に別のインバータ２７が接続されて
おり、それによりスイッチング要素２８が制御される。
スイッチング要素２８によりＭＯＳＦＥＴ１のゲート端
子９とソース端子８との間の電流枝路が閉じられ、それ
によりゲート‐ソース間電圧が減ぜられる。
【００１３】インバータ２６はディプレッション形式の
２つのｎチャネルＭＯＳＦＥＴ２９、３０のドレイン‐
ソース区間の直列回路から成っている。ＭＯＳＦＥＴ３
０は第１の装置２の出力端子６により制御され、またＭ
ＯＳＦＥＴ２９は、そのゲートおよびソース端子が互い
に接続されていることによって、電流源として接続され
ている。ＭＯＳＦＥＴ２９、３０のドレイン‐ソース区
間の抵抗値は、第１の装置２の出力端子６における温度
に関係する信号と関連して、温度に関係する信号が第２
の装置３が能動状態に切換えられるべき第２の温度に相
当するときにインバータがそのスイッチング点を有する
ように互いに合わされている。経験上スイッチング点は
０．４Ｖの電圧レベルにある。
【００１４】インバータ２７はスイッチングトランジス
タとしてディプレッション形式のｎチャネルＭＯＳＦＥ
Ｔ３２を含んでおり、そのゲート端子はＭＯＳＦＥＴ３
０のドレイン端子と接続されている。ＭＯＳＦＥＴ３２
のドレイン端子は電流源を介してＭＯＳＦＥＴ１のゲー
ト端子９と接続されている。好ましくはこの電流源はゲ
ートおよびソース端子を互いに接続されているディプレ
ッション形式のｎチャネルＭＯＳＦＥＴ３１として構成
される。
【００１５】スイッチング要素２８はスイッチングトラ
ンジスタとしてエンハンスメント形式のｎチャネルＭＯ
ＳＦＥＴ３３を含んでおり、そのゲート端子はインバー
タ２７の出力端子と接続されている。ＭＯＳＦＥＴ３３
のドレイン端子は２つのＭＯＳＦＥＴ３４、３５を介し
てＭＯＳＦＥＴ１のゲート端子９と接続されている。Ｍ
ＯＳＦＥＴ３４、３５のゲートおよびドレイン端子はそ
れぞれ互いに接続されており、従ってそれらはＭＯＳダ
イオードとして作用する。
【００１６】第１の装置２の出力端子６における温度に
関係する信号が第１の装置２のスイッチング温度Ｔ２に
相当する信号レベルに達すると、信号が両インバータ２
６、２７を介して増幅される。それによりＭＯＳＦＥＴ
３３が投入され、従って電流が端子５から直列抵抗４を
経てＭＯＳＦＥＴ１のソース端子８へ流れる。電流はＭ
ＯＳＦＥＴ３４、３５により制限される。直列抵抗４に
おける電圧降下がＭＯＳＦＥＴ１のゲート‐ソース間電
圧を減じ、従ってその動作温度が低下する。インバータ
２６、２７は、それらがスイッチング要素２８の投入さ
れた状態に比較して小さい電流を消費するように設定す
べきである。好ましくはＭＯＳＦＥＴ１のゲート‐ソー
ス区間はツェナーダイオード３６を介しても半導体デバ
イスの端子５における過大な入力電圧から保護され得
る。
【００１７】図３の半導体デバイスは温度に関係する電
圧信号を出力端子６に発生する既に図２で説明した第１
の装置２を含んでいる。しかし第２の装置３は他の実施
形態を有する。第２の装置３は入力側に図２のインバー
タ２６、２７に相当する２つのインバータ３９、４０を
含んでいる。第２の装置３はさらに、ドレイン‐ソース
区間を直列に接続されている４つのエンハンスメント形
式のｎチャネルＭＯＳＦＥＴ４５〜４８を有するダイオ
ード装置４１を含んでいる。ＭＯＳＦＥＴ４５〜４８
は、それぞれそれらのゲートおよびドレイン端子が互い
に接続されていることによって、ＭＯＳダイオードとし
て接続されている。ＭＯＳＦＥＴ１のソース端子８と接
続されているトランジスタのドレイン端子はインバータ
４２と接続されている。インバータ４２の出力は別のイ
ンバータ４３を介して、ドレイン‐ソース区間でＭＯＳ
ＦＥＴ１のゲート端子９とソース端子８との間に接続さ
れているエンハンスメント形式のｎチャネルＭＯＳＦＥ
Ｔ４４を駆動する。装置４１、４２、４３、４４の共同
作用によりＭＯＳＦＥＴ１のゲート‐ソース間電圧が制
限される。入力端子５における電位が上昇することを仮
定して、４つのＭＯＳダイオード４５〜４８を有するダ
イオード装置４１を通る電流が高められ、それによって
ＭＯＳＦＥＴ４５のドレイン電位が上昇する。インバー
タ４２、４３はＭＯＳＦＥＴ４５のドレイン電位を増幅
する役割をする。それによりＭＯＳＦＥＴ４４が強く導
通状態に制御され、その結果として、ダイオード装置４
１における電圧降下が、ＭＯＳＦＥＴ４４が再び高抵抗
になるまで低下する。この調節はＭＯＳＦＥＴ１のゲー
ト‐ソース間電圧が制限されるように行われる。
【００１８】ダイオード装置４１のＭＯＳＦＥＴ４６の
ドレイン‐ソース区間に対して並列に別のＭＯＳＦＥＴ
５０が接続されている。ＭＯＳＦＥＴ５０のゲート端子
はインバータ４０の出力により制御される。いま温度に
関係する信号のレベルが第２の装置３のスイッチング温
度Ｔ２に相当する値に達するとき、インバータ３９、４
０が投入され、従ってＭＯＳＦＥＴ５０が導通状態に制
御される。それによりＭＯＳＦＥＴ４６から形成される
ＭＯＳダイオードが不作用になる。その結果、ＭＯＳＦ
ＥＴ１のゲート‐ソース間電圧が装置４１〜４４の作用
の仕方に基づいてより小さい電圧に制限される。それに
よりＭＯＳＦＥＴ１の温度が低下する。その際に装置３
９〜４３は、それらがＭＯＳＦＥＴ４４の投入された状
態に比較して小さい電流を導くように設定すべきであ
る。
【００１９】図２に示されている第２の装置３の実施例
は端子５における上昇する制御電圧に対してＭＯＳＦＥ
Ｔ１のゲート‐ソース間電圧の抵抗に類似の特性を有す
るが、図３に示されている実施例では端子５における上
昇する入力電圧に対して急峻に上昇するツェナーダイオ
ードに類似の特性が生ずる。
【図面の簡単な説明】
【図１】本発明による半導体デバイスのブロック回路
図。
【図２】本発明による半導体デバイスの第１の実施例の
詳細図。
【図３】本発明による半導体デバイスの第２の実施例の
詳細図。
【符号の説明】
１ ＭＯＳＦＥＴ ２ 第１の装置 ３ 第２の装置 ７ ドレイン端子 ８ ソース端子 ９ ゲート端子 ２６、２７、３９、４０、４２、４３ インバータ ２８、４１、４４ 電圧減少要素 ２９、３０、３３、３５ ＭＯＳＦＥＴ ３６ ツェナーダイオード ４５、４６ ＭＯＳＦＥＴ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）ＭＯＳＦＥＴ（１）と、 （ｂ）第１の装置（２）とを有しており、 （ｃ）第１の装置（２）がＭＯＳＦＥＴ（１）と熱的に
    結合されており、 （ｄ）第１の装置（２）がＭＯＳＦＥＴ（１）のゲート
    端子（９）およびソース端子（８）と接続されており、
    また （ｅ）少なくとも１つのｐｎ接合を有し、第１の温度の
    到達の際に、ＭＯＳＦＥＴ（１）のゲートおよびソース
    端子（９、８）が互いに接続されるように、投入される
    スイッチを含んでいる半導体デバイスにおいて、 （ｆ）第１の装置（２）により温度に関係する信号が発
    生され、 （ｇ）この信号が、ＭＯＳＦＥＴ（１）のゲート端子
    （９）とソース端子（８）との間に接続されている第２
    の装置（３）に供給され、 （ｈ）第２の装置（３）により第１の温度よりも低い第
    ２の温度が到達されるときに、ＭＯＳＦＥＴ（１）のゲ
    ート端子（９）とソース端子（８）との間に印加されて
    いる電圧が減ぜられることを特徴とする半導体デバイ
    ス。
  2. 【請求項２】 第２の装置（３）がインバータ（２６；
    ３９）および制御可能な電圧減少要素（２８；４１、４
    ４）を含んでおり、インバータ（２６；３９）のスイッ
    チング点が、インバータが温度に関係する信号の第２の
    温度に相応する信号レベルにおいて投入されるように設
    定されており、また電圧減少要素（２８；４１、４４）
    がインバータ（２６；３９）の出力信号によりより低い
    抵抗の状態に制御されることを特徴とする請求項１記載
    の半導体デバイス。
  3. 【請求項３】 インバータがディプレッション形式の第
    １および第２のＭＯＳＦＥＴ（２９、３０）を含んでお
    り、インバータのＭＯＳＦＥＴ（２９、３０）のドレイ
    ン‐ソース区間が直列にＭＯＳＦＥＴ（１）のゲート端
    子（９）とソース端子（８）との間に接続されており、
    インバータの第１のＭＯＳＦＥＴ（２９）のゲートおよ
    びソース端子がインバータの第２のＭＯＳＦＥＴ（３
    ０）のドレイン端子およびインバータの出力端子と接続
    されており、またインバータの第２のＭＯＳＦＥＴ（３
    ０）のゲート端子が温度に関係する信号により制御され
    ることを特徴とする請求項２記載の半導体デバイス。
  4. 【請求項４】 電圧減少要素（２８）がそれぞれ接続さ
    れたドレインおよびソース端子を有する第１のＭＯＳＦ
    ＥＴ（３５）および少なくとも１つの第２のＭＯＳＦＥ
    Ｔ（３３）を含んでおり、電圧減少要素の第１および第
    ２のＭＯＳＦＥＴ（３３、３５）のドレイン‐ソース区
    間が直列にＭＯＳＦＥＴ（１）のゲート端子（７）とソ
    ース端子（８）との間に接続されており、また電圧減少
    要素の第２のＭＯＳＦＥＴ（３３）のゲート端子が別の
    インバータ（２７）を介して前記インバータ（２６）の
    出力端子と接続されていることを特徴とする請求項２ま
    たは３記載の半導体デバイス。
  5. 【請求項５】 ツェナーダイオード（３６）が遮断方向
    にＭＯＳＦＥＴ（１）のゲート端子（９）とソース端子
    （８）との間に接続されていることを特徴とする請求項
    ４記載の半導体デバイス。
  6. 【請求項６】 電圧減少要素（４１、４４）がそれぞれ
    接続されたドレインおよびソース端子を有する第１のＭ
    ＯＳＦＥＴ（４５）および少なくとも１つの第２のＭＯ
    ＳＦＥＴ（４６）を含んでおり、電圧減少要素の第１お
    よび第２のＭＯＳＦＥＴ（４５、４６）のドレイン‐ソ
    ース区間が直列にＭＯＳＦＥＴ（１）のゲート端子
    （９）とソース端子（８）との間に接続されており、別
    のＭＯＳＦＥＴ（４４）のドレイン‐ソース区間がＭＯ
    ＳＦＥＴ（１）のゲート端子（９）とソース端子（８）
    との間に接続されており、電圧減少要素の前記別のＭＯ
    ＳＦＥＴ（４４）のゲート端子が電圧減少要素の第１の
    ＭＯＳＦＥＴ（４５）のドレイン端子およびゲート端子
    と接続されており、また電圧減少要素の第２のＭＯＳＦ
    ＥＴ（４６）のドレイン‐ソース区間に対して並列にＭ
    ＯＳＦＥＴ（５０）のドレイン‐ソース区間が接続され
    ており、そのゲート端子が別のインバータ（４０）を介
    して前記インバータ（３９）の出力端子と接続されてい
    ることを特徴とする請求項２または３記載の半導体デバ
    イス。
  7. 【請求項７】 電圧減少要素の前記別のＭＯＳＦＥＴ
    （４４）のゲート端子と電圧減少要素の第１のＭＯＳＦ
    ＥＴ（４５）のゲートおよびドレイン端子との間に、直
    列に接続されている信号枝路を有する少なくとも２つの
    別のインバータ（４２、４３）が接続されていることを
    特徴とする請求項６記載の半導体デバイス。
  8. 【請求項８】 前記別のインバータ（２７、４０、４
    ２、４３）がエンハンスメント形式の各１つの第１のＭ
    ＯＳＦＥＴを含んでおり、それぞれ前記別のインバータ
    の第１のＭＯＳＦＥＴのソース端子がＭＯＳＦＥＴ
    （１）のソース端子（８）と接続されており、また前記
    別のインバータの第１のＭＯＳＦＥＴのドレイン端子が
    ＭＯＳＦＥＴ（１）のゲート端子（９）と接続されてい
    ることを特徴とする請求項４または７記載の半導体デバ
    イス。
  9. 【請求項９】 前記別のインバータの各１つの電流源が
    ディプレッション形式のＭＯＳＦＥＴであり、そのゲー
    トおよびソース端子が互いに接続されていることを特徴
    とする請求項８記載の半導体デバイス。
  10. 【請求項１０】 第１および第２の装置（２、３）がモ
    ノリシックに集積されていることを特徴とする請求項１
    ないし９の１つに記載の半導体デバイス。
JP04311894A 1993-02-18 1994-02-16 半導体デバイス Expired - Fee Related JP3583803B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4305038A DE4305038C2 (de) 1993-02-18 1993-02-18 MOSFET mit Temperaturschutz
DE4305038.7 1993-02-18

Publications (2)

Publication Number Publication Date
JPH06252722A true JPH06252722A (ja) 1994-09-09
JP3583803B2 JP3583803B2 (ja) 2004-11-04

Family

ID=6480810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04311894A Expired - Fee Related JP3583803B2 (ja) 1993-02-18 1994-02-16 半導体デバイス

Country Status (3)

Country Link
US (1) US5457419A (ja)
JP (1) JP3583803B2 (ja)
DE (1) DE4305038C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042392A (ko) * 1996-11-14 1998-08-17 가나이쯔도무 제어 신호의 입력을 차단하는 보호 기능을 갖는 스위치 회로

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4401956A1 (de) * 1994-01-24 1995-07-27 Siemens Ag Leistungs-Halbleiterbauelement mit Temperatursensor
DE19522516C1 (de) * 1995-06-21 1997-02-06 Siemens Ag Schaltungsanordnung zum Abschalten eines Leistungs-MOSFET bei Übertemperatur
DE19522517C1 (de) * 1995-06-21 1996-11-28 Siemens Ag Schaltungsanordnung zum Abschalten eines Leistungs-MOSFET bei Übertemperatur
DE19548060A1 (de) * 1995-12-21 1997-06-26 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor
DE59709662D1 (de) * 1996-05-21 2003-05-08 Infineon Technologies Ag MOSFET mit Temperaturschutz
US5939872A (en) * 1996-05-22 1999-08-17 U.S. Philips Corporation Thermal overload protection system providing supply voltage reduction in discrete steps at predetermined temperature thresholds
WO1998012815A1 (de) * 1996-09-18 1998-03-26 Siemens Aktiengesellschaft Temperaturgeschütztes elektrisches schalter-bauelement
DE19821834A1 (de) 1998-05-15 1999-11-25 Fahrzeugklimaregelung Gmbh Power-Mos-Transistor
US6809568B2 (en) * 2002-03-12 2004-10-26 Delphi Technologies, Inc. Dynamic on chip slew rate control for MOS integrated drivers
US7332358B2 (en) * 2005-06-30 2008-02-19 Potentia Semiconductor Inc. MOSFET temperature sensing
JP5499792B2 (ja) * 2010-03-12 2014-05-21 オムロン株式会社 センサ用出力集積回路およびセンサ装置
EP3734244B1 (en) * 2019-05-02 2021-11-10 Siemens Aktiengesellschaft Circuit arrangement and method for controlling a power semiconductor switch

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780322A (en) * 1971-07-15 1973-12-18 Motorola Inc Minimized temperature coefficient voltage standard means
US4117505A (en) * 1976-11-19 1978-09-26 Mitsubishi Denki Kabushiki Kaisha Thyristor with heat sensitive switching characteristics
US4207481A (en) * 1977-10-27 1980-06-10 National Semiconductor Corporation Power IC protection by sensing and limiting thermal gradients
US4698655A (en) * 1983-09-23 1987-10-06 Motorola, Inc. Overvoltage and overtemperature protection circuit
EP0208970B1 (de) * 1985-07-09 1990-05-23 Siemens Aktiengesellschaft MOSFET mit Temperaturschutz
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
US5025298A (en) * 1989-08-22 1991-06-18 Motorola, Inc. Semiconductor structure with closely coupled substrate temperature sense element
GB2248738A (en) * 1990-10-08 1992-04-15 Philips Electronic Associated A temperature responsive circuit
DE4122653C2 (de) * 1991-07-09 1996-04-11 Daimler Benz Ag Steuerbare Halbleiterschalteinrichtung mit integrierter Strombegrenzung und Übertemperaturabschaltung
US5285346A (en) * 1991-12-13 1994-02-08 Motorola, Inc. Current driven control circuit for a power device
US5272392A (en) * 1992-12-04 1993-12-21 North American Philips Corporation Current limited power semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042392A (ko) * 1996-11-14 1998-08-17 가나이쯔도무 제어 신호의 입력을 차단하는 보호 기능을 갖는 스위치 회로

Also Published As

Publication number Publication date
JP3583803B2 (ja) 2004-11-04
US5457419A (en) 1995-10-10
DE4305038C2 (de) 1998-02-05
DE4305038A1 (de) 1994-08-25

Similar Documents

Publication Publication Date Title
JP2731119B2 (ja) 半導体パワー素子およびその遮断回路
US11082039B2 (en) GaN transistor with integrated drain voltage sense for fast overcurrent and short circuit protection
US4295058A (en) Radiant energy activated semiconductor switch
US6407594B1 (en) Zero bias current driver control circuit
WO2016189817A1 (ja) パワートランジスタ駆動装置
US4890020A (en) Circuit for driving a semiconductor device with protection against transients
JPH08102539A (ja) パワーｍｏｓｆｅｔ
JPH0580846B2 (ja)
JP3164065B2 (ja) 半導体装置
CN106911250A (zh) 电力转换***、功率模块及半导体器件
JP3583803B2 (ja) 半導体デバイス
US20040251951A1 (en) Isolated FET drive utilizing Zener diode based systems, methods and apparatus
US5631588A (en) Power output stage with limited current absorption during high-impedance phase
US6169439B1 (en) Current limited power MOSFET device with improved safe operating area
KR960039341A (ko) 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치
KR950012707A (ko) 반도체 장치
JPH05327442A (ja) 負荷短絡保護機能付きｍｏｓ形パワー素子
JP3597897B2 (ja) 動的バイアス回路とその方法
JPH02214219A (ja) バイポーラｍｏｓ３値出力バッファ
JPH0653795A (ja) 半導体装置
GB2384632A (en) A power MOSFET with integrated short-circuit protection
US20050162189A1 (en) Current limiter of output transistor
JPH0290570A (ja) 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路
US4118640A (en) JFET base junction transistor clamp
KR0132780B1 (ko) 집적 논리 회로

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040730

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees