JP2016211044A - めっき処理方法および記憶媒体 - Google Patents

めっき処理方法および記憶媒体 Download PDF

Info

Publication number
JP2016211044A
JP2016211044A JP2015096756A JP2015096756A JP2016211044A JP 2016211044 A JP2016211044 A JP 2016211044A JP 2015096756 A JP2015096756 A JP 2015096756A JP 2015096756 A JP2015096756 A JP 2015096756A JP 2016211044 A JP2016211044 A JP 2016211044A
Authority
JP
Japan
Prior art keywords
layer
plating
electroless plating
substrate
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015096756A
Other languages
English (en)
Other versions
JP6411279B2 (ja
Inventor
谷 信 崇 水
Nobutaka Mizutani
谷 信 崇 水
下 光 秋 岩
Mitsuaki Iwashita
下 光 秋 岩
中 崇 田
Takashi Tanaka
中 崇 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015096756A priority Critical patent/JP6411279B2/ja
Priority to TW105113836A priority patent/TWI663287B/zh
Priority to US15/150,517 priority patent/US10224208B2/en
Priority to KR1020160057074A priority patent/KR102581894B1/ko
Publication of JP2016211044A publication Critical patent/JP2016211044A/ja
Application granted granted Critical
Publication of JP6411279B2 publication Critical patent/JP6411279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】アルカリ性であってかつ錯化材を含む無電解めっき液を用いてアルミニウムまたはその合金からなるＡｌ層の上に無電解めっきを施す。
【解決手段】めっき処理方法は、表面（例えばＴＳＶ（１２）の底部表面）にアルミニウムまたはアルミニウム合金からなるＡｌ層（２２）が露出している基板（１０）を準備する工程と、その後、基板に対してジンケート処理を施し、Ａｌ層の表面にジンケート皮膜（３０）を形成する工程と、その後、アルカリ性であってかつ錯化剤を含む無電解めっき液（例えばＣｏ系めっき液）を用いて、Ａｌ層の表面に第１無電解めっき層（例えばＣｏバリア層（１４ａ））を形成する第１無電解めっき工程とを備える。
【選択図】図２

Description

本発明は、例えば半導体装置のＡｌ配線層等のＡｌ層の表面上にＣｏめっきを形成する技術に関する。
ＬＳＩ等の半導体装置のＢＥＯＬで用いられる配線材料の多くは銅（Ｃｕ）である。Ｃｕ配線層を形成するには、Ｃｕが絶縁層中に拡散することを防止するためのバリア層の形成、Ｃｕの電気めっきを円滑に行うためのバリア層上への無電解Ｃｕめっきによるシード層の形成等が必要であり、コストがかさむ。このため、配線材料にＣｕほどの低電気抵抗が求められない部分については、低コストのアルミニウム（Ａｌ）配線材料が用いられている。
Ａｌ配線層に接続されるＣｕ配線層を形成する場合、Ｃｕ配線層の周囲のシリコン系材料からなる絶縁層にＣｕが拡散しないようにバリア層を形成する必要がある。
Ｃｕ配線層をＴＳＶ等の深い穴内に埋め込む前に当該穴の内表面にバリア層を形成する方法として、ＰＶＤ法等の成膜装置を用いる方法が知られている（特許文献１を参照）。深穴内表面にバリア層を形成する別の方法として、無電解めっき法も知られている。無電解めっき法により形成することができ、かつ、Ｃｕに対する高いバリア性を有する実用材料の一つとして、コバルトまたはコバルト合金（以下、Ｃｏ系材料とも呼ぶ）がある（特許文献２を参照）。
Ａｌ配線層に接続されるＣｕ配線層のためのバリア層にＣｏ系の無電解めっきを適用することを本発明者が検討したところ、以下の問題点が明らかとなった。すなわち、Ｃｏ系無電解めっき液はアルミニウムを侵しやすいアルカリ性であり、かつ、アルミニウムに対する攻撃性が非常に高い錯化材を含んでいる。このため、アルミニウム配線層上に直接Ｃｏ系の無電解めっきを施そうとしても、めっきの成長よりも下地のアルミニウムの溶解が優先的に生じてしまい、Ｃｏ系めっき層を形成することは事実上不可能である。
特許第４２４６７０６号公報 特開２０１３−１９４３０６号公報
本発明は、アルカリ性であってかつ錯化材を含む無電解めっき液を用いてアルミニウムまたはその合金からなるＡｌ層の上に無電解めっきを施す技術を提供することを目的としている。
本発明の一実施形態によれば、表面にアルミニウムまたはその合金からなるアルミニウム層が露出している基板を準備する工程と、その後、前記基板に対してジンケート処理を施し、前記アルミニウム層の表面にジンケート皮膜を形成する工程と、その後、アルカリ性であってかつ錯化剤を含む無電解めっき液を用いて、前記アルミニウム層の前記表面に第１無電解めっき層を形成する工程と、を備えためっき処理方法が提供される。
本発明の他の実施形態によれば、めっき処理システムの動作を制御するためのコンピュータにより実行されたときに、前記コンピュータが前記めっき処理システムを制御して上記のめっき処理方法を実行させるプログラムが記録された記憶媒体。
本発明によれば、ジンケート皮膜により無電解めっき皮膜の成長が速やかに進行するので、また、無電解めっき液によりアルミニウム層がダメージを受けたとしても、アルミニウム層の上に問題なく無電解めっき層を形成することができる。
本発明の一実施形態に係るめっき処理方法によって処理される半導体装置の一例の構成を簡略化して示した断面図である。 上記めっき処理方法の工程について説明するＴＳＶ近傍の概略断面図である。 上記めっき処理方法を実施するためのめっき処理システムの構成を概略的に示す図である。
以下に図面を参照して本発明の好適な実施形態について説明する。
以下に説明する実施形態は、基板１０に形成された凹部であるＴＳＶ１２（Through Silicon Via）内に無電解めっき法により形成されたコバルトまたはコバルト合金からなるＣｏバリア層１４と、めっき法により形成された銅または銅合金からなるＣｕ配線層（埋め込み配線）１６とを形成する方法に関する。
図１において、左半分はＴＳＶ１２内にＣｏバリア層１４およびＣｕ配線層１６を形成する前の状態を示しており、右半分はＣｏバリア層１４およびＣｕ配線層１６を形成した後の状態を示している。
図１は、３次元高集積化（３ＤＩ）技術が適用された半導体メモリ装置を構成する複数層のチップのうちの一つを大幅に単純化して示したものである。このチップは、ＦＥＯＬ（front end of line）で形成されたトランジスタなどの回路素子１８と、ＢＥＯＬ（back end of line）により形成された配線層２０を有する。
配線層２０には、アルミニウムまたはアルミニウム合金からなる（通常は、数％程度のＣｕを含有するアルミニウム合金である）Ａｌ配線層２２と銅または銅合金からなるＣｕ配線層２４とが含まれる。実際にはＣｕ配線層２４の下層としてバリア層、シード層等が存在するが、図面の簡略化のため図１には表示していない。本明細書冒頭の背景技術の項でも述べたように、Ａｌ配線層２２は比較的低コストで形成することができるので、配線容積が十分にある等の理由により、低電気抵抗であるが高価な銅を使用する必要の無い部位に用いられている。
図１左半分に示したデバイス構造を製造する方法は、当業者に良く知られており、本明細書ではその説明を省略する。以下、本明細書においては、ＴＳＶ１２内へのＣｏバリア層１４およびＣｕ配線層１６に関連する技術的事項についてのみ説明する。
ＴＳＶ１２は、基板１０を構成する基材としてのシリコン基板（シリコンウエハ）２６およびシリコン基板２６の下面上に形成されたＴＥＯＳ層２８の中を通って延びている。シリコン基板２６およびＴＥＯＳ層２８はともにシリコンを含有する絶縁性材料（誘電性材料）からなる。ＴＥＯＳ層２８に代えて、ＳｉＯ２層またはＳｉＯＣ層を設けられていてもよい。
このようなシリコン含有絶縁性材料中には銅が拡散しやすいので、ＴＳＶ１２内にＣｕ配線層１６を埋め込む場合には、銅拡散防止用のバリア層を形成する必要がある。先に背景技術の項でも述べたように、高アスペクト比の凹部であるＴＳＶ１２内に確実に形成することができ、かつ、銅拡散防止機能を有するバリア層として、無電解めっき法により形成されたコバルトまたはコバルト合金からなるＣｏバリア層１４を用いる方法が既に提案されている（特許文献２（特開２０１３−１９４３０６号公報）を参照）。
ＴＳＶ１２の底面には、Ａｌ配線層２２が露出している。先に背景技術の項でも述べたように、Ａｌ配線層２２の上に、無電解めっき法によりＣｏバリア層１４を形成することは困難である。本実施形態は、その問題を解決できるめっき処理方法に関する。
以下に図２を参照して、ＴＳＶ１２内にＣｏバリア層１４およびＣｕ配線層１６を形成する一連の工程について説明する。なお、図２には、ＴＳＶ１２近傍の構造が図１よりもさらに簡略化されて示されている。つまり、図２（ａ）は、図１の左側のＴＳＶ１２周囲をさらに簡略化して示したものである。
［酸化皮膜除去工程］
まず、アルカリ性洗浄液（ＮａＯＨを主成分とするもの）を基板１０に供給して、ＴＳＶ１２内に露出しているＡｌ配線層２２の表面にある酸化皮膜を除去する。その後、純水（ＤＩＷ）によるリンス処理を行い、アルカリ性洗浄液および反応副生成物を基板１０から除去する。
［スマット除去工程］
次に、基板１０にスマット除去用の酸性薬液を供給して、酸化皮膜除去工程によりＡｌ配線層２２の表面に生じたスマット（Ａｌ（ＯＨ）３）を除去する。その後、純水によるリンス処理を行い、酸性薬液および反応副生成物を基板１０から除去する。
なお、半導体装置のＡｌ配線層２２（埋め込み配線層）には、通常、数％程度のＣｕを含有したアルミニウム合金が用いられる。このため、スマットにはＳｉ、Ｍｇ等の不純物が含まれないため、ここで用いられるスマット除去用の酸性薬液は、（一般的なスマット除去用の薬液に通常含まれている）フッ酸を含んでいる必要はなく、硝酸を水で希釈したものでよい。このことは、シリコン基板２６およびＴＥＯＳ層２８へのダメージが低減されるという意味で有利である。スマット除去工程は、例えば、常温の濃度３０％の硝酸（ＨＮＯ３（ａｑ））に３０秒程度の間基板１０の表面が覆われている状態を維持することにより実施することができる。
［ジンケート処理工程］
次に、基板にジンケート処理を施し、Ａｌ配線層２２の表面に亜鉛（Ｚｎ）皮膜（ジンケート皮膜）３０（図２（ｂ）参照）を形成する。ここでは、ダブルジンケート処理を行うものとする。
ダブルジンケート処理は、
ジンケート処理液を基板１０に供給して、Ａｌ配線層２２の表面にＺｎ粒子を析出させる第１ジンケート工程と、
その後、純水によりジンケート液および反応副生成物を基板１０から除去する第１リンス工程と、
その後、硝酸（スマット除去工程で用いたものと同じものでよい）を基板に供給して、第１ジンケート工程で析出せたＺｎ粒子を一旦剥離させるＺｎストリップ工程と、
その後、純水により硝酸および反応副生成物を基板１０から除去する第２リンス工程と、
ジンケート処理液を基板１０に供給して、Ａｌ配線層２２の表面にＺｎ粒子を析出させる第２ジンケート工程と、
その後、純水によりジンケート液および反応副生成物を基板１０から除去する第３リンス工程と、
から構成される。
ダブルジンケート処理を行うことにより、シングルジンケート処理を行う場合（第１リンス工程まででジンケート処理を終了する場合）と比較して、より微細なＺｎ粒子をより緻密に析出させることができる。高品質なＺｎ皮膜を形成するにはダブルジンケート処理を行うことが好ましいが、シングルジンケート処理を行ってもかまわない。
ジンケート処理はアルミニウムまたはアルミニウム合金からなる下地の上にニッケルまたはニッケル合金からなるＮｉめっき（電解、無電解を問わない）を形成する際に、広く用いられているものである。発明者の実験により、Ｎｉめっきの前処理としてのジンケート処理と実質的に同じ条件で酸化物除去工程からジンケート処理工程までの工程（処理条件は公知である）を行うことにより、アルミニウムまたはアルミニウム合金からなる下地の上に、Ｃｏ系無電解めっきを良好な状態で形成することができることが確認されている。
［Ｃｏバリア層形成工程（１回目）］
次に、Ｃｏ系無電解めっき液を基板１０に供給して、Ａｌ配線層２２の表面にＣｏバリア層１４の一部（１４ａ）（図２（ｃ）参照）を形成する。ここでは、例えばタングステン（Ｗ）およびホウ素（Ｂ）を含むＣｏＷＢ系のめっきによりＣｏバリア層１４ａを形成する。
このとき、Ａｌ配線層２２の表面を覆うＺｎ皮膜３０がコバルト（またはコバルト合金）に置換され、Ａｌ配線層２２の表面上にコバルト（またはコバルト合金）が析出する。このとき、アルカリ性でありかつアルミニウムへの攻撃性が高い錯化剤を含むＣｏ系無電解めっき液によりＡｌ配線層２２の表面が若干のダメージは受けるものの、Ｃｏバリア層１４ａが十分に高速度で析出してＡｌ配線層２２の表面を覆うようになるため、Ａｌ配線層２２の表面に問題無くＣｏバリア層１４を形成することができる。Ｃｏバリア層１４ａを形成した後、その後、純水によるリンス処理を行い、めっき液および反応副生成物等の残渣を基板１０から除去する。
Ｃｏバリア層形成工程においては、Ａｌ配線層２２の表面にのみジンケート皮膜（Ｚｎ粒子）が形成され、かつ、シリコン基板２６およびＴＥＯＳ層２８の表面にはジンケート皮膜が形成されていない状態で無電解めっきが行われるため、ＴＳＶ１２内においてＣｏバリア層１４ａはＡｌ配線層２２の表面のみから成長する。シリコン基板２６およびＴＥＯＳ層２８の表面には、Ｃｏバリア層は析出しない。
Ｃｏバリア層形成工程（１回目）が終了すると、Ｃｏ系無電解めっき液に侵されやすいＡｌ配線層２２の表面はもはやＴＳＶ１２内に露出していないので、その後の処理（下記の触媒層形成工程以降の工程）は、公知の通常の手順で行うことができる。
［触媒層形成工程］
次に、ＴＳＶ１２内に触媒層３２（図２（ｄ）参照）を形成する。触媒層は、例えば、基板１０にシランカップリング剤またはチタンカップリング剤等の適当なカップリング剤を供給することによりＳＡＭ（自己組織化単分子膜）を形成する工程と、その後、基板１０に塩化パラジウム液等の触媒イオン含有液を供給する工程と、その後、ＤＭＡＢ（ジメチルアミンボラン）等の還元剤を基板に供給する工程とを順次実行することにより行うことができる。この触媒層形成工程により、ＴＳＶ１２の内表面（ＴＳＶ１２内に露出しているシリコン基板２６およびＴＥＯＳ層２８の表面を含む）を含む基板１０の表面全体に触媒層３２が形成される。触媒層を形成した後、純水によるリンス処理を行い、最後に使用した薬液（ＤＭＡＢ）および反応副生成物を基板１０から除去する。触媒層３２の形成方法は、上記のものに限定されるものではなく、公知の任意の方法を採用することができる。触媒層３２に含まれる触媒金属は、パラジウムに限定されるものではなく、無電解めっきの還元析出反応の触媒として機能しうる他の金属、例えば金（Ａｕ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）等であってもよい。
［Ｃｏバリア層形成工程（２回目）］
次に、Ｃｏ系無電解めっき液を基板１０に供給して、無電解めっき法により、ＴＳＶ１２内にＣｏバリア層１４のうちの別の一部（１４ｂ）（図２（ｅ）参照）を形成する。すなわち、ＴＳＶ１２内に露出しているシリコン基板２６およびＴＥＯＳ層２８の表面にＣｏバリア層１４ｂが析出する。なお、このときＡｌ配線層２２の表面に既に形成されているＣｏバリア層１４ａ上にも、さらにＣｏバリア層１４ｂが析出する。また、基板１０の表面全体に触媒層が形成されているため、基板１０の表面全体にＣｏバリア層１４ｂが形成される。Ｃｏバリア層１４ｂを形成した後、純水（ＤＩＷ）によるリンス処理を行い、めっき液および反応副生成物等の残渣を基板１０から除去する。
［Ｃｕ配線層形成工程］
次に、Ｃｕ系無電解めっき液を基板１０に供給して、Ｃｏバリア層１４上にシード層としての銅または銅合金（以下、Ｃｕと記す）（図２（ｆ）参照）を析出させる。次いで、電解めっきにより、ＴＳＶ１２内をＣｕめっきで埋め込んでＣｕ配線層１６を形成する。基板１０の全表面にＣｏバリア層１４が形成されているため、基板１０の全表面にＣｕ配線層１６が形成される。なお、穴または凹部（ＴＳＶ１２）のサイズ次第では無電解めっきのみによりＣｕ配線層１６を形成してもよい。Ｃｕ配線層１６を形成した後、純水によるリンス処理を行い、めっき液および反応副生成物等の残渣を基板１０から除去する。
その後、ＣＭＰ（化学機械研磨）により、基板１０の表面（ＴＳＶ１２の外側）にある不要なＣｕめっきを除去する。以上により、一連の工程が終了し、図１の右側に示した状態となる。
上記実施形態によれば、ジンケート処理を行うことにより、アルミニウムまたはその合金の表面に形成することが困難であるコバルトまたはその合金からなるめっき皮膜を、無電解めっき法により問題無く形成することができる。
このため、半導体装置の絶縁層内に形成された高アスペクト比の凹部の内表面に露出したＡｌ配線層を、Ｃｏバリア層１４を介して、凹部に埋め込まれたＣｕ配線層１６に電気的に良好に接続することができる。
上記の酸化皮膜除去工程からＣｏバリア層形成工程（１回目）までの工程を（つまり、Ａｌ配線層２２がＣｏバリア層１４ａに完全に覆われるまでの工程）を実行するためのめっき処理システムの構成例について簡単に説明する。第１の例として、めっき処理システムはバッジ式液処理槽を組み合わせて構成することができる。この場合、図３に概略的に示すように、めっき処理システム１００は、酸化皮膜除去工程のためのアルカリ洗浄槽１０２、スマット除去工程およびＺｎストリップ工程のための酸洗浄槽１０４、第１および第２ジンケート工程を行うためのジンケート処理槽１０６、Ｃｏバリア層形成工程（１回目）のためのＣｏ無電解めっき槽１０８、上記各薬液処理工程の後のリンス工程のための複数のリンス処理槽１１０を備える。
各槽は、半導体装置製造、特に薬液洗浄、ウエットエッチング等の分野で広く用いられているバッチ式液処理槽と同じ構成を採用することができる。すなわち、各槽には、複数枚の基板１０（半導体ウエハ）を直立姿勢で水平方向に間隔を空けて保持するウエハボートなどと呼ばれる基板保持具（図示せず）が設けられ、基板保持具におけるウエハの配列状態を維持したまま基板搬送機１１２のアームが各槽の基板保持具間で基板１０の搬送および受け渡しを行う。基板保持具により保持された状態で各槽に貯留された処理液（薬液、リンス液、めっき液等）に予め定められた時間だけ順次浸漬されることにより、基板１０に対して上述した各工程が実施される。
上述しためっき処理システム１００の全体の動作は、コンピュータからなる制御装置１２０により制御される。制御装置１２０は、記憶媒体１２２に記録された各種のプログラムを読み出して実行することにより、めっき処理システム１００の各部の動作を制御して、前述した各工程を実行させる。記憶媒体１２２は、上述した一連の工程を実行するために必要なプロセスレシピおよび制御プログラム等の各種のプログラムを格納している。記憶媒体１２２としては、コンピュータで読み取り可能なＲＯＭやＲＡＭ等のメモリ装置、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、フレキシブルディスクなどのディスク記憶媒体など任意のものを使用することができる。
上記の酸化皮膜除去工程からＣｏバリア層形成工程（１回目）までの一連の処理を１つまたは２つ以上の枚葉式の液処理ユニット（図示せず）を用いて行ってもよい。枚葉式の液処理ユニットは、基板１０を水平姿勢で保持して回転させるスピンチャックと、スピンチャックにより保持されて回転する基板１０に上述した薬液、リンス液、めっき液等の処理液を供給するノズルを備えて構成することができる。上記の酸化皮膜除去工程からＣｏバリア層形成工程（１回目）までの一連の処理を一つの液処理ユニットにより行ってもよく、複数の液処理ユニットで分担して行わせてもよい。
１０ 基板
１２ 凹部（ＴＳＶ）
２２ Ａｌ層（Ａｌ配線層）
３０ ジンケート皮膜
１４ａ（１４） 第１無電解めっき層（Ｃｏバリア層）
１４ｂ（１４） 第２無電解めっき層（Ｃｏバリア層）
１６ Ｃｕめっき（Ｃｕ配線層）
３２ 触媒層
１００ めっき処理システム
１２０ 制御装置
１２２ 記憶媒体

Claims (6)

  1. 表面にアルミニウムまたはアルミニウム合金からなるＡｌ層が露出している基板を準備する工程と、
    その後、前記基板に対してジンケート処理を施し、前記Ａｌ層の表面にジンケート皮膜を形成する工程と、
    その後、アルカリ性であってかつ錯化剤を含む無電解めっき液を用いて、前記Ａｌ層の前記表面に第１無電解めっき層を形成する第１無電解めっき工程と、
    を備えためっき処理方法。
  2. 前記第１無電解めっき層は、コバルトまたはコバルト合金からなるＣｏめっき層である、請求項１記載のめっき処理方法。
  3. 前記基板の前記表面は凹部を有し、前記Ａｌ層は前記凹部の底面に露出している表面を有するＡｌ配線層であり、第１無電解めっき工程は、前記凹部の底面に露出している前記Ａｌ配線層の表面に前記第１無電解めっき層を形成する、請求項２記載のめっき処理方法。
  4. 前記第１無電解めっき工程の後に、前記凹部の少なくとも側面に触媒層を形成する工程と、
    その後、前記凹部の前記底面および前記側面に、第２無電解めっき層として、コバルトまたはコバルト合金からなるＣｏめっき層を形成する第２無電解めっき工程と、
    をさらに備えた、請求項３記載のめっき処理方法。
  5. 前記第２無電解めっき工程の後に、前記凹部の内部に銅または銅合金からなるＣｕめっきを埋め込む工程をさらに備えた、請求項４記載のめっき処理方法。
  6. めっき処理システムの動作を制御するためのコンピュータにより実行されたときに、前記コンピュータが前記めっき処理システムを制御して請求項１から５のうちのいずれか一項に記載のめっき処理方法を実行させるプログラムが記録された記憶媒体。
JP2015096756A 2015-05-11 2015-05-11 めっき処理方法および記憶媒体 Active JP6411279B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015096756A JP6411279B2 (ja) 2015-05-11 2015-05-11 めっき処理方法および記憶媒体
TW105113836A TWI663287B (zh) 2015-05-11 2016-05-04 Plating treatment method and memory medium
US15/150,517 US10224208B2 (en) 2015-05-11 2016-05-10 Plating method and recording medium
KR1020160057074A KR102581894B1 (ko) 2015-05-11 2016-05-10 도금 처리 방법 및 기억 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015096756A JP6411279B2 (ja) 2015-05-11 2015-05-11 めっき処理方法および記憶媒体

Publications (2)

Publication Number Publication Date
JP2016211044A true JP2016211044A (ja) 2016-12-15
JP6411279B2 JP6411279B2 (ja) 2018-10-24

Family

ID=57277818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015096756A Active JP6411279B2 (ja) 2015-05-11 2015-05-11 めっき処理方法および記憶媒体

Country Status (4)

Country Link
US (1) US10224208B2 (ja)
JP (1) JP6411279B2 (ja)
KR (1) KR102581894B1 (ja)
TW (1) TWI663287B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10932371B2 (en) 2014-11-05 2021-02-23 Corning Incorporated Bottom-up electrolytic via plating method
US20190024237A1 (en) * 2017-07-20 2019-01-24 Corning Incorporated Methods for metalizing vias within a substrate
US10796995B2 (en) * 2017-11-29 2020-10-06 Tohoku University Semiconductor devices including a first cobalt alloy in a first barrier layer and a second cobalt alloy in a second barrier layer
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US20210358767A1 (en) * 2018-02-01 2021-11-18 Tokyo Electron Limited Multilayer wiring forming method and recording medium
US11133218B1 (en) * 2020-01-23 2021-09-28 Tae Young Lee Semiconductor apparatus having through silicon via structure and manufacturing method thereof
EP4288999A1 (en) 2021-02-08 2023-12-13 MacDermid Enthone Inc. Method and wet chemical compositions for diffusion barrier formation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60502057A (ja) * 1983-08-22 1985-11-28 エンソ−ン、インコ−ポレ−テッド アルミニウムの無電解ニッケルめっき
JPS6439041A (en) * 1987-05-07 1989-02-09 Intel Corp Method of depositing conductive material on semiconductor substrate selectively
JPH09118985A (ja) * 1995-06-06 1997-05-06 Enthone Omi Inc 無電解ニッケル・コバルト・燐組成物とめっき方法
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
JP2007523263A (ja) * 2004-02-17 2007-08-16 タイコ・プリンテッド・サーキット・グループ・リミテッド・パートナーシップ アルミニウムへの電気メッキ方法
JP2013211427A (ja) * 2012-03-30 2013-10-10 Toshiba Corp 半導体装置とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567066A (en) * 1983-08-22 1986-01-28 Enthone, Incorporated Electroless nickel plating of aluminum
JP2000212754A (ja) * 1999-01-22 2000-08-02 Sony Corp めっき方法及びその装置、並びにめっき構造
JP3979464B2 (ja) 2001-12-27 2007-09-19 株式会社荏原製作所 無電解めっき前処理装置及び方法
DE10254815A1 (de) 2002-11-23 2004-06-09 Infineon Technologies Ag Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, Verwendung dieses Verfahrens und integrierte Schaltungsanordnung
US20060252252A1 (en) 2005-03-18 2006-11-09 Zhize Zhu Electroless deposition processes and compositions for forming interconnects
JP4428337B2 (ja) * 2005-12-02 2010-03-10 ソニー株式会社 半導体装置の製造方法
JP2009194306A (ja) * 2008-02-18 2009-08-27 Juki Corp 部品供給装置
KR100950916B1 (ko) * 2008-05-06 2010-04-01 삼성전기주식회사 인쇄회로기판의 제조방법 및 이에 의해 제조된인쇄회로기판
JP5968657B2 (ja) * 2012-03-22 2016-08-10 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP2015110821A (ja) * 2013-12-06 2015-06-18 学校法人関東学院 アルミニウム材の表面にニッケル層を形成する方法、その形成方法を用いた半導体ウエハのアルミニウム電極表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板
US20160108254A1 (en) * 2014-10-17 2016-04-21 Meltex Inc. Zinc immersion coating solutions, double-zincate method, method of forming a metal plating film, and semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60502057A (ja) * 1983-08-22 1985-11-28 エンソ−ン、インコ−ポレ−テッド アルミニウムの無電解ニッケルめっき
JPS6439041A (en) * 1987-05-07 1989-02-09 Intel Corp Method of depositing conductive material on semiconductor substrate selectively
JPH09118985A (ja) * 1995-06-06 1997-05-06 Enthone Omi Inc 無電解ニッケル・コバルト・燐組成物とめっき方法
JP2007523263A (ja) * 2004-02-17 2007-08-16 タイコ・プリンテッド・サーキット・グループ・リミテッド・パートナーシップ アルミニウムへの電気メッキ方法
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
JP2013211427A (ja) * 2012-03-30 2013-10-10 Toshiba Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
US10224208B2 (en) 2019-03-05
US20160336179A1 (en) 2016-11-17
KR20160132775A (ko) 2016-11-21
KR102581894B1 (ko) 2023-09-22
JP6411279B2 (ja) 2018-10-24
TW201708609A (zh) 2017-03-01
TWI663287B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
JP6411279B2 (ja) めっき処理方法および記憶媒体
JP5268215B2 (ja) 銅結線のシード層の処理方法および処理装置
KR101784997B1 (ko) 전기화학적 도금 방법들
TWI326479B (en) Selective capping of copper wiring
US6977224B2 (en) Method of electroless introduction of interconnect structures
US20050014359A1 (en) Semiconductor device manufacturing method
JP2004031586A5 (ja) 半導体装置の製造方法及び半導体装置
JP2001210630A (ja) 銅酸化膜の形成方法、銅膜のエッチング方法、半導体装置の製造方法、半導体製造装置及び半導体装置
TW200810015A (en) Method for fabricating a integrated circuit
TWI649448B (zh) Plating treatment method and memory medium
JP2006041453A (ja) 配線形成方法及び配線形成装置
JP2007180496A (ja) 金属シード層の製造方法
CN107564851B (zh) 双镶嵌填充
JP2006120870A5 (ja)
JP2006016684A (ja) 配線形成方法及び配線形成装置
JP4713767B2 (ja) 洗浄液および半導体装置の製造方法
JP2009004807A (ja) 半導体装置の製造方法及び半導体製造装置
TW521390B (en) Method to produce interconnect with inhibited copper electromigration (EM)
JP2008263003A (ja) 基板処理方法
JP2003243326A (ja) 半導体装置の製造方法及び製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180926

R150 Certificate of patent or registration of utility model

Ref document number: 6411279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250