JP3638528B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3638528B2 JP3638528B2 JP2001019613A JP2001019613A JP3638528B2 JP 3638528 B2 JP3638528 B2 JP 3638528B2 JP 2001019613 A JP2001019613 A JP 2001019613A JP 2001019613 A JP2001019613 A JP 2001019613A JP 3638528 B2 JP3638528 B2 JP 3638528B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- flat plate
- plate portion
- line conductor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、光通信やマイクロ波通信、ミリ波通信等の分野に用いられる高い周波数で作動する各種半導体素子を収納する半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の光通信やマイクロ波通信、ミリ波通信等の高い周波数で作動する各種半導体素子を気密封止して収容する半導体素子収納用パッケージ(以下、半導体パッケージという)として、例えば光通信分野に用いられる光半導体パッケージを図6に示す。
【0003】
同図に示すように、光半導体パッケージは、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属材料から成り、上側主面の略中央部に光半導体素子21が載置される載置部22を設けた略長方形の板状である基体23を有する。また、この載置部22を囲繞するようにして基体23の上面に銀ロウ等のロウ材を介して接合されると共に、基体23の長辺側の両側面には貫通孔又は切欠部からなる取付部24を、基体23の短辺側の一側面に光ファイバ25の固定用の固定部材26が嵌着接合される貫通孔27を有し、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属材料から成る枠体28を有する。さらに、取付部24に嵌着された、半導体素子としての光半導体素子21と外部電気回路(図示せず)とを電気的に接続する高周波信号入出力用の入出力端子29と、枠体28の上面に取着された、光半導体素子21を気密に封止する蓋体30とを具備する。
【0004】
入出力端子29は、例えば図7に示すように、酸化アルミニウム(Al2O3)質焼結体等のセラミックスから成る絶縁体の上面に、その1辺から対向する他辺にかけて形成された線路導体31および線路導体31の両側に形成された同一面接地導体32を有する平板部33と、平板部33の上面に線路導体31および同一面接地導体32を間に挟んで接合された立壁部34とから構成されている。
【0005】
この入出力端子29の同一面接地導体32は、線路導体31を伝送する高周波信号の特性インピーダンスを整合させて反射損失、挿入損失を低減させ高周波信号の伝送特性を向上させるために、線路導体31の両側に等間隔をもって設けられている。即ち、高周波信号の伝送形態として、線路導体31と同一面接地導体32とでコプレーナ構造が採用されている。
【0006】
なお、線路導体31で伝送される高周波信号の伝送特性をさらに向上させるために、同一面接地導体32のみでなく、同一面接地導体32から平板部33下面にかけてビアホール(図示せず)を形成することにより、接地電位を強化し安定化することも行われている。
【0007】
この従来の光半導体パッケージは、基体23の載置部22に光半導体素子21を載置固定させると共に、光半導体素子21の電極をボンディングワイヤ(図示せず)を介して入出力端子29の線路導体31、同一面接地導体32に電気的に接続した後、枠体28の上面に蓋体30を接合させ、基体23と枠体28と蓋体30とから成る容器内部に光半導体素子21を気密に収容し、固定部材26に光ファイバ25を取り付けることにより、製品としての光半導体装置となる。
【0008】
このような光半導体装置は、光半導体素子21に外部電気回路から供給される高周波信号によって光励起させ、励起したレーザ光等の光を透光性部材35を通じて光ファイバ25に授受させ光ファイバ25内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野等に多用されている。
【0009】
近年、これら光半導体装置をより高密度化、高集積化する傾向にあり、光半導体パッケージの中に種々の半導体素子や半導体回路を搭載する必要が出てきている。複数の半導体素子や半導体回路を作動させるためには、それぞれを作動させるために複数の高周波信号線路が必要となる。そこで1個の入出力端子29に高周波信号線路として複数の線路導体31と同一面接地導体32を形成している。例えば、図8に複数の線路導体31と同一面接地導体32を有する入出力端子29を示す。図8の入出力端子29を図6の半導体パッケージの端子部分に取り付けて高集積化した光半導体装置としている。図8では高周波信号の信号線路となる線路導体31の両脇に等間隔をもって同一面接地導体32を設け、これらを複数組配列し、線路導体31と同一面接地導体32とでコプレーナ構造を形成している。
【0010】
【発明が解決しようとする課題】
しかしながら、この従来の光半導体パッケージにおいては、高周波信号の伝送特性を良好なものとするために、線路導体31と同一面接地導体32とビアホールとでコプレーナ構造が採用されているが、より高い周波数の高周波信号を伝送させる場合、以下のような問題が発生していた。
【0011】
高周波信号を良好に伝送させるにはセラミックス等の誘電体から成る入出力端子29の幅を極力狭くする必要がある。従来の光半導体パッケージにおいては、30GHzを超える高周波信号を伝送させるには、入出力端子29の幅が広すぎており、この幅に起因する共振が高周波信号の伝送特性に影響を及ぼし、高周波信号の伝送損失が増大するため、高周波信号の伝送特性が低下して光半導体素子21の作動性が損なわれるという問題点を有していた。
【0012】
また、入出力端子29の中に複数の高周波信号線路を形成する場合、信号線路1本の場合に比べ、必然的に入出力端子29の幅が広くなってしまい、幅に起因する共振の周波数が下がり、さらに高周波信号の伝送損失が増大することとなり、光半導体素子21が作動できなくなる可能性があった。
【0013】
また、入出力端子29の幅が広くなると枠体28との接合面積が大きくなるため、光半導体パッケージの変形が入出力端子29に伝わり易くなっており、その上、光半導体素子21の高周波化が進む昨今では、上記のような入出力端子29の幅等の大きさに起因する伝送損失を抑えるために、入出力端子29の平板部33の厚さが薄型化されてきているため、入出力端子29の機械的強度が低くなっている。このような入出力端子29を用いた光半導体パッケージにおいては、光半導体パッケージを外部電気回路基板等にネジ止めした際、光半導体パッケージ自体が変形し、この変形による応力が直接入出力端子29に加わり、その結果平板部33にクラックが発生し、高周波信号の伝送特性や光半導体パッケージ内部の気密性が損なわれるという問題点を有していた。
【0014】
したがって、本発明は上記問題点に鑑み完成されたもので、その目的は、誘電体から成る入出力端子を具備した半導体パッケージにおいて複数の線路導体を配置した際にそれぞれの線路導体において良好な高周波信号の伝送特性を得るとともに、入出力端子の平板部の幅に起因する高周波信号の周波数付近での共振を抑制し、また半導体パッケージをネジ止めした際に入出力端子に直接応力が加わらないようにすることにより、高周波信号の伝送特性や半導体パッケージ内部の気密性を良好なものとし、その結果、半導体素子を長期にわたり正常かつ安定に作動させ得る半導体パッケージを提供することにある。
【0015】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、前記上側主面に前記載置部を囲繞するように取着されると共に側部に切欠部または貫通孔から成る入出力端子の取付部が形成された金属枠体と、前記取付部に嵌着されて前記半導体素子と外部電気回路とを電気的に接続する複数の前記入出力端子とを具備した半導体素子収納用パッケージにおいて、前記複数の入出力端子は、略四角形の誘電体板から成り、上面に1辺から対向する他辺にかけて形成された線路導体を有する平板部と、該平板部の上面に前記線路導体を間に挟んで接合された誘電体から成る立壁部とからそれぞれ構成されており、前記平板部の前記線路導体に平行な両側面および下面が嵌入される溝が前記線路導体の伝送方向に略平行にして上面に複数形成された金属基台上に前記各入出力端子がそれぞれ嵌入載置されて、前記金属基台と共に前記取付部に嵌着されていることを特徴とするものである。
【0016】
本発明の半導体パッケージによれば、上記の構成により、外部電気回路基板等にネジ止めした際、この半導体パッケージ自体が変形しても、金属基台が緩衝機能を有するため入出力端子に過大な応力が加わらず、従来複数の線路導体を有しており幅の広かった1個の入出力端子が複数に分割され、線路導体1本につき1個の平板部の幅の狭い入出力端子を形成できるため、枠体との接合面積が小さくなり、半導体パッケージの変形が入出力端子に伝わりにくくなる。そのため、平板部にクラック等を生じることが大幅に抑制され、その結果、高周波信号の伝送特性や半導体パッケージ内部の気密性が損なわれることはない。
【0017】
さらに、金属基台の上面が平板部上面の線路導体と面一となることから、金属基台の上面が線路導体の両側に等間隔をもって配置した同一面接地導体層として機能し、線路導体と金属基台とでコプレーナ構造とすることができるため、入出力端子の平板部の幅を狭くすることが可能となる。したがって、入出力端子の平板部の幅に起因する高周波信号の周波数付近での共振を抑制することができ、高周波信号の伝送特性を良好なものとすることができる。
【0018】
また、このように入出力端子の幅を狭くして複数嵌入載置した際、それぞれの入出力端子間には金属基台部が挟まれているため線路導体は各々、その周囲を強固に金属で接地されている。従来のように1個の入出力端子の中に複数の線路導体を配したときにくらべ線路導体周囲の接地性が高められているため、隣り合う線路導体を伝送する信号の相互干渉もなく、アイソレーション特性も向上する。したがって、複数配置した線路導体を伝送する信号の高周波信号の伝送特性は、それぞれ良好なものとなる。
【0019】
本発明において、好ましくは、前記入出力端子の幅が0.6〜2mmであることを特徴とする。
【0020】
本発明は、上記の構成により、複数の線路導体を有する構造においてもそれぞれの線路導体を伝送する高周波信号は共振や雑音の影響を受けることなく、効率良く伝送できる。また、個々の入出力端子と金属基台との接合面積を従来より小さくでき、半導体パッケージの変形を個々の入出力端子に伝わりにくくできる。したがって、入出力端子にクラックが生じることを有効に抑制することができる。
【0021】
【発明の実施の形態】
本発明の半導体パッケージについて光半導体パッケージを一例として詳細に説明する。図1は、本発明の半導体パッケージの要部を示す斜視図、図2は本発明の半導体パッケージを構成する入出力端子を示す斜視図である。図1において、1は基体、2は金属枠体、3は入出力端子、4は金属基台であり、これらから成る光半導体パッケージ5の要部を示す。
【0022】
本発明の光半導体パッケージ5において、3つの入出力端子3は、図1及び図2に示すように、略四角形の誘電体板から成り、上面にその1辺から対向する他辺にかけて形成された線路導体7を有する平板部6と、平板部6の上面に線路導体7の中央部を挟んで他の2辺間にわたり接合された誘電体から成る立壁部8とからそれぞれ構成され、平板部6の線路導体7に平行な両側面および下面が嵌入される溝4aが上面に複数形成された金属基台4上にそれぞれ嵌入載置されて、金属基台4とともに取付部9に嵌着されている。
【0023】
この入出力端子3は、金属基台4とともに、金属枠体2の側部に形成された取付部9に銀ロウ等のロウ材により嵌着接合されており、金属枠体2の一部となって内外を気密に仕切ると共に金属枠体2の内外を導通させる導電路を構成している。入出力端子3はそれぞれに線路導体7を有しており、その線路導体7は高周波信号の伝送損失を抑えるために最適な線路幅に設計されている。この高周波信号線路を有する入出力端子3が複数載置され、入出力端子3はそれぞれ金属基台4により周囲を取り囲まれているため、その接地電位の安定性は極めて高い。したがって、複数の線路導体7はそれぞれ強固に接地され、雑音の影響や隣り合う信号による干渉が軽減されることとなり、それぞれの線路導体7において良好な高周波信号の伝送特性を得ることができる。
【0024】
また、平板部6の上面に形成された線路導体7は、金属基台4の上面と線路導体7が形成された平板部6の上面とが面一となることから、線路導体7の両側に等間隔で配置した同一面接地導体層として金属基台4の上面を利用することができ、線路導体7および金属基台4の上面によりコプレーナ構造を形成することができる。
【0025】
したがって、平板部6の上面に1本だけの線路導体7を形成して、平板部6の幅を最も狭くすることができる。好ましくは、平板部6の幅を0.6〜2mmとすれば30GHzを超える高周波信号においても良好な伝送特性を得ることができる。高周波信号の周波数を高くするに従い平板部6の幅は狭くするのが良い。しかし、平板部6の幅が0.6mm以下となった場合、線路導体7と平板部6側面の金属基台4との絶縁ギャップの確保が困難となり、線路導体7と金属基台4とが電気的短絡を起こしてしまい、高周波信号を伝送できなくなるという問題がある。また平板部6の幅が2mmを超えた場合、金属基台4の歪みの影響を受け易くなり平板部6にクラックが生じ易くなる上、平板部6の幅に起因する共振が信号周波数に近い周波数帯において発生するため、30GHzを超える高周波信号においては共振による損失により良好な伝送特性を得ることはできない。
【0026】
例えば、平板部6の幅を1.6mm、1.8mmに設定したシミュレーションによれば、1.8mmでは60GHz付近で共振が発生するのに対して、1.6mmでは60GHz付近での共振は発生せずより高い周波数帯域で共振が発生していると考えられる。したがって、平板部6の幅に起因する共振点を高周波信号の伝送特性に影響しない帯域にまで押し上げて、使用可能帯域を広げることが可能となるため、所望の高周波信号の伝送特性が確保でき、光半導体素子を正常かつ安定に作動させることができる。
【0027】
また、光半導体パッケージ5を外部回路基板等にネジ止めした際に発生する光半導体パッケージ5の変形による応力は以下のようにして吸収緩和される。
【0028】
先ず、基体1と金属枠体2とを接合している、基体1や金属枠体2の金属材料よりヤング率が小さく延性に優れた、銀(Ag)−銅(Cu)ロウ等の接合材で吸収され、次いでFe−Ni系合金やCu−W合金等から成る金属基台4が変形して吸収緩和する。さらに、入出力端子3と金属基台4とを接合している、Ag−Cuロウ等の接合材にて変形がさらに吸収される。このように、複数の部材の応力緩衝機能により、入出力端子3に直接過大な応力が加わらず、入出力端子3の平板部6や立壁部8にクラック等を生じることが大幅に抑制され、高周波信号の伝送特性が向上し、光半導体パッケージ5内部の良好な気密性が確保できる。
【0029】
ここで金属基台4の応力緩衝機能にとって金属基台4の上面に形成された溝4aに嵌入載置された入出力端子3の平板部6の厚さ,幅との関係が重要である。
【0030】
即ち、光半導体パッケージ5を外部回路基板等にネジ止めした際の光半導体パッケージ5自体の変形による応力が直接入出力端子3に加わるのを抑制し、平板部6にクラックが発生するのを防止するためには、金属基台4の厚さt2を平板部6の厚さt1の5倍から20倍の範囲内とするのが好ましい。また、入出力端子3を金属基台4の略中央部に寄せて載置し、金属基台4の幅をWとし、左端の入出力端子3の平板部6の左側面から右端の入出力端子3の平板部6の右側面までの長さをW1とした場合、0.5W≦W1≦0.8Wとすることが好ましい。
【0031】
これは金属基台4の厚さt2が平板部6の厚さt1の5倍未満では、金属基台4の応力吸収緩和が不十分となる傾向があり、一方、金属基台4の厚さt2が平板部6の厚さt1の20倍を超える場合には、金属基台4の容積が大となり、現在の小型軽量化の要求に合致せず、また金属基台4と入出力端子3との熱膨張差による影響が大きくなり入出力端子3にクラックが生じ易くなるからである。
【0032】
したがって、応力緩衝機能と小型軽量化の両方の要求を満足するためには、例えば平板部6の厚さt1を0.2mmとした場合、金属基台4の厚さt2を3mm程度とすることが金属基台4の応力緩衝機能にとっても最適であり、このことから金属基台4の厚さt2は平板部6の厚さt1の15倍程度、即ち13〜17倍程度が最も望ましい。
【0033】
また、入出力端子3を金属基台4の略中央部に寄せて載置するのが良く、金属基台4の両端部にて応力吸収させ、略中央部に載置された入出力端子3に加わる応力を低減でき、平板部6にクラックが発生するのを有効に防止できる。ただし、W1<0.5Wでは金属基台4の容積が大となり、現在の小型軽量化の要求に合致しない上、光半導体パッケージ5の変形を受けやすく平板部6に応力が生じ易くなるという問題があり、W1>0.8Wでは金属基台4の両端部での応力吸収が不十分となり平板部6にクラックが発生する可能性がある。
【0034】
さらに、図3のように、金属基台4は板状の載置部材4bとその下部に設けられた角柱状の基材4cとから構成され、基材4cが枠体2の内面に接して内側に収容される構造であっても良い。載置部材4bは、平板部6の線路導体7に平行な両側面および下面が嵌入される溝4aが線路導体7の伝送方向に略平行にして上面に複数形成され、溝4aにそれぞれ入出力端子3が嵌入載置される。入出力端子3の平板部6の上面に形成された線路導体7は、線路導体7および載置部材4bの上面によりコプレーナ構造を形成することができるとともに、載置部材4bが板状であることから、平板部6と金属基台4との熱膨張係数差により平板部6に加わる応力を低減できる。
【0035】
基材4cは枠体2の内側に収容されるため、光半導体パッケージ5の小型軽量化の要求に合致する上、基体1との接合面積を小さくでき、金属基台4は光半導体パッケージ5の変形を受けにくく平板部6に加わる応力を低減できる。
【0036】
載置部材4bと基材4cは、銀ロウ等のロウ材によって接合させて金属基台4と成したり、あるいは金属のインゴット(塊)に切削加工法等の従来周知の金属加工法を施すことにより載置部材4bと基材4cが一体となった金属基台4を成しても良い。載置部材4bと基材4cは、同一の材料から成っても良く、あるいは、載置部材4bが平板部6と熱膨張係数の近似した材料から成り、基材4cが載置部材4bに比べヤング率の小さい材料から成っても良い。
【0037】
金属基台4は、Fe−Ni−Co合金(ヤング率は13.7×104N/mm2),Fe−Ni合金(42Ni)(ヤング率は14.7×104N/mm2),Fe−Ni合金(50Ni)(ヤング率は16.2×104N/mm2),Cu−W合金(10Cu)(31×104N/mm2),Cu−W合金(15Cu)(29×104N/mm2),Cu−W合金(20Cu)(26×104N/mm2)等から成り、このうち金属枠体2よりもヤング率が小さいものが好ましい。その場合、金属基台4が応力に対して変形し歪み易くなり、応力を有効に吸収し緩和する。金属枠体2は、Fe−Ni−Co合金(ヤング率は13.7×104N/mm2),Fe−Ni合金(42Ni)(ヤング率は14.7×104N/mm2),Fe−Ni合金(50Ni)(ヤング率は16.2×104N/mm2)等から成るものであるから、金属基台4のヤング率が金属枠体2よりも小さくなるように選択すれば良い。
【0038】
したがって、本発明においては、金属基台4はヤング率が金属枠体2よりも小さく厚さが平板部6の5〜20倍であることが好適であり、その場合応力緩衝機能に優れたものとなる。
【0039】
尚、入出力端子3の金属枠体2の内側に位置する線路導体7には、光半導体素子(図示せず)の電極がボンディングワイヤ等を介して電気的に接続され、金属枠体2の外側に位置する線路導体7には、外部の駆動回路に接続するための外部リード端子(図示せず)が銀ロウ等のロウ材により接合される。
【0040】
また、入出力端子3を構成する平板部6及び立壁部8は以下のようにして作製される。例えば、酸化アルミニウム(Al2O3)質焼結体から成る場合、まず酸化アルミニウム、酸化珪素(SiO2)、酸化マグネシウム(MgO)および酸化カルシウム(CaO)等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥しょう状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得る。次いで、このセラミックグリーンシートに、タングステン(W)やモリブデン(Mo)等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術を採用して、線路導体7となるメタライズ配線層を所定のパターンに印刷塗布する。その後、そのセラミックグリーンシートを複数枚積層すると共に、還元雰囲気中、約1600℃の温度で焼成することにより製作される。
【0041】
一方、基体1と金属枠体2と蓋体(図示せず)とで内部に光半導体素子を収容するための容器が構成される。
【0042】
基体1は、光半導体素子を支持するための支持部材として作用し、その上面の略中央部に光半導体素子を載置するための載置部を有し、載置部には光半導体素子が間に金(Au)−シリコン(Si)ロウ材等の接着剤により接着固定される。
【0043】
また、基体1は、Fe−Ni−Co合金やCu−W合金等の金属材料から成り、例えばFe−Ni−Co合金から成る場合、Fe−Ni−Co合金のインゴットに圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことにより製作される。
【0044】
尚、基体1は、その外表面に耐食性に優れかつロウ材に対して濡れ性の良い金属、具体的には厚さ0.5〜9μmのニッケル層と厚さ0.5〜5μmの金層を順次メッキ法により被着させておくと、基体1が酸化腐食するのを有効に防止することができ、また基体1上面に光半導体素子を強固に接着固定させることができる。
【0045】
また、基体1の上面には、光半導体素子が載置される載置部を囲繞するように金属枠体2が接合されており、この金属枠体2の内側に光半導体素子を収容するための空所が形成される。
【0046】
この金属枠体2は、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成り、例えば、Fe−Ni−Co合金のインゴットをプレス加工により枠状とすることにより形成され、基体1への取着は基体1の上面と金属枠体2の下面とを銀ロウ材を介して銀ロウ付けすることにより行われる。
【0047】
また、入出力端子3の平板部6の上面に形成された線路導体7や金属基台4の露出する表面には、NiやAu等の耐食性に優れかつロウ材との濡れ性に優れる金属を、それぞれ厚さ0.5〜9μmと厚さ0.5〜5μmとなるように順次メッキ法により被着させておくのが良い。これにより、線路導体7や金属基台4の酸化腐食を有効に防止することができると共に、線路導体7へのボンディングワイヤや外部接続端子の接続、あるいは入出力端子3の取付部9及び基体1への取着が確実強固なものとなる。
【0048】
尚、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。例えば、図4及び図5に示すように、線路導体7と平行な平板部6及び立壁部8の側面を、金属基台4で囲むように接合し、平板部6の上面に形成した線路導体7と面一である金属基台4の上面を線路導体7の両側に等間隔で配置したコプレーナ構造としても良い。
【0049】
この場合、光半導体パッケージ5を外部電気回路基板にネジ止めした際の変形による応力を緩和する効果がより向上する。その結果、接合材及び金属基台4等の複数の部材による緩衝機能により、平板部6のクラック発生を皆無にするという効果を奏する。
【0050】
また、上記と同様に、平板部6の幅に起因する共振周波数を高周波信号の周波数付近から押し上げて、高周波信号に影響の無いようにし、使用可能帯域が広がるという効果も有する。
【0051】
【発明の効果】
本発明は、複数の入出力端子は、略四角形の誘電体板から成り、上面に1辺から対向する他辺にかけて形成された線路導体を有する平板部と、平板部の上面に線路導体を間に挟んで接合された誘電体から成る立壁部とからそれぞれ構成されており、平板部の線路導体に平行な両側面および下面が嵌入される溝が線路導体の伝送方向に略平行にして上面に複数形成された金属基台上に各入出力端子がそれぞれ嵌入載置されて、金属基台と共に取付部に嵌着されていることにより、半導体パッケージを外部電気回路基板等にネジ止めした際、この半導体パッケージ自体が変形しても、入出力端子の幅を狭くできるため個々の入出力端子に半導体パッケージの変形が伝わりにくくなり、その上、金属基台の応力緩衝作用と、金属基台と基体及び金属枠体との接合材および金属基台と平板部との接合材による複数の部材の応力緩衝作用により、入出力端子に過大な応力が加わらず、その結果、平板部にクラック等を生じることが大幅に抑制されて高周波信号の伝送特性や半導体パッケージ内部の気密性が損なわれることはない。同時に、高周波信号が互いに干渉することなく良好な伝送特性を得ることができる。
【0052】
さらに、金属基台の上面が平板部上面の線路導体と面一となることから、金属基台の上面が線路導体の両側に等間隔をもって配置した同一面接地導体層として機能し、線路導体と金属基台とでコプレーナ構造とすることができるため、入出力端子の平板部の幅を狭くすることが可能となる。したがって、入出力端子の平板部の幅に起因する高周波信号の周波数付近での共振を抑制することができ、線路導体を伝送する高周波信号の伝送特性を良好なものとできる。即ち、共振周波数を高周波信号に影響のない高い周波数帯域にまで押し上げることが可能となり、所望の高周波信号の伝送特性が確保でき、半導体素子を長期にわたり正常かつ安定に作動させることができる。
【0053】
本発明は、好ましくは入出力端子の幅を0.6〜2mmとすることにより高周波における共振の影響を低減でき、良好な伝送特性を得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの要部を示す斜視図である。
【図2】本発明の半導体パッケージを構成する入出力端子について実施の形態の一例を示す斜視図である。
【図3】本発明の半導体パッケージを構成する入出力端子について実施の形態の他の例を示す斜視図である。
【図4】本発明の半導体パッケージについて実施の形態の他の例を示す要部の斜視図である。
【図5】本発明の半導体パッケージを構成する入出力端子について実施の形態の他の例を示す斜視図である。
【図6】従来の半導体パッケージを示す断面図である。
【図7】従来の半導体パッケージの入出力端子を示す斜視図である。
【図8】従来の半導体パッケージの複数の信号線路を有する入出力端子を示す斜視図である。
【符号の説明】
1:基体
2:金属枠体
3:入出力端子
4:金属基台
4a:溝
5:光半導体パッケージ
6:平板部
7:線路導体
8:立壁部
9:取付部
Claims (2)
- 上側主面に半導体素子が載置される載置部を有する基体と、前記上側主面に前記載置部を囲繞するように取着されると共に側部に切欠部または貫通孔から成る入出力端子の取付部が形成された金属枠体と、前記取付部に嵌着されて前記半導体素子と外部電気回路とを電気的に接続する複数の前記入出力端子とを具備した半導体素子収納用パッケージにおいて、前記複数の入出力端子は、略四角形の誘電体板から成り、上面に1辺から対向する他辺にかけて形成された線路導体を有する平板部と、該平板部の上面に前記線路導体を間に挟んで接合された誘電体から成る立壁部とからそれぞれ構成されており、前記平板部の前記線路導体に平行な両側面および下面が嵌入される溝が前記線路導体の伝送方向に略平行にして上面に複数形成された金属基台上に前記各入出力端子がそれぞれ嵌入載置されて、前記金属基台と共に前記取付部に嵌着されていることを特徴とする半導体素子収納用パッケージ。
- 前記入出力端子の幅が0.6〜2mmであることを特徴とする請求項1記載の半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001019613A JP3638528B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001019613A JP3638528B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002222885A JP2002222885A (ja) | 2002-08-09 |
JP3638528B2 true JP3638528B2 (ja) | 2005-04-13 |
Family
ID=18885462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001019613A Expired - Fee Related JP3638528B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3638528B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5725886B2 (ja) * | 2011-01-28 | 2015-05-27 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
-
2001
- 2001-01-29 JP JP2001019613A patent/JP3638528B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002222885A (ja) | 2002-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6825986B2 (ja) | 配線基板、電子部品収納用パッケージおよび電子装置 | |
US6936921B2 (en) | High-frequency package | |
JP5241609B2 (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
JP2003152124A (ja) | 高周波用パッケージ | |
JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
JP3935082B2 (ja) | 高周波用パッケージ | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
JP2002190540A (ja) | 半導体素子収納用パッケージ | |
JP4009169B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
JP3628254B2 (ja) | 半導体素子収納用パッケージ | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP3612292B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3426878B2 (ja) | 配線基板の実装構造 | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP3784346B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3398315B2 (ja) | 高周波素子収納用パッケージ | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3670574B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
JP2004088504A (ja) | 高周波素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |