JP2012084938A - 半導体装置製造用基板 - Google Patents

半導体装置製造用基板 Download PDF

Info

Publication number
JP2012084938A
JP2012084938A JP2012022143A JP2012022143A JP2012084938A JP 2012084938 A JP2012084938 A JP 2012084938A JP 2012022143 A JP2012022143 A JP 2012022143A JP 2012022143 A JP2012022143 A JP 2012022143A JP 2012084938 A JP2012084938 A JP 2012084938A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal plate
substrate
plating layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012022143A
Other languages
English (en)
Inventor
Juntaro Mikami
順太郎 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2012022143A priority Critical patent/JP2012084938A/ja
Publication of JP2012084938A publication Critical patent/JP2012084938A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置用の端子部などになるめっき層を金属板の両面に形成した半導体装置製造用基板を実現することによって、1枚の半導体装置製造用基板で従来よりも2倍の半導体装置の製造を可能にする。
【解決手段】金属板の表面に複数個の半導体装置用の端子部などをめっき層として形成しており、半導体装置の製造に際しては、複数の半導体素子を搭載してそれらを樹脂封止体で封止した後、前記めっき層を前記樹脂封止体に残して金属板だけが剥離されることになる半導体装置製造用基板であって、前記金属板1には、個々の半導体装置用の前記めっき層2,3が、両面に形成されていることを特徴とする。
【選択図】 図1

Description

本発明は、樹脂封止された半導体装置の底面側にめっき層で形成された端子部を有する半導体装置の製造に用いる半導体装置製造用基板に関する。
半導体装置の中には、半導体素子を樹脂封止し、その封止体(パッケージ)の底面に金属皮膜で端子部を形成するようにしたものがあるが、この種の半導体装置を製造するに際しては、最初に、金属板の片面に、いずれは個々の半導体装置用の端子部やパッド部などになるめっき層を複数個分形成した半導体装置製造用基板を製作しておき、そこに複数の半導体素子を搭載して上記の端子部にボンディングワイヤで接続した後、成形加工によって複数の半導体素子を樹脂封止し、その後、金属板だけを取り除いた樹脂封止体を切断して、個々の半導体装置を得るようにする方法が知られている。
また、そのような半導体装置製造用基板の金属板には、従来から銅合金の金属板を採用することが知られているが、その場合には、樹脂封止体から金属板を取り除くときに、金属板をエッチングによって溶解させてしまうようにしていた。また、下記の特許文献1には、半導体装置製造用基板の金属板として、ステンレス鋼の金属板を採用することが記載されている。そして、この場合には、金属板を取り除くとき、密着している樹脂封止体から金属板を剥離することになる。
特開2006−196922
半導体装置製造用基板のベースとなる金属板に銅合金を採用した場合には、金属板を除去するとき、上記のようにエッチング加工で溶解させていた。しかしながら、そのようなエッチング工程は、時間がかかるばかりでなく設備を必要とするため、コスト高になって生産上好ましくないという問題点がある。それに対して、金属板にステンレス鋼を採用した場合には、剥離するだけなので時間が短くて済む代わりに、樹脂封止体が金属板に密着しているので剥離作業が面倒になるなどの問題点がある。そして、ステンレス鋼に限らず、金属板と樹脂封止体とを剥離する場合には、剥離工程で金属板に反りが生じてしまい、再利用が難しく、生産性に難があるという問題点もある。
本発明は、このような問題点を解決するためになされたものであり、その目的とするところは、複数個の半導体装置用の端子部になるめっき層を夫々金属板の両面に形成することによって、1枚の金属板で従来よりも2倍の半導体装置の製造を可能にした、生産性の向上に資する半導体装置製造用基板を提供することである。さらに本発明の半導体装置製造用基板を用いることにより、基板上に複数の半導体素子を樹脂封止した後、複数の半導体素子を封止した樹脂封止体と、半導体装置製造用基板の金属板とを、簡単に剥離できるようにした半導体装置の製造方法を提供することである。
上記の目的を達成するために、本発明の半導体装置製造用基板は、金属板の表面に複数個の半導体装置用の端子部などをめっき層として形成しており、半導体装置の製造に際しては、複数の半導体素子を搭載してそれらを樹脂封止体で封止した後、前記めっき層を前記樹脂封止体に残して金属板だけが剥離されることになる半導体装置製造用基板であって、前記金属板には、個々の半導体装置用の前記めっき層が、両面に形成されているようにする。
その場合、前記金属板は、両面の各々に、個々の半導体装置用の前記めっき層を、複数の領域に分けて各々マトリックス状に形成しているようにしてもよい。また、前記めっき層は、10〜100μmの厚さに形成されていることが好ましい。また、前記めっき層は、金めっき層を含む多層のめっき層であることが好ましい。そして、前記金属板は、ステンレス鋼であることが有利である。
本発明の半導体装置製造用基板によれば、半導体装置用の端子部などになるめっき層を金属板の両面に形成した半導体装置製造用基板を実現することによって、1枚の半導体装置製造用基板で従来よりも2倍の半導体装置の製造が可能になる。また、本発明の半導体装置製造用基板を用いることにより、基板上に複数の半導体素子を樹脂封止する過程において、半導体装置製造用基板の金属板と樹脂封止体との間に空間部が形成されるようにし、複数の半導体素子を樹脂封止している樹脂封止体と、半導体装置製造用基板の金属板とを剥離するとき、その空間部に指や適宜な道具などを挿入することにより、両者を簡単に剥離することが可能となる。
本発明の半導体装置製造用基板の一例としては、厚さが0.1〜0.3mm程度のステンレス鋼の金属板を用意し、その両表面に、複数個分の半導体装置用の端子部やパッド部をめっき層で形成する予定のエリアを残し、レジストでマスクを形成する。そして、マスクが形成された金属板に前処理を行ってめっき層を形成し、その後、マスクとしたレジストを除去し、後処理を行うことによって、金属板の両面に端子部やパッド部をめっき層として形成した半導体装置製造用基板が得られる。尚、このようなめっき層は、金属板の両面に形成した方が生産性が飛躍的に向上する。
次に、このようにして製作された半導体装置製造用基板のパッド部に複数の半導体素子を搭載し、端子部との間にワイヤボンディング等を行う組み付け工程を行ってから、樹脂封止を行う。このとき樹脂封止体の周辺部の一部には、金属板との間に空間部が形成されるようにするが、その空間部は樹脂封止用の金型形状によって形成される。また、半導体装置製造用基板が、めっき層を両面に形成したものである場合には、上記のような組み付け工程は両面にわたって行われ、樹脂封止体は両面側に同時に成形される。そのようにして樹脂封止体が成形された後は、その空間部に治具を挿入して引っ掛け、樹脂封止体を金属板から引き剥がすことによって、めっき層(端子部,パッド部)を一体化し複数の半導体素子を封止した樹脂封止体を得る。そして、その樹脂封止体をダイシングソーで切断することによって、個々の半導体装置が得られる。
そこで、以下においては、金属板の両面にめっき層を形成した半導体装置製造用基板の製造方法と、その半導体装置製造用基板を用いた半導体装置の製造方法についての実施例を、図面を用いて具体的に説明する。尚、図1は、実施例における半導体装置製造用基板を示した平面図であり、図2は、半導体装置製造用基板の両面に樹脂封止体が成形された状態を示す部分断面図であり、図3は、樹脂封止体と金属板が剥離されるときの状態を示した部分断面図である。
先ず、本実施例の金属板1の原材料としては、ステンレス鋼(SUS430)であって、板厚が0.2mmであり、幅が100mmの長尺の板材が用いられた。そして、このようなステンレス鋼の表面の脱脂及び酸洗浄を行った後、両面に、厚み0.025mmの感光性ドライフィルムレジストをラミネートロールで貼り付けた。次に、あとでめっき層を形成するエリア部分を黒くし、それ以外を透明にしたガラスマスクをドライフィルムレジストの上から被せ、さらにその上から紫外光を照射して露光を行い、ステンレス鋼両面のドライフィルムレジストにマスクパターンを作製した。次に、炭酸ナトリウム溶液を用いて現像処理を行い、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かすことによって、めっき層形成用の材料を得た。
次に、めっき層を形成するための前処理として、アルカリ浸漬したあと3mol/Lの塩酸で電解処理しステンレス鋼の両面を十分に活性化させた。その後、すぐ金めっきを1μm施し、その上にニッケルめっきを10μm施し、さらにその上に金めっきを3μm施した。そして、最後に水酸化ナトリウム溶液でドライフィルムレジストを剥離し、水洗と乾燥を行った後、長尺材料の長さを約200mmになるように切断することによって、図1に示されているような、両面に全く同じパターンのめっき層を有する半導体装置用基板を得た。
図1は、半導体装置用基板の一方の面を示したものであって、本実施例の場合には、中央に3mm角のパッド部2となるめっき層の周囲に0.3mm角の端子部3となるめっき層を28個(小さくて個々に図示できないため、7個分ずつを実線で示してある)配置したものが、金属板1の長さ方向の二つの領域に分けられて、幅方向の中央50mm内に、40セット分ずつマトリックス状に形成されている。尚、本実施例のめっき層は、上記のように形成されるが、金属板1の表面側から順に、金,ニッケル,銀のめっき層に形成してもよいし、金,パラジウム,ニッケルパラジウム,金のめっき層に形成しても構わない。そして、いずれにしても、めっき層の厚さは、10〜100μmにすることが好ましい。
次に、このようにして製作された半導体装置用基板の各パッド部2に、半導体素子4を搭載し、端子部3との間をボンディングワイヤ5で接続したが、このような複数の半導体素子4の組み付け工程は片面ずつ行った。その後、一つの金型によって、金属板1の表裏に、平面形状が長方形をしている樹脂封止体6を同時に成形加工した。図2は、その成形加工後の一部を断面で示したものであるが、本実施例の場合には、図1に示しためっき層の形成状態からも分かるように、半導体素子4の80個分のめっき層を40個ずつ二つの領域に分けて形成しているので、このような樹脂封止体6を、表裏で四つ形成した。そして、各々の樹脂封止体6には、図2に示されているように、その周辺部の一部にフランジ部6aを形成し、そのフランジ部6aと金属板1との間に空間部が形成されるようにした。
尚、本実施例の場合には、片面ごとに、80個分のめっき層を二つの領域に分けて形成しているが、二つの領域の間にめっき層を形成するようにしても差し支えなく、そのようにした場合には、樹脂封止体6は片面あたり一つとなる。そして、その場合には、金型によって、フランジ部6aを、樹脂封止体6の全周にわたって形成することも考えられる。また、本実施例のように、複数のめっき層を二つの領域に分けて形成するのではなく、金属板1の長さや、半導体素子4の大きさ・数量などに応じて、三つ以上の領域に形成することも考えられる。
このようにして、図2に示された状態が得られた後、金属板1とフランジ部6aとの間の空間部に治具を挿入してフランジ部6aに引っ掛け、樹脂封止体6を金属板1から引き剥がした。それによって、各めっき層も、半導体素子4を封止した樹脂封止体6と共に金属板1から剥離されたが、本実施例は、金属板1にステンレス鋼を用いているため、めっき層との密着性が弱く、容易に剥離することができた。図3は、そのようにして、金属板1の両面で二つの樹脂封止体6が同時に引き剥がされるときを示したものである。その後、引き剥がされた樹脂封止体6をダイシングソーで切断することによって、個々の半導体装置を得た。そして、端子部のめっき面のはんだ濡れ性を溶融はんだで確認したところ、金めっき面の全域にわたってきれいにはんだ付けができた。
尚、実施例は、1枚の半導体装置製造用基板の両面に半導体素子4を組み付ける場合で説明したが、半導体装置の製造に際してはこのような方法に限定されず、片面だけに半導体素子4を組み付けるようにしても構わない。しかしながら、金属板1は、一度使用すると、上記の剥離工程において反りが生じてしまい、再利用ができなくなるので、実施例のように両面に半導体素子4を組み付けるようにした方が、はるかに生産性が向上する。
実施例における半導体装置製造用基板を示した平面図である。 半導体装置製造用基板の両面に樹脂封止体が成形された状態を示す部分断面 図である。 樹脂封止体と金属板が剥離されるときの状態を示す部分断面図である。
1 金属板
2 パッド部
3 端子部
4 半導体素子
5 ボンディングワイヤ
6 樹脂封止体
6a フランジ部

Claims (5)

  1. 金属板の表面に複数個の半導体装置用の端子部などをめっき層として形成しており、半導体装置の製造に際しては、複数の半導体素子を搭載してそれらを樹脂封止体で封止した後、前記めっき層を前記樹脂封止体に残して金属板だけが剥離されることになる半導体装置製造用基板であって、前記金属板には、個々の半導体装置用の前記めっき層が、両面に形成されていることを特徴とする半導体装置製造用基板。
  2. 前記金属板は、両面の各々に、個々の半導体装置用の前記めっき層を、複数の領域に分けて各々マトリックス状に形成していることを特徴とする請求項1に記載の半導体装置製造用基板。
  3. 前記めっき層は、10〜100μmの厚さに形成されていることを特徴とする請求項1又は2に記載の半導体装置製造用基板。
  4. 前記めっき層は、金めっき層を含む多層のめっき層であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置製造用基板。
  5. 前記金属板は、ステンレス鋼であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置製造用基板。
JP2012022143A 2012-02-03 2012-02-03 半導体装置製造用基板 Pending JP2012084938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012022143A JP2012084938A (ja) 2012-02-03 2012-02-03 半導体装置製造用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012022143A JP2012084938A (ja) 2012-02-03 2012-02-03 半導体装置製造用基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007153558A Division JP5098452B2 (ja) 2007-06-11 2007-06-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012084938A true JP2012084938A (ja) 2012-04-26

Family

ID=46243390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012022143A Pending JP2012084938A (ja) 2012-02-03 2012-02-03 半導体装置製造用基板

Country Status (1)

Country Link
JP (1) JP2012084938A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067513A1 (fr) * 2000-03-09 2001-09-13 Fujitsu Limited Dispositif a semi-conducteurs, araignee de connexions, et procedes de fabrication correspondants
JP2002226797A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP2006196922A (ja) * 2000-04-25 2006-07-27 Kyushu Hitachi Maxell Ltd 半導体装置、その製造方法、及び電着フレーム
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007129068A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067513A1 (fr) * 2000-03-09 2001-09-13 Fujitsu Limited Dispositif a semi-conducteurs, araignee de connexions, et procedes de fabrication correspondants
JP2006196922A (ja) * 2000-04-25 2006-07-27 Kyushu Hitachi Maxell Ltd 半導体装置、その製造方法、及び電着フレーム
JP2002226797A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007129068A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板

Similar Documents

Publication Publication Date Title
JP4911727B2 (ja) 半導体装置の製造方法
JP6362111B2 (ja) リードフレームの製造方法
JP7426440B2 (ja) 半導体装置用基板および半導体装置
JP2010080889A (ja) リードフレーム及びその製造方法
JP2015185619A (ja) 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP5098452B2 (ja) 半導体装置の製造方法
JP5565819B2 (ja) 半導体装置用基板及び半導体装置
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
JP2015109295A (ja) リードフレーム型基板およびリードフレーム型基板の製造方法
JP5991712B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2012182207A (ja) Led素子用リードフレームおよびその製造方法
JP2012084938A (ja) 半導体装置製造用基板
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP2008263018A (ja) 半導体装置用基板及び半導体装置
JP2017055024A (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP3993218B2 (ja) 半導体装置の製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2013042187A (ja) 半導体装置
JP2018029214A (ja) 半導体装置および半導体装置の製造方法
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP2011044748A (ja) リードフレームの製造方法
JP5618285B2 (ja) リードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板
JP2015233166A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520