JP2016025140A - 基板切断装置および基板切断方法 - Google Patents
基板切断装置および基板切断方法 Download PDFInfo
- Publication number
- JP2016025140A JP2016025140A JP2014146729A JP2014146729A JP2016025140A JP 2016025140 A JP2016025140 A JP 2016025140A JP 2014146729 A JP2014146729 A JP 2014146729A JP 2014146729 A JP2014146729 A JP 2014146729A JP 2016025140 A JP2016025140 A JP 2016025140A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- substrate
- block area
- alignment mark
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 379
- 238000005520 cutting process Methods 0.000 title claims abstract description 366
- 238000000034 method Methods 0.000 title claims description 51
- 230000007246 mechanism Effects 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 36
- 238000001514 detection method Methods 0.000 claims description 31
- 238000012937 correction Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 12
- 238000005259 measurement Methods 0.000 description 19
- 238000007689 inspection Methods 0.000 description 18
- 230000002950 deficient Effects 0.000 description 17
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 8
- 238000011084 recovery Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000004308 accommodation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【解決手段】成形済基板1のブロック域1cに予め第2のアライメントマーク1fを設定したうえで、設定した第2のアライメントマーク1fの位置を、ブロック域切り分け工程前後で検出して比較し、比較結果に基づいてブロック域1cの位置を補正する。
【選択図】図9
Description
複数のパッケージ状電子部品が形成されたブロック域と、前記ブロック域の周囲に設けられかつ第1のアライメントマークを有する端材域とを備えた成形済基板について、まず、前記第1のアライメントマークをアライメントして前記成形済基板を切断することによって前記ブロック域を形成し、次に、前記ブロック域を切断することによって前記パッケージ状電子部品を形成する基板切断方法であって、
前記成形済基板におけるブロック域に第2のアライメントマークを設定する工程と、
前記第1のアライメントマークをアライメントするときに、前記第2のアライメントマークを検出して第1検出位置情報を取得する工程と、
前記成形済基板を切断して形成されたブロック域をアライメントするときに、前記第2のアライメントマークを検出して第2検出位置情報を取得する工程と、
前記した第1検出位置情報と第2検出位置情報とを比較して補正することにより、前記ブロック域に切断位置を設定する工程と、
前記比較して補正することによって設定した前記切断位置を切断する工程と、
を含む、ことを特徴とする。
複数のパッケージ状電子部品が形成されたブロック域と、第1のアライメントマークを有して前記ブロック域の周囲に設けられた端材域とを備えた成形済基板から、前記パッケージ状電子部品を切り出す基板切断方法であって、
前記成形済基板における第1のアライメントマークの位置を検出し検出した前記第1のアライメントマークの位置情報に基づいて前記成形済基板の位置と、前記ブロック域の位置とを特定する第1のアライメント工程と、
前記第1のアライメント工程で特定した前記成形済基板の位置の情報と前記ブロック域の位置の情報とに基づいて前記成形済基板から、前記端材域を切除しかつ前記ブロック域を切り分けるブロック域切り分け工程と、
前記成形済基板の前記ブロック域に予め第2のアライメントマークを設定したうえで、設定した前記第2のアライメントマークの位置を、前記ブロック域切り分け工程前後で検出して比較し、比較結果に基づいて、前記第1のアライメント工程で特定した前記ブロック域の位置を補正する第2のアライメント工程と、
前記第2のアライメント工程で補正した前記ブロック域の位置の情報に基づいて前記ブロック域から前記パッケージ状電子部品を切り分けるパッケージ状電子部品切り分け工程と、
を含む、ことを特徴とする。
複数のパッケージ状電子部品が形成されたブロック域と、前記ブロック域の周囲に設けられた端材域とを備えた成形済基板について、まず、前記成形済基板を切断することによって前記ブロック域を形成し、次に、前記ブロック域を切断することによって前記パッケージ状電子部品を形成する基板切断方法であって、
前記成形済基板における前記ブロック域にアライメントマークを設定する工程と、
前記アライメントマークを検出して第1検出位置情報を取得する工程と、
前記第1検出位置情報に基づいて、前記成形済基板を切断することによって前記ブロック域を形成する工程と、
前記切断されたブロック域の前記アライメントマークを検出して第2検出位置情報を取得する工程と、
前記した第1検出位置情報と第2検出位置情報とを比較して補正することにより、前記ブロック域に切断位置を設定する工程と、
前記比較して補正することによって設定した前記切断位置を切断する工程と、
を含む、ことを特徴とする。
複数のパッケージ状電子部品が形成されたブロック域の周囲に、第1のアライメントマークを有する端材域が設けられた成形済基板から、前記パッケージ状電子部品を切り出す基板切断装置であって、
第1、第2のアライメント機構と、切断手段とを備え、
前記第1のアライメント機構は、前記成形済基板の前記第1のアライメントマークの位置を検出し検出した前記第1のアライメントマークの位置情報に基づいて前記成形済基板の位置と、前記ブロック域の位置とを特定し、
前記切断手段は、前記第1のアライメント機構によって前記成形済基板から前記端材域を切除しかつ前記ブロック域を切り分け、
前記第1のアライメント機構は、前記成形済基板の前記ブロック域に予め第2のアライメントマークを設定したうえで、前記切断手段によるブロック域の切断処理の前に、前記成形済基板の前記第2のアライメントマークの位置を検出し、
前記第2のアライメント機構は、前記成形済基板の前記ブロック域に予め第2のアライメントマークを設定したうえで、設定した前記第2のアライメントマークの位置を検出し、前記切断手段によるブロック域の切断処理の前に比較し、比較結果に基づいて、前記第1のアライメント機構が特定した前記ブロック域の位置を補正し、
かつ、前記切断手段は、さらに前記第2のアライメント機構で補正した前記ブロック域の位置情報に基づいて前記ブロック域から前記パッケージ状電子部品を切り分ける、ことを特徴とする。
く防止できる。
1a 基板面
1b モールド面
1c ブロック域
1c' ブロック域群
1d 端材域
1e 第1のアライメントマーク
1f 第2のアライメントマーク
1g リード端子部
2 基板
3 樹脂成形体
4a 仮想切断線(長辺方向)
4b 仮想切断線(短辺方向)
4c 仮想切断線(長辺方向)
4d 仮想切断線(短辺方向)
5 パッケージ状電子部品(パッケージ)
5a 基板面
5b モールド面
6 基板部
7 樹脂部
9 基板切断装置
10 連結具
11 基板整列機構部
12 基板切断機構部
13 基板供給台
14 基板回転整列手段
15a 第1の基板載置手段
15b 第2の基板載置手段
16a 第1の往復移動手段
16b 第2の往復移動手段
17a 第1の切断テーブル
17b 第2の切断テーブル
18 回転機構
19 テーブル取付台
20 テーブル載置面
20a テーブル載置面
20b テーブル載置面
22 ガイドレール部材
23 摺動部材
24 基板載置位置
25 基板切断位置
26a 第1の切断テーブル17aの移動領域
26b 第2の切断テーブル17bの移動領域
27a アライメント機構
27b アライメント機構
28 第1の切断手段
29 第2の切断手段
30 洗浄部
32a アライメント機構
32b アライメント機構
41 基板装填部
42 押出部材
43 パッケージ供給部
44 パッケージ検査部
45 検査用カメラ
46 パッケージ選別手段
47 良品トレイ
48 不良品トレイ
A 基板装填ユニット
B 基板切断ユニット
C パッケージ検査ユニット
D パッケージ収納ユニット
E 制御部
Claims (13)
- 複数のパッケージ状電子部品が形成されたブロック域と、前記ブロック域の周囲に設けられかつ第1のアライメントマークを有する端材域とを備えた成形済基板について、まず、前記第1のアライメントマークをアライメントして前記成形済基板を切断することによって前記ブロック域を形成し、次に、前記ブロック域を切断することによって前記パッケージ状電子部品を形成する基板切断方法であって、
前記成形済基板におけるブロック域に第2のアライメントマークを設定する工程と、
前記第1のアライメントマークをアライメントするときに、前記第2のアライメントマークを検出して第1検出位置情報を取得する工程と、
前記成形済基板を切断して形成されたブロック域をアライメントするときに、前記第2のアライメントマークを検出して第2検出位置情報を取得する工程と、
前記した第1検出位置情報と第2検出位置情報とを比較して補正することにより、前記ブロック域に切断位置を設定する工程と、
前記比較して補正することによって設定した前記切断位置を切断する工程と、
を含む、
ことを特徴とする基板切断方法。 - 複数のパッケージ状電子部品が形成されたブロック域と、第1のアライメントマークを有して前記ブロック域の周囲に設けられた端材域とを備えた成形済基板から、前記パッケージ状電子部品を切り出す基板切断方法であって、
前記成形済基板における第1のアライメントマークの位置を検出し検出した前記第1のアライメントマークの位置情報に基づいて前記成形済基板の位置と、前記ブロック域の位置とを特定する第1のアライメント工程と、
前記第1のアライメント工程で特定した前記成形済基板の位置の情報と前記ブロック域の位置の情報とに基づいて前記成形済基板から、前記端材域を切除しかつ前記ブロック域を切り分けるブロック域切り分け工程と、
前記成形済基板の前記ブロック域に予め第2のアライメントマークを設定したうえで、設定した前記第2のアライメントマークの位置を、前記ブロック域切り分け工程前後で検出して比較し、比較結果に基づいて、前記第1のアライメント工程で特定した前記ブロック域の位置を補正する第2のアライメント工程と、
前記第2のアライメント工程で補正した前記ブロック域の位置の情報に基づいて前記ブロック域から前記パッケージ状電子部品を切り分けるパッケージ状電子部品切り分け工程と、
を含む、
ことを特徴とする基板切断方法。 - 前記第2のアライメントマークとして、前記ブロック域にある任意の内部構造物を設定する、
請求項1、又は請求項2に記載の基板切断方法。 - 前記内部構造物は、前記ブロック域にあるリード端子部またはバンプ部である、
ことを特徴とする請求項3に記載の基板切断方法。 - 前記第2のアライメントマークとして、前記ブロック域の対角線上にある内部構造物を設定する、
ことを特徴とする請求項1ないし4のいずれかに記載の基板切断方法。 - 複数のパッケージ状電子部品が形成されたブロック域の周囲に、第1のアライメントマークを有する端材域が設けられた成形済基板から、前記パッケージ状電子部品を切り出す基板切断装置であって、
第1、第2のアライメント機構と、切断手段とを備え、
前記第1のアライメント機構は、前記成形済基板の前記第1のアライメントマークの位置を検出し検出した前記第1のアライメントマークの位置情報に基づいて前記成形済基板の位置と、前記ブロック域の位置とを特定し、
前記切断手段は、前記第1のアライメント機構によって前記成形済基板から前記端材域を切除しかつ前記ブロック域を切り分け、
前記第1のアライメント機構は、前記成形済基板の前記ブロック域に予め第2のアライメントマークを設定したうえで、前記切断手段によるブロック域の切断処理の前に、前記成形済基板の前記第2のアライメントマークの位置を検出し、
前記第2のアライメント機構は、前記成形済基板の前記ブロック域に予め第2のアライメントマークを設定したうえで、設定した前記第2のアライメントマークの位置を検出し、前記切断手段によるブロック域の切断処理の前に比較し、比較結果に基づいて、前記第1のアライメント機構が特定した前記ブロック域の位置を補正し、
かつ、前記切断手段は、さらに前記第2のアライメント機構で補正した前記ブロック域の位置情報に基づいて前記ブロック域から前記パッケージ状電子部品を切り分ける、
ことを特徴とする基板切断装置。 - 前記第2のアライメントマークとして、前記ブロック域にある任意の内部構造物を設定する、
ことを特徴とする、
請求項6に記載の基板切断装置。 - 前記内部構造物は、前記ブロック域にあるリード端子部またはバンプ部である、
ことを特徴とする請求項6に記載の基板切断装置。 - 前記第2のアライメントマークとして、前記ブロック域の対角線上にある内部構造物を設定する、
ことを特徴とする請求項6ないし8のいずれかに記載の基板切断装置。 - 複数のパッケージ状電子部品が形成されたブロック域と、前記ブロック域の周囲に設けられた端材域とを備えた成形済基板について、まず、前記成形済基板を切断することによって前記ブロック域を形成し、次に、前記ブロック域を切断することによって前記パッケージ状電子部品を形成する基板切断方法であって、
前記成形済基板における前記ブロック域にアライメントマークを設定する工程と、
前記アライメントマークを検出して第1検出位置情報を取得する工程と、
前記第1検出位置情報に基づいて、前記成形済基板を切断することによって前記ブロック域を形成する工程と、
前記切断されたブロック域の前記アライメントマークを検出して第2検出位置情報を取得する工程と、
前記した第1検出位置情報と第2検出位置情報とを比較して補正することにより、前記ブロック域に切断位置を設定する工程と、
前記比較して補正することによって設定した前記切断位置を切断する工程と、
を含む、
ことを特徴とする基板切断方法。 - 前記アライメントマークとして、前記ブロック域にある任意の内部構造物を設定する、
請求項10に記載の基板の切断方法。 - 前記内部構造物は、前記ブロック域にあるリード端子部またはバンプ部である、
ことを特徴とする請求項10に記載の基板の切断方法。 - 前記アライメントマークとして、前記ブロック域の対角線上にある内部構造物を設定する、
ことを特徴とする請求項10ないし12のいずれかに記載の基板の切断方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014146729A JP6218686B2 (ja) | 2014-07-17 | 2014-07-17 | 基板切断装置および基板切断方法 |
CN201510315566.8A CN105321864B (zh) | 2014-07-17 | 2015-06-10 | 基板切断装置及基板切断方法 |
TW104119209A TWI575587B (zh) | 2014-07-17 | 2015-06-15 | Substrate cutting device and substrate cutting method |
KR1020150100446A KR101692156B1 (ko) | 2014-07-17 | 2015-07-15 | 기판 절단 장치 및 기판 절단 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014146729A JP6218686B2 (ja) | 2014-07-17 | 2014-07-17 | 基板切断装置および基板切断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016025140A true JP2016025140A (ja) | 2016-02-08 |
JP6218686B2 JP6218686B2 (ja) | 2017-10-25 |
Family
ID=55248977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014146729A Active JP6218686B2 (ja) | 2014-07-17 | 2014-07-17 | 基板切断装置および基板切断方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6218686B2 (ja) |
KR (1) | KR101692156B1 (ja) |
CN (1) | CN105321864B (ja) |
TW (1) | TWI575587B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020126933A (ja) * | 2019-02-05 | 2020-08-20 | 株式会社ディスコ | パッケージ基板の加工方法及びパッケージ基板 |
CN114746232A (zh) * | 2019-12-16 | 2022-07-12 | Towa株式会社 | 统计数据生成方法、切割装置以及*** |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243331A (ja) * | 2002-02-20 | 2003-08-29 | Towa Corp | 基板の切断方法 |
JP2005032910A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いられる半導体製造装置 |
JP2011222651A (ja) * | 2010-04-07 | 2011-11-04 | Disco Abrasive Syst Ltd | パッケージ基板の分割方法 |
JP2011230480A (ja) * | 2010-04-30 | 2011-11-17 | Mitsuboshi Diamond Industrial Co Ltd | 脆性材料基板のブレイク装置及びブレイク方法 |
JP2012114126A (ja) * | 2010-11-19 | 2012-06-14 | Sharp Corp | 基板分割装置および電子部品の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1019789A (ja) * | 1996-06-28 | 1998-01-23 | Hitachi Ltd | 半導体装置の製造方法 |
JP3067732B2 (ja) * | 1998-04-02 | 2000-07-24 | 日本電気株式会社 | 半導体装置のアライメント装置及びアライメント方法 |
KR100789454B1 (ko) * | 2002-02-09 | 2007-12-31 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 절단 장치 및 그 방법 |
JP4554265B2 (ja) * | 2004-04-21 | 2010-09-29 | 株式会社ディスコ | 切削ブレードの位置ずれ検出方法 |
CN100514602C (zh) * | 2006-07-18 | 2009-07-15 | 中华映管股份有限公司 | 晶圆切割方法 |
JP4454608B2 (ja) * | 2006-09-13 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP5192790B2 (ja) * | 2007-11-28 | 2013-05-08 | Towa株式会社 | 基板の切断方法及び装置 |
CN101530965B (zh) * | 2008-03-11 | 2010-12-08 | 富士迈半导体精密工业(上海)有限公司 | 基板切割装置及基板切割方法 |
JP5550107B2 (ja) * | 2010-03-15 | 2014-07-16 | 株式会社シライテック | Lcdパネルuv硬化前基板のエッジカット加工装置 |
TWI508153B (zh) * | 2010-04-30 | 2015-11-11 | Mitsuboshi Diamond Ind Co Ltd | Disconnection device and disconnection method of brittle material substrate |
JP2013008796A (ja) * | 2011-06-23 | 2013-01-10 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
-
2014
- 2014-07-17 JP JP2014146729A patent/JP6218686B2/ja active Active
-
2015
- 2015-06-10 CN CN201510315566.8A patent/CN105321864B/zh active Active
- 2015-06-15 TW TW104119209A patent/TWI575587B/zh active
- 2015-07-15 KR KR1020150100446A patent/KR101692156B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243331A (ja) * | 2002-02-20 | 2003-08-29 | Towa Corp | 基板の切断方法 |
JP2005032910A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いられる半導体製造装置 |
JP2011222651A (ja) * | 2010-04-07 | 2011-11-04 | Disco Abrasive Syst Ltd | パッケージ基板の分割方法 |
JP2011230480A (ja) * | 2010-04-30 | 2011-11-17 | Mitsuboshi Diamond Industrial Co Ltd | 脆性材料基板のブレイク装置及びブレイク方法 |
JP2012114126A (ja) * | 2010-11-19 | 2012-06-14 | Sharp Corp | 基板分割装置および電子部品の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020126933A (ja) * | 2019-02-05 | 2020-08-20 | 株式会社ディスコ | パッケージ基板の加工方法及びパッケージ基板 |
JP7282450B2 (ja) | 2019-02-05 | 2023-05-29 | 株式会社ディスコ | パッケージ基板の加工方法 |
CN114746232A (zh) * | 2019-12-16 | 2022-07-12 | Towa株式会社 | 统计数据生成方法、切割装置以及*** |
CN114746232B (zh) * | 2019-12-16 | 2024-03-19 | Towa株式会社 | 统计数据生成方法、切割装置以及*** |
Also Published As
Publication number | Publication date |
---|---|
TWI575587B (zh) | 2017-03-21 |
KR101692156B1 (ko) | 2017-01-02 |
CN105321864A (zh) | 2016-02-10 |
CN105321864B (zh) | 2018-01-16 |
TW201608619A (zh) | 2016-03-01 |
JP6218686B2 (ja) | 2017-10-25 |
KR20160010343A (ko) | 2016-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101784596B1 (ko) | 절단 장치 및 절단 방법 | |
JP6212507B2 (ja) | 切断装置及び切断方法 | |
KR101908734B1 (ko) | 부품 실장 장치, 정보 처리 장치, 정보 처리 방법 및 기판 제조 방법 | |
US11363751B2 (en) | Mounting order determination device, mounting order examination device, mounting order determination method, and mounting order examination method | |
US11076520B2 (en) | Production management device for mounting components on multiple board types | |
WO2017022098A1 (ja) | 部品実装機 | |
JPWO2017009931A1 (ja) | ロータリーヘッド型部品実装機 | |
KR20150032771A (ko) | 절단 장치 및 절단 방법 | |
JP6218686B2 (ja) | 基板切断装置および基板切断方法 | |
JP5737953B2 (ja) | 部品実装装置 | |
US11917765B2 (en) | Device for estimating cause of mounting error, and method for estimating cause of mounting error | |
KR101237056B1 (ko) | 반도체 패키지 집합체 정렬방법 | |
CN114271043B (zh) | 元件安装机 | |
TWI810856B (zh) | 加工裝置及加工品的製造方法 | |
JP7139483B2 (ja) | 対基板作業機および対基板作業方法 | |
JP6448337B2 (ja) | 部品実装装置 | |
JP5855866B2 (ja) | ダミーチップおよびそれを用いた部品装着精度検査方法 | |
JP5064181B2 (ja) | 基板切断装置 | |
JP2008091733A (ja) | 部品実装装置 | |
JP2008258382A (ja) | プリント回路板組立方法および装着プログラム作成プログラム | |
JP2013222835A (ja) | パッケージ基板の分割方法及び分割装置 | |
JP2012060191A (ja) | プリント回路板組立方法 | |
JP7329727B2 (ja) | 部品実装装置および立体形状計測装置ならびに立体形状計測方法 | |
JP2013026385A (ja) | 電子部品実装装置及び電子部品実装方法 | |
WO2023012981A1 (ja) | 部品実装システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6218686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |