JP2016021760A - ミキサ・アーキテクチャ - Google Patents

Abstract

【課題】増幅器のシングルエンドに結合されたミキサのノイズ除去特性を改善する技術を提供する。
【解決手段】ミキサに先行するＬＮＡのようなステージ３００からのシングルエンド信号（ＲＦ）が、シングルバランスドミキサ３５０．１の入力Ｐ１に結合されて、局部発振器（ＬＯ）信号とミキシングされる。シングルバランスドミキサのトポロジを複製するダミー部３５０．２は、シングルバランスドミキサ３５０．１に結合されて、ノイズ除去を改善する。このＬＯ信号はまた、ダミー部３５０．２にも供給される。ダミー部３５０．２の入力Ｐ２は、ダミー負荷３９０に結合され、これは、ＬＮＡ（ｌｏｗ ｎｏｉｓｅ ａｍｐｌｉｆｉｅｒ）３００のような先行するステージの負荷特性を複製するように設計される。
【選択図】図３

Description

米国特許法第１１９条に基づく優先権の主張

この特許出願は、２００８年１０月３０日に出願され“Receiver using single ended low noise amplifier and single balanced mixer”と表題され、これによって、その開示が参照によって本明細書に明示的に組み込まれる米国仮特許出願６１／１０９，７７１に対する優先権を主張する。

本開示は集積回路（ＩＣ）設計に関し、より具体的にはミキサのアーキテクチャに関する。

無線通信の送受信機はしばしば、信号の周波数をアップまたはダウンコンバートするためにミキサを組み込む。例えば、通信サーバにおいては、ミキサは低ノイズ増幅器（ＬＮＡ）の出力に結合されて、ＬＮＡの出力を局部発振器（ＬＯ）信号とミキシングすることにより、それをダウンコンバートし得る。

ミキサを設計する種々の回路トポロジが、技術的に良く知られている。例えば、シングルバランスドミキサ（single-balanced mixer）は、シングルエンド入力信号を差動ＬＯ信号とミキシングするように設計される。シングルバランスドミキサの１つの限界は、他のミキサトポロジに較べて、ノイズ除去特性（noise rejection property）が比較的貧弱であることである。相対的に、ダブルバランスドミキサ（double-balanced mixer）は、差動入力信号を差動ＬＯ信号とミキシングするように設計される。ダブルバランスドミキサは、比較的優れたノイズ除去特性を有する一方で、ミキサの前段、例えばＬＮＡの出力が完全差動（fully differential）であることを必要とし得る。完全差動ＬＮＡは、シングルエンドＬＮＡより多くの電力を消費し、より大きいダイ面積を占め、そしてより多くのＩＣ入力ピンまたは外部整合要素を必要とし得る。あるいは、ダブルバランスドミキサでは、シングルエンドＬＮＡ出力を完全差動信号に変換するためバラン（balun）が設けられ得る。しかし、そのようなバランもまた非常に大きいダイ面積を占め、そしてリンク・バジェット（link budget）に悪影響を及ぼす挿入損失を生じさせ得る。

増幅器のような、シングルエンドの前段に結合されたミキサの、ノイズ除去特性を改善する技術を提供することが望まれるだろう。

図１は、本開示の技術が実装され得る従来の無線通信デバイスの設計のブロック図を例示する。 図２Ａは、ダブルバランスドミキサに結合された差動低ノイズ増幅器（ＬＮＡ）の従来の実装を例示する。 図２Ｂは、シングルバランスドミキサに結合されたシングルエンドＬＮＡの従来の実装を例示する。 図３は、本開示に従った、シングルバランス部とダミー部とを有するミキサに結合されたシングルエンドＬＮＡの典型的な実施形態を例示する。 図４Ａは、本開示に従ったダミー負荷の典型的な実施形態を例示する。 図４Ｂは、本開示に従ったダミー負荷の典型的な実施形態を例示する。 図４Ｃは、本開示に従ったダミー負荷の典型的な実施形態を例示する。 図５は、図３のミキサのトランジスタについてのバイアススキームの典型的な実施形態を例示する。 図６は、本開示に従ったバイアス電圧ＶＢＤ１及びＶＢＤ２を最適に選択するための較正手順の典型的な実施形態を例示する。 図７は、本開示に従った方法の典型的な実施形態を例示する。

添付図面と共に以下で述べられる詳細な説明は、本発明の典型的な実施形態の説明として意図されており、本発明を実施出来る唯一の典型的な実施形態を示すことを意図されない。本説明全体で使用される用語「典型的」は、「例（example）、例証（instance）、または例示（illustration）として与えられること」を意味し、他の典型的な実施形態に対して好適または有利であると解釈される必要はない。詳細な説明は、本発明の典型的な実施形態の完全な理解を提供する目的で、具体的な詳細を含む。本発明の典型的な実施形態が、これらの具体的な詳細を有することなく実施し得ることが、当業者には明白であろう。ある例では、周知の構造及びデバイスは、本明細書に示された典型的な実施形態の新規性をあいまいにすることを避けるため、ブロック図の形で示される。

図１は、本開示の技術が実装され得る従来の無線通信デバイス１００の設計のブロック図を例示する。デバイス１００は例示の目的のみで示され、多少なりとも本開示の範囲を限定することを意味しないことに留意する。

図１に示す設計では、無線デバイス１００は、送受信機１２０と、データ及びプログラムコードを保持するメモリ１１２を有するデータプロセッサ１１０とを含む。送受信機１２０は、双方向通信をサポートする送信機１３０及び受信機１５０を含む。一般に無線デバイス１００は、任意の数の通信システム及び周波数帯域につき、任意の数の送信機及び任意の数の受信機を含んでも良い。

送信機または受信機は、スーパーヘテロダイン・アーキテクチャまたはダイレクトコンバージョン（direct conversion）・アーキテクチャで実装され得る。スーパーヘテロダイン・アーキテクチャでは、信号は複数のステージで、無線周波数（ＲＦ）とベースバンドとの間で周波数変換が行われる。例えば、受信機の場合、あるステージでＲＦから中間周波数（ＩＦ）に変換され、その後別のステージでＩＦからベースバンドに変換される。ダイレクトコンバージョン・アーキテクチャでは、信号は１つのステージで、ＲＦとベースバンドとの間の周波数変換が行われる。スーパーヘテロダイン及びダイレクトコンバージョン・アーキテクチャは、異なる回路ブロックを使用し、及び／または異なる要求を有し得る。図１に示す設計では、送信機１３０及び受信機１５０は、ダイレクトコンバージョン・アーキテクチャで実装されている。

送信経路では、データプロセッサ１１０は送信すべきデータを処理して、同相（Ｉ：in-phase）及び直交位相（Ｑ：quadrature-phase）のアナログ出力信号を送信機１３０に供給する。送信機１３０内では、ローパスフィルタ１３２ａ及び１３２ｂが、それぞれＩ及びＱアナログ出力信号をフィルタリングして、先のデジタル／アナログ変換で生じた望ましくないイメージ（images）を除去する。増幅器１３４ａ及び１３４ｂは、それぞれローパスフィルタ１３２ａ及び１３２ｂからの信号を増幅して、Ｉ及びＱベースバンド信号を供給する。アップコンバータ１４０は、送信（ＴＸ）局部発振（ＬＯ）信号生成器１７０からのＴＸ ＬＯ信号を用いてＩ及びＱベースバンド信号をアップコンバートして、アップコンバート信号を供給する。フィルタ１４２は、アップコンバート信号をフィルタリングして、受信周波数帯域におけるノイズ、及び周波数アップコンバートにより生じた望ましくないイメージを除去する。電力増幅器（ＰＡ：power amplifier）１４４は、フィルタ１４２からの信号を増幅して所望の出力電力レベルを得て、送信ＲＦ信号を供給する。送信ＲＦ信号は、デュプレクサまたはスイッチ１４６を介して送られ、アンテナ１４８により送信される。

受信経路では、アンテナ１４８は、基地局によって送信された信号を受信して、受信ＲＦ信号を供給し、これはデュプレクサまたはスイッチ１４６を介して送られ、低ノイズ増幅器（ＬＮＡ：low noise amplifier）に供給される。受信ＲＦ信号は、ＬＮＡ１５２によって増幅され、そしてフィルタ１５４によってフィルタリングされて、所望のＲＦ入力信号が得られる。ダウンコンバータ１６０は、受信（ＲＸ）ＬＯ信号生成器１８０からのＲＸ ＬＯ信号を用いてＲＦ入力信号をダウンコンバートして、Ｉ及びＱベースバンド信号を供給する。このＩ及びＱベースバンド信号は、増幅器１６２ａ及び１６２ｂで増幅され、更にローパスフィルタ１６４ａ及び１６４ｂによってフィルタリングされて、Ｉ及びＱアナログ入力信号が得られる。これはデータプロセッサ１１０に供給される。

ＴＸ ＬＯ信号生成器１７０は、周波数アップコンバートのために使用されるＩ及びＱ ＴＸ ＬＯ信号を生成する。ＲＸ ＬＯ信号生成器１８０は、周波数ダウンコンバートのために使用されるＱ ＲＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数を有する周期的な信号である。ＰＬＬ１７２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１７０からのＴＸ ＬＯ信号の周波数及び／または位相を調整するために使用される制御信号を生成する。同様に、ＰＬＬ１８２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１８０からのＲＸ ＬＯ信号の周波数及び／または位相を調整するために使用される制御信号を生成する。

図１は、送受信機の例を示す。概して、送信機及び受信機における信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータ等の１つまたはそれ以上のステージによって実行され得る。これらの回路ブロックは、図１に示す構成とは異なるように配置されても良い。更に、図１には示されない他の回路もまた、送信機及び受信機において信号を調整するために用いられても良い。図１におけるいくらかの回路ブロックが省かれても良い。送受信機１２０の全体または一部は、１つまたはそれ以上のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、mixed signal ＩＣ等の上に実装され得る。

図２Ａは、ダブルバランスドミキサ２５０Ａに結合された差動低ノイズ増幅器（ＬＮＡ）２００Ａの従来の実装を例示する。ＬＮＡ２００Ａ及びミキサ２５０Ａは、例えば図１に示すＬＮＡ１５４及びダウンコンバータ１４０に使用され得る。例示を簡略化するため、特定の詳細についての実装の図示が省略されていること、例えば図示された幾つかのトランジスタのＤＣバイアス、及び受信機においてＱチャネルに適応するため、１つまたはそれ以上の追加のミキサを設けることを、当業者は理解するだろう。

図２Ａでは、ＬＮＡ２００Ａは、入力差動電圧（ＩＮ^＋、ＩＮ⁻）を増幅して増幅差動電圧（ＲＦ^＋、ＲＦ⁻）を生成するための、差動カスコード配置に構成されたトランジスタ２０１、２０２、２０３、２０４を含む。トランジスタ２０１、２０２についてソース・ディジェネレーション・インピーダンス（source degeneration impedance）２１０、２１１が設けられ、他方で負荷２２０、２２１がトランジスタ２０３、２０４のドレインに設けられる。バイアス電圧ＶＢがトランジスタ２０３、２０４に供給される。

増幅ＲＦ電圧（ＲＦ^＋、ＲＦ⁻）は、結合キャパシタ２１５、２１６を介してミキサ２５０Ａの入力ポート（Ｐ１、Ｐ２）に結合される。ミキサ２５０Ａは、増幅ＲＦ電圧（ＲＦ^＋、ＲＦ⁻）と差動局部発振器（ＬＯ）信号（ＬＯ^＋、ＬＯ⁻）とをミキシングして、差動出力信号（ＯＵＴ^＋、ＯＵＴ⁻）を生成する。ダブルバランスドミキサ２５０Ａは、トランジスタ２６０、２６１と２７０、２７１の２つの対を含み、２６１と２７１のドレインが互いに結合され、２６０と２７０のドレインが互いに結合される。ダブルバランスドミキサ２５０Ａは、ＬＯ端子ＬＯ^＋またはＬＯ⁻でのノイズが、ミキサ出力（ＯＵＴ^＋、ＯＵＴ⁻）でのコモンモードノイズ（common-mode noise）である場合、優れたノイズ除去特性を有し、そのようなコモンモードノイズは、差動出力信号（ＯＵＴ^＋、ＯＵＴ⁻）によって容易に除去される。

図２Ｂは、シングルバランスドミキサ２５０Ｂに結合されたシングルエンドＬＮＡ２００Ｂの従来の実装を例示する。図２Ｂでは、シングルエンドＬＮＡ２００Ｂは、入力電圧ＩＮを増幅して増幅出力電圧ＲＦを生成するため、シングルエンドカスコード増幅器として構成された増幅器２０１、２０３を含む。出力電圧（ＲＦ）をサポートするノードは、結合キャパシタ２１５を介してミキサ２５０Ｂの入力ポート（Ｐ）に結合されている。ミキサ２５０Ｂは、ＲＦ信号（ＲＦ）と差動ＬＯ信号（ＬＯ^＋、ＬＯ⁻）とをミキシングして、出力信号（ＯＵＴ^＋、ＯＵＴ⁻）を生成する。

当業者は、シングルエンドＬＮＡ２００Ｂ及びシングルバランス２５０Ｂが、差動ＬＮＡ２００Ａ及びダブルバランスドミキサ２５０Ａよりも少ない要素で実装されるとき、２００Ｂと２５０Ｂとの組み合わせが、２００Ａと２５０Ａとの組み合わせよりも小さい、集積回路上のダイ面積を占め得ることを理解するだろう。しかしながら、ＬＯ端子ＬＯ^＋またはＬＯ⁻のノイズがミキサ出力（ＯＵＴ^＋、ＯＵＴ⁻）における差動モードノイズとして現れる際には、シングルバランスドミキサ２５０Ｂの出力信号（ＯＵＴ^＋、ＯＵＴ⁻）は、ＬＯノイズの比較的貧弱な除去をもたらし得ることが更に理解されるだろう。更に、ＬＮＡ２００Ｂの電源電圧及びミキサ２５０Ｂの電源電圧からのノイズが、ミキサ出力（ＯＵＴ^＋、ＯＵＴ⁻）に直接ダウンコンバートされても良く、これは信号対ノイズ比（ＳＮＲ）を更に悪化させる。

図３は、本開示に従った、シングルバランス部（single-balanced portion）３５０．１及びダミー部３５０．２を有するミキサ３５０に結合されたシングルエンドＬＮＡ３００の典型的な実施形態を例示する。図３では、ＬＮＡ３００は、トランジスタ３０１、３０３を含むシングルエンドＬＮＡである。電圧（ＲＦ）をサポートするＬＮＡ出力ノードは、結合キャパシタ３１５を介してミキサ３５０の第１入力ポート（Ｐ１）に結合される。ミキサ３５０のダミー部３５０．２のポート（Ｐ２）は、「ダミー負荷端子」３９０ａでダミー負荷３９０に結合される。ダミー負荷３５０．２を、ミキサ３５０にシングルバランス部３５０．１に整合（matching）させることにより、ダブルバランスドミキサのノイズ除去特性が、ＬＮＡ３００のようなシングルエンドの先行するステージにより面積を削減しつつ、維持され得る。更にダミー負荷３９０を、シングルエンドＬＮＡ３００の特性に整合する特定の特性を有するように設計することで、ミキサ３５０のノイズ除去特性は更に改善され得る。

典型的な実施形態では、ダミー負荷３９０は、ＬＮＡ３００によってミキサ３５０の第１入力ポート（Ｐ１）に示される正味のインピーダンスに近似する、ミキサ３５０の第２入力ポート（Ｐ２）に示されるインピーダンスＺinを有するように設計され得る。そのようなインピーダンスＺinは、例えば、ＬＮＡ３００の負荷３２０のインピーダンス、及び／またはＬＮＡ３００のカスコードトランジスタ３０３の出力インピーダンスから成り得る。ダミー負荷３９０の典型的な実施形態は、以下で更に述べられる。

示される典型的な実施形態では、ディジェネレーション（degeneration）抵抗２６５、２６６、２７５、２７６が、トランジスタ２６０、２６１、２７０、２７１のソースに設けられる。ミキサ入力に追加された抵抗が、ノイズの削減に有利に役立つことが理解されるだろう。

図４Ａは、本開示に従ったダミー負荷３９０の典型的な実施形態３９０．１を例示する。ダミー負荷３９０．１は、ダミー負荷端子３９０ａからＶＤＤへの直列のＲＣ接続を含む。典型的な実施形態では、ダミー負荷３９０．１の容量Ｃは、ＬＮＡ３００にあるその他の容量性（例えば寄生の）素子を含めて、図３の結合キャパシタ３１５の効果を複製するように設計され得る。負荷３２０における並列のインダクタ−キャパシタ（ＬＣ）ネットワーク（図示せず）が、共振時に、所望の動作ＲＦ周波数帯域で抵抗性を示し得るように、ダミー負荷３９０．１の抵抗Ｒは、共振時のそのような負荷３２０の抵抗を模倣するように選択され得ることが、当業者に理解されるだろう。

図４Ｂは、本開示に従ったダミー負荷３９０の代替的な典型的な実施形態３９０．２を例示する。ダミー負荷３９０．２は、図３の結合キャパシタ３１５に整合されたキャパシタ３１６Ｂと直列に結合された並列ＬＣネットワーク４１０を含む。典型的な実施形態では、ＬＣネットワーク４１０は、ＬＮＡ３００の負荷３２０のＬＣネットワーク（図示せず）と整合するように設計され得る。当業者は、ダミー負荷３９０．２は、ダミー負荷３９０．１に較べてより広い周波数範囲にわたって、負荷３２０に対するより良い整合を、より大きなダイ面積を消費するが、有利に提供し得ることを理解するだろう。典型的な実施形態では、ＬＣネットワーク４１０内のインダクタは、負荷３２０のＬＣネットワークの対応するインダクタよりも損失が大きいように設計され、これにより、ダミー負荷３９０を実装するのに必要なダイ面積を、負荷３２０について必要なそれよりも小さくし得る。

図４Ｃは、本開示に従ったダミー負荷３９０の更に別の典型的な実施形態３９０．３を例示する。ダミー負荷３９０．３は、シングルエンドＬＮＡ３００のトポロジ及び要素を複製するように設計されている。ダミー負荷３９０．３におけるトランジスタ３０３Ｃ及び３０１Ｃが、それぞれ電圧ＶＢ１及びＶＢ２でバイアスされ得ることに留意する。ダミー負荷３９０．３を設けることは、ミキサ３５０の前段についてのシングルエンドＬＮＡ設計の先に述べた利点を維持しつつ、ミキサ３５０の入力を有利にバランスすることが理解されるだろう。

典型的な実施形態では、ダミー負荷３９０．１のＲＣ回路は、ＬＮＡ３００に供給されるのと同じ電源電圧ＶＤＤに接続され得る。しかしながら、一般にダミー負荷３９０はＶＤＤに接続される必要がなく、あるいはあらゆるノード（例えばグランド）に接続されて良いことが、当業者であれば理解するだろう。ダミー負荷３９０の更に別の典型的な実施形態（図示せず）では、ダミー負荷３９０は単に高周波数グランドへの直接接続を含み、受動素子を含む必要が無いことが理解されるだろう。そのような代替的な実施形態は、本開示の範囲内であることが意図される。

当業者は、明示的に図示されていないダミー負荷３９０の代替的な典型的な実施形態が容易に導き出され、そしてそのような代替的な実施形態は本開示の範囲内であることが意図されることを理解するだろう。

典型的な実施形態では、ミキサ３５０のダミー部３５０．２のトランジスタ３７０、３７１は、ダミー部３５０．２とシングルエンド部３５０．１との間の整合を向上させるため、設定可能なバイアス電圧を与えられても良い。図５は、ミキサ３５０のトランジスタ３６０、３６１、３７０、３７１についてのバイアススキームの典型的な実施形態を例示する。図５では、ＬＯ信号（ＬＯ^＋、ＬＯ⁻）は、それぞれ結合キャパシタ３６０．１、３６１．１、３７０．１、３７１．１を用いて、トランジスタ３６０、３６１、３７０、３７１に結合される。シングルエンド部３５０．１のトランジスタ３６０、３６１は、バイアス電圧ＶＢＳ１ ５０１、ＶＢＳ２ ５０２を用いてバイアスされ、ダミー部３５０．２のトランジスタ３７０、３７１は、バイアス電圧ＶＢＤ１ ５０３、ＶＢＤ２ ５０４を用いてバイアスされる。典型的な実施形態では、バイアス電圧ＶＢＳ１ ５０１、ＶＢＳ１ ５０２、ＶＢＤ１ ５０３、及びＶＢＤ２ ５０４のいずれかまたは全ては、シングルエンド部３５０．１に対するダミー部３５０．２の最適な整合を提供するように調整可能であり、及び／または較正され得る。

図６は、本開示に従ったバイアス電圧ＶＢＤ１ ５０３またはＶＢＤ２ ５０４を最適に選択するための較正方法の典型的な実施形態６００を例示する。方法６００は例示の目的でのみ与えられ、そして本開示の範囲を図示される特定の方法に限定することを意図していないことに留意する。バイアス電圧のその他の組、例えばＶＢＳ１ ５０１及びＶＢＳ２ ５０２、またはＶＤＢ１ ５０３及びＶＢＤ２を共に調整するために、代替的な方法（図示せず）が追加的にまたは代替的に与えられても良いことを、そしてそのような代替的な典型的な実施形態は、本開示の範囲内にあると意図されることを、当業者は理解するだろう。

図６では、ブロック６１０で、バイアス電圧ＶＢＳ１ ５０１、ＶＢＳ２ ５０２、ＶＢＤ１ ５０３、及びＶＢＤ２ ５０４が、トランジスタ３６０、３６１、３７０、３７１をバイアスするため、名目上の値（nominal value）の組に初期化される。典型的な実施形態では、そのような名目上の値は例えば、ＩＣ製造の前のミキサ設計のコンピュータ回路シミュレーションによって決定され得る。この名目上の値は、回路動作時にブロック６１０が実行される際の検索のために、メモリ（図示せず）に記憶され得る。

ブロック６２０では、ＶＢＤ１ ５０３またはＶＢＤ２ ５０４として候補となる値が、トランジスタ３７０または３７１をバイアスするために印加される。

ブロック６３０では、ブロック６２０で印加されたＶＢＤ１ ５０３またはＶＢＤ２ ５０４の候補となる値に対応する対称性メトリック（symmetry metric）が、ミキサの出力で測定される。受信（ＲＸ）チェーンにおける本明細書の技術の典型的な実施形態では、そのような対称性メトリックは、例えばノイズ電力、ノイズ量（noise figure）、ＬＯリーク、ＤＣオフセット、二次入力インターセプトポイント（ＩＩＰ２：second-order input intercept point）等、及び／または本明細書では明示的に列挙されていないミキサ対称性を測定するためのその他の任意のメトリックを測定し得る。送信（ＴＸ）チェーンにおける本明細書の技術の典型的な実施形態では、そのような対称性メトリックは、例えばミキサ出力における残留サイドバンド電力（residual sideband power）を測定し得る。

ブロック６３５では、対称性メトリックがある予め決められた基準を満たすかが確認される。もし満たすなら、方法はブロック６４０に進む。そうでなければ、方法はブロック６３６に進み、ＶＢＤ１ ５０３またはＶＢＤ２ ５０４として新たな候補値を選択する。ブロック６３６で新たな候補値を選択した後、方法はブロック６２０に戻る。

典型的な実施形態では、ブロック６３５での予め決められた基準は、ＶＢＤ１ ５０３またはＶＢＤ２ ５０４の印加された候補値がミキサ出力において許容出来る性能レベルをもたらすかを決定するため、対称性メトリックを閾値と比較することを含み得る。例えば、ノイズ量は対称性メトリックとして使用することが出来、この測定されたノイズ量は、許容可能な最大のノイズ量閾値と比較され得る。当業者は、その他の対称性メトリックを用いた代替的な典型的な実施形態が、ブロック６３５において適宜、その他の予め決められた基準を用い得ることを理解するだろう。そのような代替的な典型的な実施形態は、本開示の範囲内にあると意図される。

ブロック６４０では、特定された、測定された対称性メトリックに対応するＶＢＤ１ ５０３またはＶＢＤ２ ５０４の値が、トランジスタ３７０または３７１をバイアスするように適用される。

ＶＢＤ１ ５０３またはＶＢＤ２ ５０４を調整する方法の典型的な実施形態６００が図６を参照して説明されたが、当業者は、バイアス電圧を調整するその他のスキームを容易に導き出せるだろう。例えば、代替的な典型的な実施形態（図示せず）では、ミキサ３５０におけるトランジスタ３６０、３６１、３７０、３７１の各々についてのバイアス電圧の最適な組を得るため、ＶＢＤ１ ５０３及びＶＢＤ２ ５０４が共に変化され、そして電圧ＶＢＳ１ ５０１及びＶＢＳ２ ５０２と共に変化されても良い。そのような代替的な典型的な実施形態は、本開示の範囲内であると意図される。

図７は、本開示に従った方法７００の典型的な実施形態を例示する。方法７００は例示の目的でのみ与えられ、そして本開示の範囲を図示された具体的な方法に限定することを意図していないことに留意する。方法７００は、シングルエンドの第１信号を差動の第２信号とミキシングして差動出力信号を生成するためのものである。

図７において、ブロック７１０では、第１信号が、第１トランジスタ対を備えるシングルエンド部の第１入力に結合される。

ブロック７２０では、差動第２信号が、第１トランジスタ対のゲート入力に結合される。

ブロック７３０では、第１トランジスタ対が、差動出力信号に結合される。

ブロック７４０では、ダミー負荷が、第２トランジスタ対を備えるダミー部の第１入力に結合され、この第２トランジスタ対は、第１トランジスタ対に整合されている。

ブロック７５０では、差動第２信号が、第２トランジスタ対のゲート入力に結合される。

ブロック７６０では、第２トランジスタ対が、差動出力信号に結合される。

本開示の種々の典型的な実施形態が、受信機におけるダウンコンバートに使用されるミキサとの関連で説明されてきたが、当業者は、本技術がそのような状況に適用される必要は無いことを理解するだろう。例えば、本明細書の技術は、送信機のミキサ（図示せず）に適応されても良く、ここではシングルエンドのベースバンド信号はアップコンバートのためにＬＯ信号とミキシングされ、そしてミキサには本明細書で先に説明したようにダミー部とダミー負荷とが与えられ得る。そのような典型的な実施形態では、ダミー負荷は、アップコンバートミキサの出力に設けられ得る。これによりアップコンバートミキサは、シングルエンドの駆動増幅器を有利に直接駆動出来るようになり、これによりアップコンバート経路における中間的なバランの必要性を排除出来る。そのような代替的な典型的な実施形態は、本開示の範囲内にあると意図される。

本開示の典型的な実施形態はＭＯＳトランジスタ（ＭＯＳＦＥＴ）に関連して述べられてきたが、本開示の技術はＭＯＳＦＥＴベースの設計に限定される必要は無く、バイポーラ接合トランジスタ（すなわちＢＪＴ）及び／またはその他の３端子トランスコンダクタンスデバイスを用いた代替的な典型的な実施形態（図示せず）に容易に適用出来ることが、当業者には理解されるだろう。例えば、典型的な実施形態（図示せず）では、図示された任意の比較器は、ＭＯＳＦＥＴでは無く、それぞれがＭＯＳＦＥＴのドレイン、ゲート、及びソースについて示されたように結合される、ＢＪＴのコレクタ、ベース、及びエミッタを有するＢＪＴを使用しても良い。あるいは、ＢｉＣＭＯＳプロセスでは、ＣＭＯＳ及びバイポーラの構造／デバイスの両方の組み合わせが、回路性能を最大化するために用いられ得る。更に、特に断りの無い限り、本明細書及び特許請求の範囲において、用語「ドレイン」、「ゲート」、及び「ソース」は、ＭＯＳＦＥＴに関連づけられたそれらの用語の通常の意味だけでなく、ＢＪＴのような３端子トランスコンダクタンスデバイスの対応するノード（対応関係は、回路設計の当業者には明白であろう）をも包含することが出来る。

本開示の典型的な実施形態は、ＮＭＯＳデバイスが図示された回路内の能動デバイスとして用いられる場合に関連して述べられてきたが、代替的な典型的な実施形態は、ＮＭＯＳデバイスの代わりにＰＭＯＳデバイスを使用しても良いし、逆もまた同様であることが、当業者には更に理解されるだろう。そのような代替的な典型的な実施形態は、本開示の範囲内にあると意図される。

本明細書及び特許請求の範囲において、素子が他の素子と「接続され」または「結合され」として参照される場合には、素子は他の素子に直接に接続または結合され、または間に素子が介在しても良いことが理解されるだろう。逆に、素子が他の素子に「直接に接続され」または「直接に結合され」として参照される場合には、間に素子は介在しない。

当業者は、情報及び信号が任意の様々な異なる技術及び技法を使用して表されることを理解するであろう。例えば、上述の至る所で参照され得るデータ、指示、命令、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場または粒子、光学場または粒子、またはその任意の組合せによって表され得る。

当業者は、本明細書に開示された典型的な実施形態に関連して述べられた様々な例示の論理ブロック、モジュール、回路、及びアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または双方の組合せとして実装され得ることを認識するであろう。ハードウェア及びソフトウェアのこの互換性を明確に例証するために、様々な例示の要素部品、ブロック、モジュール、回路、及びステップは、一般にそれらの機能に関して上で述べられてきた。そのような機能がハードウェアまたはソフトウェアとして実施及び制御されるか否かは、特定のアプリケーション及びシステム全体に課せられた設計制限に依存する。当業者は、記述した機能を具体的な各アプリケーションのために様々な方法で実施するかもしれないが、そのような実施決定は本発明の典型的な実施形態の範囲から逸脱するものと解釈されるべきでない。

本明細書に開示された典型的な実施形態に関連して述べた様々な例示の論理ブロック、モジュール、及び回路は、本明細書で述べた機能を実行するために設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア部品、またはその任意の組合せによって実装または実行され得る。汎用プロセッサは、マイクロプロセッサであって良いが、これに代るものでは、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、計算デバイスの組合せ、例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連係した１つまたはそれ以上のマイクロプロセッサ、または他の任意のそのような構成として実施され得る。

本明細書に開示された典型的な実施形態に関連して述べた方法またはアルゴリズムのステップは、直接、ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはその二つの組合せにおいて具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的に書き込み可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去及び書き込み可能なＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で既知である他の形の任意の記録媒体に存在し得る。典型的な記録媒体は、プロセッサが記録媒体から情報を読み出し、そして記録媒体へ情報を書込むことが出来るように、プロセッサへ結合され得る。あるいは、記録媒体はプロセッサへ一体化されても良い。プロセッサ及び記録媒体は、ＡＳＩＣ内にあっても良い。ＡＳＩＣは、ユーザ端末内にあっても良い。あるいは、プロセッサ及び記録媒体は、ユーザ端末においてディスクリート部品としてあっても良い。

１つまたはそれ以上の典型的な実施形態では、述べられた機能はハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実装され得る。ソフトウェアで実装される場合、それらの機能は１つまたはそれ以上の命令またはコードとして、コンピュータ読み取り可能な媒体に記憶され、或いは伝送され得る。コンピュータ読み取り可能な媒体は、ある場所から別の場所へのコンピュータプログラムの持ち運びを助ける任意の媒体を含むコンピュータ記憶メディア及び通信メディアの双方を含み得る。記録媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であって良い。例として、これに限定するもので無いものとして、このようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは光ディスク媒体、磁気ディスク媒体または他の磁気記録デバイス、または命令またはデータ構造の形で所望のプログラムコードを運びまたは保持するために使用され、そしてコンピュータによってアクセスできる他の任意の媒体を含むことが出来る。また、あらゆる接続が、適切にコンピュータ読み取り可能な媒体と呼ばれる。例えば、そのソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、無線、及びマイクロ波といった無線技術を使用してウェブサイト、サーバ、または遠隔源から送信されるならば、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、無線、及びマイクロ波といった無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（disk and disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（disk）は、一般的に、磁気によってデータを再生し、ディスク（disc）はレーザによって光学的にデータを再生する。上記の組合せもまたコンピュータ読み取り可能な媒体の範囲内に含まれるべきである。

開示された典型的な実施形態の上記説明は、当業者に本発明の製造及び使用を可能にするために与えられる。これらの典型的な実施形態に対する種々の変形が、当業者には容易に明白であろう。そして本明細書で定義された包括的な原理は、この発明の範囲及び精神から逸脱することなく、その他の典型的な実施形態に適用され得る。よって、この発明は、本明細書に示された典型的な実施形態に限定されることを意図されないが、本明細書で開示された新規な特徴と原理に一致する最も広い範囲に許容される。

図２Ａは、ダブルバランスドミキサ２５０Ａに結合された差動低ノイズ増幅器（ＬＮＡ）２００Ａの従来の実装を例示する。ＬＮＡ２００Ａ及びミキサ２５０Ａは、例えば図１に示すＬＮＡ１５２及びダウンコンバータ１６０に使用され得る。例示を簡略化するため、特定の詳細についての実装の図示が省略されていること、例えば図示された幾つかのトランジスタのＤＣバイアス、及び受信機においてＱチャネルに適応するため、１つまたはそれ以上の追加のミキサを設けることを、当業者は理解するだろう。

開示された典型的な実施形態の上記説明は、当業者に本発明の製造及び使用を可能にするために与えられる。これらの典型的な実施形態に対する種々の変形が、当業者には容易に明白であろう。そして本明細書で定義された包括的な原理は、この発明の範囲及び精神から逸脱することなく、その他の典型的な実施形態に適用され得る。よって、この発明は、本明細書に示された典型的な実施形態に限定されることを意図されないが、本明細書で開示された新規な特徴と原理に一致する最も広い範囲に許容される。
以下に、本願の出願当初の特許請求の範囲を付記する。
[Ｃ１]
差動出力信号を生成するためにシングルエンド（single-ended）第１信号を差動第２信号とミキシングする装置であって、
第１トランジスタ対を備えるシングルエンド部と、
前記第１トランジスタ対に整合された第２トランジスタ対を備えるダミー部と
を備え、前記第１トランジスタ対の第１入力は前記シングルエンド第１信号に結合され、前記第１トランジスタ対のゲート入力は前記差動第２信号に結合され、前記第１トランジスタ対は前記差動出力信号に結合され、
前記第２トランジスタ対の第１入力はダミー負荷端子に結合され、前記第２トランジスタ対のゲートは前記差動第２信号に結合され、前記第２トランジスタ対は前記差動出力信号に結合される、装置。
[Ｃ２]
前記ダミー負荷端子は、高周波数のグランド電圧に結合される、Ｃ１の装置。
[Ｃ３]
前記装置は、前記ダミー負荷端子に結合されたダミー負荷を更に備える、Ｃ１の装置。
[Ｃ４]
前記第１トランジスタ対の前記第１入力は、ディジェネレーション（degeneration）抵抗を介して、前記シングルエンド第１信号に結合され、
前記第２トランジスタ対の前記第１入力は、ディジェネレーション抵抗を介して前記ダミー負荷に結合される、Ｃ１の装置。
[Ｃ５]
前記第１トランジスタ対の前記第１入力は、結合キャパシタを介して前記シングルエンド第１信号に結合され、
前記ダミー負荷はキャパシタを更に備える、Ｃ３の装置。
[Ｃ６]
入力信号を増幅して前記シングルエンド第１信号を生成するように構成された増幅器を更に備える、Ｃ３の装置。
[Ｃ７]
前記ダミー負荷は、電源電圧（source voltage）に結合された抵抗に結合されたキャパシタを更に備える、Ｃ６の装置。
[Ｃ８]
前記増幅器は、並列のインダクタ−キャパシタ負荷を備え、
前記ダミー負荷は、並列のインダクタ−キャパシタ負荷を備える、Ｃ６の装置。
[Ｃ９]
前記ダミー負荷の前記インダクタは、前記増幅器の負荷の前記インダクタよりも損失が大きいように設計される、Ｃ８の装置。
[Ｃ１０]
前記増幅器は、
第１及び第２カスコードトランジスタを備えるカスコード増幅器と、
前記第１カスコードトランジスタのソースに結合されたソース・ディジェネレーション・インピーダンスと、
前記第２カスコードトランジスタのドレインに結合された負荷と
を更に備え、前記ダミー負荷は、
第１及び第２ダミーカスコードトランジスタと、
前記第１ダミーカスコードトランジスタのソースに結合されたダミー・ソース・ディジェネレーション・インピーダンスと、
前記第２ダミーカスコードトランジスタのドレインに結合された二次ダミー負荷（secondary dummy load）とを更に備えるＣ６の装置。
[Ｃ１１]
前記第１トランジスタ対は第１及び第２トランジスタを備え、
前記第２トランジスタ対は第３及び第４トランジスタを備え、
前記差動第２信号の第１端は、前記第１及び第４トランジスタのゲートに結合され、
前記差動第２信号の第２端は、前記第２及び第３トランジスタのゲートに結合され、
前記第１及び第３トランジスタのドレインは互いに結合され、
前記第２及び第４トランジスタのドレインは互いに結合される、Ｃ１の装置。
[Ｃ１２]
前記第２信号は、局部発振器（ＬＯ）信号を備え、
前記第１信号は、増幅された無線周波数（ＲＦ）信号を備える、Ｃ１の装置。
[Ｃ１３]
前記第２トランジスタ対は、少なくとも１つの設定可能なバイアス電圧によってバイアスされる、Ｃ１の装置。
[Ｃ１４]
前記少なくとも１つの設定可能なバイアス電圧は、ミキサの出力において測定された対称性メトリック（symmetry metric）を最適化するためのバイアス電圧を決定する手段によって生成される、Ｃ１３の装置。
[Ｃ１５]
差動出力信号を生成するためにシングルエンド（single-ended）第１信号を差動第２信号とミキシングする方法であって、
前記第１信号を、第１トランジスタ対を備えるシングルエンド部の第１入力に結合することと、
前記差動第２信号を、前記第１トランジスタ対のゲート入力に結合することと、
前記第１トランジスタ対を、前記差動出力信号に結合することと、
ダミー負荷端子を、第１トランジスタ対に整合された第２トランジスタ対を備えるダミ
ー部の第１入力に結合することと、
前記差動第２信号を、前記第２トランジスタ対のゲート入力に結合することと、
前記第２トランジスタ対を、前記差動出力信号に結合することとを備える方法。
[Ｃ１６]
ダミー負荷を、前記ダミー負荷端子に結合すること、を更に備えるＣ１５の方法。
[Ｃ１７]
前記第１トランジスタ対の前記第１入力を、ディジェネレーション（degeneration）抵抗を介して前記シングルエンド第１信号に結合することと、
前記第２トランジスタ対の前記第１入力を、ディジェネレーション抵抗を介して前記ダミー負荷端子に結合することとを更に備えるＣ１５の方法。
[Ｃ１８]
前記シングルエンド第１信号を生成するために第１信号を増幅すること、を更に備えるＣ１５の方法。
[Ｃ１９]
前記第２信号は、局部発振器（ＬＯ）信号を備え、
前記第１信号は、増幅された無線周波数（ＲＦ）信号を備える、Ｃ１５の方法。
[Ｃ２０]
設定可能なバイアス電圧を用いて、前記第１及び第２トランジスタ対の少なくとも１
つのトランジスタをバイアスすること、を更に備えるＣ１５の方法。
[Ｃ２１]
前記第１及び第２トランジスタ対の前記トランジスタを、名目上の値（nominal valu
es）にバイアスすることと、
前記設定可能なバイアス電圧を、候補値に設定することと、
前記差動出力信号での対称性メトリック（symmetry metric）を測定することと、
前記対称性メトリックが、予め決められた基準を満たしているか、確認することと、
前記対称性メトリックが予め決められた基準を満たしていれば、前記設定可能なバイアス電圧を、前記予め決められた基準を満たす前記対称性メトリックに対応する前記候補値に設定することと、
前記対称性メトリックが予め決められた基準を満たしていなければ、前記設定可能なバイアス電圧を新たな候補値に設定することとを更に備えるＣ２０の方法。
[Ｃ２２]
前記対称性メトリックはノイズ量（noise figure）を備え、
前記予め決められた基準は、前記ノイズ量が閾値未満であるか、を備える、Ｃ２１の方法。
[Ｃ２３]
差動出力信号を生成するために、シングルエンド（single-ended）第１信号を差動第２信号でミキシングする手段を備えるミキサ。
[Ｃ２４]
コンピュータに対してミキサについてのバイアス電圧を選択させるためのコードを記憶するコンピュータプログラム製品であって、前記コードは、
コンピュータに対して、シングルバランス（single-balanced）部とダミー部とを備えるミキサのトランジスタを名目上の値（nominal values）にバイアスさせるためのコードと、
コンピュータに対して、設定可能なバイアス電圧を候補値に設定させるためのコードと、
コンピュータに対して、前記差動出力信号での対称性メトリック（symmetry metric）を測定させるためのコードと、
コンピュータに対して、前記対称性メトリックが、予め決められた基準を満たしているか、確認させるためのコードと、
コンピュータに対して、前記対称性メトリックが予め決められた基準を満たしていれば、前記設定可能なバイアス電圧を、前記予め決められた基準を満たす前記対称性メトリックに対応する前記候補値に設定させるためのコードと、
コンピュータに対して、前記対称性メトリックが予め決められた基準を満たしていなければ、前記設定可能なバイアス電圧を新たな候補値に設定させるためのコードとを備えるコンピュータプログラム製品。

Claims (24)

1. 差動出力信号を生成するためにシングルエンド（single-ended）第１信号を差動第２信号とミキシングする装置であって、
   第１トランジスタ対を備えるシングルエンド部と、
   前記第１トランジスタ対に整合された第２トランジスタ対を備えるダミー部と
   を備え、前記第１トランジスタ対の第１入力は前記シングルエンド第１信号に結合され、前記第１トランジスタ対のゲート入力は前記差動第２信号に結合され、前記第１トランジスタ対は前記差動出力信号に結合され、
   前記第２トランジスタ対の第１入力はダミー負荷端子に結合され、前記第２トランジスタ対のゲートは前記差動第２信号に結合され、前記第２トランジスタ対は前記差動出力信号に結合される、装置。
2. 前記ダミー負荷端子は、高周波数のグランド電圧に結合される、請求項１の装置。
3. 前記装置は、前記ダミー負荷端子に結合されたダミー負荷を更に備える、請求項１の装置。
4. 前記第１トランジスタ対の前記第１入力は、ディジェネレーション（degeneration）抵抗を介して、前記シングルエンド第１信号に結合され、
   前記第２トランジスタ対の前記第１入力は、ディジェネレーション抵抗を介して前記ダミー負荷に結合される、請求項１の装置。
5. 前記第１トランジスタ対の前記第１入力は、結合キャパシタを介して前記シングルエンド第１信号に結合され、
   前記ダミー負荷はキャパシタを更に備える、請求項３の装置。
6. 入力信号を増幅して前記シングルエンド第１信号を生成するように構成された増幅器を更に備える、請求項３の装置。
7. 前記ダミー負荷は、電源電圧（source voltage）に結合された抵抗に結合されたキャパシタを更に備える、請求項６の装置。
8. 前記増幅器は、並列のインダクタ−キャパシタ負荷を備え、
   前記ダミー負荷は、並列のインダクタ−キャパシタ負荷を備える、請求項６の装置。
9. 前記ダミー負荷の前記インダクタは、前記増幅器の負荷の前記インダクタよりも損失が大きいように設計される、請求項８の装置。
10. 前記増幅器は、
    第１及び第２カスコードトランジスタを備えるカスコード増幅器と、
    前記第１カスコードトランジスタのソースに結合されたソース・ディジェネレーション・インピーダンスと、
    前記第２カスコードトランジスタのドレインに結合された負荷と
    を更に備え、前記ダミー負荷は、
    第１及び第２ダミーカスコードトランジスタと、
    前記第１ダミーカスコードトランジスタのソースに結合されたダミー・ソース・ディジェネレーション・インピーダンスと、
    前記第２ダミーカスコードトランジスタのドレインに結合された二次ダミー負荷（secondary dummy load）と
    を更に備える請求項６の装置。
11. 前記第１トランジスタ対は第１及び第２トランジスタを備え、
    前記第２トランジスタ対は第３及び第４トランジスタを備え、
    前記差動第２信号の第１端は、前記第１及び第４トランジスタのゲートに結合され、
    前記差動第２信号の第２端は、前記第２及び第３トランジスタのゲートに結合され、
    前記第１及び第３トランジスタのドレインは互いに結合され、
    前記第２及び第４トランジスタのドレインは互いに結合される、請求項１の装置。
12. 前記第２信号は、局部発振器（ＬＯ）信号を備え、
    前記第１信号は、増幅された無線周波数（ＲＦ）信号を備える、請求項１の装置。
13. 前記第２トランジスタ対は、少なくとも１つの設定可能なバイアス電圧によってバイアスされる、請求項１の装置。
14. 前記少なくとも１つの設定可能なバイアス電圧は、ミキサの出力において測定された対称性メトリック（symmetry metric）を最適化するためのバイアス電圧を決定する手段によって生成される、請求項１３の装置。
15. 差動出力信号を生成するためにシングルエンド（single-ended）第１信号を差動第２信号とミキシングする方法であって、
    前記第１信号を、第１トランジスタ対を備えるシングルエンド部の第１入力に結合することと、
    前記差動第２信号を、前記第１トランジスタ対のゲート入力に結合することと、
    前記第１トランジスタ対を、前記差動出力信号に結合することと、
    ダミー負荷端子を、第１トランジスタ対に整合された第２トランジスタ対を備えるダミー部の第１入力に結合することと、
    前記差動第２信号を、前記第２トランジスタ対のゲート入力に結合することと、
    前記第２トランジスタ対を、前記差動出力信号に結合することと
    を備える方法。
16. ダミー負荷を、前記ダミー負荷端子に結合すること、を更に備える請求項１５の方法。
17. 前記第１トランジスタ対の前記第１入力を、ディジェネレーション（degeneration）抵抗を介して前記シングルエンド第１信号に結合することと、
    前記第２トランジスタ対の前記第１入力を、ディジェネレーション抵抗を介して前記ダミー負荷端子に結合することと
    を更に備える請求項１５の方法。
18. 前記シングルエンド第１信号を生成するために第１信号を増幅すること、を更に備える請求項１５の方法。
19. 前記第２信号は、局部発振器（ＬＯ）信号を備え、
    前記第１信号は、増幅された無線周波数（ＲＦ）信号を備える、請求項１５の方法。
20. 設定可能なバイアス電圧を用いて、前記第１及び第２トランジスタ対の少なくとも１つのトランジスタをバイアスすること、を更に備える請求項１５の方法。
21. 前記第１及び第２トランジスタ対の前記トランジスタを、名目上の値（nominal values）にバイアスすることと、
    前記設定可能なバイアス電圧を、候補値に設定することと、
    前記差動出力信号での対称性メトリック（symmetry metric）を測定することと、
    前記対称性メトリックが、予め決められた基準を満たしているか、確認することと、
    前記対称性メトリックが予め決められた基準を満たしていれば、前記設定可能なバイアス電圧を、前記予め決められた基準を満たす前記対称性メトリックに対応する前記候補値に設定することと、
    前記対称性メトリックが予め決められた基準を満たしていなければ、前記設定可能なバイアス電圧を新たな候補値に設定することと
    を更に備える請求項２０の方法。
22. 前記対称性メトリックはノイズ量（noise figure）を備え、
    前記予め決められた基準は、前記ノイズ量が閾値未満であるか、を備える、請求項２１の方法。
23. 差動出力信号を生成するために、シングルエンド（single-ended）第１信号を差動第２信号でミキシングする手段を備えるミキサ。
24. コンピュータに対してミキサについてのバイアス電圧を選択させるためのコードを記憶するコンピュータプログラム製品であって、前記コードは、
    コンピュータに対して、シングルバランス（single-balanced）部とダミー部とを備えるミキサのトランジスタを名目上の値（nominal values）にバイアスさせるためのコードと、
    コンピュータに対して、設定可能なバイアス電圧を候補値に設定させるためのコードと、
    コンピュータに対して、前記差動出力信号での対称性メトリック（symmetry metric）を測定させるためのコードと、
    コンピュータに対して、前記対称性メトリックが、予め決められた基準を満たしているか、確認させるためのコードと、
    コンピュータに対して、前記対称性メトリックが予め決められた基準を満たしていれば、前記設定可能なバイアス電圧を、前記予め決められた基準を満たす前記対称性メトリックに対応する前記候補値に設定させるためのコードと、
    コンピュータに対して、前記対称性メトリックが予め決められた基準を満たしていなければ、前記設定可能なバイアス電圧を新たな候補値に設定させるためのコードと
    を備えるコンピュータプログラム製品。

Images