JP6895087B2 - 分布ミキサ - Google Patents

Description

本発明は、高周波電気信号を扱う回路技術、特に周波数変換機能を有するミキサに関するものである。

分布ミキサとは、電界効果トランジスタ（ＦＥＴ）の持つリアクタンス成分と、伝送線路の持つリアクタンス成分とを用いて疑似伝送線路を形成し、疑似伝送線路の有する広い周波数特性を利用することで、広帯域特性を実現したミキサ回路のことである（非特許文献１参照）。

分布ミキサにおいては、バイアス回路を、疑似伝送線路の広帯域性を崩すことなく設計することが重要である。集中定数設計のミキサの場合、通常、高周波（ＲＦ（Radio Frequency））端子、局部発振（ＬＯ（Local Oscillator））端子、中間周波（ＩＦ（Intermediate Frequency））端子の各端子が狭帯域に設計されるため、例えば、所望の周波数において十分にインピーダンスが高くなるような四分の一波長スタブを用い、バイアスを供給することが可能である。

しかしながら、分布ミキサにおいては、四分の一波長スタブのインピーダンスが疑似伝送線路の特性インピーダンスより十分大きく見える周波数範囲内のみでしか疑似伝送線路を形成することができず、結果として分布ミキサの広帯域性が損なわれる。この問題を解決するためには、理想的には、疑似伝送線路の広帯域な周波数範囲内でインピーダンスが十分大きくなるようなチョークコイルを利用すればよい。しかし、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）においては、大きなインダクタンス値を持つコイルの作成は難しく、現実的ではない。

したがって、分布ミキサの場合、通常は図１３に示すような、高抵抗を用いたバイアス回路が用いられる。図１３の例は、変換利得が大きく、かつＲＦ周波数とＬＯ周波数のアイソレーション確保が容易なドレイン注入型分布ミキサの例を示している（非特許文献２参照）。ドレイン注入型分布ミキサは、疑似伝送線路１，２と、疑似伝送線路１，２に沿って配置された複数の単位ミキサであるＦＥＴＱ１と、疑似伝送線路１の入力端にドレインバイアス電圧を印加するバイアス回路３と、疑似伝送線路２の終端にゲートバイアス電圧を印加するバイアス回路４と、疑似伝送線路１の入力端とＬＯ端子５とを接続するキャパシタＣ１と、疑似伝送線路２の入力端とＲＦ端子６とを接続するキャパシタＣ２と、疑似伝送線路１の終端とＩＦ端子７とを接続するキャパシタＣ３と、疑似伝送線路２の終端と接地とを接続する終端抵抗Ｒ１と、疑似伝送線路１とＦＥＴＱ１のドレインとの間に設けられた伝送線路ＣＰＷ３とから構成される。

疑似伝送線路１は、縦続接続された複数の伝送線路ＣＰＷ１から構成され、疑似伝送線路２は、縦続接続された複数の伝送線路ＣＰＷ２から構成される。
バイアス回路３は、抵抗Ｒｄｄを介してドレインバイアス電圧Ｖｄｄを疑似伝送線路１に印加する。バイアス回路４は、抵抗Ｒｇを介してゲートバイアス電圧Ｖｇを疑似伝送線路２に印加する。

抵抗Ｒｄｄ，Ｒｇは周波数依存性を持たない素子であり、かつ抵抗Ｒｄｄ，Ｒｇの値を疑似伝送線路１，２の特性インピーダンスよりも十分大きくすれば、疑似伝送線路１，２の広帯域性を崩すことなく、バイアス印加が可能である。しかしながら、高抵抗を用いる場合には、抵抗Ｒｄｄ，Ｒｇでの電圧降下分だけ大きなバイアス電圧を外部から供給する必要がある。

ドレイン注入型分布ミキサを設計する場合、高抵抗を用いたバイアス回路の設計は、特にドレインバイアス電圧Ｖｄｄを印加するバイアス回路３において次に述べる困難が伴う。ドレインバイアス電圧Ｖｄｄは、前述のように、高抵抗Ｒｄｄでの電圧降下分だけ大きな電圧にする必要がある。例えば、ＦＥＴＱ１のドレイン電圧をニー（knee）電圧付近に設定する場合には、単位ミキサを構成する各ＦＥＴＱ１に、飽和領域とほぼ等しいドレイン電流が流れる。

ドレイン注入型分布ミキサの場合、バイアス回路３を構成する高抵抗Ｒｄｄには、前記単位ミキサに流れるドレイン電流のミキサ段数倍（ＦＥＴＱ１の個数倍）の電流が流れるため、高抵抗Ｒｄｄでの電圧降下は大きくなる。例えば、ＦＥＴＱ１としてゲート幅１０μｍのＩｎＰ−ＨＥＭＴ（High Electron Mobility Transistor）を、ゲート電圧が−０．２Ｖの状態で用いる場合、ニー電圧であるドレイン電圧０．２Ｖ近辺でのドレイン電流は４ｍＡ程度となる。

したがって、例えばドレイン注入型分布ミキサを８段構成とする場合には、高抵抗Ｒｄｄには３２ｍＡの電流が流れる。高抵抗Ｒｄｄの抵抗値は、疑似伝送線路１，２の特性インピーダンス（通常は５０Ω）よりも十分大きくする必要があるため、例えば５００Ωとすると、高抵抗Ｒｄｄでの電圧降下は１．６Ｖとなる。よって、ＦＥＴＱ１のドレイン電圧をニー電圧付近に設定するためには、バイアス回路３に供給するドレインバイアスＶｄｄを１．８Ｖとする必要がある。

ドレイン注入型分布ミキサでは、ＦＥＴＱ１をオン／オフし、ドレイン電流を変化させることでＬＯ信号とＲＦ信号のミキシングまたはＬＯ信号とＩＦ信号のミキシングを行う。このとき、ＦＥＴＱ１がオフになり、ドレイン電流が流れなくなる瞬間に、高抵抗Ｒｄｄでの電圧降下が小さくなり、結果として、ドレインバイアス電圧Ｖｄｄ＝１．８ＶがそのままＦＥＴＱ１のドレインに印加されることになる。この電圧は、通常のＦＥＴのドレイン耐圧ぎりぎりの値である。オフ時にＦＥＴＱ１のドレインに印加される電圧を低下させるためには、高抵抗Ｒｄｄでの電圧降下を小さくすることが必要である。このためには、ＦＥＴＱ１の段数を減らして、高抵抗Ｒｄｄに流れる電流値を小さくするか、もしくは高抵抗Ｒｄｄの値を小さくすることが考えられる。

ドレイン注入型分布ミキサの変換利得はＦＥＴＱ１の段数に比例するため、ＦＥＴＱ１の段数を減らす手法では、高い変換利得を確保できない。また、抵抗Ｒｄｄの値を小さくする手法では、前述のように、抵抗Ｒｄｄの値が小さいほど、分布ミキサの疑似伝送線路１，２からみてバイアス回路３の存在が無視できなくなるため、分布ミキサの広帯域性が失われる。
また、高抵抗Ｒｄｄ，Ｒｇを用いたバイアス回路３，４では、高抵抗Ｒｄｄ，Ｒｇで大きな電力が消費されるため、電源の利用効率が極めて悪いという問題があった。

Kuo-Liang Deng，Hue Wang，"A 3-33 GHz PHEMT MMIC Distributed Drain Mixer"，Radio Frequency Integrated Circuits (RFIC) Symposium，2002，IEEE P.Bura，R.Dikshit，"F.E.T. mixer with the drain L.O. injection"，Electronics Letters 30th Sept.，1976，Vol.12，No.20

本発明は、上記課題を解決するためになされたもので、広帯域性と高い変換利得を確保することができ、消費電力を削減することができる分布ミキサを提供することを目的とする。

本発明の分布ミキサは、入力端がＬＯ信号入力用のＬＯ端子に接続され、終端がＩＦ信号出力用のＩＦ端子に接続された第１の伝送線路と、入力端がＲＦ信号入力用のＲＦ端子に接続された第２の伝送線路と、前記第１、第２の伝送線路間に、これら伝送線路の信号流れ方向に沿って等間隔で配置され、ゲートが前記第２の伝送線路に接続され、ドレインが前記第１の伝送線路に接続され、ソースが接地された複数のトランジスタと、前記第２の伝送線路の終端にバイアス電圧を印加するバイアス回路と、前記第２の伝送線路の終端と接地とを接続する終端抵抗とを備え、前記バイアス回路は、前記複数のトランジスタのゲート・ソース間の直流電圧がこれらトランジスタの閾値電圧となるように前記バイアス電圧を印加し、前記複数のトランジスタのドレインとソースの直流電圧が等しく、前記第１の伝送線路の終端から、前記ＲＦ信号を周波数変換した前記ＩＦ信号を出力することを特徴とするものである。

また、本発明の分布ミキサは、入力端がＬＯ信号入力用のＬＯ端子に接続され、終端がＲＦ信号出力用のＲＦ端子に接続された第１の伝送線路と、入力端がＩＦ信号入力用のＩＦ端子に接続された第２の伝送線路と、前記第１、第２の伝送線路間に、これら伝送線路の信号流れ方向に沿って等間隔で配置され、ゲートが前記第２の伝送線路に接続され、ドレインが前記第１の伝送線路に接続され、ソースが接地された複数のトランジスタと、前記第２の伝送線路の終端にバイアス電圧を印加するバイアス回路と、前記第２の伝送線路の終端と接地とを接続する終端抵抗とを備え、前記バイアス回路は、前記複数のトランジスタのゲート・ソース間の直流電圧がこれらトランジスタの閾値電圧となるように前記バイアス電圧を印加し、前記複数のトランジスタのドレインとソースの直流電圧が等しく、前記第１の伝送線路の終端から、前記ＩＦ信号を周波数変換した前記ＲＦ信号を出力することを特徴とするものである。
また、本発明の分布ミキサの１構成例は、前記第１の伝送線路と前記複数のトランジスタのドレインとの間に挿入された複数の第３の伝送線路をさらに備えることを特徴とするものである。

また、本発明の分布ミキサの１構成例において、前記第１の伝送線路は、入力端が正相側のＬＯ端子に接続され、終端が正相側のＩＦ端子に接続された正相側の第１の伝送線路と、入力端が逆相側のＬＯ端子に接続され、終端が逆相側のＩＦ端子に接続された逆相側の第１の伝送線路とからなる差動構成の伝送線路であり、前記第２の伝送線路は、入力端が正相側のＲＦ端子に接続された正相側の第２の伝送線路と、入力端が逆相側のＲＦ端子に接続された逆相側の第２の伝送線路とからなる差動構成の伝送線路であり、前記トランジスタは、ゲートが前記正相側の第２の伝送線路に接続され、ドレインが前記正相側の第１の伝送線路に接続され、ソースが接地された正相側のトランジスタと、ゲートが前記逆相側の第２の伝送線路に接続され、ドレインが前記逆相側の第１の伝送線路に接続され、ソースが接地された逆相側のトランジスタとからなる差動構成のトランジスタであり、前記終端抵抗は、前記正相側の第２の伝送線路の終端と接地とを接続する正相側の終端抵抗と、前記逆相側の第２の伝送線路の終端と接地とを接続する逆相側の終端抵抗とからなり、前記バイアス回路は、前記正相側、逆相側のそれぞれの第２の伝送線路の終端にバイアス電圧を印加することを特徴とするものである。

また、本発明の分布ミキサの１構成例において、前記第１の伝送線路は、入力端が正相側のＬＯ端子に接続され、終端が正相側のＲＦ端子に接続された正相側の第１の伝送線路と、入力端が逆相側のＬＯ端子に接続され、終端が逆相側のＲＦ端子に接続された逆相側の第１の伝送線路とからなる差動構成の伝送線路であり、前記第２の伝送線路は、入力端が正相側のＩＦ端子に接続された正相側の第２の伝送線路と、入力端が逆相側のＩＦ端子に接続された逆相側の第２の伝送線路とからなる差動構成の伝送線路であり、前記トランジスタは、ゲートが前記正相側の第２の伝送線路に接続され、ドレインが前記正相側の第１の伝送線路に接続され、ソースが接地された正相側のトランジスタと、ゲートが前記逆相側の第２の伝送線路に接続され、ドレインが前記逆相側の第１の伝送線路に接続され、ソースが接地された逆相側のトランジスタとからなる差動構成のトランジスタであり、前記終端抵抗は、前記正相側の第２の伝送線路の終端と接地とを接続する正相側の終端抵抗と、前記逆相側の第２の伝送線路の終端と接地とを接続する逆相側の終端抵抗とからなり、前記バイアス回路は、前記正相側、逆相側のそれぞれの第２の伝送線路の終端にバイアス電圧を印加することを特徴とするものである。

本発明によれば、ドレイン側のバイアス回路が不要になるため、ドレイン側バイアス回路の困難性を回避することができる。その結果、本発明では、広帯域性と高い変換利得を確保することができ、従来よりも消費電力の少ないドレイン注入型分布ミキサを実現することができる。

図１は、ドレイン注入型ミキサの原理を説明する図である。 図２は、ドレイン注入ミキサの等価回路図である。 図３は、ドレイン注入ミキサの周波数変換動作を説明する概念図である。 図４は、ドレイン注入ミキサの動作解析に用いたＦＥＴモデルのドレイン電流−ドレイン電圧特性を示す図である。 図５は、図４のＦＥＴモデルの特性から得られる、相互コンダクタンスのドレイン電圧依存性を示す図である。 図６は、図４のＦＥＴモデルの特性から得られる、ドレインコンダクタンスのドレイン電圧依存性を示す図である。 図７は、Ｐ（Ｖｇ，Ｖｄ）のゲート電圧依存性を示す図である。 図８は、ΔＰ（Ｖｇ，Ｖｄ）／ΔＶｄのゲート電圧依存性を示す図である。 図９は、本発明の第１の実施例に係るドレイン注入型分布ミキサの構成を示す回路図である。 図１０は、本発明の第１の実施例との比較に用いた従来のドレイン注入型分布ミキサの構成を示す回路図である。 図１１は、本発明の第１の実施例に係るドレイン注入型分布ミキサおよび従来のドレイン注入型分布ミキサの変換利得の計算結果を示す図である。 図１２は、本発明の第２の実施例に係るドレイン注入型分布ミキサの構成を示す回路図である。 図１３は、従来のドレイン注入型分布ミキサの構成を示す回路図である。

［発明の原理］
図１は、ＦＥＴを１個を用いた、シングルエンドのドレイン注入型ミキサの原理を説明する図である。ドレイン注入ミキサは、ＦＥＴＱ１と、ＦＥＴＱ１のドレイン（Ｄ）にドレインバイアス電圧を印加するバイアス回路１０と、ＦＥＴＱ１のゲート（Ｇ）にゲートバイアス電圧を印加するバイアス回路１１と、ＬＯ端子５およびＩＦ端子７のインピーダンスとＬＯ端子５およびＩＦ端子７から見たＦＥＴＱ１のドレインのインピーダンスとを合わせるマッチング回路１２と、ＲＦ端子６のインピーダンスとＲＦ端子６から見たＦＥＴＱ１のゲートのインピーダンスとを合わせるマッチング回路１３とから構成される。

ドレイン注入ミキサでは、ＦＥＴＱ１のドレインにかかる電圧を変調することで、相互コンダクタンスｇ_mが変化することを利用して、ＬＯ信号とＲＦ信号のミキシングまたはＬＯ信号とＩＦ信号のミキシングを行う。以下に、従来のドレイン注入ミキサの最適バイアス条件とされていたニー電圧の他に、高い変換利得が得られる別の動作バイアス点が存在することを、ドレイン注入ミキサの簡単な解析モデルを用いて説明する。

図２は、図１に示したドレイン注入ミキサの等価回路図である。この図２を用いて本発明の動作原理を説明する。ドレイン注入ミキサでは、ミキシング動作を引き起こす非線形パラメータとして、ＦＥＴＱ１の相互コンダクタンスｇ_m、ドレインコンダクタンスｇ_dがある。図２では、これらの非線形要素を、電流源ｇ_m（Ｖｄ，Ｖｇ）ｖ_gsおよびドレイン抵抗Ｒ_d（Ｖｄ，Ｖｇ）＝１／ｇ_dで示している。ＶｄはＦＥＴＱ１のドレイン電圧、Ｖｇはゲート電圧である。また、図２のｖ_RFはＲＦ信号の電圧、Ｒ_iは入力インピーダンス、Ｃ_gsはＦＥＴＱ１のゲート・ソース間容量である。ＬＯ信号により相互コンダクタンスｇ_mおよびドレインコンダクタンスｇ_dの２つの値が変化することで、ＲＦ信号とＬＯ信号が混合されて生じるＩＦ信号は、図２の負荷Ｚ_Lより取り出される。

このとき、図３に示すように、ＩＦ信号は、ＲＦ信号とＬＯ信号が混合されて生じる信号の包絡線３０として現れ、通常はローパスフィルタを用いてＩＦ信号成分のみが取り出されることとなる。ドレイン注入ミキサの変換利得の大きさは、図３の包絡線３０の振幅の変化量Δｉ_IFで表される。すなわち、ドレイン注入ミキサの変換利得を大きくするためには、式（１）に示す変化量Δｉ_IFが大きくなるような設計を行えばよい。

ｉ_IFMAXは負荷Ｚ_Lを流れる電流ｉ_IFの振幅の最大値、ｉ_IFMINは振幅の最小値である。図２において、負荷Ｚ_Lを流れる電流ｉ_IFは、次式で表される。

式（２）より式（３）が成立する。

よって、式（１）に示した、ドレイン注入ミキサの変換利得を決定するΔｉ_IFの値は、式（３）の右辺の絶対値の、ドレイン電圧Ｖｄが変化した際の変化量に比例する。式（３）の右辺の絶対値を式（４）のようにＰ（Ｖｇ，Ｖｄ）とする。

相互コンダクタンスｇ_mおよびドレインコンダクタンスｇ_dは、ＦＥＴＱ１の電流−電圧測定からその値を得ることができる。ドレイン注入ミキサを設計する際には、式（４）のＰ（Ｖｇ，Ｖｄ）の、ドレイン電圧Ｖｄに対する変化量が大きい点で設計すればよい。ここでは、ＦＥＴＱ１として、ゲート幅１０μｍのＭＥＳＦＥＴの大信号モデルを用いて説明する。図４に、このＦＥＴモデルのドレイン電流ｉｄ−ドレイン電圧Ｖｄの特性を示す。

ＦＥＴモデルの相互コンダクタンスｇ_mおよびドレインコンダクタンスｇ_dは、式（５）、式（６）のように定義できる。

図４の特性から、相互コンダクタンスｇ_mのドレイン電圧Ｖｄ依存性を、ゲート電圧Ｖｇをパラメータとして計算しグラフ化すると、図５のようになる。また、ドレインコンダクタンスｇ_dのドレイン電圧Ｖｄ依存性を、ゲート電圧Ｖｇをパラメータとして計算しグラフ化すると、図６のようになる。この図５、図６に示す特性を用いて、式（４）のＰ（Ｖｇ，Ｖｄ）のゲート電圧Ｖｇ依存性を、ドレイン電圧Ｖｄをパラメータとして計算しグラフ化すると、図７のようになる。

図７より、ドレイン注入ミキサの変換利得を最適化するゲート電圧Ｖｇおよびドレイン電圧Ｖｄを導くことができる。図７より、ゲート電圧Ｖｇが大きくなるほどＰ（Ｖｇ，Ｖｄ）の変化量が大きくなることが判る。したがって、ドレイン注入ミキサの変換利得はゲート電圧Ｖｇが大きいほど大きくなると考えられる。

ドレイン電圧Ｖｄに関しては、以下のように決定される。例えば、ゲート電圧Ｖｇが−０．２Ｖの場合にドレイン注入ミキサの変換利得を大きくとるためのドレイン電圧Ｖｄの条件を考える。Ｐ（Ｖｇ，Ｖｄ）の値が最小となるドレイン電圧Ｖｄは、Ｖｄ＝０Ｖである。Ｐ（Ｖｇ，Ｖｄ）の値が最大となるのはＶｄ＝１．０Ｖのときであるが、その時のＰ（Ｖｇ，Ｖｄ）の値は、Ｖｄ＝０．６Ｖ，０．８Ｖの場合とほとんど変わらない。

したがって、ＬＯ信号電力を節約するためにも、ドレイン電圧Ｖｄは０Ｖから０．６Ｖの範囲で増減させることが望ましい。このため、ドレイン電圧Ｖｄを０Ｖと０．６Ｖの中間値である０．３Ｖとしたときに、最も低いＬＯ信号電力で、大きな変換利得を得ることができる。図４のドレイン電流ｉｄ−ドレイン電圧Ｖｄの特性を見れば判るように、上記の推論より導かれた、（Ｖｇ，Ｖｄ）＝（−０．２Ｖ，０．３Ｖ）は、ＦＥＴＱ１のニー電圧に相当する。したがって、従来のドレイン注入ミキサのバイアス点であるニー電圧付近が、高変換利得を得るために最適であることが、Ｐ（Ｖｇ，Ｖｄ）という指標から理解できる。

ここで、ＬＯ信号電力が更に低い場合を考える。例えば、ドレイン電圧Ｖｄのスイング振幅として、０．２Ｖまでしか得られない場合を考えると、上述のドレイン電圧Ｖｄをバイアス点として用いる条件では、ドレイン電圧Ｖｄに対して十分に大きなＰ（Ｖｇ，Ｖｄ）の変化量が得られず、大きな変換利得を得ることができない。

できるだけ少ないＬＯ信号電力でドレイン注入ミキサの大きな変換利得が得られるバイアス条件を求めるためには、Ｐ（Ｖｇ，Ｖｄ）のドレイン電圧Ｖｄに対する変化率ΔＰ（Ｖｇ，Ｖｄ）／ΔＶｄを計算し、この値が最も大きくなるようなバイアス点を求めればよい。図８に、ドレイン電圧Ｖｄをパラメータとした、ΔＰ（Ｖｇ，Ｖｄ）／ΔＶｄのゲート電圧Ｖｇ依存性を示す。

図８より、ドレイン電圧Ｖｄ＝０Ｖ、ゲート電圧Ｖｇ＝−０．３５Ｖ付近でΔＰ（Ｖｇ，Ｖｄ）／ΔＶｄが極大となることが判る。つまり、ドレイン電圧Ｖｄ＝０Ｖ、ゲート電圧Ｖｇ＝−０．３５Ｖにおいて最も低いＬＯ信号電力でドレイン注入ミキサの高い変換利得を得ることができる。

ドレイン電圧Ｖｄ＝０Ｖ、ゲート電圧Ｖｇ＝−０．３５ＶでΔＰ（Ｖｇ，Ｖｄ）／ΔＶｄが極大となる理由は、定性的には、以下のように説明することができる。ゲート電圧Ｖｇ＝−０．３５Ｖは、ＦＥＴＱ１のゲートのショットキー接合の閾値電圧に相当する。

ドレインバイアス電圧０ＶでＦＥＴＱ１を使用する場合、ＬＯ信号に応じてドレイン電圧Ｖｄが負電圧になった時には、ＦＥＴＱ１のドレインから見たゲートの電圧Ｖｇｄが、ＦＥＴＱ１のゲートを構成するショットキー接合の閾値電圧より大きくなり、ゲートからドレインに大きな電流が流れるようになる。

一方で、ドレインバイアス電圧０Ｖの条件で、ＬＯ信号に応じてドレイン電圧Ｖｄが正電圧になった時には、ＦＥＴＱ１のゲートを構成するショットキー接合の閾値電圧よりもＶｇｄが小さくなるため、ゲートからドレインに流れる電流は急速に低下する。このことは、ドレインコンダクタンスｇ_dが原点付近で急速に変化することを示している。また、ドレイン電圧Ｖｄが正電圧になった時には、図５からわかるように、相互コンダクタンスｇ_mによる、ゲートに入力されたＲＦ信号に対する利得も利用できる。

通常、ミキサは、最大の変換利得が得られるような十分大きなＬＯ信号電力で駆動されることを前提としている。したがって、ＬＯ信号の周波数が低く、大出力電力のＬＯ信号源が容易に得られる場合には従来のニー電圧付近でドレイン注入ミキサを使用するのが良いと考えられる。

しかしながら、ＬＯ信号周波数が非常に高い場合、例えば１００ＧＨｚを超えるような場合には、十分なＬＯ信号電力を供給できる信号源が少ないため、できるだけ低いＬＯ信号電力で駆動可能なミキサが求められる。本発明は、信号周波数が高い場合において、小さいＬＯ信号電力で高い変換利得を得ることができるので、例えばＲＦ信号周波数が１００ＧＨｚを超えるような信号をダウンコンバージョンするための基本波ミキサなどに有効である。また、本発明では、ＦＥＴＱ１のドレインにバイアス電圧を供給する必要がないため、従来のドレイン注入ミキサに比べて消費電力が格段に小さくなるという効果が得られる。

以上の原理により、ＦＥＴＱ１のドレインの直流電圧がゼロ（ドレインとソースの直流電圧が等しい）の場合でも、ゲート・ソース間の直流電圧をＦＥＴＱ１の閾値電圧に設定することで、大きな変換利得が得られることが説明された。この原理をドレイン注入型分布ミキサに適用すれば、ドレイン側のバイアス回路が不要になるため、上記で述べた、ドレイン側バイアス回路の困難性を回避することができ、さらに、従来よりも消費電力の少ないドレイン注入型分布ミキサを実現できる。
次に、実施例として、実際に本発明に係るドレイン注入型分布ミキサを設計し、計算した結果を示し、本発明が有効であることを説明する。

［第１の実施例］
本発明の第１の実施例として、シングルエンドのドレイン注入型分布ミキサへの適用例を説明する。図９は本実施例のドレイン注入型分布ミキサの構成を示す回路図である。本実施例のドレイン注入型分布ミキサは、入力端がＬＯ端子５に接続され、終端がＩＦ端子７に接続された疑似伝送線路１と、入力端がＲＦ端子６に接続された疑似伝送線路２と、疑似伝送線路１，２に沿って配置され、ゲートが疑似伝送線路２に接続され、ソースが接地され、ＬＯ信号とＲＦ信号とを周波数合成する複数の単位ミキサであるＦＥＴＱ１と、疑似伝送線路２の終端にゲートバイアス電圧を印加するバイアス回路４ａと、疑似伝送線路２の終端と接地とを接続する５０Ωの終端抵抗Ｒ１と、疑似伝送線路１と各ＦＥＴＱ１のドレインとの間に設けられた複数の伝送線路ＣＰＷ３（第３の伝送線路）とから構成される。

本発明をドレイン注入型分布ミキサに適用する場合には、そもそもドレイン側のバイアス回路が不要であるため、前記の問題を回避することができる。
本実施例では、複数のＦＥＴＱ１として全て同一の、ゲート幅１０μｍのＩｎＰ−ＨＥＭＴを用いた。疑似伝送線路１は、縦続接続された複数の伝送線路ＣＰＷ１（第１の伝送線路）から構成される。各伝送線路ＣＰＷ１としては、特性インピーダンス６０Ω、長さ７０μｍのコプレーナ線路を用いた。同様に、疑似伝送線路２は、縦続接続された複数の伝送線路ＣＰＷ２（第２の伝送線路）から構成される。各伝送線路ＣＰＷ２としては、特性インピーダンス６５Ω、長さ７０μｍのコプレーナ線路を用いた。つまり、複数のＦＥＴＱ１は、疑似伝送線路１，２間に、これら疑似伝送線路１，２の信号流れ方向（図９の左から右への方向）に沿って等間隔で配置される。

これらの伝送線路の特性インピーダンスと長さは、ＦＥＴＱ１のドレイン・ソース間電圧が０Ｖで、ゲート・ソース間電圧がＦＥＴＱ１の閾値電圧である−０．３５Ｖの時に、疑似伝送線路１，２のカットオフ周波数が高い値（ＬＯ信号およびＲＦ信号が疑似伝送線路１，２を伝播可能な値）になるように計算された値となっている。
また、疑似伝送線路２の終端にゲートバイアス電圧を印加するバイアス回路４ａとしては、インダクタンス１ＨのチョークコイルＬ１を用いた。

本実施例のようにドレイン注入型分布ミキサをダウンコンバージョンミキサとして使用する場合、ＲＦ信号の進行波とＬＯ信号の進行波とが各ＦＥＴＱ１（単位ミキサ）で混合され、周波数変換後のＩＦ信号がＩＦ端子７から出力される。

本実施例との比較のために、ＦＥＴＱ１のドレインにバイアス電圧を印加する従来のドレイン注入型分布ミキサについても計算も行った。このドレイン注入型分布ミキサの構成を図１０に示す。ドレインバイアス電圧を印加するバイアス回路３ａとしては、インダクタンス１ＨのチョークコイルＬ２を用い、ＦＥＴＱ１のドレイン電圧Ｖｄを０．２Ｖとした。

図９に示した本実施例のドレイン注入型分布ミキサおよび図１０に示した従来のドレイン注入型分布ミキサの変換利得ＣＧの計算結果を図１１に示す。図１１のＣＧ０は本実施例のドレイン注入型分布ミキサの変換利得を示し、ＣＧ１は従来のドレイン注入型分布ミキサの変換利得を示している。ここでは、横軸にゲート電圧Ｖｇをとり、ドレイン電圧Ｖｄをパラメータとしている。ＲＦ信号の周波数を１２５ＧＨｚ、ＬＯ信号の周波数を１１９ＧＨｚ、ＩＦ信号の周波数を６ＧＨｚとした。また、ＲＦ信号入力電力を−３０ｄＢｍとし、ＬＯ信号入力電力を４ｄＢｍとした。

図１１によれば、本実施例のようにＦＥＴＱ１のドレイン電圧Ｖｄを０Ｖ、ゲート電圧ＶｇをＦＥＴＱ１の閾値電圧である−０．３５Ｖに設定することで、−８．９７９ｄＢの変換利得が得られることが判る。また、従来のドレイン注入型分布ミキサのように、ＦＥＴＱ１のドレイン電圧Ｖｄをニー電圧である０．２Ｖとし、ゲート電圧Ｖｇを−０．３Ｖに設定した場合の変換利得は、−１０．２７６ｄＢであることが判る。

このように、本実施例では、従来よりも高い変換利得を得ることができる。高い変換利得が得られる理由は、上記の発明の原理でも述べたように、従来用いられてきたバイアス条件よりも、ドレイン電圧Ｖｄが０Ｖでゲート電圧Ｖｇが閾値電圧であるバイアス条件の方が、ミキサの変換利得を決定するΔｉ_IFの変化量が大きくなるからである。表１に、従来構成と本実施例の構成での消費電力、変換利得の比較結果を示す。

従来構成で「Ｌ２使用時」とは、図１０のようにバイアス回路３ａとしてチョークコイルＬ２を用いた場合を示している。また、従来構成で「Ｒｄｄ使用時」とは、図１３のようにバイアス回路３として５０Ωの抵抗Ｒｄｄを用いた場合を示している。また、ドレイン電圧降下とは、バイアス回路３，３ａにおける電圧降下のことを言う。ドレイン印加電圧は、図１３、図１０のＶｄｄである。

従来のようにバイアス回路３，３ａを用いてＦＥＴＱ１のドレインに電圧を印加する構成では、バイアス回路３，３ａに電流が流れるため、消費電力が発生する。バイアス回路３ａを用いる場合にはチョークコイルＬ２での直流電圧降下が無いため、消費電力を抑えることができるが、１００ＧＨｚ以上の周波数において大きなインダクタンス値を有するチョークコイルを実現することは難しい。

したがって、実際には抵抗Ｒｄｄからなるバイアス回路３を介してＦＥＴＱ１のドレインをバイアスすることになる。バイアス回路３を用いる場合には、抵抗Ｒｄｄでの電圧降下を考慮した大きな電圧Ｖｄｄをかける必要があるため、さらに消費電力は大きくなる。
一方、本実施例では、ＦＥＴＱ１のドレインのバイアス電圧が０なので、ドレイン側のバイアス回路による消費電力は０である。

［第２の実施例］
次に、本発明の第２の実施例について説明する。図１２は本実施例のドレイン注入型分布ミキサの構成を示す回路図である。本実施例は、分布ミキサを構成する個々の単位ミキサを差動構成とし、さらにＬＯ信号を入力する疑似伝送線路とＲＦ信号を入力する疑似伝送線路を共に差動構成としたダブルバランス構成のドレイン注入型分布ミキサを示している。

本実施例のドレイン注入型分布ミキサは、入力端が正相側のＬＯ端子５ｐに接続され、終端が正相側のＩＦ端子７ｐに接続された疑似伝送線路１ｐと、入力端が逆相側のＬＯ端子５ｎに接続され、終端が逆相側のＩＦ端子７ｎに接続された疑似伝送線路１ｎと、入力端が正相側のＲＦ端子６ｐに接続された疑似伝送線路２ｐと、入力端が逆相側のＲＦ端子６ｎに接続された疑似伝送線路２ｎと、疑似伝送線路１ｐ，１ｎ，２ｐ，２ｎに沿って配置され、ゲートが疑似伝送線路２ｐ，２ｎに接続され、ドレインが疑似伝送線路１ｐ，１ｎに接続され、ソースが接地された複数の差動構成のＦＥＴＱ１ｐ，Ｑ１ｎと、疑似伝送線路２ｐ，２ｎの終端にゲートバイアス電圧を印加するバイアス回路４ｂと、疑似伝送線路２ｐ，２ｎの終端と接地とを接続する５０Ωの終端抵抗Ｒ１ｐ，Ｒ１ｎとから構成される。

図１２のＬＯｐは正相側のＬＯ信号、ＬＯｎはＬＯｐと相補なＬＯ信号、ＲＦｐは正相側のＲＦ信号、ＲＦｎはＲＦｐと相補なＲＦ信号、ＩＦｐは正相側のＩＦ信号、ＩＦｎはＩＦｐと相補なＩＦ信号である。

疑似伝送線路１ｐは、縦続接続された複数の伝送線路ＣＰＷ１ｐから構成され、疑似伝送線路１ｎは、縦続接続された複数の伝送線路ＣＰＷ１ｎから構成される。同様に、疑似伝送線路２ｐは、縦続接続された複数の伝送線路ＣＰＷ２ｐから構成され、疑似伝送線路２ｎは、縦続接続された複数の伝送線路ＣＰＷ２ｎから構成される。第１の実施例と同様に、複数のＦＥＴＱ１ｐは、疑似伝送線路１ｐ，２ｐ間に、これら疑似伝送線路１ｐ，２ｐの信号流れ方向に沿って等間隔で配置され、複数のＦＥＴＱ１ｎは、疑似伝送線路１ｎ，２ｎ間に、これら疑似伝送線路１ｎ，２ｎの信号流れ方向に沿ってＦＥＴＱ１ｐと同じ間隔で配置される。

バイアス回路４ｂは、一端が疑似伝送線路２ｐの終端に接続され、他端にドレインバイアス電圧Ｖｇｇが印加される抵抗Ｒｇｐと、一端が疑似伝送線路２ｎの終端に接続され、他端にドレインバイアス電圧Ｖｇｇが印加される抵抗Ｒｇｎと、一端が抵抗Ｒｇｐの他端に接続され、他端が接地されたキャパシタＣｐと、一端が抵抗Ｒｇｎの他端に接続され、他端が接地されたキャパシタＣｎとから構成される。

本実施例では、差動構成のＲＦ信号ＲＦｐ，ＲＦｎと差動構成のＬＯ信号ＬＯｐ，ＬＯｎとが差動構成のＦＥＴＱ１ｐ，Ｑ１ｎで混合され、差動構成のＩＦ信号ＩＦｐ，ＩＦｎがＩＦ端子７ｐ，７ｎから出力される。

本実施例においても、従来のドレイン注入型分布ミキサで問題となった、ドレインバイアスの印加に係る問題を、第１の実施例と同様の原理で解決することができる。具体的には、ＦＥＴＱ１ｐ，Ｑ１ｎのドレインの直流電圧をゼロとし、ＦＥＴＱ１ｐ，Ｑ１ｎのゲート・ソース間の直流電圧をＦＥＴＱ１ｐ，Ｑ１ｎの閾値電圧に設定すればよい。

本実施例のようにドレイン側の疑似伝送線路１ｐ，１ｎをバランス型に設計したバランス型分布ミキサに本発明を適用する場合には、ドレイン側のバイアス回路が２つ減るため、レイアウトの簡略化にもつながる。ＲＦ信号を単相入力とし、ゲート側の疑似伝送線路を１本としたシングルバランス構成にも本発明は適用可能である。

なお、第１、第２の実施例では、ダウンコンバージョンミキサを例に挙げて説明したが、本発明をアップコンバージョンミキサに適用することも可能である。本発明をアップコンバージョンミキサに適用する場合には、図９、図１２の疑似伝送線路２，２ｐ，２ｎの入力端をＩＦ端子７，７ｐ，７ｎに接続し、疑似伝送線路１，１ｐ，１ｎの終端をＲＦ端子６，６ｐ，６ｎに接続して、ＲＦ信号の代わりにＩＦ信号を疑似伝送線路２，２ｐ，２ｎに入力し、疑似伝送線路１，１ｐ，１ｎの終端からＲＦ信号を出力すればよい。

本発明は、高周波電気信号を扱う回路技術に適用することができる。

１，１ｐ，１ｎ，２，２ｐ，２ｎ…疑似伝送線路，４ａ，４ｂ…バイアス回路、５，５ｐ，５ｎ…ＬＯ端子、６，６ｐ，６ｎ…ＲＦ端子、７，７ｐ，７ｎ…ＩＦ端子、Ｑ１，Ｑ１ｐ，Ｑ１ｎ…ＦＥＴ、Ｒ１，Ｒ１ｐ，Ｒ１ｎ，Ｒｇｐ，Ｒｇｎ…抵抗、Ｌ１…チョークコイル、Ｃｐ，Ｃｎ…キャパシタ、ＣＰＷ１，ＣＰＷ１ｐ，ＣＰＷ１ｎ，ＣＰＷ２，ＣＰＷ２ｐ，ＣＰＷ２ｎ，ＣＰＷ３…伝送線路。

Claims (5)

1. 入力端がＬＯ信号入力用のＬＯ端子に接続され、終端がＩＦ信号出力用のＩＦ端子に接続された第１の伝送線路と、
   入力端がＲＦ信号入力用のＲＦ端子に接続された第２の伝送線路と、
   前記第１、第２の伝送線路間に、これら伝送線路の信号流れ方向に沿って等間隔で配置され、ゲートが前記第２の伝送線路に接続され、ドレインが前記第１の伝送線路に接続され、ソースが接地された複数のトランジスタと、
   前記第２の伝送線路の終端にバイアス電圧を印加するバイアス回路と、
   前記第２の伝送線路の終端と接地とを接続する終端抵抗とを備え、
   前記バイアス回路は、前記複数のトランジスタのゲート・ソース間の直流電圧がこれらトランジスタの閾値電圧となるように前記バイアス電圧を印加し、
   前記複数のトランジスタのドレインとソースの直流電圧が等しく、
   前記第１の伝送線路の終端から、前記ＲＦ信号を周波数変換した前記ＩＦ信号を出力することを特徴とする分布ミキサ。
2. 入力端がＬＯ信号入力用のＬＯ端子に接続され、終端がＲＦ信号出力用のＲＦ端子に接続された第１の伝送線路と、
   入力端がＩＦ信号入力用のＩＦ端子に接続された第２の伝送線路と、
   前記第１、第２の伝送線路間に、これら伝送線路の信号流れ方向に沿って等間隔で配置され、ゲートが前記第２の伝送線路に接続され、ドレインが前記第１の伝送線路に接続され、ソースが接地された複数のトランジスタと、
   前記第２の伝送線路の終端にバイアス電圧を印加するバイアス回路と、
   前記第２の伝送線路の終端と接地とを接続する終端抵抗とを備え、
   前記バイアス回路は、前記複数のトランジスタのゲート・ソース間の直流電圧がこれらトランジスタの閾値電圧となるように前記バイアス電圧を印加し、
   前記複数のトランジスタのドレインとソースの直流電圧が等しく、
   前記第１の伝送線路の終端から、前記ＩＦ信号を周波数変換した前記ＲＦ信号を出力することを特徴とする分布ミキサ。
3. 請求項１または２記載の分布ミキサにおいて、
   前記第１の伝送線路と前記複数のトランジスタのドレインとの間に挿入された複数の第３の伝送線路をさらに備えることを特徴とする分布ミキサ。
4. 請求項１記載の分布ミキサにおいて、
   前記第１の伝送線路は、入力端が正相側のＬＯ端子に接続され、終端が正相側のＩＦ端子に接続された正相側の第１の伝送線路と、入力端が逆相側のＬＯ端子に接続され、終端が逆相側のＩＦ端子に接続された逆相側の第１の伝送線路とからなる差動構成の伝送線路であり、
   前記第２の伝送線路は、入力端が正相側のＲＦ端子に接続された正相側の第２の伝送線路と、入力端が逆相側のＲＦ端子に接続された逆相側の第２の伝送線路とからなる差動構成の伝送線路であり、
   前記トランジスタは、ゲートが前記正相側の第２の伝送線路に接続され、ドレインが前記正相側の第１の伝送線路に接続され、ソースが接地された正相側のトランジスタと、ゲートが前記逆相側の第２の伝送線路に接続され、ドレインが前記逆相側の第１の伝送線路に接続され、ソースが接地された逆相側のトランジスタとからなる差動構成のトランジスタであり、
   前記終端抵抗は、前記正相側の第２の伝送線路の終端と接地とを接続する正相側の終端抵抗と、前記逆相側の第２の伝送線路の終端と接地とを接続する逆相側の終端抵抗とからなり、
   前記バイアス回路は、前記正相側、逆相側のそれぞれの第２の伝送線路の終端にバイアス電圧を印加することを特徴とする分布ミキサ。
5. 請求項２記載の分布ミキサにおいて、
   前記第１の伝送線路は、入力端が正相側のＬＯ端子に接続され、終端が正相側のＲＦ端子に接続された正相側の第１の伝送線路と、入力端が逆相側のＬＯ端子に接続され、終端が逆相側のＲＦ端子に接続された逆相側の第１の伝送線路とからなる差動構成の伝送線路であり、
   前記第２の伝送線路は、入力端が正相側のＩＦ端子に接続された正相側の第２の伝送線路と、入力端が逆相側のＩＦ端子に接続された逆相側の第２の伝送線路とからなる差動構成の伝送線路であり、
   前記トランジスタは、ゲートが前記正相側の第２の伝送線路に接続され、ドレインが前記正相側の第１の伝送線路に接続され、ソースが接地された正相側のトランジスタと、ゲートが前記逆相側の第２の伝送線路に接続され、ドレインが前記逆相側の第１の伝送線路に接続され、ソースが接地された逆相側のトランジスタとからなる差動構成のトランジスタであり、
   前記終端抵抗は、前記正相側の第２の伝送線路の終端と接地とを接続する正相側の終端抵抗と、前記逆相側の第２の伝送線路の終端と接地とを接続する逆相側の終端抵抗とからなり、
   前記バイアス回路は、前記正相側、逆相側のそれぞれの第２の伝送線路の終端にバイアス電圧を印加することを特徴とする分布ミキサ。

Images