JP2007288250A - ミキサ回路 - Google Patents
ミキサ回路 Download PDFInfo
- Publication number
- JP2007288250A JP2007288250A JP2006109787A JP2006109787A JP2007288250A JP 2007288250 A JP2007288250 A JP 2007288250A JP 2006109787 A JP2006109787 A JP 2006109787A JP 2006109787 A JP2006109787 A JP 2006109787A JP 2007288250 A JP2007288250 A JP 2007288250A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos transistor
- mixer circuit
- frequency signal
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
【課題】変換利得、雑音特性を向上させつつ、低消費電流化を図ることが可能なミキサ回路を提供する。
【解決手段】ミキサ回路100は、電源電位VCCに接続され、ゲートに第1のバイアス電圧bias1が印加されるとともに第1の無線周波数信号RF+が入力される、p型の第1のMOSトランジスタ1と、この第1のMOSトランジスタと接地電位との間に接続され、ゲートに第2のバイアス電圧bias2が印加されるとともに第1の無線周波数信号RF+が入力される、n型の第2のMOSトランジスタ2と、第1の接続点101と電源電位との間で第1のMOSトランジスタ1と並列に接続され、ゲートに第3のバイアス電圧bias3が印加されるとともに第1の局部発振信号LO+が入力されるn型の第3のMOSトランジスタ3と、第1の中間周波数信号OUT+を出力する第1の出力端子102と、を備える。
【選択図】図1
【解決手段】ミキサ回路100は、電源電位VCCに接続され、ゲートに第1のバイアス電圧bias1が印加されるとともに第1の無線周波数信号RF+が入力される、p型の第1のMOSトランジスタ1と、この第1のMOSトランジスタと接地電位との間に接続され、ゲートに第2のバイアス電圧bias2が印加されるとともに第1の無線周波数信号RF+が入力される、n型の第2のMOSトランジスタ2と、第1の接続点101と電源電位との間で第1のMOSトランジスタ1と並列に接続され、ゲートに第3のバイアス電圧bias3が印加されるとともに第1の局部発振信号LO+が入力されるn型の第3のMOSトランジスタ3と、第1の中間周波数信号OUT+を出力する第1の出力端子102と、を備える。
【選択図】図1
Description
本発明は、例えば、無線通信用LSI(Large Scale Integration)に用いられるミキサ回路に関するものである。
従来、無線通信において、RF(Radio Frequency:無線周波数)信号の周波数変換を行うミキサ回路が用いられている。
このミキサ回路には、入力信号が電圧で与えられ、LO(Local Oscillation:局部発振)信号が入力されるMOSスイッチのオン、オフで電流経路を切り替えるタイプのアクティブミキサがある。この電流経路の切り替えにより、出力端子には入力電圧信号の周波数とLO信号の周波数の和および差の周波数の電流信号が出力される。
このアクティブミキサにおいて、ミキサ回路を構成する上記MOSスイッチに定常電流が流れると1/周波数に比例するフリッカ雑音が発生する。
特に、ミキサ回路が、ダイレクトコンバージョン、あるいはLow−IF(Intermediate Frequency:中間周波数)方式の受信機に用いられるダウンコンバージョンミキサの場合、このフリッカ雑音が問題となる。
ここで、従来のミキサ回路には、例えば、電源電位に接続され、ベースに局部発振信号LO+が信号入力される第1のバイポーラトランジスタと、電源電位に接続され、ベースに局部発振信号LO−が信号入力される第2のバイポーラトランジスタと、これらの第1、第2のバイポーラトランジスタと接地電位との間に接続され、ベースに無線周波数信号が入力される第3のバイポーラトランジスタと、電源電位と第3のバイポーラトランジスタとの間に接続され、第3のバイポーラトランジスタにバイアス電流を供給する定電流源と、を備えるものがある(例えば、非特許文献1参照。)。
上記従来のミキサ回路では、定電流源が第3のバイポーラトランジスタにバイアス電流を供給することにより、第1、第2のバイポーラトランジスタに流れる電流を増加させることなく、無線周波数信号を増幅する第3のバイポーラトランジスタに流れる電流を増加させることができる。
これにより、第1、第2のバイポーラトランジスタにおけるフリッカ雑音を低減して雑音特性を向上しつつ、第3のバイポーラトランジスタの電流増幅率を増加させてミキサ回路の変換利得を向上するものである。
しかし、ミキサ回路の変換利得、雑音特性を向上させるためには、定電流源のバイアス電流を増加させる必要があり、回路の消費電流が増加するという問題があった。
Behzad Razavi 著、「RF Microelectronics」、(米国)、Prentice Hall Professional Technical Reference、1998年、p.197
Behzad Razavi 著、「RF Microelectronics」、(米国)、Prentice Hall Professional Technical Reference、1998年、p.197
本発明は、上記課題を解決するものであり、変換利得、雑音特性を向上させつつ、低消費電流化を図ることが可能なミキサ回路を提供することを目的とする。
本発明の一態様に係る実施例に従ったミキサ回路は、第1の電位に接続され、信号入力端子に第1のバイアス電圧が印加されるとともに第1の無線周波数信号が入力される第1導電型の第1のトランジスタと、前記第1のトランジスタと第2の電位との間に接続され、信号入力端子に第2のバイアス電圧が印加されるとともに前記第1の無線周波数信号が入力される第2導電型の第2のトランジスタと、前記第2のトランジスタと前記第1のトランジスタとの間の第1の接続点と前記第1の電位との間で前記第1のトランジスタと並列に接続され、信号入力端子に第3のバイアス電圧が印加されるとともに第1の局部発振信号が入力される第2導電型の第3のトランジスタと、前記第1の電位と前記第3のトランジスタとの間に設けられ、第1の中間周波数信号を出力する第1の出力端子と、を備えることを特徴とする。
本発明に係るミキサ回路によれば、変換利得、雑音特性を向上させつつ、低消費電流化を図ることができる。
以下、本発明に係る各実施例について図面に基づいて説明する。
なお、ここでは、第1の電位を電源電位、第2の電位を接地電位とし、第1導電型をp型、第2導電型をn型として説明する。
図1は、本発明の一態様である実施例1に係るミキサ回路の要部の構成を示す回路図である。
図1に示すように、ミキサ回路100は、第1の電位である電源電位VCCにソースが接続され、信号入力端子であるゲートに第1のバイアス電圧bias1(直流成分)が印加されるとともに第1の無線周波数信号RF+(交流成分)が入力される、第1導電型であるp型の第1のMOSトランジスタ1と、この第1のMOSトランジスタのドレインとそのドレインが接続されるとともに第2の電位である接地電位にソースが接続され、ゲートに第2のバイアス電圧bias2(直流成分)が印加されるとともに第1の無線周波数信号RF+が入力される、第2導電型であるn型の第2のMOSトランジスタ2と、を備える。
さらに、ミキサ回路100は、第2のMOSトランジスタ2のドレインと第1のMOSトランジスタ1のドレインとの間の第1の接続点101と電源電位との間で第1のMOSトランジスタ1と並列に接続され、ゲートに第3のバイアス電圧bias3(直流成分)が印加されるとともに第1の局部発振信号LO+(交流成分)が入力されるn型の第3のMOSトランジスタ3と、電源電位VCCと第3のMOSトランジスタ3との間に設けられ、第1の中間周波数信号OUT+を出力する第1の出力端子102と、を備える。
第1ないし第3のMOSトランジスタ1〜3の各ゲートに印加される既述のバイアス電圧bias1〜bias3は、直流電位を各ゲートに与える。
第1のMOSトランジスタ1は、ディジェネレーション素子Z1を介して電源電位VCCに接続されている。これにより、第1のMOSトランジスタ1の線形性を向上することができる。なお、このディジェネレーション素子Z1は、例えば、線形性が問題にならない場合は省略してもよい。
第2のMOSトランジスタ2は、ディジェネレーション素子Z2を介して接地電位に接続されている。これにより、上記と同様に、第2のMOSトランジスタ2の線形性を向上することができる。なお、このディジェネレーション素子Z2は、例えば、線形性が問題にならない場合は省略してもよい。
このように、ミキサ回路100は、ディジェネレーション素子Z1、または、ディジェネレーション素子Z2の少なくとも何れか一方を備えるようにしてもよい。
第3のMOSトランジスタ3は、負荷Z3を介して電源電位VCCに接続されている。これにより、第1の出力端子102から交流電流信号もしくは交流電圧信号として第1の中間周波数信号OUT+を出力することができる。
ここで、既述のディジェネレーション素子、負荷の具体例について説明する。電源電位VCC側に接続された第1のディジェネレーション素子Z1、負荷Z3には、抵抗、インダクタ、p型MOSトランジスタが選択される。
また、接地電位側に接続された第2のディジェネレーション素子Z2には、抵抗、インダクタ、n型MOSトランジスタが選択される。なお、負荷が接地電位側に接続された場合も同様に抵抗、インダクタ、n型MOSトランジスタが選択される。
ミキサ回路100は、第1の局部発振信号LO+の入力に応じて、第3のMOSトランジスタ3をオン、オフし、第1の接続点101から入力される交流電流信号の伝達を局部発振信号の周波数で制御する。
これにより、第1の出力端子102には、第1の無線周波数信号RF+と第1の局部発振信号LO+とがミキシングされた第1の中間周波数信号OUT+が出力される。
ここで、ミキサ回路100の変換利得は、周波数変換後の第1の中間周波数信号OUT+を周波数変換前の第1の無線周波数信号RF+で割った値(例えば、トランスコンダクタンス:gm)と定義される。また、ミキサ回路100の入力換算雑音は、第1の出力端子102で観測される雑音を上記変換利得で割ったものと定義される。また、第1ないし第3のMOSトランジスタ1〜3に流れるバイアス電流の電流値をI1、I2、I3とするとI2=I1+I3が成り立つ。
第1、第2のMOSトランジスタ1、2に第1の無線周波数信号RF+が入力されることにより、第1、第2のMOSトランジスタ1、2が交互に電流増幅し、第1の無線周波数信号RF+を第1のMOSトランジスタ1と第2のMOSトランジスタ2との両者で相補的に増幅する。これにより、第2のMOSトランジスタ2だけで増幅する場合に比べて第3のMOSトランジスタ3に流れる交流電流信号の振幅が増加する。したがって、第1のMOSトランジスタ1を電流源として利用する従来技術と比較して、大きな変換利得、小さな入力換算雑音を得ることができる。
このように、ミキサ回路100において、第1の無線周波数信号RF+を第1のMOSトランジスタ1と第2のMOSトランジスタ2との両者で相補的に増幅することで回路全体のgm(トランスコンダクタンス)を向上することにより、第1の無線周波数信号RF+から第1の中間周波数信号OUT+への変換利得の向上、および入力換算雑音の低雑音化を実現できる。
そして、電流値I2の平均値は、バイアス電圧bias2により決定されるものであり、定電流源を用いた従来技術と同様の値となる。したがって、このバイアス電圧bias2の値を適切な値に調整することにより回路の消費電流を低減することができる。
以上のように、本実施例に係るミキサ回路によれば、変換利得、雑音特性を向上させつつ、低消費電流化を図ることができる。
実施例1では、ミキサ回路が中間周波数信号を出力する1つの出力端子を有する構成について述べた。
本実施例では、ミキサ回路が中間周波数信号を差動的に出力する2つの出力端子を有するシングルバランストミキサの構成について述べる。
図2は、本発明の一態様である実施例2に係るミキサ回路200の要部構成を示す回路図である。なお、実施例1と同様の符号を付された構成は、実施例1と同様の構成である。
図2に示すように、ミキサ回路200は、第1の接続点101と電源電位VCCとの間で第1のMOSトランジスタ1および第3のMOSトランジスタ3と並列に接続され、ゲートに第3のバイアス電圧bias3が印加されるとともに第1の局部発振信号LO+を反転した第2の局部発振信号LO−が入力されるn型の第4のMOSトランジスタ4と、電源電位VCCと第4のMOSトランジスタ4のドレインとの間に設けられ、第1の中間周波数信号OUT+を反転した第2の中間周波数信号OUT−を出力する第2の出力端子202と、をさらに備える。
第4のMOSトランジスタ4は、第3のMOSトランジスタ3と同じサイズである。そして、この第3のMOSトランジスタ3と第4のMOSトランジスタ4とは、第1、第2の局部発振信号LO+、LO−の入力により差動的に動作する。
すなわち、ミキサ回路200は、第1、第2の局部発振信号LO+、LO−の入力に応じて、第3、第4のMOSトランジスタ3、4を交互にオン、オフし、第1の接続点101から出力される交流電流信号の経路を局部発振信号の周波数で切り替える。
これにより、第1の出力端子102には、第1の無線周波数信号RF+と第1の局部発振信号LO+とがミキシングされた第1の中間周波数信号OUT+が出力されるとともに、第2の出力端子202には、第1の無線周波数信号RF+と第2の局部発振信号LO−とがミキシングされた第2の中間周波数信号OUT−が出力される。
また、実施例1と同様に、ミキサ回路200において、第1の無線周波数信号RF+を第1のMOSトランジスタ1と第2のMOSトランジスタ2との両者で相補的に増幅することで回路全体のgm(トランスコンダクタンス)を向上することにより、第1の無線周波数信号RF+から第1、第2の中間周波数信号OUT+、OUT−への変換利得の向上、および入力換算雑音の低雑音化を実現できる。
そして、実施例1と同様に、電流値I2の平均値は、バイアス電圧bias2により決定されるものであり、定電流源を用いた従来技術と同様の値となる。したがって、このバイアス電圧bias2の値を適切な値に調整することにより回路の消費電流を低減することができる。
以上のように、本実施例に係るミキサ回路によれば、シングルバランストミキサの構成においても、実施例1と同様に、変換利得、雑音特性を向上させつつ、低消費電流化を図ることができる。
実施例1、2では、例えば、第1の無線周波数信号が入力される第1、第2のMOSトランジスタが第1の局部発振信号が入力される第3のMOSトランジスタと接続点を介して接続された構成について述べた。
この場合、第1、第2のMOSトランジスタが第3のMOSトランジスタと容量結合して、第1の無線周波数信号RF+が第3のトランジスタ3のゲートへリークし、第1の中間周波数信号LO+が第1、第2のトランジスタ1、2のゲートへリークし得る。
なお、この容量結合によるリークの影響は、第4のMOSトランジスタとの関係でも同じように生じ得る。
そこで、本実施例においては、容量結合による既述のリークの影響を低減する構成について述べる。
図3は、本発明の一態様である実施例3に係るミキサ回路300の要部構成を示す回路図である。なお、実施例1と同様の符号を付された構成は、実施例1と同様の構成である。
図3に示すように、ミキサ回路300は、第1のMOSトランジスタ1のドレインと第1の接続点101との間に接続され、ゲートにバイアス電圧bias4が印加されたp型の第5のMOSトランジスタ5と、第2のMOSトランジスタ2のドレインと第1の接続点101との間に接続され、ゲートに第5のバイアス電圧bias5が印加されたn型の第6のMOSトランジスタ6とを、さらに備える。
上述のように、バイアス電圧が印加された第5、第6のMOSトランジスタ5、6が、無線周波数信号が入力される第1、第2のMOSトランジスタ1、2と局部発振信号が入力される第3のMOSトランジスタ3との間に挿入されている。したがって、第1、第2のMOSトランジスタ1、2と第3のMOSトランジスタ3との間の結合容量が小さくなり、既述のリークが低減される。
なお、ミキサ回路300は、第5、第6のMOSトランジスタ5、6の少なくとも何れか一方を有していてもよく、そのMOSトランジスタが設けられた部分については、上記容量結合による雑音特性への影響を低減することができる。
以上のように、本実施例に係るミキサ回路によれば、変換利得を向上し、雑音特性をさらに向上させつつ、低消費電流化を図ることができる。
実施例2では、ミキサ回路がシングルバランストミキサである場合について述べた。本実施例では、ミキサ回路がダブルバランストミキサである場合について述べる。
図4は、本発明の一態様である実施例4に係るミキサ回路400の要部構成を示す回路図である。なお、実施例1、2と同様の符号を付された構成は、実施例1、2と同様の構成である。
図4に示すように、ミキサ回路400は、電源電位VCCに接続され、ゲートに第1のバイアス電圧bias1が印加されるとともに第1の無線周波数信号RF+を反転した第2の無線周波数信号RF−が入力されるp型の第7のMOSトランジスタ7と、この第7のMOSトランジスタ7のドレインと接地電位との間に接続され、ゲートに第2のバイアス電圧bias2が印加されるとともに第2の無線周波数信号RF−が入力されるn型の第8のMOSトランジスタ8と、を備える。
さらに、ミキサ回路400は、第8のMOSトランジスタ8のドレインと第7のMOSトランジスタ7のドレインとの間の第2の接続点201と第2の出力端子202との間に接続され、ゲートに第3のバイアス電圧bias3が印加されるとともに第1の局部発振信号LO+が入力されるn型の第9のMOSトランジスタ9と、第2の接続点201と第1の出力端子102との間に接続され、ゲートに第3のバイアス電圧bias3が印加されるとともに第2の局部発振信号LO−が入力されるn型の第10のMOSトランジスタ10と、を備える。
さらに、ミキサ回路400は、第2のMOSトランジスタ2のソースおよび第8のMOSトランジスタ8のソースと接地電位との間に接続された定電流源15を備える。なお、この定電流源15は、ミキサ回路400を低電源電圧に対応させる場合には、省略してもよい。
第7のMOSトランジスタ7は、ディジェネレーション素子Z5を介して電源電位VCCに接続されている。これにより、第7のMOSトランジスタ7の線形性を向上することができる。なお、このディジェネレーション素子Z5は、例えば、線形性が問題にならない場合は省略してもよい。なお、ディジェネレーション素子Z1、Z5は、同一の素子が選択される。
第8のMOSトランジスタ8は、ディジェネレーション素子Z6、電流源15を介して接地電位に接続されている。これにより、上記と同様に、第8のMOSトランジスタ8の線形性を向上することができる。なお、このディジェネレーション素子Z6は、例えば、線形性が問題にならない場合は省略してもよい。なお、ディジェネレーション素子Z2、Z6は、同一の素子が選択される。
第9のMOSトランジスタ9は、負荷Z4を介して電源電位VCCに接続されている。これにより、第2の出力端子202から交流電流信号として第2の中間周波数信号OUT+を出力することができる。
第10のMOSトランジスタ10は、負荷Z3を介して電源電位VCCに接続されている。これにより、第1の出力端子102から交流電圧信号として第1の中間周波数信号OUT+を出力することができる。なお、負荷Z3、Z4は、同一の素子が選択される。
第9、第10のMOSトランジスタ9、10は、第3、4のMOSトランジスタ3、4と同じサイズである。そして、この第3、第9のMOSトランジスタ3、9と第4、第10のMOSトランジスタ4、10とは、第1、第2の局部発振信号LO+、LO−の入力により差動的に動作する。
すなわち、ミキサ回路400は、第1、第2の局部発振信号LO+、LO−の入力に応じて、第3、第9のMOSトランジスタ3、9と第4、第10のMOSトランジスタ4、10とを交互にオン、オフし、第1、第2の接続点101、201から出力される交流電流信号の経路を局部発振信号の周波数で切り替える。
これにより、第1の出力端子102には、第1の無線周波数信号RF+と第1の局部発振信号LO+とがミキシングされた第1の中間周波数信号OUT+が出力されるとともに、第2の出力端子202には、第1の無線周波数信号RF+と第2の局部発振信号LO−とがミキシングされた第2の中間周波数信号OUT−が出力される。
また、実施例2と同様に、ミキサ回路400において、第1の無線周波数信号RF+を第1、第2のMOSトランジスタ1、2で増幅するとともに、第2の無線周波数信号RF−を第7、第8のMOSトランジスタ7、8で増幅して、gm(トランスコンダクタンス)を向上することにより、第1、第2の無線周波数信号RF+、RF−から第1、第2の中間周波数信号OUT+、OUT−への変換利得の向上、および入力換算雑音の低雑音化を実現できる。
そして、実施例1、2と同様に、バイアス電圧bias2の値を適切な値に調整することにより回路の消費電流を低減することができる。
以上のように、本実施例に係るミキサ回路によれば、ダブルバランストミキサの構成においても、既述の実施例と同様に、変換利得、雑音特性を向上させつつ、低消費電流化を図ることができる。
実施例4では、ミキサ回路が、例えば、ディジェネレーション素子を有するダブルバランストミキサである場合について述べた。本実施例では、ディジェネレーション素子の構成が異なるものについて述べる。
図5は、本発明の一態様である実施例5に係るミキサ回路500の要部構成を示す回路図である。なお、実施例4と同様の符号を付された構成は、実施例4と同様の構成である。また、本実施例では、定電流源15を省略している。
図5に示すように、ミキサ回路500は、ディジェネレーション素子Z2、Z6に代えて、第2のMOSトランジスタ2のソースと第8のMOSトランジスタ8のソースとの接続点301と接地電位との間に接続されたディジェネレーション素子Z7を備える。
なお、このディジェネレーション素子Z7は、ディジェネレーション素子Z2、Z6を合成した素子と同様の素子が選択され、同様の機能を有する。
したがって、ミキサ回路500によっても、実施例4と同様の機能を有することとなる。
以上のように、本実施例に係るミキサ回路によれば、ディジェネレーション素子の構成が異なるダブルバランストミキサの構成においても、既述の実施例と同様に、変換利得、雑音特性を向上させつつ、低消費電流化を図ることができる。
実施例4では、ミキサ回路が、既述のように、ダブルバランストミキサである場合について述べた。
ここで、実施例3における、容量結合の影響を低減するためにバイアス電圧が印加されたMOSトランジスタを、無線周波数信号が入力されるMOSトランジスタと局部発振信号が入力されるMOSトランジスタとの間に挿入する構成は、実施例4についても同様に適用することができる。
そこで、本実施例では、実施例3の構成を、ダブルバランストミキサに適用した場合について述べる。
図6は、本発明の一態様である実施例6に係るミキサ回路600の要部構成を示す回路図である。なお、実施例4と同様の符号を付された構成は、実施例4と同様の構成である。
図6に示すように、ミキサ回路600は、第1のMOSトランジスタ1のドレインと第1の接続点101との間に接続され、ゲートにバイアス電圧bias4が印加されたp型の第5のMOSトランジスタ5と、第2のMOSトランジスタ2のドレインと第1の接続点101との間に接続され、ゲートに第5のバイアス電圧bias5が印加されたn型の第6のMOSトランジスタ6とを、さらに備える。
また、ミキサ回路600は、第7のMOSトランジスタ7のドレインと第2の接続点201との間に接続され、ゲートにバイアス電圧bias4が印加されたp型の第11のMOSトランジスタ11と、第8のMOSトランジスタ8のドレインと第2の接続点201との間に接続され、ゲートに第5のバイアス電圧bias5が印加されたn型の第12のMOSトランジスタ12とを、さらに備える。
実施例3と同様に、無線周波数信号が入力されるMOSトランジスタと局部発振信号が入力されるMOSトランジスタとの間の結合容量が小さくなり、既述のリークが低減される。
なお、ミキサ回路600は、第5、第6、第11、第12のMOSトランジスタ5、6、11、12の少なくとも何れか1つを有していてもよく、そのMOSトランジスタが設けられた部分については、上記容量結合による雑音特性への影響を低減することができる。
以上のように、本実施例に係るミキサ回路によれば、ダブルバランストミキサの構成においても、既述の実施例と同様に変換利得を向上させ、雑音特性をさらに向上させつつ、低消費電流化を図ることができる。
なお、各実施例において、第1の電位を接地電位、第2の電位を電源電位とし、第1導電型をn型、第2導電型をp型とし回路の極性を逆にしても、同様の作用効果を奏することができる。
また、各実施例において、ミキサ回路に使用されるトランジスタにMOSトランジスタを選択した場合について説明したが、バイポーラトランジスタを代わりに選択しても、同様の作用効果を奏することができる。この場合、第1導電型、第2導電型がPNP型、NPN型に相当し、信号入力端子がベースに相当する。
また、実施例3における、容量結合の影響を低減するためにバイアス電圧が印加されたMOSトランジスタを、無線周波数信号が入力されるMOSトランジスタと局部発振信号が入力されるMOSトランジスタとの間に挿入する構成は、実施例2についても同様に適用することができる。
1 第1のMOSトランジスタ
2 第2のMOSトランジスタ
3 第3のMOSトランジスタ
4 第4のMOSトランジスタ
5 第5のMOSトランジスタ
6 第6のMOSトランジスタ
7 第7のMOSトランジスタ
8 第8のMOSトランジスタ
9 第9のMOSトランジスタ
10 第10のMOSトランジスタ
11 第11のMOSトランジスタ
12 第12のMOSトランジスタ
15 定電流源
100、200、300、400、500、600 ミキサ回路
101 第1の接続点
102 第1の出力端子
201 第2の接続点
202 第2の出力端子
301 第3の接続点
2 第2のMOSトランジスタ
3 第3のMOSトランジスタ
4 第4のMOSトランジスタ
5 第5のMOSトランジスタ
6 第6のMOSトランジスタ
7 第7のMOSトランジスタ
8 第8のMOSトランジスタ
9 第9のMOSトランジスタ
10 第10のMOSトランジスタ
11 第11のMOSトランジスタ
12 第12のMOSトランジスタ
15 定電流源
100、200、300、400、500、600 ミキサ回路
101 第1の接続点
102 第1の出力端子
201 第2の接続点
202 第2の出力端子
301 第3の接続点
Claims (5)
- 第1の電位に接続され、信号入力端子に第1のバイアス電圧が印加されるとともに第1の無線周波数信号が入力される第1導電型の第1のトランジスタと、
前記第1のトランジスタと第2の電位との間に接続され、信号入力端子に第2のバイアス電圧が印加されるとともに前記第1の無線周波数信号が入力される第2導電型の第2のトランジスタと、
前記第2のトランジスタと前記第1のトランジスタとの間の第1の接続点と前記第1の電位との間で前記第1のトランジスタと並列に接続され、信号入力端子に第3のバイアス電圧が印加されるとともに第1の局部発振信号が入力される第2導電型の第3のトランジスタと、
前記第1の電位と前記第3のトランジスタとの間に設けられ、第1の中間周波数信号を出力する第1の出力端子と、を備える
ことを特徴とするミキサ回路。 - 前記第1の接続点と前記第1の電位との間で前記第1のトランジスタおよび前記第3のトランジスタと並列に接続され、信号入力端子に前記第3のバイアス電圧が印加されるとともに前記第1の局部発振信号を反転した第2の局部発振信号が入力される第2導電型の第4のトランジスタと、
前記第1の電位と前記第4のトランジスタとの間に設けられ、第1の中間周波数信号を反転した第2の中間周波数信号を出力する第2の出力端子と、をさらに備える
ことを特徴とする請求項1に記載のミキサ回路。 - 前記第1のトランジスタと前記第1の接続点との間に接続され、信号入力端子にバイアス電圧が印加された第1導電型の第5のトランジスタ、または、前記第2のトランジスタと前記第1の接続点との間に接続され、信号入力端子にバイアス電圧が印加された第2導電型の第6のトランジスタの少なくとも何れか一方をさらに備える
ことを特徴とする請求項1または2に記載のミキサ回路。 - 前記第1の電位と前記第1のトランジスタとの間に接続された第1のディジェネレーション素子、または、前記第2の電位と前記第2のトランジスタとの間に接続された第2のディジェネレーション素子の少なくとも何れか一方をさらに備える
ことを特徴とする請求項1に記載のミキサ回路。 - 前記第1の電位に接続され、信号入力端子に前記第1のバイアス電圧が印加されるとともに第1の無線周波数信号を反転した第2の無線周波数信号が入力される第1導電型の第7のトランジスタと、
前記第7のトランジスタと第2の電位との間に接続され、信号入力端子に前記第2のバイアス電圧が印加されるとともに前記第2の無線周波数信号が入力される第2導電型の第8のトランジスタと、
前記第8のトランジスタと前記第7のトランジスタとの間の第2の接続点と前記第2の出力端子との間に接続され、信号入力端子に前記第3のバイアス電圧が印加されるとともに前記第1の局部発振信号が入力される第2導電型の第9のトランジスタと、
前記第2の接続点と前記第1の出力端子との間に接続され、信号入力端子に前記第3のバイアス電圧が印加されるとともに前記第2の局部発振信号が入力される第2導電型の第10のトランジスタと、をさらに備える
ことを特徴とする請求項2に記載のミキサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006109787A JP2007288250A (ja) | 2006-04-12 | 2006-04-12 | ミキサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006109787A JP2007288250A (ja) | 2006-04-12 | 2006-04-12 | ミキサ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007288250A true JP2007288250A (ja) | 2007-11-01 |
Family
ID=38759654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006109787A Pending JP2007288250A (ja) | 2006-04-12 | 2006-04-12 | ミキサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007288250A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194888A (ja) * | 2008-01-18 | 2009-08-27 | Ricoh Co Ltd | ミキサ回路及び無線通信装置 |
JP2014112874A (ja) * | 2008-10-30 | 2014-06-19 | Qualcomm Incorporated | ミキサ・アーキテクチャ |
-
2006
- 2006-04-12 JP JP2006109787A patent/JP2007288250A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194888A (ja) * | 2008-01-18 | 2009-08-27 | Ricoh Co Ltd | ミキサ回路及び無線通信装置 |
JP2014112874A (ja) * | 2008-10-30 | 2014-06-19 | Qualcomm Incorporated | ミキサ・アーキテクチャ |
JP2016021760A (ja) * | 2008-10-30 | 2016-02-04 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | ミキサ・アーキテクチャ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7319851B2 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
TWI548205B (zh) | Balanced upscale mixer | |
CN102354241B (zh) | 电压/电流转换电路 | |
US7265622B1 (en) | Differential difference amplifier | |
US20090278588A1 (en) | Low voltage mixer with improved gain and linearity | |
JP4580882B2 (ja) | 半導体集積回路 | |
US8212603B2 (en) | Mixer circuit | |
JP2007288250A (ja) | ミキサ回路 | |
JP4423303B2 (ja) | 周波数変換回路 | |
JP2008206004A (ja) | ミキサ回路 | |
JP5344890B2 (ja) | 周波数変換器 | |
US7498861B2 (en) | Mixer | |
KR101002777B1 (ko) | 능수동 주파수 변환기 및 그 구동 방법 | |
JP2005057629A (ja) | ミキサ回路 | |
KR101013382B1 (ko) | 주파수 혼합기 | |
JP2009049585A (ja) | 差動増幅回路、ミキサ回路および受信装置 | |
JP4772723B2 (ja) | 高周波受信機 | |
JP6230903B2 (ja) | 低雑音増幅器 | |
CN110120785B (zh) | 一种低功耗混频器 | |
JP2013223118A (ja) | ミキサ回路 | |
JP5551663B2 (ja) | 直接rf変調送信器 | |
JP3962011B2 (ja) | 増幅回路 | |
US20120229177A1 (en) | Mixing circuit | |
KR101013381B1 (ko) | 주파수 혼합기 | |
JP5880284B2 (ja) | 差動増幅器 |