JP2014112874A - ミキサ・アーキテクチャ - Google Patents
ミキサ・アーキテクチャ Download PDFInfo
- Publication number
- JP2014112874A JP2014112874A JP2014000353A JP2014000353A JP2014112874A JP 2014112874 A JP2014112874 A JP 2014112874A JP 2014000353 A JP2014000353 A JP 2014000353A JP 2014000353 A JP2014000353 A JP 2014000353A JP 2014112874 A JP2014112874 A JP 2014112874A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coupled
- transistor pair
- dummy
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【解決手段】ミキサに先行するステージ、例えば低ノイズ増幅器(LNA)300からのシングルエンド信号(RF)が、シングルバランスドミキサ350.1の入力に結合されて、局部発振器(LO)信号とミキシングされる。シングルバランスドミキサ350.1のトポロジを複製するダミー部350.2は、シングルバランスドミキサ350.1に結合されて、ノイズ除去を改善する。このLO信号はまた、ダミー部350.2にも供給される。ダミー部350.2の入力は、例えばダミー負荷に結合され、これは、例えばLNA300のような先行するステージの負荷特性を複製するように設計される。
【選択図】図3
Description
以下に、本願の出願当初の特許請求の範囲を付記する。
[C1]
差動出力信号を生成するためにシングルエンド(single-ended)第1信号を差動第2信号とミキシングする装置であって、
第1トランジスタ対を備えるシングルエンド部と、
前記第1トランジスタ対に整合された第2トランジスタ対を備えるダミー部と
を備え、前記第1トランジスタ対の第1入力は前記シングルエンド第1信号に結合され、前記第1トランジスタ対のゲート入力は前記差動第2信号に結合され、前記第1トランジスタ対は前記差動出力信号に結合され、
前記第2トランジスタ対の第1入力はダミー負荷端子に結合され、前記第2トランジスタ対のゲートは前記差動第2信号に結合され、前記第2トランジスタ対は前記差動出力信号に結合される、装置。
[C2]
前記ダミー負荷端子は、高周波数のグランド電圧に結合される、C1の装置。
[C3]
前記装置は、前記ダミー負荷端子に結合されたダミー負荷を更に備える、C1の装置。
[C4]
前記第1トランジスタ対の前記第1入力は、ディジェネレーション(degeneration)抵抗を介して、前記シングルエンド第1信号に結合され、
前記第2トランジスタ対の前記第1入力は、ディジェネレーション抵抗を介して前記ダミー負荷に結合される、C1の装置。
[C5]
前記第1トランジスタ対の前記第1入力は、結合キャパシタを介して前記シングルエンド第1信号に結合され、
前記ダミー負荷はキャパシタを更に備える、C3の装置。
[C6]
入力信号を増幅して前記シングルエンド第1信号を生成するように構成された増幅器を更に備える、C3の装置。
[C7]
前記ダミー負荷は、電源電圧(source voltage)に結合された抵抗に結合されたキャパシタを更に備える、C6の装置。
[C8]
前記増幅器は、並列のインダクタ−キャパシタ負荷を備え、
前記ダミー負荷は、並列のインダクタ−キャパシタ負荷を備える、C6の装置。
[C9]
前記ダミー負荷の前記インダクタは、前記増幅器の負荷の前記インダクタよりも損失が大きいように設計される、C8の装置。
[C10]
前記増幅器は、
第1及び第2カスコードトランジスタを備えるカスコード増幅器と、
前記第1カスコードトランジスタのソースに結合されたソース・ディジェネレーション・インピーダンスと、
前記第2カスコードトランジスタのドレインに結合された負荷と
を更に備え、前記ダミー負荷は、
第1及び第2ダミーカスコードトランジスタと、
前記第1ダミーカスコードトランジスタのソースに結合されたダミー・ソース・ディジェネレーション・インピーダンスと、
前記第2ダミーカスコードトランジスタのドレインに結合された二次ダミー負荷(secondary dummy load)とを更に備えるC6の装置。
[C11]
前記第1トランジスタ対は第1及び第2トランジスタを備え、
前記第2トランジスタ対は第3及び第4トランジスタを備え、
前記差動第2信号の第1端は、前記第1及び第4トランジスタのゲートに結合され、
前記差動第2信号の第2端は、前記第2及び第3トランジスタのゲートに結合され、
前記第1及び第3トランジスタのドレインは互いに結合され、
前記第2及び第4トランジスタのドレインは互いに結合される、C1の装置。
[C12]
前記第2信号は、局部発振器(LO)信号を備え、
前記第1信号は、増幅された無線周波数(RF)信号を備える、C1の装置。
[C13]
前記第2トランジスタ対は、少なくとも1つの設定可能なバイアス電圧によってバイアスされる、C1の装置。
[C14]
前記少なくとも1つの設定可能なバイアス電圧は、ミキサの出力において測定された対称性メトリック(symmetry metric)を最適化するためのバイアス電圧を決定する手段によって生成される、C13の装置。
[C15]
差動出力信号を生成するためにシングルエンド(single-ended)第1信号を差動第2信号とミキシングする方法であって、
前記第1信号を、第1トランジスタ対を備えるシングルエンド部の第1入力に結合することと、
前記差動第2信号を、前記第1トランジスタ対のゲート入力に結合することと、
前記第1トランジスタ対を、前記差動出力信号に結合することと、
ダミー負荷端子を、第1トランジスタ対に整合された第2トランジスタ対を備えるダミ
ー部の第1入力に結合することと、
前記差動第2信号を、前記第2トランジスタ対のゲート入力に結合することと、
前記第2トランジスタ対を、前記差動出力信号に結合することとを備える方法。
[C16]
ダミー負荷を、前記ダミー負荷端子に結合すること、を更に備えるC15の方法。
[C17]
前記第1トランジスタ対の前記第1入力を、ディジェネレーション(degeneration)抵抗を介して前記シングルエンド第1信号に結合することと、
前記第2トランジスタ対の前記第1入力を、ディジェネレーション抵抗を介して前記ダミー負荷端子に結合することとを更に備えるC15の方法。
[C18]
前記シングルエンド第1信号を生成するために第1信号を増幅すること、を更に備えるC15の方法。
[C19]
前記第2信号は、局部発振器(LO)信号を備え、
前記第1信号は、増幅された無線周波数(RF)信号を備える、C15の方法。
[C20]
設定可能なバイアス電圧を用いて、前記第1及び第2トランジスタ対の少なくとも1
つのトランジスタをバイアスすること、を更に備えるC15の方法。
[C21]
前記第1及び第2トランジスタ対の前記トランジスタを、名目上の値(nominal valu
es)にバイアスすることと、
前記設定可能なバイアス電圧を、候補値に設定することと、
前記差動出力信号での対称性メトリック(symmetry metric)を測定することと、
前記対称性メトリックが、予め決められた基準を満たしているか、確認することと、
前記対称性メトリックが予め決められた基準を満たしていれば、前記設定可能なバイアス電圧を、前記予め決められた基準を満たす前記対称性メトリックに対応する前記候補値に設定することと、
前記対称性メトリックが予め決められた基準を満たしていなければ、前記設定可能なバイアス電圧を新たな候補値に設定することとを更に備えるC20の方法。
[C22]
前記対称性メトリックはノイズ量(noise figure)を備え、
前記予め決められた基準は、前記ノイズ量が閾値未満であるか、を備える、C21の方法。
[C23]
差動出力信号を生成するために、シングルエンド(single-ended)第1信号を差動第2信号でミキシングする手段を備えるミキサ。
[C24]
コンピュータに対してミキサについてのバイアス電圧を選択させるためのコードを記憶するコンピュータプログラム製品であって、前記コードは、
コンピュータに対して、シングルバランス(single-balanced)部とダミー部とを備えるミキサのトランジスタを名目上の値(nominal values)にバイアスさせるためのコードと、
コンピュータに対して、設定可能なバイアス電圧を候補値に設定させるためのコードと、
コンピュータに対して、前記差動出力信号での対称性メトリック(symmetry metric)を測定させるためのコードと、
コンピュータに対して、前記対称性メトリックが、予め決められた基準を満たしているか、確認させるためのコードと、
コンピュータに対して、前記対称性メトリックが予め決められた基準を満たしていれば、前記設定可能なバイアス電圧を、前記予め決められた基準を満たす前記対称性メトリックに対応する前記候補値に設定させるためのコードと、
コンピュータに対して、前記対称性メトリックが予め決められた基準を満たしていなければ、前記設定可能なバイアス電圧を新たな候補値に設定させるためのコードとを備えるコンピュータプログラム製品。
Claims (24)
- 差動出力信号を生成するためにシングルエンド(single-ended)第1信号を差動第2信号とミキシングする装置であって、
第1トランジスタ対を備えるシングルエンド部と、
前記第1トランジスタ対に整合された第2トランジスタ対を備えるダミー部と
を備え、前記第1トランジスタ対の第1入力は前記シングルエンド第1信号に結合され、前記第1トランジスタ対のゲート入力は前記差動第2信号に結合され、前記第1トランジスタ対は前記差動出力信号に結合され、
前記第2トランジスタ対の第1入力はダミー負荷端子に結合され、前記第2トランジスタ対のゲートは前記差動第2信号に結合され、前記第2トランジスタ対は前記差動出力信号に結合される、装置。 - 前記ダミー負荷端子は、高周波数のグランド電圧に結合される、請求項1の装置。
- 前記装置は、前記ダミー負荷端子に結合されたダミー負荷を更に備える、請求項1の装置。
- 前記第1トランジスタ対の前記第1入力は、ディジェネレーション(degeneration)抵抗を介して、前記シングルエンド第1信号に結合され、
前記第2トランジスタ対の前記第1入力は、ディジェネレーション抵抗を介して前記ダミー負荷に結合される、請求項1の装置。 - 前記第1トランジスタ対の前記第1入力は、結合キャパシタを介して前記シングルエンド第1信号に結合され、
前記ダミー負荷はキャパシタを更に備える、請求項3の装置。 - 入力信号を増幅して前記シングルエンド第1信号を生成するように構成された増幅器を更に備える、請求項3の装置。
- 前記ダミー負荷は、電源電圧(source voltage)に結合された抵抗に結合されたキャパシタを更に備える、請求項6の装置。
- 前記増幅器は、並列のインダクタ−キャパシタ負荷を備え、
前記ダミー負荷は、並列のインダクタ−キャパシタ負荷を備える、請求項6の装置。 - 前記ダミー負荷の前記インダクタは、前記増幅器の負荷の前記インダクタよりも損失が大きいように設計される、請求項8の装置。
- 前記増幅器は、
第1及び第2カスコードトランジスタを備えるカスコード増幅器と、
前記第1カスコードトランジスタのソースに結合されたソース・ディジェネレーション・インピーダンスと、
前記第2カスコードトランジスタのドレインに結合された負荷と
を更に備え、前記ダミー負荷は、
第1及び第2ダミーカスコードトランジスタと、
前記第1ダミーカスコードトランジスタのソースに結合されたダミー・ソース・ディジェネレーション・インピーダンスと、
前記第2ダミーカスコードトランジスタのドレインに結合された二次ダミー負荷(secondary dummy load)と
を更に備える請求項6の装置。 - 前記第1トランジスタ対は第1及び第2トランジスタを備え、
前記第2トランジスタ対は第3及び第4トランジスタを備え、
前記差動第2信号の第1端は、前記第1及び第4トランジスタのゲートに結合され、
前記差動第2信号の第2端は、前記第2及び第3トランジスタのゲートに結合され、
前記第1及び第3トランジスタのドレインは互いに結合され、
前記第2及び第4トランジスタのドレインは互いに結合される、請求項1の装置。 - 前記第2信号は、局部発振器(LO)信号を備え、
前記第1信号は、増幅された無線周波数(RF)信号を備える、請求項1の装置。 - 前記第2トランジスタ対は、少なくとも1つの設定可能なバイアス電圧によってバイアスされる、請求項1の装置。
- 前記少なくとも1つの設定可能なバイアス電圧は、ミキサの出力において測定された対称性メトリック(symmetry metric)を最適化するためのバイアス電圧を決定する手段によって生成される、請求項13の装置。
- 差動出力信号を生成するためにシングルエンド(single-ended)第1信号を差動第2信号とミキシングする方法であって、
前記第1信号を、第1トランジスタ対を備えるシングルエンド部の第1入力に結合することと、
前記差動第2信号を、前記第1トランジスタ対のゲート入力に結合することと、
前記第1トランジスタ対を、前記差動出力信号に結合することと、
ダミー負荷端子を、第1トランジスタ対に整合された第2トランジスタ対を備えるダミー部の第1入力に結合することと、
前記差動第2信号を、前記第2トランジスタ対のゲート入力に結合することと、
前記第2トランジスタ対を、前記差動出力信号に結合することと
を備える方法。 - ダミー負荷を、前記ダミー負荷端子に結合すること、を更に備える請求項15の方法。
- 前記第1トランジスタ対の前記第1入力を、ディジェネレーション(degeneration)抵抗を介して前記シングルエンド第1信号に結合することと、
前記第2トランジスタ対の前記第1入力を、ディジェネレーション抵抗を介して前記ダミー負荷端子に結合することと
を更に備える請求項15の方法。 - 前記シングルエンド第1信号を生成するために第1信号を増幅すること、を更に備える請求項15の方法。
- 前記第2信号は、局部発振器(LO)信号を備え、
前記第1信号は、増幅された無線周波数(RF)信号を備える、請求項15の方法。 - 設定可能なバイアス電圧を用いて、前記第1及び第2トランジスタ対の少なくとも1つのトランジスタをバイアスすること、を更に備える請求項15の方法。
- 前記第1及び第2トランジスタ対の前記トランジスタを、名目上の値(nominal values)にバイアスすることと、
前記設定可能なバイアス電圧を、候補値に設定することと、
前記差動出力信号での対称性メトリック(symmetry metric)を測定することと、
前記対称性メトリックが、予め決められた基準を満たしているか、確認することと、
前記対称性メトリックが予め決められた基準を満たしていれば、前記設定可能なバイアス電圧を、前記予め決められた基準を満たす前記対称性メトリックに対応する前記候補値に設定することと、
前記対称性メトリックが予め決められた基準を満たしていなければ、前記設定可能なバイアス電圧を新たな候補値に設定することと
を更に備える請求項20の方法。 - 前記対称性メトリックはノイズ量(noise figure)を備え、
前記予め決められた基準は、前記ノイズ量が閾値未満であるか、を備える、請求項21の方法。 - 差動出力信号を生成するために、シングルエンド(single-ended)第1信号を差動第2信号でミキシングする手段を備えるミキサ。
- コンピュータに対してミキサについてのバイアス電圧を選択させるためのコードを記憶するコンピュータプログラム製品であって、前記コードは、
コンピュータに対して、シングルバランス(single-balanced)部とダミー部とを備えるミキサのトランジスタを名目上の値(nominal values)にバイアスさせるためのコードと、
コンピュータに対して、設定可能なバイアス電圧を候補値に設定させるためのコードと、
コンピュータに対して、前記差動出力信号での対称性メトリック(symmetry metric)を測定させるためのコードと、
コンピュータに対して、前記対称性メトリックが、予め決められた基準を満たしているか、確認させるためのコードと、
コンピュータに対して、前記対称性メトリックが予め決められた基準を満たしていれば、前記設定可能なバイアス電圧を、前記予め決められた基準を満たす前記対称性メトリックに対応する前記候補値に設定させるためのコードと、
コンピュータに対して、前記対称性メトリックが予め決められた基準を満たしていなければ、前記設定可能なバイアス電圧を新たな候補値に設定させるためのコードと
を備えるコンピュータプログラム製品。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10977108P | 2008-10-30 | 2008-10-30 | |
US61/109,771 | 2008-10-30 | ||
US12/538,775 | 2009-08-10 | ||
US12/538,775 US8515362B2 (en) | 2008-10-30 | 2009-08-10 | Mixer architectures |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011534825A Division JP2012507956A (ja) | 2008-10-30 | 2009-10-30 | ミキサ・アーキテクチャ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015166609A Division JP2016021760A (ja) | 2008-10-30 | 2015-08-26 | ミキサ・アーキテクチャ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014112874A true JP2014112874A (ja) | 2014-06-19 |
Family
ID=42173686
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011534825A Withdrawn JP2012507956A (ja) | 2008-10-30 | 2009-10-30 | ミキサ・アーキテクチャ |
JP2014000353A Withdrawn JP2014112874A (ja) | 2008-10-30 | 2014-01-06 | ミキサ・アーキテクチャ |
JP2015166609A Pending JP2016021760A (ja) | 2008-10-30 | 2015-08-26 | ミキサ・アーキテクチャ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011534825A Withdrawn JP2012507956A (ja) | 2008-10-30 | 2009-10-30 | ミキサ・アーキテクチャ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015166609A Pending JP2016021760A (ja) | 2008-10-30 | 2015-08-26 | ミキサ・アーキテクチャ |
Country Status (7)
Country | Link |
---|---|
US (1) | US8515362B2 (ja) |
EP (2) | EP2351208B1 (ja) |
JP (3) | JP2012507956A (ja) |
KR (1) | KR101248346B1 (ja) |
CN (1) | CN102204085B (ja) |
TW (1) | TW201032461A (ja) |
WO (1) | WO2010062702A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013085966A1 (en) * | 2011-12-06 | 2013-06-13 | Tensorcom, Inc. | An input resistance of a passive mixer to broaden the input matching bandwidth of an lna |
US8626106B2 (en) | 2011-12-06 | 2014-01-07 | Tensorcom, Inc. | Method and apparatus of an input resistance of a passive mixer to broaden the input matching bandwidth of a common source/gate LNA |
US8558605B1 (en) * | 2012-08-27 | 2013-10-15 | Linear Technology Corporation | Frequency mixer topology providing high linearity, low noise and high gain |
JP6347314B2 (ja) * | 2013-03-22 | 2018-06-27 | 株式会社ソシオネクスト | 信号生成回路 |
US9124246B2 (en) | 2013-09-25 | 2015-09-01 | Qualcomm Incorporated | Baseband processing circuitry |
CN105337579B (zh) * | 2014-08-06 | 2019-03-26 | 南京能瑞自动化设备股份有限公司 | 一种低压低功耗有源混频器 |
CN107346956A (zh) * | 2016-05-05 | 2017-11-14 | 中国科学院微电子研究所 | 混频器 |
US10187032B2 (en) * | 2016-06-17 | 2019-01-22 | Lam Research Corporation | Combiner and distributor for adjusting impedances or power across multiple plasma processing stations |
CN108169724B (zh) * | 2016-12-08 | 2022-03-18 | 南京理工大学 | 基于实信号数字波束形成的汽车防撞雷达***及方法 |
WO2019015756A1 (en) * | 2017-07-20 | 2019-01-24 | Huawei Technologies Co., Ltd. | PASSIVE MIXER WITH SINGLE BALANCED VOLTAGE MODE WITH SYMMETRICAL SIDE BAND GAIN |
JP6895087B2 (ja) | 2018-03-19 | 2021-06-30 | 日本電信電話株式会社 | 分布ミキサ |
FR3107796B1 (fr) * | 2020-02-27 | 2022-03-25 | St Microelectronics Alps Sas | Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G |
US11777449B1 (en) * | 2022-09-20 | 2023-10-03 | Qualcomm Incorporated | Frequency mixing |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02274106A (ja) * | 1989-04-17 | 1990-11-08 | Matsushita Electric Ind Co Ltd | ミキサ回路 |
JPH10209760A (ja) * | 1997-01-11 | 1998-08-07 | Mitel Semiconductor Ltd | ミキサー回路装置 |
JP2000013146A (ja) * | 1998-05-27 | 2000-01-14 | Mitel Semiconductor Ltd | ミクサ―回路装置 |
JP2003309777A (ja) * | 2002-04-16 | 2003-10-31 | Alps Electric Co Ltd | テレビジョンチューナ |
WO2007068547A1 (en) * | 2005-12-15 | 2007-06-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Mixer circuit and method |
WO2007068089A1 (en) * | 2005-12-12 | 2007-06-21 | Sirific Wireless Corporation | A system for reducing second order intermodulation products from differential circuits |
JP2007288250A (ja) * | 2006-04-12 | 2007-11-01 | Toshiba Corp | ミキサ回路 |
JP2008172601A (ja) * | 2007-01-12 | 2008-07-24 | Rohm Co Ltd | ミキサ回路それを利用した電子機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0642614B2 (ja) * | 1987-06-11 | 1994-06-01 | 株式会社日立製作所 | ミクサ回路 |
US5570056A (en) | 1995-06-07 | 1996-10-29 | Pacific Communication Sciences, Inc. | Bipolar analog multipliers for low voltage applications |
US6535725B2 (en) * | 2001-03-30 | 2003-03-18 | Skyworks Solutions, Inc. | Interference reduction for direct conversion receivers |
ATE411641T1 (de) | 2003-07-25 | 2008-10-15 | Nxp Bv | Offsetkorrektur für abwärtsumsetzungsmischer |
US7099646B1 (en) * | 2004-01-27 | 2006-08-29 | Marvell International Ltd. | Signal mixer having a single-ended input and a differential output |
JP2006173897A (ja) | 2004-12-14 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 直接直交復調器及び無線通信装置 |
US7529529B2 (en) * | 2005-03-04 | 2009-05-05 | Intel Corporation | Low noise, high-linearity RF front end receiver |
US8812052B2 (en) * | 2007-02-27 | 2014-08-19 | Qualcomm Incorporated | SPS receiver with adjustable linearity |
US7541875B2 (en) * | 2007-05-11 | 2009-06-02 | Intel Corporation | High-linearity low noise amplifier and method |
-
2009
- 2009-08-10 US US12/538,775 patent/US8515362B2/en active Active
- 2009-10-30 JP JP2011534825A patent/JP2012507956A/ja not_active Withdrawn
- 2009-10-30 TW TW098137052A patent/TW201032461A/zh unknown
- 2009-10-30 KR KR1020117012231A patent/KR101248346B1/ko active IP Right Grant
- 2009-10-30 EP EP09749276.3A patent/EP2351208B1/en active Active
- 2009-10-30 WO PCT/US2009/062867 patent/WO2010062702A2/en active Application Filing
- 2009-10-30 EP EP16184401.4A patent/EP3116121B1/en active Active
- 2009-10-30 CN CN200980143491.2A patent/CN102204085B/zh active Active
-
2014
- 2014-01-06 JP JP2014000353A patent/JP2014112874A/ja not_active Withdrawn
-
2015
- 2015-08-26 JP JP2015166609A patent/JP2016021760A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02274106A (ja) * | 1989-04-17 | 1990-11-08 | Matsushita Electric Ind Co Ltd | ミキサ回路 |
JPH10209760A (ja) * | 1997-01-11 | 1998-08-07 | Mitel Semiconductor Ltd | ミキサー回路装置 |
JP2000013146A (ja) * | 1998-05-27 | 2000-01-14 | Mitel Semiconductor Ltd | ミクサ―回路装置 |
JP2003309777A (ja) * | 2002-04-16 | 2003-10-31 | Alps Electric Co Ltd | テレビジョンチューナ |
WO2007068089A1 (en) * | 2005-12-12 | 2007-06-21 | Sirific Wireless Corporation | A system for reducing second order intermodulation products from differential circuits |
WO2007068547A1 (en) * | 2005-12-15 | 2007-06-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Mixer circuit and method |
JP2007288250A (ja) * | 2006-04-12 | 2007-11-01 | Toshiba Corp | ミキサ回路 |
JP2008172601A (ja) * | 2007-01-12 | 2008-07-24 | Rohm Co Ltd | ミキサ回路それを利用した電子機器 |
Also Published As
Publication number | Publication date |
---|---|
TW201032461A (en) | 2010-09-01 |
JP2012507956A (ja) | 2012-03-29 |
EP2351208B1 (en) | 2016-09-28 |
US8515362B2 (en) | 2013-08-20 |
WO2010062702A3 (en) | 2010-07-22 |
KR20110090975A (ko) | 2011-08-10 |
KR101248346B1 (ko) | 2013-04-01 |
CN102204085B (zh) | 2014-07-02 |
CN102204085A (zh) | 2011-09-28 |
JP2016021760A (ja) | 2016-02-04 |
US20100144290A1 (en) | 2010-06-10 |
WO2010062702A2 (en) | 2010-06-03 |
EP2351208A2 (en) | 2011-08-03 |
EP3116121A1 (en) | 2017-01-11 |
EP3116121B1 (en) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016021760A (ja) | ミキサ・アーキテクチャ | |
JP5502984B2 (ja) | 共通ゲート共通ソース増幅器 | |
JP5485386B2 (ja) | Rfシングルエンド/差動変換器 | |
JP5254492B2 (ja) | 複数のゲインモードをサポートする増幅器 | |
RU2450421C2 (ru) | Коррекция смещения для пассивных смесителей | |
TW200931825A (en) | Radio frequency receiver architecture | |
JP2012513174A (ja) | 抵抗的レベルシフティング回路を有するクラスab増幅器 | |
US8761703B2 (en) | Variable-gain mixer for a wireless receiver with current compensation | |
US9608574B2 (en) | Port isolation in shared transformers | |
US7860470B2 (en) | Cross coupled high frequency buffer | |
CN107332522B (zh) | 一种射频前端中的低噪声放大器 | |
JP2011176721A (ja) | ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 | |
Zhang et al. | CMOS K-band receiver architectures for low-IF applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20151001 |